-
Die hierin beschriebene Erfindung bezieht sich auf
Datenspeicherzellen mit Schutzschaltungen zum Erhalten der
gespeicherten Binärzustände einer Transistorschaltungs-
Speichereinrichtung, die die Unempfindlichkeit gegenüber
einzelnen Störungen gewährleistet.
-
Wenn die Anzahl von Einrichtungen in einem Chip mit einer sehr
hoch integrierten Schaltung (VLSI) 10&sup5; überschreitet, nehmen die
einzelnen Transistoren, die die seine Bestandteile darstellenden
elementaren Logikschaltungen bilden, auf dem Chip Flächen in der
Größenordnung von einigen Quadratmikrometern ein. Die Größe der
Ladung, die zwischen Feldeffekttransistoren dieser Größe
übertragen wird, während sie normale Schaltoperationen
ausführen, ist in der Größenordnung von 0,1 pC (10&supmin;¹³ C), was
sie sehr empfänglich für elektrostatische Störungen macht.
-
Eine allgegenwärtige Quelle solcher Störungen sind kosmische
Strahlen, stark durchdringende Strahlung, die offenbar die Erde
in allen Richtungen aus dem Weltraum erreicht. Die in die
Erdatmosphäre eintretenden primären kosmischen Strahlen bestehen
fast völlig aus positiv geladenen Atomkernen, die hoch in der
Atmosphäre mit Atomkernen der Luft zusammenstoßen und Schauer
von positiv und negativ geladenen Kernbestandteilen bilden, die
sekundäre kosmische Strahlung genannt werden. Diese sekundären
kosmischen Strahlen durchdringen jede Materie an der
Erdoberfläche, und indem sie durch ein materielles Objekt
hindurchgehen, unterliegen sie Zusammenstößen mit Elektronen und
Kernen, aus denen das Material zusammengesetzt ist, wodurch sie
längs des Weges eine Spur von elektrostatischen Ladungen
hinterlassen.
-
Die lineare Ladungsdichte längs einer solchen Spur kann typisch
0,3 pC/µm betragen, was in derselben Größenordnung wie die an
einem Schaltvorgang eines einzelnen Feldeffekttransistors auf
einem VLSI-Chip beteiligte Ladungsmenge ist.
-
Dies wird zu einem bedeutenden Problem in
Signalspeicherschaltungen, die aus solchen Elementen zusammengesetzt sind, da
ein Signalspeicher ein binäres Informations-Bit lesen und für
Zeitspannen zuverlässig speichern muß, die in Millionen
Maschinenzyklen gemessen werden können. Wenn Datenspeicher oder
Datenspeicherzellen während des Speicherns einer Information von
kosmischen Strahlungspartikeln getroffen werden, können sie
weichen Fehlern -- engl. soft errors -- oder einzelnen
Umkippvorgängen unterliegen. Diese weichen Fehler ergeben sich
aus der Ansammlung von durch die kosmischen Strahlungsteilchen
induzierter überschüssiger Ladung am Datenpunkt des Speichers,
was eine Veränderung des Zustands der gespeicherten Daten
bewirkt. Die veränderten Daten erzeugen einen Fehler, wenn sie
am Ausgang der Schaltung nachgewiesen werden. Um dieses Problem
besser zu verstehen, wird im folgenden ein typischer
Feldeffekttransistorspeicher in einer integrierten Schaltung
betrachtet und der Mechanismus ihrer Reaktion auf eine
elektrostatische Störung, wie einen kosmischen Strahl,
diskutiert.
-
Zu Beginn dieser Beschreibung müssen einige Begriffe definiert
und zweckmäßige Abkürzungen eingeführt werden. Nachfolgend wird
als Beispiel die n-Kanal-Feldeffektransistor-
Schaltungstechnologie verwendet. Dabei wird die Abkürzung NFET
verwendet, um ein n-Kanal-Feldeffekttransistorelement zu
bezeichnen. Solche Elemente werden allgemein durch Bildung einer
Source-Diffusion vom n-Leitungstyp und einer Drain-Diffusion vom
n-Leitungstyp in der Oberfläche eines Siliziumsubstrates vom p-
Leitungstyp gebildet. Das Kanalgebiet des Substrates, das das
Source-und Drain-Gebiet trennt, ist mit einer
Gateisolatorschicht und einer Gateelektrode bedeckt.
-
Ein NFET vom Anreicherungstyp ist normalerweise zwischen seiner
Source und Drain nichtleitend und kann durch Anlegen eines
positiven Potentials an seine Gateelektrode bezüglich des
Potentials seiner Source in den leitenden Zustand geschaltet
werden. Ein NFET vom Verarmungstyp ist normalerweise zwischen
seiner Source und Drain leitend, und er kann durch Anlegen eines
negativen Potentials an seine Gateelektrode bezüglich des
Potentials seiner Source in den nichtleitenden Zustand
geschaltet werden.
-
Die Abkürzung PFET wird hier zur Bezeichnung eines p-Kanal-
Feldeffekttransistorelements benutzt. Solche Elemente werden
allgemein durch Bildung einer Source-Diffusion vom p-Leitungstyp
und Drain-Diffusionen vom p-Leitungstyp innerhalb einer
Diffusion vom n-Leitungstyp hergestellt, die als n-Senke
bezeichnet wird und wiederum in dem Halbleitersubstrat vom p-Typ
für die integrierte Schaltung gebildet wurde. Das Kanalgebiet
der n-Senke, das die p-Source-und-Drain-Diffusionen trennt, ist
durch die Gateisolatorschicht und die Gateelektrode bedeckt. Ein
PFET vom Anreicherungstyp ist normalerweise zwischen Source und
Drain nichtleitend, wenn das Gate-Source-Potential relativ
negativ ist, was bezüglich der Vorspannung die gegenüber einer
NFET-Einrichtung entgegengesetzte Bedingung ist.
-
Eine Lösung des Problems einzelner Störungen für n-Kanal-
Anreicherungs-/Verarmungs-Flipflop-Speicherzellen nach dem Stand
der Technik wird in US Patentschrift 4,638,463, Erfinder L.R.
Rockett, mit dem Titel "Fast Writing Circuit for a Soft Error
Protected Storage Cell", ausgegeben am 20. Januar 1987 und dem
Inhaber dieser Erfindung gehörend, beschrieben. Das
Arbeitsprinzip der in dieser früheren Patentschrift offenbarten
Schaltungen funktioniert für die Schaltungstechnologie vom
Anreichungstyp/Verarmungstyp gut, das Problem der Verringerung
des Einflusses einzelner Störungen auf komplementäre MOS (CMOS)-
Schaltungen bleibt jedoch bestehen. Wie hier verwendet, bezieht
sich CMOS auf integrierte Schaltungen, die sowohl PFET- als auch
NFET-Elemente verwenden, die so verbunden sind, daß integrierte
Schaltungen für logische und Speicher-Anwendungen mit hoher
Geschwindigkeit und niedriger Verlustleistung entstehen.
-
Eine weitere Lösung nach dem Stand der Technik zur Verringerung
des Einflusses einer einzelnen Störung auf die Störung des
Speicherzustandes in einer NFET-Flipflop-Speicherzelle besteht
darin, ein Widerstandselement im Kreuzkopplungsabschnitt
zwischen den entsprechenden Speicherpunkten der Zelle
vorzusehen. Der Zweck des Widerstandselementes ist es, den
Ladungsfluß von einem Punkt zum anderen Punkt im Zustand der
einzelnen Störung zu verhindern, wodurch die Chancen verringert
werden, daß der Zustand der Zelle gestört wird. Ein
signifikanter Nachteil einer solchen Konfiguration nach dem
Stand der Technik besteht jedoch in der Verringerung der
Arbeitsgeschwindigkeit der Flipflop-Speicherzelle während der
normalen Schreibvorgänge. Das Vorhandensein des
Widerstandselementes vergrößert die zur Veränderung des Zustands
der Flipflop-Zelle von einem ersten binären Zustand in einen
zweiten binären Zustand durch Fließen eines Stromes von einem
Punkt zum anderen Punkt erforderliche Zeit. Außerdem erhöht die
Einbeziehung eines Widerstandselementes in den Speicheraufbau
deutlich die Komplexität des Herstellungsprozesses. Diesen
Problemen wendet sich die hierin beschriebene und beanspruchte
Erfindung zu.
-
Es ist daher die Aufgabe der Erfindung, eine verbesserte
Einrichtung zum Schutz einer Datenspeicherzelle gegenüber
weichen Fehlern bereitzustellen, die den Einfluß kosmischer
Strahlen, von Alphateilchen und anderer ionisierender Strahlung
auf die Datenspeicherzelle einer integrierten Schaltung
minimiert, die Einflüsse einzelner Störungen in CMOS-Schaltungen
minimiert, die Arbeitsgeschwindigkeit der Schaltung unter
Normalbedingungen nicht nachteilig beeinflußt und die durch die
Schaltung verbrauchte Leistung nicht erhöht, die keine
zusätzlichen Herstellungsschritte der integrierten Schaltung
erfordert und die keine Komplexitäten in den Herstellungsprozeß
der integrierten Schaltung einführt.
-
Die Lösung dieser Aufgabe wird im kennzeichnenden Teil von
Anspruch 1 beschrieben.
-
Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung
werden durch die gegenüber weiche Fehler widerstandsfähige, hier
offenbarte Speicherzelle erreicht. Die offenbarte Speicherzelle
kann Treffern einzelner kosmischer Strahlungsteilchen ohne
logisches Umkippen widerstehen. D. h., die offenbarte Zelle
zeigt Widerstandsfähigkeit gegen Umkippen. Diese
Widerstandsfähigkeit gegen Umkippen wird einzig dank des
Entwurfs der Datenzelle erreicht, und daher ist keine
Weiterentwicklung des Herstellungsverfahrens oder der Entwurfs-
Grundsätze erforderlich. Außerdem wird die Beständigkeit
gegenüber Umkippen ohne einen nachteiligen Einfluß auf die
normale Geschwindigkeit und auf den normalen Betrieb der
Datenzelle und ohne signifikante Erhöhung des
Leistungsverbrauches der Datenzelle erreicht.
-
Die hierin offenbarte Datenzelle ist ein CMOS-Datenspeicher mit
einem ersten CMOS-Inverter und einem zweiten CMOS-Inverter,
deren jeweilige Speicherpunkte an den jeweiligen Ausgängen durch
Kreuzkopplungs-Verbindungen verbunden sind. Die entsprechenden
Speicherpunkte der Zelle sind durch Wortleitungs- oder
Schreibtakt-Übertragungsgates (im folgenden als getaktete
Wortleitungstransistoren bezeichnet) mit Bitleitungen oder
Datenbusleitungen verbunden, die sowohl zum Schreiben als auch
zum Lesen des Datenzustandes der Zelle dienen. Die gegenüber
weichen Fehlern widerstandsfähige Datenzelle enthält weiterhin
sechs Transistoren, die der Datenspeicherzellenschaltung das
Merkmal der Widerstandsfähigkeit verleihen. Diese sechs
Transistoren sind wie folgt verbunden. Die Drainelektroden
zweier Transistoren (je einer für jeden Speicherpunkt) sind mit
einem Datenspeicherpunkt und ihre Sourceelektroden mit der
Stromversorgungsschiene verbunden. Diese beiden Transistoren
werden nachfolgend als Datenzustands-Kontrolltransistoren
bezeichnet. Jeder der Datenzustands-Kontrolltransistoren wird
durch die Wortleitungsspannung über ein Übertragungselement oder
einen Durchlaßtransistor gesteuert, der wiederum durch den
komplementären Speicherpunkt der gegenüberliegenden Seite des
Datenspeichers gesteuert wird. Die Gateelektrode jedes der
beiden Datenzustands-Kontrolltransistoren ist auch mit der
Drainelektrode eines Transistors eines kreuzgekoppelten
Transistorpaares verbunden. Die Gateelektrode jedes der beiden
Transistoren dieses kreuzgekoppelten Transistorpaares ist mit
der Drainelektrode des anderen Transistors kreuzgekoppelt, und
seine Sourceelektrode ist mit der Stromversorgungsschiene
verbunden.
-
Fig. 1 zeigt das Schaltungsschema, das ein Ausführungsbeispiel
der offenbarten, gegenüber weichen Fehlern widerstandsfähigen
Datenspeicherzelle darstellt. Dieses erste Ausführungsbeispiel
ist die gegen weiche Fehler widerstandsfähige Datenspeicherzelle
mit NFET-Wortleitungstransistoren, die dem Erfordernis einer
aktiv hohen Wortleitungs-Taktspannung (d. h. einer
positivdurchschaltenden Taktsignalspannung), um die
Wortleitungstransistoren in den Zustand EIN zu schalten, um die
gespeicherten Daten in den Datenspeicher zu schreiben oder aus
ihm zu lesen, entspricht. Fig. 2 zeigt das Schaltungsschema, das
ein zweites Ausführungsbeispiel der offenbarten, gegen weiche
Fehler widerstandsfähigen Datenspeicherzelle darstellt. Das
zweite Ausführungsbeispiel ist die gegen weiche Fehler
widerstandsfähige Datenspeicherzelle mit PFET-
Wortleitungstransistoren, die dem Erfordernis einer aktiv
niedrigen Wortleitungs-Taktspannung (d. h. einer
negativdurchschaltenden Taktsignalspannung) zum Schalten der
Wortleitungstransistoren in den Zustand EIN, um die
gespeicherten Daten in den Datenspeicher zu schreiben oder aus
ihm zu lesen, entspricht.
-
Im Normalbetrieb werden, wenn die Wortleitungstransistoren im
Zustand AUS (d. h. nichtleitend) sind und die Datenspeicherzelle
Informationen speichert, so daß eine Seite des Datenspeichers
auf einem hohen binären Datenzustand und die gegenüberliegende
Seite des Datenspeichers auf einem niedrigen binären
Datenzustand ist, die sechs Härtungstransistoren der gegen
weiche Fehler widerstandsfähigen Datenzellenschaltung von selbst
in einer solchen Weise eingestellt, daß sie den Datenzustand des
Datenspeichers stabilisieren. Diese Stabilisierung des
Datenzustands des Speichers verleiht dem Speicher die
Widerstandsfähigkeit, die erforderlich ist, um dem Auftreffen
von Teilchen der intentivsten kosmischen Strahlung ohne
logisches Umkippen oder einen Informationsverlust zu
widerstehen. In der Schaltung existiert kein Gleichstrompfad, so
daß der Schutz gegen weiche Fehler ohne signifikante Erhöhung
des Leistungsverbrauches erreicht wird.
-
Wenn die Wortleitungstransistoren in den Zustand EIN (d. h.
leitend) getaktet werden, um Daten in den Speicher zu schreiben
oder einen Lesezugriff auf die im Speicher gespeicherten Daten
zu erreichen, werden die Datenzustands-Kontrolltransistoren
gleichzeitig in den Zustand AUS geschaltet, wodurch die
Datenspeicherzelle entladen wird, so daß die Datenspeicherzelle
auf eine schnelle, unbeeinflußte Weise ansprechen kann. Die
Geschwindigkeit der Datenzelle wird durch das Vorhandensein der
sechs Härtungstransistoren nicht nachteilig beeinflußt, da, wenn
während eines Schreib- oder Lesebetriebes auf die Zelle
zugegriffen wird, die effektive Belastung der
Härtungstransistoren gleichzeitig entfernt wird. Damit bleibt
die Gesamtfunktion der offenbarten, gegen weiche Fehler
widerstandsfähigen Datenspeicherzelle durch die ihr eigenen
Härtungsmerkmale unbeeinflußt.
-
Die Merkmale und Vorteile der Erfindung werden bei Bezugnahme
auf die beiliegenden Abbildungen vollständiger verständlich. Die
Figuren, die ein schematisches Schaltbild enthalten, gehen von
einem p-Substrat, das geerdet ist, und einer n-Senke, die auf
+V-Potential gelegt ist, aus.
-
Fig. 1 ist ein schematisches Schaltbild der Erfindung, das
die gegen weiche Fehler widerstandsfähige
Datenspeicherzelle mit NFET-Wortleitungestransistoren
in einem stationären Zustand zeigt.
-
Fig. 2 ist ein schematisches Schaltbild der Erfindung, das
die gegen weiche Fehler widerstandsfähige
Datenspeicherzelle mit PFET-Wortleitungstransistoren
zeigt.
-
Fig. 3 ist eine Querschnittsdarstellung des Aufbaus der p-
Kanal-FET-Elemente P2 und PB, die dessen stark
umgekehrt vorgespannte Drain-Diffusion in dem in Fig.
1 gezeigten stationären Zustand darstellt.
-
Fig. 4 ist eine Querschnittsdarstellung des Aufbaus der n-
Kanal-FET-Elemente N1 und N3, die dessen stark
umgekehrt vorgespannte Drain-Diffusion im stationären
Zustand nach Fig. 1 darstellt.
-
Fig. 5 stellt Spannungs-Wellenformen, die mit den
entsprechenden Datenspeicherzellpunkten der Erfindung
während eines Zustands eines einzelnen Umkippens des
Potentials am Punkt A verbunden sind, der in Fig. 1
gezeigten Schaltung dar.
-
Fig. 6 stellt Spannungs-Wellenformen, die mit den
entsprechenden Datenspeicherzellpunkten der Erfindung
während eines Zustands des einzelnen Umkippens des
Potentials am Punkt B verbunden sind, der in Fig. 1
gezeigten Schaltung dar.
-
Fig. 7 stellt Spannungs-Wellenformen, die mit den
entsprechenden Datenspeicherzellpunkten der Erfindung
während eines Zustands des einzelnen Umkippens des
Potentials am Punkt C verbunden sind, der in Fig. 1
gezeigten Schaltung dar.
-
Fig. 8 stellt Spannungs-Wellenformen, die mit den
entsprechenden Datenspeicherzellpunkten der Erfindung
während eines Schreibvorgangs der Zelle verbunden
sind, dar.
-
Fig. 9 ist ein schematisches Schaltbild eines
Ausführungsbeispiels eines gegen weiche Fehler
widerstandsfähigen CMOS-Datenspeichers mit zwei aktiv
hohen Schreibtakten (WC1 und WC2).
-
Fig. 10 ist ein schematisches Schaltbild eines
Ausführungsbeispiels eines gegen weiche Fehler
widerstandsfähigen CMOS-Datenspeichers mit zwei aktiv
niedrigen Schreibtakten (WC1 und WC2).
-
Unter Bezugnahme auf Fig. 1 wird jetzt die Erfindung für eine
gegen weiche Fehler widerstandsfähige Datenzelle mit NFET-
Wortleitungstransistoren im stationären Zustand gezeigt. Die
Schaltung ist eine CMOS-Flipflop-Datenspeicherzelle, die einen
ersten Inverterabschnitt aufweist, der das PFET-Element P1 und
NFET-Element N1, die miteinander mit einem ersten Speicherpunkt
A verbunden sind, hat. Der Speicherpunkt A ist über ein
Wortleitungs-NFET-Übertragungselement N3 mit der Bitleitung BL
verbunden. Ähnlich ist in Fig. 1 ein zweiter CMOS-Inverter
gezeigt, bei dem das PFET-Element P2 und NFET-Element N2 mit dem
zweiten Speicherpunkt B verbunden sind. Der zweite Speicherpunkt
B ist über ein zweites NFET-Übertragungselement N4 mit der
zweiten Bitleitung BL' verbunden. Die Gates des PFET-Elementes
P1 und des NFET-Elementes N1 sind miteinander und mit dem Punkt
B verbunden. Die Gates des PFET-Elementes P2 und des NFET-
Elementes N2 sind miteinander und mit dem Punkt A verbunden. Der
erste Inverter ist zwischen das +V-Potential und Masse
geschaltet, und der zweite Inverter ist ebenfalls zwischen +V-
Potential und Masse geschaltet, wie in Fig. 1 gezeigt wird.
-
Die in Fig. 1 gezeigte, gegen weiche Fehler widerstandsfähige
Datenzelle hat sechs zusätzliche Transistoren, die für die
Härtungseigenschaften der Datenspeicherzellenschaltung sorgen.
Diese sechs Transistoren sind alles PFET-Elemente und wie folgt
geschaltet. Die Drainelektroden der beiden Transistoren PA und
PB sind mit dem Datenspeicherpunkt A bzw. B verbunden. Die
Sourceelektroden der Elemente PA und PB sind mit dem +V-
Potential verbunden. Diese beiden Transistoren PA und PB in Fig.
1 werden als Datenzustands-Kontrolltransistoren bezeichnet. Die
Datenzustands-Kontrolltransistoren PA und PB werden durch eine
getaktete Wortleitungssignalspannung, die in Fig. 1 mit WL
bezeichnet ist, über Durchlaßtransistoren PC bzw. PD gesteuert.
Die Elemente PC und PD werden wiederum durch den komplementären
Speicherpunkt auf der gegenüberliegenden Seite des Speichers,
d. h. den Punkt B bzw. den Punkt A, gesteuert. Die Gateelektrode
jedes der beiden Datenzustands-Kontrolltransistoren PA und PB
ist auch mit der Drainelektrode eines Transistors des die
Elemente PE bzw. PF enthaltenden kreuzgekoppelten Paares
verbunden. Die Gateelektrode dieser kreuzgekoppelten
Transistoren PE und PF ist jeweils mit der Drainelektrode des
anderen Transistors, dem Punkt D bzw. dem Punkt C verbunden. Die
Sourceelektroden der Elemente PE und PF sind mit +V-Potential
verbunden.
-
Bei der in Fig. 1 gezeigten Schaltungsumgebung ist der erste
binäre Datenzustand mit einem relativ positiven Potential am
Punkt A, das durch '1' bezeichnet ist, und Nullpotential am
Punkt B, das durch '0' bezeichnet ist, verbunden. Während dieses
stationären Zustandes ist kein Freigabesignal an die Wortleitung
WL angelegt, und daher hält das an die Übertragungsgates N3 und
N4 angelegte Nullpotential diese Einrichtungen in einem
nichtleitenden Zustand. Wenn der Punkt A auf dem relativ
positiven Potential und der Punkt B auf Nullpotential ist, ist
das Element PC im Zustand EIN und das Element PD im Zustand AUS.
Weiterhin befindet sich, wenn die Wortleitung WL auf
Nullpotential und PC im Zustand EIN ist, der Punkt C auf
Nullpotential, und damit sind PA und PF beide im Zustand EIN.
Wenn sich das Element PA im Zustand EIN befindet, ist der
relativ positive Datenzustand am Punkt A stabilisiert, was den
Speicher gegen einzelne Störungen widerstandsfähig macht. Wenn
PD im Zustand AUS ist und PF im Zustand EIN ist, befindet sich
der Punkt D auf relativ hohem Potential, so daß sich die
Elemente PB und PE beide im Zustand AUS befinden. In der
Schaltung der gegen weiche Fehler widerstandsfähigen Datenzelle
gibt es keinen Gleichstrompfad, so daß es keinen signifikaten
Anstieg im Leistungsverbrauch durch die Schaltung gibt. (Fig. 2
zeigt ein schematisches Schaltbild der Erfindung, das die gegen
weiche Fehler widerstandsfähige Datenspeicherzelle mit PFET-
Wortleitungstransistoren zeigt.)
-
Es ist lehrreich zu verstehen, daß es empfindliche Gebiete gibt,
die mit den umgekehrt vorgespannten Diffusionen in der Schaltung
verbunden sind, die beim Auftreten einer einzelnen Störung
leicht entladen werden. Fig. 3 stellt die PFET-Elemente P2 und
PB dar, die in einer n-Senke angeordnet sind, die positiv auf
+V-Potential vorgespannt ist. Bei dem in Fig. 1 gezeigten
Speicherzustand ist die Drain-Diffusion 50 der PFET-Elemente P2
und PB stark umgekehrt vorgespannt, weil der Punkt B auf
Nullpotential ist, was bewirkt, daß die Diffusion 50 auf Null-Volt-
Potential ist, während die die Diffusion 50 umgebende n-Senke
auf +V-Volt-Potential ist. Wenn ein kosmisches
Strahlungsteilchen oder ein anderes Teilchen einer
ionisierenden Strahlung in der Nähe der Drain-Diffusion 50 die
Erzeugung von Elektronen-Loch-Paaren bewirkt, werden die
Elektronen zur relativ positiv vorgespannten n-Senke angezogen,
während die Löcher zur relativ negativ vorgespannten Drain-
Diffusion 50 gezogen werden. Das Auftreffen eines kosmischen
Strahlungsteilchens an der Drain-Diffusion 50 könnte bis zu 7 pC
überschüssiger Ladung ablagern, die eine Lebensdauer von etwa
0,1 ns hat. Diese Ansammlung überschüssiger Ladung an der Drain-
Diffusion 50 würde einen abrupten Spannungsübergang in positiver
Richtung bewirken, der potentiell einen gestörten Datenzustand
verursacht.
-
Ein anderes empfindliches Gebiet in der Schaltung nach Fig. 1
ist die n-Drain-Diffusion für die NFET-Elemente N1 und N3.
Typischerweise werden diese Elemente so, wie in Fig. 4 gezeigt,
in ein p-Substrat eingebaut, das auf Massepotential gehalten
ist. Die Elemente teilen sich eine gemeisame Drain-Diffusion 52,
die im binären Speicherzustand, der in Fig. 1 gezeigt ist, auf
+V-Volt vorgespannt ist. Zur gleichen Zeit ist das p-Substrat,
innerhalb dessen die Drain-Diffusion 52 gebildet ist, auf
Massepotential vorgespannt. Dies erzeugt eine stark umgekehrt
vorgespannte Drain-Diffusion 52. Wenn in der Nähe der Drain-
Diffusion 52 ein Zustand einer einzelnen Störung vorkommt,
werden die durch dieses Ereignis erzeugten Elektron-Loch-Paare
den stationären Zustand der Drain-Diffusion 52 stören. Löcher,
die durch den Zustand der einzelnen Störung erzeugt werden,
werden durch das relativ negativ vorgespannte Substrat vom p-Typ
angezogen, während die durch das Ereignis erzeugten Elektronen
zur relativ positiv vorgespannten Drain-Diffusion 52 vom n-Typ
angezogen werden. Ein Treffer eines kosmischen
Strahlungsteilchens an der Drain-Diffusion 52 könnte bis zu 7 pC
überschüssiger Ladung ablagern, die eine Lebensdauer von etwa
0,1 ns hat. Diese Ansammlung überschüssiger Ladung an der Drain-
Diffusion 52 würde einen abrupten Spannungsübergang in negativer
Richtung bewirken, der potentiell einen gestörten Datenzustand
verursacht.
-
Allgemein sind Datenspeicherzellen empfindlich gegenüber
singulärem teilcheninduziertem Umkippen, wenn sie Daten
speichern und nicht aktiv beschrieben werden. Wiederum sind die
stark umgekehrt vorgespannten Schaltungspunkte die Gebiete von
Datenspeicherzellen, die für das Auftreffen einzelner Teilchen
empfindlich sind. Es wird nun untersucht, wie die offenbarte,
gegen weiche Fehler widerstandsfähige Datenspeicherzelle gegen
Störungen durch einzelne Teilchen widerstandsfähig gemacht wird.
Wie Fig. 1 zeigt, sind bei dem gezeigten stationären Zustand die
Punkte A und D hoch und die Punkte B und C niedrig, die
empfindlichen Gebiete dieser Zellenschaltung sind das stark
umgekehrt vorgespannte n&spplus;-Diffusionsgebiet bei A und die stark
umgekehrt vorgespannten p&spplus;-Diffusionsgebiete bei B und C. Das
p&spplus;-Diffusionsgebiet am Punkt D ist nicht stark umgekehrt
vorgespannt und stellt damit für den in Fig. 1 gezeigten stationären
Zustand kein für eine einzelne Störung empfindliches Gebiet dar.
Wie vorher beschrieben, würde ein Auftreffen durchdringender
kosmischer Strahlungsteilchen in der Nähe des Punkts A einen
momentanen negativen Spannungsstoß verursachen, während
Einschläge in der Nähe der Punkte B oder C einen momentanen
positiven Spannungsstoß bewirken würden. Es sei zuerst ein
starker Treffer am Punkt A betrachtet. Der Treffer am Punkt A
ereignet sich, und der Punkt A geht sofort auf niedrigen Pegel,
und damit ist die Zelle vorübergehend instabil, wobei sowohl A
als auch B auf relativ niedrigem Potential sind. Das Element PD
schaltet vorübergehend auf EIN, aber der Punkt D kann sich nicht
niedrig genug aufladen, um PB vollständig auf EIN zu schalten,
während das Element PF im Zustand EIN bleibt. Das Vorhandensein
des vollständig auf EIN geschalteten Elementes PA, das den
relativ positiven Datenzustand am Punkt A vor dem Treffer
stabilisiert, setzt den Punkt A zurück auf seinen Datenzustand
vor dem Treffer. Damit erholt sich der Punkt A ohne logisches
Umkippen. Fig. 5 stellt Spannungs-Wellenformen dar, die mit den
entsprechenden Datenspeicherzellpunkten der Erfindung verknüpft
sind, um deren Verhalten während eines möglichen Zustandes einer
einzelnen Störung infolge eines Treffers eines kosmischen
Strahlungsteilchens am Punkt A der Schaltung nach Fig. 1 zu
illustrieren.
-
Jetzt werde ein kräftiger Treffer, der sich am Punkt B ereignet,
betrachtet. Wenn der Treffer am Punkt B auftritt, geht der Punkt
B sofort auf hoch, was das Element PC auf EIN schaltet und
vorübergehend den Punkt C auf seinem relativ niedrigen Potential
isoliert. Da die Gateelektroden der Elemente P1 und N1 mit dem
Punkt B verbunden sind, bewirkt die resultierende
Rückkopplungsreaktion der Datenzelle, daß der Punkt A versucht,
auf niedrig zu gehen. Da jedoch mit dem Element PA im Zustand
EIN der vorher existierende hohe Datenzustand am Punkt A
stabilisiert wird, behält der Punkt A seinen relativ positiven
Datenzustand bei, und daher kehrt der Punkt B, nachdem der
vorübergehend gestörte Zustand abgeflaut ist und das Element N2
den Punkt B wieder auf niedrig zieht, schließlich auf sein
niedriges Potential vor dem Treffer zurück. Damit erholt sich
der Punkt B ohne logisches Umkippen. Fig. 6 illustriert mit dem
entsprechenden Datenspeicherzellpunkt der Erfindung verknüpfte
Spannungs-Wellenformen, um ihr Verhalten während eines Zustands
einer potentiellen einzelnen Störung infolge des Auftreffens
eines kosmischen Strahlungsteilchens am Punkt B der in Fig. 1
gezeigten Schaltung zu verdeutlichen.
-
Letztlich veranlaßt ein Treffer am Punkt C die Elemente PA und
PF, vorübergehend auf AUS zu schalten. Bezüglich der in der
Datenzelle gespeicherten Dateninformation findet keine
Beeinträchtigung statt, und der Punkt C wird schließlich durch
das eingeschaltete Element PC wieder auf niedrig geladen. Der
Punkt C erholt sich, und es gibt keine Gefahr, der die
gespeicherten Daten ausgesetzt wären. Es gibt kein logisches
Umkippen. Fig. 7 stellt Spannungs-Wellenformen dar, die mit den
entsprechenden Datenspeicherzellpunkten der Erfindung verknüpft
sind, um ihr Verhalten während eines Zustandes einer
potentiellen einzelnen Störung infolge eines Treffers kosmischer
Strahlung am Punkt C der in Fig. 1 gezeigten Schaltung zu
illustrieren.
-
Eine ähnliche Dynamik wirkt, um die gegen weiche Fehler
widerstandsfähige Datenspeicherzelle nach Fig. 1
widerstandsfähig zu machen, wenn anfänglich in der Zelle der
entgegengesetzte Datenzustand gespeichert ist. Den Betrieb und
die Effektivität der gegen weiche Fehler widerstandsfähigen
Datenspeicherzelle nach Fig. 1 betreffend, können ähnliche
beschreibende Analysen gegeben werden. Diese Dynamik der
Erhöhung der Widerstandsfähigkeit wirkt wiederum unabhängig
davon, welcher Datenzustand in der Zelle gespeichert ist, und
auf diese Weise sind die offenbarten, gegen weiche Fehler
widerstandsfähigen Datenspeicherzellen völlig immun gegenüber
einzelnen Störungen. Ein reale Zyklotron-Test, der an
Datenspeicherketten ausgeführt wurde, die mit der
Datenspeicherzellenschaltung nach Fig. 1 entworfen und aufgebaut
wurden, zeigte, daß während dieser Tests, die einschlossen, daß
die Datenspeicherketten dem stärksten Strahl kosmischer
Strahlungsteilchen ausgesetzt wurden, keine logischen Störungen
auftraten.
-
Diese Tests verifizierten die Effektivität der offenbarten,
gegen weiche Fehler widerstandsfähigen Datenspeicherzelle bei
der Verhinderung einzelner Umkippvorgänge.
-
Obwohl die Schaltung der Fig. 1 gegen die Einflüsse einzeln
auftretender Störungen geschützt ist, gewährleistet die
Schaltung noch einen Hochgeschwindigkeitsbetrieb für das normale
Schreiben der Datenzelle. Jetzt sei ein Schreib-Zellenbetrieb
bei der Datenzelle nach Fig. 1 untersucht. Es sei zuerst der in
Fig. 1 gezeigte Datenzustand betrachtet. Fig. 1 zeigt, daß die
Datenzelle anfänglich Daten so speichert, daß der Datenpunkt A
auf hohem Potentialniveau, der Datenpunkt B auf niedrigem
Potenialniveau und die Wortleitung im Zustand AUS - d. h. WL
niedrig - ist, so daß der Punkt C niedrig und der Punkt D hoch
ist. Im stationären Zustand gibt es in der Schaltung absolut
keine Gleichstrompfade. Im folgenden wird die
Zellenschreibbetriebs-Dynamik untersucht, die beim Schreiben der
Datenzelle nach Fig. 1 von diesem Ausgangszustand - wie in Fig.
1 abgebildet - in ihren entgegengesetzten binären Datenzustand
abläuft. Zuerst sei angenommen, daß die Bitleitungen (BL und
BL') (üblicherweise durch Eingabe-Datenpuffer und/oder (nicht
gezeigte) Schreibschaltungen) so angesteuert werden, daß die
Zelle den Zustand wechseln wird, wenn die Wortleitung aktiviert
wird und die Wortleitungstransistoren auf EIN geschaltet werden.
D. h., BL wird auf niedrig gesetzt und BL' ist hoch. Wenn die
Wortleitung aktiviert wird, d. h. auf hoch geht, schalten die
NFET-Wortleitungstransistoren N3 und N4 auf EIN, was einen
Zugriff auf die Datenspeicherzelle erlaubt. Gleichzeitig wird,
da die WL aktiviert wird, der Punkt C durch das eingeschaltete
Element PC, das das Element PA auf AUS schaltet, auf hoch
entladen. Auf diese Weise wird die Datenzelle von der Last
getrennt, d. h. die Elemente PB und jetzt PA sind beide im
Zustand AUS, was alle zusätzlichen Strombelastungen an den
Datenpunkten A und B entfernt und ein Einschreiben in die
Datenspeicherzelle auf ihre charakteristische schnelle,
unbeeinflußte Weise erlaubt. Die Datenzelle wird beschrieben,
und infolgedessen wird der Punkt A auf niedrig und der Punkt B
auf hoch gesetzt. Da der Punkt A jetzt niedrig ist, ist das
Element PD im Zustand EIN. Da der Punkt B jetzt hoch ist, ist
das Element PC im Zustand AUS. Bei Vollendung des Schreib-
Zellenbetriebs wird die Wortleitung dann deaktiviert, d. h. WL
geht auf niedrig, und jetzt wird der Punkt D durch das
eingeschaltete Element PD auf niedrig geladen. Der Punkt C
bleibt hoch, da das Element PC im Zustand AUS ist. Indem der
Punkt D niedrig ist, ist das Element PE im Zustand EIN, was den
Punkt C auf hoch hält, und das Element PB ist im Zustand EIN,
was den hohen Datenzustand am Punkt B stabilisiert, womit die
Datenzelle gegen durch einzelne Teilchen induzierte Störungen
widerstandsfähig gemacht wird. Fig. 8 stellt Spannungs-
Wellenformen, die mit den entsprechenden
Datenspeicherzellpunkten der Erfindung verknüpft sind, dar, um
deren Verhalten während eines Zellenschreibbetriebs zu
illustrieren.
-
Die in Fig. 1 und 2 gezeigten, gegen weiche Fehler
widerstandsfähigen Datenspeicherzellenschaltungen haben zwei
mögliche Ausführungsbeispiele der Erfindung für
Datenspeicherzellen, die durch nur einen Schreibtakt oder nur
ein Wortleitungssignal gesteuert werden, gezeigt. Für
Datenspeicherzellen, die zwei separate Schreibtakte (d. h. einen
Abtastdatentakt und einen Systemdatentakt, von den keiner zur
gleichen Zeit wie der andere EIN sein kann) benutzen, zeigen die
Schaltungsschemata der Figuren 9 und 10 zwei mögliche
Ausführungsformen. Fig. 9 ist ein schematisches Schaltbild eines
Ausführungsbeispiels eines gegen weiche Fehler
widerstandsfähigen CMOS-Datenspeichers mit zwei aktiv hohen
Schreibtakten (WC1 und WC2). Fig. 10 ist ein schematisches
Schaltbild eines Ausführungsbeispiels eines gegen weiche Fehler
widerstandsfähigen CMOS-Datenspeichers mit zwei aktiv niedrigen
Schreibtakten (WC1 und WC2). Für Datenzellen, die mehr als zwei
separate Takte erfordern, sind Erweiterungen des offenbarten,
gegen weiche Fehler widerstandsfähigen
Datenzellenschaltungskonzeptes realisierbar und fallen noch ins
Blickfeld dieser Erfindung.
-
Die offenbarten, gegen weiche Fehler widerstandsfähigen
Datenspeicherzellenschaltungen sind die effektivsten Mittel zur
Härtung von Datenspeicherzellen (d. h. statischen RAM-Zellen,
Datenspeicher) gegen durch einzelne Teilchen induzierte
Störungen. Die offenbarten Schaltungen sind gegen weiche Fehler
widerstandsfähig und immun gegenüber einzelnen Störungen.
Weiterhin haben die gegen weiche Fehler widerstandsfähigen
Datenzellenschaltungskonzepte sehr geringen Einfluß auf die
normale Schaltungsgeschwindigkeit und die Ansprechzeiten. Die
Merkmale der offenbarten, gegen weiche Fehler widerstandsfähigen
Datenzellenschaltungen, die sie zur bevorzugten Wahl gegenüber
irgendeiner anderen Technik zur Erhöhung der
Widerstandsfähigkeit gegenüber einzelnen Störungen machen,
enthalten folgendes: (1) Die offenbarte Zelle liefert ein
maximales Niveau an Widerstandsfähigkeit bei niedrigen Kosten
bezogen auf die Zellen-Leistungsfähigkeit, (2) die
Widerstandsfähigkeit der offenbarten Zelle ist strikt von der
Zellenschaltung abgeleitet, daher wird keine Weiterentwicklung
des Prozesses oder der Konstruktionsgrundregel benötigt, (3)
Analysen haben gezeigt, daß die Widerstandsfähigkeit der
offenbarten Zelle unempfindlich gegenüber Schwankungen der
Umgebungstemperatur ebenso wie gegen Verschiebungen der Element-
Schwellspannung ist, und (4) Zyklotrontests haben die
Wirksamkeit der offenbarten Zelle verifiziert. Wiederum hat die
Schaltung der gegen weiche Fehler widerstandsfähigen Datenzelle
relativ geringe nachteilige Auswirkungen auf die Zellen-
Leistungsfähigkeit und den Leistungsverbrauch. Schließlich sind
die offenbarten Zellenschaltungskonzepte voll auf beliebige
Anforderungen an die Datenzellenschaltung erweiterbar.