DE112007003085T5 - Fühlereinrichtung für Speicherzelle mit einem Körper frei einstellbarem Potential und Verfahren - Google Patents

Fühlereinrichtung für Speicherzelle mit einem Körper frei einstellbarem Potential und Verfahren Download PDF

Info

Publication number
DE112007003085T5
DE112007003085T5 DE112007003085T DE112007003085T DE112007003085T5 DE 112007003085 T5 DE112007003085 T5 DE 112007003085T5 DE 112007003085 T DE112007003085 T DE 112007003085T DE 112007003085 T DE112007003085 T DE 112007003085T DE 112007003085 T5 DE112007003085 T5 DE 112007003085T5
Authority
DE
Germany
Prior art keywords
cell
current
freely adjustable
voltage
adjustable potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112007003085T
Other languages
English (en)
Other versions
DE112007003085B4 (de
Inventor
Michael A. Windsor Dreesen
John J. Ft. Collins Wuu
Donald R. Ft. Collins Weiss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112007003085T5 publication Critical patent/DE112007003085T5/de
Application granted granted Critical
Publication of DE112007003085B4 publication Critical patent/DE112007003085B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

Speichereinrichtung (100) mit:
einem Speicherarray (102) mit einer ersten Zelle mit Körper mit frei einstellbarem Potential (320), die ausgebildet ist, einen ersten Bitwert zu speichern; und
einer Fühlerverstärkereinrichtung (108) mit:
einem ersten Bitausgang, der ausgebildet ist, eine erste Ausgangsspannung repräsentativ für den ersten Bitwert bereitzustellen;
einer Referenzquelle (302), die zum Bereitstellen einer Referenzspannung ausgebildet ist;
einem ersten Stromspiegel (330), der zum Einprägen eines ersten Stromes in die erste Zelle mit Körper mit frei einstellbarem Potential (320) auf der Grundlage der Referenzspannung ausgebildet ist; und
einer ersten Differenzverstärkerschaltung (332), die ausgebildet ist, die erste Ausgangsspannung auf der Grundlage der Referenzspannung und einer Spannung über der ersten Zelle mit Körper mit frei einstellbarem Potential (320), die sich aus dem Einprägen des ersten Stromes in die erste Zelle mit Körper mit frei einstellbarem Potential (320) ergibt, zu bestimmen.

Description

  • Gebiet der Offenbarung
  • Die vorliegende Offenbarung betrifft im Allgemeinen Speicherbauelemente und betrifft insbesondere Fühlerbauelemente bzw. Einrichtungen für Speicherbauelemente mit einer Zelle mit Körper mit frei einstellbarem Potential.
  • Hintergrund
  • Speicherzellen mit Körper mit frei einstellbarem Potential (FBC) (auch als Speicher mit wahlfreiem Zugriff ohne Kondensator oder Z-RAM bekannt) stellen einen Kompromiss zwischen den Geschwindigkeiten dar, die durch statische Speicher mit wahlfreiem Zugriff (SRAM) erreicht werden, und den Speicherdichten, die durch dynamische Speicher mit wahlfreiem Zugriff (DRAM) erreicht werden. FBC-Speichereinrichtungen enthalten typischerweise einen oder mehrere Transistoren, die auf einem Silizium-auf-Isolator-Substrat (SOI) aufgebaut sind. Unter Ausnutzung des Effekts des Körper mit frei einstellbarem Potential bzw. des schwebenden Körpers, der durch den Transistorbetrieb auf dem SOI-Substrat hervorgerufen wird, kann der Transistor so gestaltet werden, dass eine Ladung ähnlich zu einem Kondensator gespeichert wird, wodurch die Menge der in dem Transistor gespeicherten Ladung dann erfasst wird, um den durch den Transistor gespeicherten Bitwert zu bestimmen.
  • Auf Grund seiner physikalischen Eigenschaften ist eine FBC typischerweise nicht in der Lage, relativ große Ströme bereitzustellen. Fühlerverstärker, die zum Erfassen der gespeicherten Werte von FBC-Speicherzellen verwendet werden, sind daher so ausgebildet, dass sie für relativ kleine Unterschiede im Ausgangssignal der FBC empfindlich sind. Jedoch besitzen konventionelle Fühlerverstärker für FBC-Speicher typischerweise eine verzögerte Reaktionszeit und sind nicht tolerant bezüglich einer Transistorfehlanpassung innerhalb der Fühlerschaltung. Daher ist eine verbesserte Technik zum Fühlen bzw. Erfassen der gespeicherten Bitwerte in einem FBC-Speicher vorteilhaft.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Offenbarung kann besser verstanden werden und die zahlreichen Merkmale und Vorteile werden für den Fachmann ersichtlich, wenn auf die begleitenden Zeichnungen Bezug genommen wird.
  • 1 ist eine Ansicht, die ein beispielhaftes Speicherbauelement mit Zelle mit Körper mit frei einstellbarem Potential (FBC) gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung darstellt.
  • 2 ist eine Ansicht, die eine beispielhafte Fühlerverstärkereinrichtung des FBC-Speicherbauelements aus 1 gemäß zumindest einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ist ein Schaltbild, das eine beispielhafte Ausführungsform der Fühlerverstärkereinrichtung aus 2 gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • 4 ist ein Schaltbild, das eine weitere Ausführungsform der Fühlerverstärkereinrichtung aus 2 gemäß mindestens einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • 5 ist ein Schaltbild, das eine beispielhafte Ausführungsform der Fühlerverstärkereinrichtung aus 2 unter Anwendung einer Doppelzellenkonfiguration gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Die Verwendung der gleichen Bezugszeichen in den unterschiedlichen Zeichnungen dient zur Bezeichnung ähnlicher oder identischer Komponenten.
  • Detaillierte Beschreibung
  • Gemäß einem Aspekt der vorliegenden Offenbarung umfasst eine Speichereinrichtung ein Speicherarray und einen Fühlerverstärker. Das Speicherarray umfasst eine Zelle mit Körper mit frei einstellbarem Potential, die ausgebildet ist, einen Bitwert zu speichern. Der Fühlerverstärker umfasst: einen Bitausgang, der ausgebildet ist, eine Ausgangsspannung bereitzustellen, die für den Bitwert repräsentativ ist, eine Referenzquelle, die ausgebildet ist, eine Referenzspannung bereitzustellen, einen Stromspiegel, der ausgebildet ist, einen Strom für die Zelle mit Körper mit frei einstellbarem Potential auf der Grundlage der Referenzspannung bereitzustellen, und eine Differenzverstärkerschaltung, die ausgebildet ist, die Ausgangsspannung auf der Grundlage der Referenzspannung und einer Spannung über der Zelle mit Körper mit frei einstellbarem Potential, die sich aus dem Anlegen des Stromes an die Zelle mit Körper mit frei einstellbarem Potential ergibt, zu bestimmen.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung umfasst ein Fühlerverstärker einen Eingang, der mit einer Zelle mit Körper mit frei einstellbarem Potential eines Speicherarrays verbunden werden kann, wobei die Zelle mit Körper mit frei einstellbarem Potential ausgebildet ist, einen Bitwert zu speichern, und wobei ein Bitausgang vorgesehen ist, um eine für den Bitwert repräsentative Ausgangsspannung bereitzustellen. Der Fühlerverstärker umfasst ferner einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor, einen vierten Transistor, einen fünften Transistor und einen sechsten Transistor. Der erste Transistor enthält eine erste Stromelektrode, die mit einer Spannungsreferenz verbunden ist, eine zweite Stromelektrode, die ausgebildet ist, einen Referenzspannung zu empfangen, und eine Steuerelektrode, die mit der zweiten Stromelektrode verbunden. Der zweite Transistor umfasst eine erste Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, eine zweite Stromelektrode, die mit einer Stromelektrode der Zelle mit frei einstellbarem Potential verbunden ist, und eine Steuerelektrode, die mit der Steuerelektrode des ersten Transistors verbunden ist. Der dritte Transistor umfasst eine erste Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, eine Stromelektrode, die mit Bitausgang verbunden ist, und eine Steuerelektrode, die mit der Stromelektrode der Zelle mit Körper mit frei einstellbarem Potential verbunden ist. Der vierte Transistor umfasst eine erste Stromelektrode, die mit dem Bitausgang verbunden ist, eine zweite Stromelektrode, die mit einer zweiten Spannungsreferenz verbunden ist, und eine Steuerelektrode. Der fünfte Transistor umfasst eine erste Stromelektrode, eine zweite Stromelektrode, die mit der zweiten Spannungsreferenz verbunden ist, und eine Steuerelektrode, die mit der ersten Stromelektrode verbunden ist und mit der Steuerelektrode des vierten Transistors verbunden ist. Der sechste Transistor umfasst eine erste Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, eine zweite Stromelektrode, die mit der ersten Stromelektrode des fünften Transistors verbunden ist, und eine Steuerelektrode, die mit dem Ausgang der Referenzquelle verbunden ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung wird ein Verfahren bereitgestellt. Das Verfahren umfasst das Bereitstellen einer Speichereinrichtung mit einem Speicherarray und einer Fühlerverstärkereinrichtung. Das Speicherarray umfasst eine Zelle mit Körper mit frei einstellbarem Potential, die ausgebildet ist, einen Bitwert zu speichern. Die Fühlerverstärkereinrichtung umfasst einen Bitausgang, der ausgebildet ist, eine Ausgangsspannung repräsentativ für den Bitwert der ersten Zelle mit Körper mit frei einstellbarem Potential bereitzustellen, eine Referenzquelle, die ausgebildet ist, eine Referenzspannung bereitzustellen, einen Stromspiegel, der ausgebildet ist, einen Strom in die Zelle mit Körper mit frei einstellbarem Potential auf der Grundlage der Referenzspannung einzuprägen, und eine Differenzverstärkerschaltung, die ausgebildet ist, die Ausgangsspannung auf der Grundlage der Referenzspannung und einer Spannung über der Zelle mit Körper mit frei einstellbarem Potential, die sich aus dem Einprägen des Stromes in die Zelle mit Körper mit frei einstellbarem Potential ergibt, zu bestimmen. Das Verfahren umfasst ferner das Erfassen des Bitwertes der Zelle mit Körper mit frei einstellbarem Potential unter Anwendung der Fühlerverstärkereinrichtung.
  • 1 zeigt ein Beispiel einer Speichereinrichtung 100 auf der Grundlage einer Zelle mit frei einstellbarem bzw. mit „schwebendem” Potential (FBC) gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung. Die Speichereinrichtung 100 kann in einer Vielzahl von Geräten, beispielsweise in einem Prozessor, einer Mikrosteuerung, und dergleichen eingesetzt werden. Die Speichereinrichtung 100 umfasst beispielsweise den Cache-Speicher bzw. Zwischenspeicher oder den chipinternen Speicher eines Prozessors, den Systemspeicher, der in einer Informationsverarbeitungseinrichtung verwendet wird, und dergleichen.
  • In dem dargestellten Beispiel umfasst die Speichereinrichtung 100 ein FBC-Speicherarray 102, einen Reihen/Spaltentreiber 104 und eine Fühlerverstärkereinrichtung 108. Das FBC-Speicherarray 102 umfasst ein Array aus Zellen mit frei einstellbarem Potential, die in einem Array aus Reihen und Spalten angeordnet sind. Jede Zelle mit Körper mit frei einstellbarem Potential umfasst einen oder mehrere Transistoren, die auf einem Silizium-auf-Isolator-(SOI)Substrat eingerichtet sind, wodurch jeder Transistor der Zelle mit Körper mit frei einstellbarem Potential verwendet wird, um einen Datenbitwert oder dessen Kompliment zu speichern, etwa beispielsweise in einer Doppelzellen- bzw. Zwillingszellenausführungsform. Auf eine spezielle Reihe/Spalte kann für Lesevorgänge und Schreibvorgänge über den Reihen/Spalten-Treiber 104 auf der Grundlage von Adress-(ADD)Daten und Steuer- (CTL)Daten zugegriffen werden, die beispielsweise von einer Speicherverwaltungseinheit eines Prozessors bereitgestellt werden.
  • Die Fühlerverstärkereinrichtung 108 erfasst den in einer oder mehreren der Zellen mit Körper mit frei einstellbarem Potential gespeicherten Bitwert und stellt den einen oder die mehreren erfassten Bitwerte als einen Datenausgangswert 110 bereit. Wie nachfolgend mit Bezug zu den 2 bis 5 detaillierter erläutert ist, wird in einer Ausführungsform in der Fühlerverstärkereinrichtung 108 ein durch einen Stromspiegel angesteuerter bzw. belasteter Differenzverstärker verwendet, um ein lesbares Signal aus der in einer angesprochenen Zelle mit Körper mit frei einstellbarem Potential gespeicherten Ladung zu erzeugen. Die Stromspiegellast des Differenzverstärkers kann auf eine beliebige Art vorgespannt werden, etwa durch eine Referenzspannung oder einen Strom, durch ein oder mehrere Referenzzellen mit Körper mit frei einstellbarem Potential, durch die komplementäre Zelle mit Körper mit frei einstellbarem Potential (auch als die „Zwillingszelle” bezeichnet). Die Vorspannungsreferenz kann auch als ein Eingang für eine zweite Stufe der Verstärkung verwendet werden, die ebenfalls ein durch Stromspiegel belasteter Differenzverstärker sein kann. Der Eingang für die zweite Stufe der Verstärkung wird verwendet, um die Vorspannung für die zweite Stufe festzulegen. Durch Belasten der ersten Stufe der Referenzstromquelle mit der Zelle mit Körper mit frei einstellbarem Potential, die gerade ausgelesen wird, wird eine Spannung über der Zelle mit frei einstellbarem Potential erzeugt. Die Impedanz der Zelle mit Körper mit frei einstellbarem Potential ist im Allgemeinen proportional zu der Ladung der Zelle mit Körper mit frei einstellbarem Potential und ist somit im Allgemeinen proportional zu dem in der Zelle mit Körper mit frei einstellbarem Potential „gespeicherten” Bitwert. Folglich kann die Spannung über der Zelle mit Körper mit frei einstellbarem Potential als ein Einganssignal für die zweite Stufe verwendet werden, die die Spannung mit der vorspannenden Referenzspannung der ersten Verstärkerstufe vergleicht. Auf der Grundlage des Vergleichs erzeugt die zweite Stufe ein Signal repräsentativ für den gespeicherten Bitwert, das in den digitalen Komponenten verwendet werden kann, die das Ausgangssignal der Fühlerverstärkereinrichtung empfangen.
  • 2 zeigt eine beispielhafte Ausführungsform der Fühlerverstärkereinrichtung 108 aus 1 gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung. Wie gezeigt, enthält die Fühlerverstärkereinrichtung 108 eine Referenzschaltung 202 und eine oder mehrere Fühlerschaltungen (beispielsweise Fühlerschaltungen 204, 206 und 208). Jede der Fühlerschaltung 204, 206 und 208 ist mit einer entsprechenden Gruppe aus einer oder mehreren Spalten des FBC-Speicherarrays 202 (beispielsweise über einen Multiplexer verbindbar), wodurch ein Eingang 214 der Fühlerschaltung 204 mit einer Stromelektrode (beispielsweise der Drainelektrode) einer entsprechenden Zelle mit Körper mit frei einstellbarem Potential FBC0 einer ersten Spalte verbunden wird, ein Eingang 216 der Fühlerschaltung 206 mit einer Stromelektrode einer entsprechenden Zelle mit Körper mit frei einstellbarem Potential FBC1 einer zweiten Spalte verbunden wird, ein Eingang 218 der Fühlerschaltung 208 mit einer Stromelektrode einer entsprechenden Zelle mit Körper mit frei einstellbarem Potential FBCn einer n-ten Spalte verbunden wird, usw. Des weiteren umfasst jede Fühlerschaltung einen Bitausgang, um eine Ausgangsspannung bereitzustellen, die repräsentativ ist für den in der jeweiligen Zelle mit Körper mit frei einstellbaren Potential gespeicherten Bitwert, wodurch die Fühlerschaltung 204 einen Bitausgang 224 für den Bitwert der Zelle mit Körper mit frei einstellbarem Potential FBC0 enthält, die Fühlerschaltung 206 einen Bitausgang 226 für den Bitwert der Zelle mit Körper mit frei einstellbaren Potential FBC1 enthält und wodurch die Fühlerschaltung 208 einen Bitausgang 228 für den Bitwert der Zelle mit Körper mit frei einstellbarem Potential FBCn enthält.
  • Die Referenzschaltung 202 umfasst in einer Ausführungsform eine Referenzquelle, um eine Referenzspannung bereitzustellen, die wiederum verwendet wird, um einen Stromspiegel der ersten Stufe vorzuspannen, und die auch verwendet wird als ein Eingang für durch einen Stromspiegel belasteten Differenzverstärker. Der Vorspannungsbereich des Stromspiegels der erste Stufe und ein Teil des Differenzverstärkers mit Stromspiegellast sind in der Referenzschaltung 202 eingerichtet. Der Lastbereich des Stromspiegels der ersten Stufe und der verbleibende Bereich des Differenzverstärkers sind in gleicher Weise in jeder der Fühlerschaltungen 204, 206 und 208 vorgesehen. Folglich ist der Vorspannungsbereich des Stromspiegels der ersten Stufe der Referenzschaltung 202 mit dem jeweiligen Lastbereich des Stromspiegels der ersten Stufe jeder der Fühlerschaltungen 204, 206 und 208 über einen Vorspannungsausgang 220 verbunden und der Vorspannungsbereich des Differenzverstärkers der Referenzschaltung 202 ist mit den jeweiligen Differenzverstärkerbereichen jeder der Fühlerschaltungen 202, 204 und 206 über einen Vorspannungsausgang 222 verbunden.
  • Obwohl 2 eine Ausführungsform darstellt, in der eine einzelne Referenzschaltung 202 verwendet wird, um die Vorspannungen für mehrere Fühlerschaltungen bereitzustellen, sind in anderen Ausführungsformen mehrere Referenzschaltungen parallel vorgesehen, um das Leistungsverhalten und die Effizienz der Fühlerverstärkereinrichtung 108 zu verbessern. Ferner können diverse Verhältnisse von Referenzschaltungen zu Fühlerschaltungen nach Bedarf eingesetzt werden.
  • 3 zeigt eine beispielhafte Ausführungsform der Referenzschaltung 202 in Verbindung mit der Fühlerschaltung 204 gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung. Die dargestellte Ausführungsform kann erweitert werden, um zusätzliche Fühlerschaltungen oder Referenzschaltungen aufzuweisen, ohne dass von dem Schutzbereich der vorliegenden Offenbarung abgewichen wird.
  • In dem dargestellten Beispiel umfasst die Fühlerschaltung 202 eine Referenzquelle 302 und Transistoren 304, 306 und 308. Die Referenzquelle 302 umfasst einen Ausgang, um eine Referenzspannung VREF für einen Knoten 310 bereitzustellen. Der Transistor 304 ist ein als Diode angeschlossener Transistor mit einer ersten Stromelektrode, die mit einer ersten Spannungsreferenz (beispielsweise Vdd) verbunden ist, einer zweiten Stromelektrode, die mit dem Knoten 310 verbunden ist, und einer Steuerelektrode, die mit dem Knoten 310 verbunden ist. Der Transistor 306 umfasst eine erste Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, eine zweite Stromelektrode und eine Steuerelektrode, die mit dem Knoten 310 verbunden ist. Der Transistor 308 ist ein als Diode geschalteter Transistor mit einer ersten Stromelektrode, die mit der zweiten Stromelektrode des Transistors 306 verbunden ist, einer zweiten Stromelektrode, die mit einer zweiten Spannungsreferenz (beispielsweise Vss) verbunden ist, und einer Steuerelektrode, die mit der ersten Stromelektrode verbunden ist.
  • Wie ebenfalls dargestellt ist, umfasst die Fühlerschaltung 204 Transistoren 312, 314 und 316. Der Transistor 312 umfasst eine erste Stromelektrode, die mit einer ersten Spannungsreferenz verbunden ist, eine zweite Stromelektrode, die mit einem Knoten 318 verbunden ist, und eine Steuerelektrode, die mit der Steuerelektrode des Transistors 304 über den Vorspannungsausgang 220 verbunden ist. Der Knoten 318 ist mit dem Eingang 214 (2) verbunden und ist damit mit der Stromelektrode des Transistors der Zelle mit Körper mit frei einstellbarem Potential FBC0 (in 3 als FBC 320 gezeigt) verbunden, die gerade ausgelesen wird. Der Transistor 314 umfasst eine erste Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, eine zweite Stromelektrode, die mit dem Bitausgang 224 verbunden ist und eine Steuerelektrode, die mit dem Knoten 318 verbunden ist. Der Transistor 316 umfasst eine erste Stromelektrode, die mit dem Bitausgang 224 verbunden ist, eine zweite Stromelektrode, die mit der zweiten Spannungsreferenz verbunden ist, und eine Steuerelektrode, die mit der Steuerelektrode des Transistors 308 über den Vorspannungsausgang 224 verbunden ist.
  • In einer Ausführungsform bilden die Transistoren 304 und 312 zusammen einen Stromspiegel der ersten Stufe 330 derart, dass der Vorspannungsbereich (beispielsweise der Transistor 304) der Referenzschaltung 302 zugeordnet ist, und der Lastbereich (beispielsweise der Transistor (312) kann jeder Fühlerschaltung in gleicher Weise vorgesehen werden. Die Transistoren 306, 308, 314 und 316 bilden zusammen eine Differenzverstärkerschaltung 332. In einer Ausführungsform ist die Differenzverstärkerschaltung 332 ein Differenzverstärker mit Stromspiegellast, wodurch der Transistor 308 und der Transistor 316 zusammen einen Stromspiegel einer zweiten Stufe 334 bilden. Folglich kann ein Bereich der Differenzverstärkerschaltung 332, der den Vorspannungsbereich des Stromspiegels der zweiten Stufe 334 (beispielsweise den Transistor 308) enthält, der Referenzschaltung 202 zugeordnet werden und der verbleibende Bereich, der den Lastbereich des Stromspiegels der zweiten Stufe 334 (beispielsweise den Transistor 316) enthält, kann in gleicher Weise in jeder Fühlerschaltung vorgesehen werden.
  • In dem Beispiel der 2 besitzt die erste Spannungsreferenz ein größeres Spannungspotential als die zweite Spannungsreferenz (beispielsweise Vdd > Vss) und die Transistoren 304, 306, 312 und 314 sind als p-Kanaltransistoren gezeigt (beispielsweise p-Kanal-Feldeffekttransistoren (PFET's)) und die Transistoren 308 und 316 sind als n-Kanaltransistoren (beispielsweise n-Kanal-FET's oder nFET's) gezeigt. In anderen Ausführungsformen kann jedoch die erste Spannungsreferenz ein kleineres Spannungspotential im Vergleich zur zweiten Spannungsreferenz aufweisen und somit können die Transistoren 304, 306, 312 und 314 als n-Kanaltransistoren und die Transistoren 308 und 316 als p-Kanaltransistoren mit geeigneten Modifizierungen vorgesehen werden, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen. Des weiteren können Transistortechnologien, die keine FET's sind, etwa Transistoren mit bipolaren Übergängen (BJT) gemäß der hierin bereitgestellten Lehre vorgesehen werden.
  • Während des Betriebs wird der Stromspiegel der ersten Stufe 330 mittels der Referenzspannung VREF vorgespannt, so dass ein Strom I1 im Transistor 304 erzeugt wird. Folglich wird ein Strom, der im Wesentlichen dem Strom I1 entspricht (und damit auch als Strom I1 zur einfacheren Erläuterung bezeichnet wird) im Transistor 312 gespiegelt. Die Referenzspannung VREF wird ebenfalls einem der Differenzeingänge der Differenzverstärkerschaltung 332 an der Steuerelektrode des Transistors 306 zugeleitet. Durch Belasten des Stromspiegels der ersten Stufe 330 mit der FBC 320 wird eine Spannung VFBC über der FBC 320 erzeugt (beispielsweise zwischen dem Knoten 318 und Vss) als Folge des Einprägens des Stromes I1 in dem Transistor der FBC 320, wodurch die Spannung VFBC auf dem Strom I1 und der Impedanz ZFBC der FBC 320 beruht (d. h. VFBC = I1 × ZFBC). Da die Impedanz ZFBC auf der Menge der in FBC gespeicherten Ladung beruht und somit auf dem in der FBC 320 gespeicherten Bitwert beruht (beispielsweise ist in den meisten Fällen ZFBC relativ hoch, wenn der gespeicherte Bitwert eine „0” ist und die Impedanz ist relativ gering, wenn der gespeicherte Bitwert eine „1” ist) beruht somit die Spannung VFBC auf dem in der FBC 320 gespeicherten Bitwert. Folglich vergleich der Differenzverstärker 332 die Referenzspannung VREF, die am Knoten 310 anliegt, mit der Spannung VFBC, die am Knoten 218 anliegt, und der Bitausgang 224 wird entweder auf nahezu Vdd (über den Transistor 314) oder auf näherungsweise Vss (über den Transistor Vss) gezogen abhängig davon, ob die Spannung VFBC größer oder kleiner als die Referenzspannung VREF ist. Wenn daher der Bitausgang 224 näherungsweise oder bei Vdd liegt, kann die FBC 320 so interpretiert werden, dass diese eine „1” speichert, und wenn der Bitausgang 224 bei oder näherungsweise bei Vss liegt, kann die FBC 320 interpretiert werden, so dass diese eine „0” speichert, oder dies kann auch umgekehrt sein, wobei dies von der jeweiligen Implementierung abhängt.
  • 4 zeigt eine Erweiterung der Schaltung aus 2, so dass diese mehrere Fühlerschaltungen gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung aufweist. Das dargestellte Beispiel zeigt die Referenzschaltung 202 und die Fühlerschaltungen 204 und 206. Die Referenzschaltung 202 und die Fühlerschaltung 204 sind so ausgeführt, wie dies mit Bezug zu 3 beschrieben ist, so dass diese die Referenzquelle 302 und die Transistoren 304, 306, 308, 312, 314 und 316 enthalten. Ähnlich zu der Fühlerschaltung 204 umfasst die Fühlerschaltung 206 Transistoren 404, 406 und 408. Der Transistor 404 enthält eine erste Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, eine zweite Stromelektrode, die mit einem Knoten 418 verbunden ist und eine Steuerelektrode, die mit der Steuerelektrode des Transistors 304 über den Vorspannungsausgang 220 verbunden ist. Der Knoten 418 ist mit einer Stromelektrode eines Transistors der Zelle mit Körper mit frei einstellbarem Potential FBC1 (auch als FBC 420 bezeichnet) verbunden. Der Transistor 406 enthält eine erste Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, eine zweite Stromelektrode, die mit dem Bitausgang 226 verbunden ist, und eine Steuerelektrode, die mit Knoten 418 verbunden ist.
  • So wie die Kombination aus der Referenzschaltung 202 und der Fühlerschaltung 204 den Stromspiegel der ersten Stufe 330 und die Differenzverstärkerschaltung mit Stromspiegellast 332 bereitstellt, ergibt in gleicher Weise die Kombination aus der Referenzschaltung 202 und der Fühlerschaltung 206 einen Stromspiegel einer ersten Stufe 430 und eine Stromspiegel belastete Differenzverstärkerschaltung 432, die in gleicher Weise für die FBC 420 arbeiten, um damit eine Spannung VFBC am Knoten 418 zu erzeugen, die sich aus dem Einprägen des gespiegelten Stromes I1 in die FBC 420 ergibt. Somit muss für jede zusätzliche Fühlerschaltung lediglich ein Bereich einer ersten Stromspiegelstufe und ein Bereich einer Differenzverstärkerschaltung erneut bereitgestellt werden, da jede Fühlerschaltung den jeweiligen Stromspiegel und den Differenzverstärkerschaltungsbereich, der durch die Referenzschaltung 202 bereitgestellt wird, (oder eine Kombination aus Referenzschaltungen 202 bei paralleler Verschaltung) gemeinsam benutzen können.
  • 5 zeigt eine beispielhafte Ausführungsform der Fühlerverstärkereinrichtung 108 in einer Doppelzellen- bzw. Zwillingszellen-FBC-Speicherkonfiguration gemäß zumindest einer Ausführungsform der vorliegenden Offenbarung. In gewissen Fällen wird das FBC-Speicherarray 102 (1) als eine „Doppel- bzw. Zwillings”-Zellenarchitektur” vorgesehen, wodurch jede Bitstelle durch ein Paar aus Zellen mit Körper mit frei einstellbarem Potential repräsentiert ist, wobei eine zur Speicherung des Bitwerts Dn und die andere zur Speicherung des komplementären Wertes dient. Somit besitzt eine Zelle mit Körper mit frei einstellbarem Potential eine relativ hohe Impedanz und die andere Zelle besitzt eine relativ geringe Impedanz, so dass die komplementäre Zelle mit Körper mit frei einstellbarem Potential verwendet werden kann, um die Referenzspannung VREF für das Erfassen des gespeicherten Bitwerts der Datenzellen mit Körper mit frei einstellbarem Potential oder umgekehrt zu erzeugen.
  • Beispielsweise kann die Fühlerverstärkerschaltung 108 eine Referenzschaltung 502 (analog zu der Referenzschaltung 202 aus 2) und eine Fühlerschaltung 504 (analog zu der Fühlerschaltung 204 aus 4) aufweisen, wodurch eine Zelle mit Körper mit frei einstellbarem Potential (FBC) 520 verwendet wird, einen Stromspiegel einer ersten Stufe 520 (analog zu dem Stromspiegel der ersten Stufe 330 aus 3) zu belasten, der durch die Referenzschaltung 502 und 504 gebildet ist, und die entsprechende komplementäre Zelle mit Körper mit frei einstellbarem Potential (FBC) 512 wird verwendet, um den Stromspiegel der ersten Stufe 530 durch Erzeugen der Spannung VREF als Ergebnis des Einbringens des gespiegelten Stromes I1 in die Stromelektrode des Transistors der FBC 512 vorzuspannen. Da die Impedanzwerte der FBC's 512 und 520 deutlich unterschiedlich sind, führt das Einprägen von im Wesentlichen gleichen Strömen in die jeweilige Zelle mittels Stromspiegel der ersten Stufe zu wesentlich unterschiedlichen Spannungen über der FBC 512 bzw. 520, die eine Differenzverstärkerschaltung 532 (analog zu der Differenzverstärkerschaltung 332 aus 3), die durch die Referenzschaltung 502 und die Fühlerschaltung 504 gebildet ist, effizient erfassen kann und damit eine Auswahl eines Bitwertes „0” oder eines Bitewertes „1” entsprechend bietet.
  • Obwohl 5 eine spezielle Ausführungsform der Referenzquelle 302 aus 3 zeigt, können auch andere Referenzquellen verwendet werden, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen. Zur Anschauung werden in einer Ausführungsform eine Zelle mit Körper mit frei einstellbarem Potential, die zum Speichern eines Bitwertes „0” ausgebildet ist, und eine Zelle mit Körper mit frei einstellbarem Potential, die zum Speichern eines Bitwertes „1” ausgebildet ist, miteinander kurzgeschlossen, so dass die Spannungsreferenz VREF, die über den komplementären Zellen mit Körper mit frei einstellbarem Potential als Folge des Einprägens eines gespiegelten Stromes erzeugt wird, zwischen der Spannung, die sich aus dem Einprägen des gespiegelten Stromes in lediglich die Zelle mit Körper mit frei einstellbarem Potential ergeben würde, die zum Speichern einer „1” programmiert ist, und der Spannung liegt, die sich aus dem Einprägen des gespiegelten Stromes in lediglich die Zelle mit Körper mit frei einstellbarem Potential ergeben würde, die zum Speichern einer „0” programmiert ist; tatsächlich wird ein Strom gleich (I0 + I1) in die FBC unter Anwendung des Stromspiegels der ersten Stufe eingeprägt. In anderen Ausführungsformen der Referenzquelle 302 kann beispielsweise eine festgelegte Spannungsquelle, eine festgelegte Stromquelle und dergleichen vorgesehen werden.
  • In diesem Dokument werden Relationsbegriffe, etwa „erstes” und „zweites” und dergleichen lediglich benutzt, um eine Einheit oder eine Aktion von einer anderen Einheit oder Aktion zu unterscheiden, ohne dass notwendiger Weise eine tatsächliche derartige Beziehung oder Reihenfolge zwischen den Einheiten oder Aktionen erforderlich ist. Die Begriffe „umfassen”, „mit bzw. umfassend” oder eine beliebige Variation davon sollen einen nicht ausschließenden Einschluss bezeichnen, so dass ein Prozess, ein Verfahren, ein Artikel oder eine Vorrichtung, die eine Reihe aus Elementen umfasst, nicht nur diese Elemente besitzt, sondern auch andere Elemente aufweisen kann, die nicht explizit aufgelistet sind, oder Elemente aufweisen kann, die derartigen Prozessen, Verfahren, Artikeln und Vorrichtungen innewohnen. Ein Element, dem ein „mit” vorausgeht schließt nicht, ohne dass weitere Einschränkungen genannt sind, die Existenz zusätzlicher identischer Elemente in dem Prozess, dem Verfahren, dem Artikel oder der Vorrichtung aus, die das Element umfassen.
  • Der Begriff „ein weiteres oder ein anderes”, wie er hierin verwendet ist, ist zumindest als ein zweites oder mehr definiert. Die Begriffe „enthalten”, „besitzen” oder Variationen davon werden hierin als umfassend definiert. Der Begriff „gekoppelt bzw. verbunden”, wie er hierin mit Bezug auf die elektrooptische Technologie verwendet ist, ist als verbunden zu verstehen, obwohl dies nicht notwendiger Weise direkt und nicht notwendiger Weise mechanisch zu verstehen ist.
  • Die Begriffe „setzen” oder „festlegen” und „negieren” oder „zurücksetzen” oder „rücksetzen” werden verwendet, wenn auf das Erzeugen eines Signals, eines Statusbits oder ähnlicher Aspekte als logisch wahre oder logisch falsche Zuständen Bezug genommen wird. Wenn der logisch wahre Zustand ein Zustand mit Logikpegel 1 ist, ist der logisch falsche Zustand ein Logikpegel 0. Und wenn der logisch wahre Zustand ein Logikpegel mit 0 ist, ist der logisch falsche Zustand ein Logikzustand mit Pegel 1.
  • Der Begriff „Bus”, wie er hierin verwendet ist, wird angewendet, um mehrere Signale oder Leiter zu bezeichnen, die verwendet werden, um eine oder mehrere diverse Arten von Information, etwa Daten, Adressen, Steuersignale oder Statussignale zu übertragen. Die Leiter werden im hierin verwendeten Sinne als ein einzelner Leiter, mehrere Leiter, undirektionale Leiter oder bidirektionale Leiter dargestellt und beschrieben. In anderen Ausführungsformen können jedoch die Leiter in ihrer Realisierung unterschiedlich sein. Beispielsweise können separate unidirektionale Leiter anstelle von bidirektionalen Leitern und umgekehrt verwendet werden. Ebenso können eine Vielzahl von Leitern durch einen einzelnen Leiter ersetzt werden, der mehrere Signal seriell oder in einer Zeit gestaffelten Weise überträgt. In ähnlicher Weise können einzelne Leiter, die mehrere Signale übertragen, in diverse unterschiedliche Leiter aufgeteilt werden, die eine Teilmenge dieser Signale übertragen. Daher gibt es viele Optionen für das Übertragen von Signalen.
  • Andere Ausführungsformen, Verwendungszwecke und Vorteile der Offenbarung werden für den Fachmann angesichts dieser Beschreibung und der Realisierung der hierin offenbarten Lehre ersichtlich. Die Beschreibung und die Zeichnungen sollten lediglich beispielhaft verstanden werden und der Schutzbereich der Offenbarung ist folglich nur durch die folgenden Patentansprüche und deren Äquivalente festgelegt.
  • Zusammenfassung
  • Eine Speichereinrichtung (100) umfasst ein Speicherarray (102) und einen Fühlerverstärker (108). Das Speicherarray (102) enthält eine Zelle mit Körper mit frei einstellbarem Potential (320, 420), die zum Speichern eines Bitwertes ausgebildet ist. Der Fühlerverstärker (108) enthält einen Bitausgang, der zum Bereitstellen einer Ausgangsspannung ausgebildet ist, die für den Bitwert repräsentativ ist, und umfasst ferner eine Referenzquelle (302), die zum Bereitstellen einer Referenzspannung ausgebildet ist. Der Fühlerverstärker (108) umfasst ferner einen Stromspiegel (330, 430), der ausgebildet ist, einen Storm in die erste Zelle mit Körper mit frei einstellbarem Potential (320, 420) auf der Grundlage der Referenzspannung einzuprägen, und eine Differenzverstärkerschaltung (332, 432), die ausgebildet ist, die Ausgangsspannung auf der Grundlage der Referenzspannung einer Spannung über der Zelle mit Körper mit frei einstellbarem Potential (320, 420), die sich aus dem Einprägen des Stromes in die Zelle mit Körper mit frei einstellbarem Potential (320, 420) ergibt, zu bestimmen.

Claims (10)

  1. Speichereinrichtung (100) mit: einem Speicherarray (102) mit einer ersten Zelle mit Körper mit frei einstellbarem Potential (320), die ausgebildet ist, einen ersten Bitwert zu speichern; und einer Fühlerverstärkereinrichtung (108) mit: einem ersten Bitausgang, der ausgebildet ist, eine erste Ausgangsspannung repräsentativ für den ersten Bitwert bereitzustellen; einer Referenzquelle (302), die zum Bereitstellen einer Referenzspannung ausgebildet ist; einem ersten Stromspiegel (330), der zum Einprägen eines ersten Stromes in die erste Zelle mit Körper mit frei einstellbarem Potential (320) auf der Grundlage der Referenzspannung ausgebildet ist; und einer ersten Differenzverstärkerschaltung (332), die ausgebildet ist, die erste Ausgangsspannung auf der Grundlage der Referenzspannung und einer Spannung über der ersten Zelle mit Körper mit frei einstellbarem Potential (320), die sich aus dem Einprägen des ersten Stromes in die erste Zelle mit Körper mit frei einstellbarem Potential (320) ergibt, zu bestimmen.
  2. Speichereinrichtung (100) nach Anspruch 1, wobei die Referenzquelle (302) eine zweite Zelle mit Körper mit frei einstellbarem Potential aufweist, die ausgebildet ist, einen zweiten Bitwert zu speichern, der komplementär zu dem ersten Bitwert ist.
  3. Speichereinrichtung (100) nach Anspruch 2, wobei der erste Stromspiegel (330) ausgebildet ist, einen zweiten Strom in die zweite Zelle mit Körper mit frei einstellbarem Potential (512) einzuprägen, wobei der erste Strom im Wesentlichen gleich ist zu dem zweiten Strom und wobei die Referenzspannung eine Spannung über der zweiten Zelle mit Körper mit frei einstellbarem Potential (512) umfasst, die sich aus dem Einprägen des zweiten Stromes in die zweite Zelle mit Körper mit frei einstellbarem Potential (512) ergibt.
  4. Speichereinrichtung (100) nach Anspruch 1, wobei die Referenzquelle (302) eine zweite Zelle mit Körper mit frei einstellbarem Potential (512) und eine dritte Zelle mit Körper mit frei einstellbarem Potential (520), die parallel geschaltet sind, umfasst, wobei die zweite Zelle mit Körper mit frei einstellbarem Potential (512) ausgebildet ist, einen ersten Bitwert zu speichern, und wobei die dritte Zelle mit Körper mit frei einstellbarem Potential (520) ausgebildet ist, einen zweiten Bitwert, der komplementär zu dem ersten Bitwert ist, zu speichern.
  5. Speichereinrichtung (100) nach Anspruch 1, wobei die erste Differenzverstärkerschaltung (332, 432) umfasst: einen zweiten Stromspiegel (334) mit einer ersten Stromelektrode und einer zweiten Stromelektrode; einen ersten Transistor (314) mit einer ersten Stromelektrode, die mit einer ersten Spannungsreferenz verbunden ist, einer zweiten Stromelektrode, die mit dem ersten Bitausgang und der ersten Stromelektrode des zweiten Stromspiegels (334) verbunden ist, und einer Steuerelektrode, die mit einer Stromelektrode der ersten Zelle mit Körper mit frei einstellbarem Potential (320) verbunden ist; und einem zweiten Transistor (310) mit einer ersten Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, einer zweiten Stromelektrode, die mit der zweiten Stromelektrode des zweiten Stromspiegels (334) verbunden ist und einer Steuerelektrode, die mit einem Ausgang der Referenzquelle (302, 334) verbunden ist.
  6. Speichereinrichtung (100) nach Anspruch 1, die ferner umfasst: eine zweite Zelle mit Körper mit frei einstellbarem Potential (420), die zum Speichern eines zweiten Bitwerts ausgebildet ist; und wobei die Fühlerverstärkereinrichtung (108) ferner umfasst: einen zweiten Bitausgang, der ausgebildet ist, eine zweite Ausgangsspannung repräsentativ für den zweiten Bitwert bereitzustellen; einen zweiten Stromspiegel (430), der ausgebildet ist, einen zweiten Strom in die zweite Zelle mit Körper mit frei einstellbarem Potential (420) auf der Grundlage der Referenzspannung einzuprägen, wobei der zweite Strom im Wesentlichen gleich ist zu dem ersten Strom; und eine zweite Differenzverstärkerschaltung (432), die ausgebildet ist, die zweite Ausgangsspannung auf der Grundlage der Referenzspannung und einer Spannung über der zweiten Zelle mit Körper mit frei einstellbarem Potential (420), die sich aus dem Einprägen des zweiten Stromes in die zweite Zelle mit Körper mit frei einstellbarem Potential (420) ergibt, zu bestimmen.
  7. Fühlerverstärkereinrichtung (108) mit: einem ersten Eingang (318), der mit einer ersten Zelle mit Körper mit frei einstellbarem Potential (320) eines Speicherarrays (102) verbindbar ist, wobei die erste Zelle mit Körper mit frei einstellbarem Potential (320) zum Speichern eines ersten Bitwertes ausgebildet ist; einem ersten Bitausgang (224), um eine erste Ausgangsspannung repräsentativ für den ersten Bitwert bereitzustellen; einem ersten Transistor (304) mit einer ersten Stromelektrode, die mit einer ersten Spannungsreferenz verbunden ist, einer zweiten Stromelektrode, die zum Empfangen einer Referenzspannung ausgebildet ist, und einer Steuerelektrode, die mit der zweiten Stromelektrode verbunden ist; einem zweiten Transistor (312) mit einer ersten Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, einer zweiten Stromelektrode, die mit einer Stromelektrode der ersten Zelle mit Körper mit frei einstellbarem Potential (320) verbunden ist, und einer Steuerelektrode, die mit der Steuerelektrode des ersten Transistors (304) verbunden ist; einem dritten Transistor (314) mit einer ersten Stromelektrode, die mit der ersten Verspannungsreferenz verbunden ist, einer zweiten Stromelektrode, die mit dem ersten Bitausgang (224) verbunden ist, und einer Steuerelektrode, die mit der Stromelektrode der ersten Zelle mit Körper mit frei einstellbarem Potential (320) verbunden ist; einem vierten Transistor (316) mit einer ersten Stromelektrode, die mit dem ersten Bitausgang verbunden ist, einer zweiten Stromelektrode, die mit einer zweiten Spannungsreferenz verbunden ist, und einer Steuerelektrode; einem fünften Transistor (308) mit einer ersten Stromelektrode, einer zweiten Stromelektrode, die mit der zweiten Spannungsreferenz verbunden ist, und einer Steuerelektrode, die mit der ersten Stromelektrode und der Steuerelektrode des vierten Transistors (316) verbunden ist; und einem sechsten Transistor (310) mit einer ersten Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, einer zweiten Stromelektrode, die mit der ersten Stromelektrode des fünften Transistors (308) verbunden ist, und einer Steuerelektrode, die mit dem Ausgang der Referenzquelle (302) verbunden ist.
  8. Fühlerverstärkereinrichtung (108) nach Anspruch 7, die ferner umfasst: einen zweiten Eingang (418), der mit einer zweiten Zelle mit Körper mit frei einstellbarem Potential (420) des Speicherarrays (102) verbindbar ist, wobei die zweite Zelle mit Körper mit frei einstellbarem Potential (420) zum Speichern eines zweiten Bitwerts ausgebildet ist; einen zweiten Bitausgang (226), um eine zweite Ausgangsspannung repräsentativ für den zweiten Bitwert bereitzustellen; einen siebten Transistor (404) mit einer ersten Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, einer zweiten Stromelektrode, die mit einer Stromelektrode der zweiten Zelle mit Körper mit frei einstellbarem Potential (420) verbunden ist, und einer Steuerelektrode, die mit der Steuerelektrode des ersten Transistors (304) verbunden ist; einen achten Transistor (406) mit einer ersten Stromelektrode, die mit der ersten Spannungsreferenz verbunden ist, einer zweiten Stromelektrode, die mit dem zweiten Bitausgang (226) verbunden ist, und einer Steuerelektrode, die mit der Stromelektrode der zweiten Zelle mit Körper mit frei einstellbarem Potential (420) verbunden ist; und einen neunten Transistor (408) mit einer ersten Stromelektrode, die mit dem zweiten Bitausgang verbunden ist, einer zweiten Stromelektrode, die mit der zweiten Spannungsreferenz verbunden ist, und einer Steuerelektrode, die mit der Steuerelektrode des fünften Transistors (308) verbunden ist.
  9. Verfahren mit: Bereitstellen einer Speichereinrichtung (100) mit einem Speicherarray (102) und einer Fühlerverstärkereinrichtung (108), wobei das Speicherarray (102) eine Zelle mit frei einstellbarem Potential (320) umfasst, die zum Speichern eines Bitwertes ausgebildet ist, und wobei die Fühlerverstärkereinrichtung (108) umfasst: einen Bitausgang (224), der zum Bereitstellen einer Ausgangsspannung repräsentativ für den Bitwert der ersten Zelle mit Körper mit frei einstellbarem Potential (320) ausgebildet ist, eine Referenzquelle (302), die zum Bereitstellen einer Referenzspannung ausgebildet ist, einen Stromspiegel (330), der zum Einprägen eines Stromes in die Zelle mit Körper mit frei einstellbarem Potential (320) auf der Grundlage der Referenzspannung ausgebildet ist, und eine Differenzverstärkerschaltung (332), die ausgebildet ist, die Ausgangsspannung auf der Grundlage der Referenzspannung und einer Spannung über der Zelle mit Körper mit frei einstellbarem Potential (320), die sich aus dem Einprägen des Stromes in die Zelle mit Körper mit frei einstellbarem Potential (320) ergibt, zu bestimmen; und Erfassen des Bitwertes der Zelle mit Körper mit frei einstellbarem Potential (320) unter Anwendung der Fühlerverstärkereinrichtung (108).
  10. Verfahren nach Anspruch 9, wobei Erfassen des Bitwertes der Zelle mit Körper mit frei einstellbarem Potential (320) umfasst: Erzeugen einer Spannung über der Zelle mit Körper mit frei einstellbarem Potential (320) durch Einprägen des Stromes in die Zelle mit Körper mit frei einstellbarem Potential (320); und Vergleichen der Spannung über der Zelle mit Körper mit frei einstellbarem Potential (320) mit der Referenzspannung unter Anwendung der Differenzverstärkerschaltung (332), um die Ausgangsspannung zu erzeugen.
DE112007003085.2T 2006-12-15 2007-12-13 Speichereinrichtung mit Floating-Body-Zelle und Fühlerverstärkereinrichtung Active DE112007003085B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/639,865 US7724578B2 (en) 2006-12-15 2006-12-15 Sensing device for floating body cell memory and method thereof
US11/639,865 2006-12-15
PCT/US2007/025501 WO2008076307A1 (en) 2006-12-15 2007-12-13 Sensing device for floating body cell memory and method thereof

Publications (2)

Publication Number Publication Date
DE112007003085T5 true DE112007003085T5 (de) 2009-10-08
DE112007003085B4 DE112007003085B4 (de) 2015-03-26

Family

ID=39370954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007003085.2T Active DE112007003085B4 (de) 2006-12-15 2007-12-13 Speichereinrichtung mit Floating-Body-Zelle und Fühlerverstärkereinrichtung

Country Status (8)

Country Link
US (1) US7724578B2 (de)
JP (1) JP2010514079A (de)
KR (1) KR20090091227A (de)
CN (1) CN101681666B (de)
DE (1) DE112007003085B4 (de)
GB (1) GB2457408A (de)
TW (1) TWI486953B (de)
WO (1) WO2008076307A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4373986B2 (ja) * 2006-02-16 2009-11-25 株式会社東芝 半導体記憶装置
US7787319B2 (en) * 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
JP4801191B2 (ja) * 2009-06-02 2011-10-26 株式会社日立製作所 ダイナミック・ランダム・アクセス・メモリ装置とその検査方法
US8509017B2 (en) 2011-02-16 2013-08-13 Advanced Micro Devices, Inc. Memory device and related operating methods
US8611132B2 (en) 2011-04-29 2013-12-17 Qualcomm Incorporated Self-body biasing sensing circuit for resistance-based memories
FR2980321A1 (fr) * 2011-09-21 2013-03-22 St Microelectronics Rousset Detecteur de courant autorisant une large plage de tension d'alimentation
US9099191B2 (en) * 2013-06-04 2015-08-04 Ememory Technology Inc. Current sensing amplifier and sensing method thereof
KR102189824B1 (ko) * 2014-08-04 2020-12-11 삼성전자주식회사 메모리 장치의 단위 어레이, 이를 포함하는 메모리 장치 및 메모리 시스템
TWI666638B (zh) * 2018-08-21 2019-07-21 華邦電子股份有限公司 記憶體電路及其資料位元狀態偵測器
US10861564B2 (en) 2018-10-17 2020-12-08 Winbond Electronics Corp. Memory circuit and data bit status detector thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302486A (ja) * 1996-08-30 1998-11-13 Sanyo Electric Co Ltd 半導体記憶装置
KR100347067B1 (ko) * 1999-12-06 2002-08-03 삼성전자 주식회사 안정된 읽기 동작을 수행하는 반도체 메모리 장치
US6269040B1 (en) * 2000-06-26 2001-07-31 International Business Machines Corporation Interconnection network for connecting memory cells to sense amplifiers
JP2002367386A (ja) * 2001-06-07 2002-12-20 Toshiba Corp 半導体メモリ装置
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
FR2832566B1 (fr) * 2001-11-20 2004-02-13 St Microelectronics Sa Amplificateur de lecture ayant un etage de sortie differenciel a faible consommation de courant
JP2003308698A (ja) * 2002-04-12 2003-10-31 Toshiba Corp 不揮発性半導体メモリ装置
EP1357603A3 (de) * 2002-04-18 2004-01-14 Innovative Silicon SA Halbleiterbauelement
EP1394810B1 (de) * 2002-08-13 2007-10-10 STMicroelectronics S.r.l. Nichtflüchtige Speicheranordnung und Selbstreparatur-Verfahren
JP4044401B2 (ja) * 2002-09-11 2008-02-06 株式会社東芝 半導体記憶装置
US7251178B2 (en) * 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier
JPWO2004075200A1 (ja) * 2003-02-19 2006-06-01 富士通株式会社 メモリ装置
US6912150B2 (en) * 2003-05-13 2005-06-28 Lionel Portman Reference current generator, and method of programming, adjusting and/or operating same
US7085153B2 (en) * 2003-05-13 2006-08-01 Innovative Silicon S.A. Semiconductor memory cell, array, architecture and device, and method of operating same
US20040228168A1 (en) * 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
JP2006073055A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体記憶装置
WO2006065698A2 (en) * 2004-12-13 2006-06-22 William Kenneth Waller Sense amplifier circuitry and architecture to write data into and/or read data from memory cells
JP2006338793A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 半導体記憶装置
JP2007133987A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体記憶装置および半導体記憶装置の駆動方法

Also Published As

Publication number Publication date
TW200845005A (en) 2008-11-16
CN101681666A (zh) 2010-03-24
GB0910535D0 (en) 2009-07-29
US20080144367A1 (en) 2008-06-19
JP2010514079A (ja) 2010-04-30
CN101681666B (zh) 2014-07-23
GB2457408A (en) 2009-08-19
TWI486953B (zh) 2015-06-01
KR20090091227A (ko) 2009-08-26
WO2008076307A1 (en) 2008-06-26
US7724578B2 (en) 2010-05-25
DE112007003085B4 (de) 2015-03-26

Similar Documents

Publication Publication Date Title
DE112007003085B4 (de) Speichereinrichtung mit Floating-Body-Zelle und Fühlerverstärkereinrichtung
DE4402433C2 (de) Vorrichtung zur Erzeugung eines Zwischenpotentials, insb. geeignet für Halbleiterspeichereinrichtungen
DE4305850C2 (de) Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung
DE69118953T2 (de) Pufferschaltung
DE4128918C2 (de) Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen
DE10235462B4 (de) Halbleiterspeichervorrichtung mit Immunität gegen Soft-Error
DE10112281B4 (de) Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung
DE4406035A1 (de) Halbleiterspeichereinrichtung
DE3811554A1 (de) Sense-verstaerkerschaltung zum einseitigen lesen von daten
DE10219649C1 (de) Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle
DE112019001212T5 (de) Erfassungsschema eines ferroelektrischen Direktzugriffsspeichers
DE2707456C3 (de)
DE2647892A1 (de) Eingabepufferschaltung
DE10255102B3 (de) SRAM-Speicherzelle mit Mitteln zur Erzielung eines vom Speicherzustand unabhängigen Leckstroms
DE3752067T2 (de) Sehr schnelles Datenabtasterverfahren und dynamische Halbleiterspeicheranordnung zur Realisierung dieses Verfahrens
DE10144245A1 (de) Halbleiterspeicherbauelement mit Bitleitungs-Abtastschaltungsmitteln
DE3787625T2 (de) Hochdichter Festwertspeicher in einem CMOS-Gatterfeld.
DE69126912T2 (de) Halbleiteranordnung und ihre Prüfungsverfahren
DE4324649A1 (de) Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt
DE4138102C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
DE2646653B2 (de) Leseverstaerker fuer statische speichereinrichtung
DE19730347A1 (de) Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben
DE10256959A1 (de) Halbleiterspeichervorrichtung mit Speicherzellen, die keine Auffrischvorgänge erfordern
DE112018001411B4 (de) Zweifach-Stromschienen-Kaskodentreiber
DE112014002148T5 (de) Speichervorrichtung mit dynamisch betriebenen Bezugsschaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LT, TW

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE