FR2980321A1

FR2980321A1 - Detecteur de courant autorisant une large plage de tension d'alimentation

Info

Publication number: FR2980321A1
Application number: FR1158407A
Authority: FR
Inventors: Jimmy Fort
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2011-09-21
Filing date: 2011-09-21
Publication date: 2013-03-22
Also published as: US20130069623A1; US9099167B2

Abstract

L'invention concerne un procédé de détection d'un courant comprenant des étapes consistant à : générer un courant de polarisation (Ib), transmettre le courant de polarisation à un étage de contre-réaction (FBS) et à un étage de mesure (MSS) connecté à un noeud de mesure (MN) recevant un courant à mesurer (lc), asservir une tension (V2) au noeud de mesure à une valeur constante par les étages de mesure et de contreréaction , transmettre à un étage de sortie (OST), un courant (Ib - lc) circulant dans l'étage de mesure, qui dépend du courant de polarisation et du courant à mesurer, et convertir un courant circulant dans l'étage de sortie en une tension.

Description

DETECTEUR DE COURANT AUTORISANT UNE LARGE PLAGE DE TENSION D'ALIMENTATION La présente invention concerne les circuits intégrés et en particulier la détection et la mesure d'un courant dans un tel circuit. La présente invention s'applique notamment aux circuits de détection de courant ou amplificateurs de détection de courant (current sense amplifier) présents dans les mémoires non volatiles pour lire l'état de cellules mémoires. La présente invention s'applique plus généralement à tout circuit dans lequel un courant doit être détecté ou mesuré. De nombreux dispositifs alimentés par batterie comportent une mémoire non volatile telle qu'une mémoire EEPROM ou Flash. De telles mémoires sont également présentes dans des cartes à circuit intégré sans contact, qui sont alimentées à partir des signaux électriques captés par leur antenne. Il est donc souhaitable que les mémoires volatiles puissent fonctionner dans une large plage de tensions d'alimentation et en particulier à de faibles tensions d'alimentation, et que leur consommation électrique soit aussi faible que possible. Ces objectifs de tension d'alimentation et de consommation électrique sont difficiles à atteindre lorsque les opérations de lecture et d'écriture des mémoires sont soumises à de sévères contraintes en terme de vitesse d'exécution. La vitesse de lecture d'une mémoire est affectée de manière non négligeable par les performances de vitesse des amplificateurs de lecture de la mémoire, qui tendent à diminuer lorsque la tension d'alimentation baisse. Or la lecture d'une cellule mémoire d'une mémoire non volatile consiste généralement à convertir un courant issu de la cellule mémoire en une tension et à comparer la tension obtenue à une tension de référence. La conversion du courant de cellule en tension est effectuée par un circuit de détection de courant. Un exemple d'un tel circuit est présenté par la figure 1. Sur la figure 1, le circuit comprend une branche de référence, une branche de mesure et un comparateur CP1. La branche de référence comprend un transistor MOS à canal p référencé P11, un transistor MOS à canal n référencé N11, un inverseur 11 et une source de courant CS1 fournissant un courant de référence Irf1. Le transistor P11 comprend une borne de source recevant une tension d'alimentation Vdd du circuit, et des bornes de grille et de drain connectés au drain du transistor N11. Le transistor N11 comprend une borne de source reliée à la masse par l'intermédiaire de la source de courant CS1 et reliée à une borne de grille du transistor N11 par l'intermédiaire de l'inverseur 11. La branche de mesure comprend un transistor MOS à canal p référencé P12, un transistor MOS à canal n référencé N12, un inverseur 12 et une source de courant CS2 symbolisant le courant à détecter ou à mesurer. Le transistor P12 comprend une borne de source recevant une tension d'alimentation Vdd du circuit, et une borne de grille connectée à la grille du transistor P11. Le transistor P12 comprend une borne de drain connectée à la borne de drain du transistor N12. Le transistor N12 comprend une borne de source reliée à la masse par l'intermédiaire de la source de courant CS2 et reliée à une borne de grille du transistor N12 par l'intermédiaire de l'inverseur 12. Le comparateur CP1 compare la tension présente aux bornes de drain des transistors P12 et N12 avec la tension présente aux bornes de drain des transistors P11 et N11 (ou aux bornes de grille des transistors P11 et P12), et fournit une tension de sortie Vout représentative du résultat de la comparaison. Les transistors P11, P12 forment un miroir de courant présentant un rapport de transmission égal à un, pour transmettre la totalité du courant Irf1 circulant dans la branche de référence à la branche de mesure. Pour obtenir une courte durée de précharge du circuit dans lequel le courant doit être mesuré, indépendante de la charge capacitive du circuit, on utilise généralement des transistors en cascode avec un inverseur et un étage à source suiveuse avec une boucle de contreréaction unitaire. Le circuit de la figure 1 permet d'obtenir une précharge rapide indépendamment de la charge capacitive du circuit dont le courant est à mesurer, jusqu'à une tension d'alimentation de 1.6 V. En dessous de cette valeur, le circuit où le courant est à mesurer est insuffisamment polarisé, et la vitesse de lecture se dégrade.

Il est donc souhaitable de proposer un circuit de détection ou de mesure de courant conservant de bonnes performances en termes de vitesse de détection et de consommation électrique, jusqu'à des tensions d'alimentation inférieures à 1 V. Il est également souhaitable de proposer un circuit qui soit simple et présentant une faible consommation d'énergie électrique.

Des modes de réalisation concernent un procédé de détection d'un courant comprenant des étapes consistant à : générer un courant de polarisation, transmettre le courant de polarisation à un étage de contre-réaction et à un étage de mesure connecté à un noeud de mesure recevant un courant à mesurer, asservir une tension au noeud de mesure à une valeur constante par les étages de mesure et de contre-réaction, transmettre à un étage de sortie, un courant circulant dans l'étage de mesure, qui dépend du courant de polarisation et du courant à mesurer, et convertir un courant circulant dans l'étage de sortie en une tension.

Selon un mode de réalisation, le procédé comprend une étape de transmission d'une fraction du courant de polarisation à l'étage de sortie. Selon un mode de réalisation, la fraction du courant de polarisation transmise à l'étage de sortie est égale à la moitié. Selon un mode de réalisation, le procédé comprend l'application des étapes de transmission du courant de polarisation aux étages de mesure, de contre-réaction et de sortie, et des étapes d'asservissement et de mesure, à un courant de référence et au courant à mesurer, et une étape de comparaison de mesures obtenues. Selon un mode de réalisation, le courant de polarisation est un courant de référence indépendant d'une tension d'alimentation des étages de mesure, de contre-réaction et de sortie. Des modes de réalisation concernent également un circuit de mesure d'un courant, configuré pour mettre en oeuvre le procédé défini précédemment.

Selon un mode de réalisation, le circuit comprend un étage de polarisation transmettant un courant de polarisation, un étage de mesure, un étage de contre-réaction et un étage de sortie, l'étage de polarisation formant avec chacun des étages de mesure et de contre-réaction un miroir de courant pour transmettre le courant de polarisation à l'étage de mesure et à l'étage de contre-réaction, l'étage de contre-réaction et l'étage de mesure étant connectés en formant une boucle d'asservissement pour maintenir constante une tension en un noeud de mesure de l'étage de mesure. Selon un mode de réalisation, l'étage de mesure forme avec l'étage de sortie un miroir de courant pour transmettre à l'étage de sortie un écart entre le courant de polarisation et un courant à mesurer prélevé au noeud de mesure. Selon un mode de réalisation, l'étage de polarisation forme avec l'étage de sortie un miroir de courant pour transmettre une fraction du courant de polarisation à l'étage de sortie. Selon un mode de réalisation, l'étage de polarisation forme avec l'étage de sortie un miroir de courant pour transmettre une fraction du courant de polarisation à l'étage de sortie, et l'étage de mesure forme avec l'étage de sortie un miroir de courant pour transmettre à l'étage de sortie un écart de courant entre le courant de polarisation et un courant à mesurer prélevé au noeud de mesure, l'étage de sortie fournissant une tension représentative d'une différence entre l'écart de courant et une fraction du courant de polarisation. Selon un mode de réalisation, le courant de polarisation est issu d'une source de courant de référence insensible à des variations d'une tension d'alimentation du circuit. Selon un mode de réalisation, l'étage de mesure comprend un transistor MOS à canal p traversé par un courant correspondant à un écart entre le courant à mesurer et le courant de polarisation, l'étage de contre- réaction comprenant un transistor MOS à canal n traversé par le courant de polarisation, et commandé par une tension présente au noeud de mesure, le transistor MOS à canal p étant commandé par une tension présente sur une borne de drain du transistor MOS à canal n. Selon un mode de réalisation, le circuit comprend deux circuits de mesure identiques, l'un recevant un courant de référence et l'autre un courant à mesurer, et un comparateur pour comparer une mesure du courant de référence fourni par un premier des deux circuits de mesure, à une mesure du courant à mesurer fournie par un second des deux circuits de mesure.

Des modes de réalisation concernent également un circuit intégré comprenant un circuit de mesure tel que défini précédemment. Des modes de réalisation concernent également une mémoire comprenant des amplificateurs de lecture de courant conformes au circuit de mesure défini précédemment.35 Des exemples de réalisation de l'invention seront décrits dans ce qui suit, à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 précédemment décrite, représente un circuit de détection d'un courant, selon l'art antérieur, la figure 2 représente un circuit de détection de courant, selon un mode de réalisation, la figure 3 représente schématiquement un circuit de détection de courant, selon un autre mode de réalisation, la figure 4 représente un circuit du circuit de détection de la figure 3.

La figure 2 représente un circuit de détection de courant DTC, selon un mode de réalisation. Le circuit DTC comprend un étage de référence RFS, un étage de contre-réaction FBS, un étage de mesure MSS, et un étage de sortie OST. L'étage de référence RFS comprend un transistor MOS à canal p, référencé P1, et une source de courant de polarisation CSR. Le transistor P1 comprend une borne de source recevant une tension d'alimentation Vdd du circuit, et des bornes de grille et de drain reliées à la masse par l'intermédiaire de la source de courant CSR. La source de courant CSR est configurée pour générer un courant de polarisation lb sensiblement constant et indépendant d'éventuelles variations de la tension d'alimentation Vdd. En revanche, le courant lb peut varier en fonction de la température de fonctionnement du circuit et en fonction de conditions de fabrication du circuit. L'étage de contre-réaction FBS comprend un transistor MOS à canal p, référencé P2, et un transistor MOS à canal n, référencé N1, ces deux transistors formant un amplificateur. Le transistor P2 comprend une borne de source recevant la tension d'alimentation Vdd, une borne de grille à une tension V1, connectée aux bornes de grille et de drain du transistor P1 et une borne de drain connectée à une borne de drain du transistor N1. Le transistor N1 comprend une borne de source connectée à la masse.

L'étage de mesure MSS comprend deux transistors MOS à canal p, référencés P3, P5, et un transistor MOS à canal n, référencé N2. Le transistor P3 comprend une borne de source recevant la tension d'alimentation Vdd, et une borne de grille connectée aux bornes de grille des transistors P1, P2. Le transistor P3 comprend également une borne de drain à une tension V2, connectée à la borne de grille du transistor N1, à une borne de source du transistor P5 et à un noeud de mesure MN recevant un courant à mesurer Ic symbolisé sur la figure par une source de courant CSM. Le transistor P5 comprend une borne de grille à une tension V3, connectée aux bornes de drain des transistors P2 et N1, et une borne de drain à une tension V4, connectée à des bornes de drain et de grille du transistor N2. Le transistor N2 comprend une borne de source connectée à la masse. L'étage de sortie OST comprend un transistor MOS à canal p, référencé P4, un transistor MOS à canal n, référencé N3, ces deux transistors formant un amplificateur. L'étage OST peut également comprendre un circuit tampon BF. Le transistor P4 comprend une borne de source recevant la tension d'alimentation Vdd, une borne de grille connectée aux bornes de grille des transistors P1, P2, P3, et une borne de drain à une tension V5, connectée à une borne de drain du transistor N3 et à l'entrée du circuit tampon BF. Le transistor N3 comprend une borne de grille connectée aux bornes de grille et de drain du transistor N2, et une borne de source connectée à la masse. Le circuit BF fournit une tension de sortie Vout dépendant de la tension V5, laquelle dépend du courant à mesurer Ic. Les transistors P2, P3, P4 forment avec le transistor P1 des miroirs de courant. Les rapports largeur sur longueur des canaux des transistors P1, P2, P3 sont choisis égaux afin que le courant lb présent sur la borne de drain du transistor P1 soit intégralement transmis aux bornes de drain des transistors P2, P3. Le courant sur la borne de drain du transistor P5 est donc égal à lb - Ic. Si le transistor P5 est passant, il transmet intégralement le courant lb - Ic au transistor N2. Les transistors N2, N3 forment également un miroir de courant. Les rapports largeur sur longueur des canaux des transistors N2, N3 sont choisis égaux afin que le courant lb - Ic présent sur la borne de drain du transistor N2, soit intégralement transmis à la borne de drain du transistor N3. Le rapport largeur sur longueur du canal du transistor P4 est choisi égal à une fraction 1/n du rapport largeur sur longueur du canal du transistor P1, de sorte que le courant transmis par la borne de drain du transistor P4 soit égal à une même fraction du courant lb présent sur le drain du transistor P1, soit lb/n. Il en résulte que le courant lb-Ic transmis par le miroir de courant formé des transistors N4 et N3 est confronté au courant égal à lb/n transmis par le miroir de courant formé des transistors P1 et P4. Dans l'exemple de la figure 2, le rapport largeur sur longueur du canal du transistor P4 est choisi égal à la moitié de celui du canal du transistor P1, de sorte que le courant transmis par le miroir de courant formé des transistors P1 et P4 est égal à la moitié du courant lb.

Cette confrontation de courant fait apparaître un courant de seuil égal à Ic = lb - lb/n (= lb/2 si n = 2). Lorsque le courant Ic est inférieur à ce courant de seuil, le courant aux bornes de drain des transistors P4 et N3 s'établit à lb/n, et la tension V5 s'établit à la tension entre le drain et la source du transistor N3 (V5 = VdsN3), cette dernière tension pouvant être de l'ordre d'une centaine de millivolt. Au contraire, si le courant Ic est supérieur à ce courant de seuil, le courant aux bornes de drain des transistors P4 et N3 s'établit à lb - Ic, et la tension V5 s'établit à la tension d'alimentation Vdd moins la tension entre les bornes de source et de drain du transistor P4 (V5 = Vdd - VdsP4). Par conséquent, l'étage de sortie réalise une conversion courant-15 tension. Le circuit BF a notamment pour fonction d'ajouter du gain à la conversion de courant en tension. Le circuit BF peut être réalisé par deux inverseurs en série. Le circuit BF est configuré pour fournir une tension de sortie Vout nulle lorsque la tension V5 est inférieure à une tension de seuil 20 du circuit BF qui peut être égale à Vdd/2, et une tension Vout égale à la tension Vdd lorsque la tension V5 est supérieure à Vdd/2. Si la tension V2 du noeud de mesure de courant MN diminue en raison d'une augmentation du courant à mesurer Ic, le transistor N1 tend à devenir moins passant. Il en résulte que la tension V3 sur la borne de drain 25 du transistor N1 augmente avec un gain important en fonction du gain de l'étage FBS. L'augmentation de la tension V3 entraine une baisse du courant traversant le transistor P5. Par conséquent, la tension V2 a tendance à augmenter. D'une manière analogue, une diminution du courant Ic et donc de la tension V2 du noeud de mesure MN est compensée par une hausse de 30 la tension V3 sur la grille du transistor P5. Il en résulte que la tension V2 du noeud de mesure MN est maintenue fixe par la boucle d'asservissement formée entre les transistors N1, P2 et P5, même si le courant Ic varie. Le noeud de mesure MN présente donc une très faible impédance et la tension V2 correspond à la tension entre les bornes de grille et de source du 35 transistor N1. Par ailleurs, il est à noter que la tension V2 n'est pas sensible aux variations de la tension d'alimentation Vdd grâce au miroir de courant formé par les transistors P1 et P3. Par ailleurs, pour que le circuit de détection DTC fonctionne, il faut qu'un courant puisse circuler dans les différentes branches du circuit et en particulier dans l'étage de mesure MSS qui comporte plus de transistors que les autres étages RFS, FBS, OST. A cet effet la tension d'alimentation Vdd doit être supérieure à une tension minimum de 0,9 V correspondant à la somme d'une tension grille-source minimum du transistor N2 (de l'ordre de 0,5 V), d'une tension drain-source minimum du transistor P5 (de l'ordre de 0,2 V) et d'une tension minimum de saturation du transistor P3 (de l'ordre de 0,2 V). Il s'avère également que le circuit DTC peut fonctionner avec une tension d'alimentation Vdd relativement élevée, limitée seulement par la tension de claquage des transistors P1 à P4. Le taux de réjection de la tension d'alimentation du circuit DTC est uniquement lié au taux correspondant de la source de courant CSR. La source de courant CSR peut être de type proportionnel à la température absolue PTAT (Proportional To the Absolute Temperature), complémentaire à la température absolue CTAT (Complementary To the Absolute Temperature), ou indépendant de la température absolue ZTAT (Zero- dependance To the Absolute Temperature). Le circuit de sortie du circuit de mesure DTC peut être modifié de plusieurs manières. Ainsi, selon un mode de réalisation, la borne de grille du transistor P4 peut simplement être mise à la masse au lieu d'être connectée à la borne de grille du transistor P1. Dans ce cas, une tension non nulle apparaît en sortie Vout du circuit BF lorsque le courant Ic est supérieur au courant lb. Selon un autre mode de réalisation, le courant lb - Ic sur la borne de drain du transistor N3 ou P5 peut être exploité par un autre circuit configuré pour fournir une tension dont la valeur dépend de la valeur du courant lb - Ic.

La figure 3 représente un circuit de détection de courant DTCD, selon un autre mode de réalisation. Le circuit DTCD comprend deux circuits de détection de courant DTC1, DTC2 identiques. Les circuits DTC1, DTC2 comprennent chacun un noeud de polarisation BN connecté à une source de courant de polarisation CSB commune, fournissant le courant de polarisation lb. Chacun des circuits DTC1, DTC2 comprend un noeud de mesure MN. Le noeud MN du circuit DTC2 est connecté à une source de courant de référence CSR fournissant un courant de référence de mesure lu. Dans le cas d'une mémoire, le courant lu peut être celui obtenu avec une cellule mémoire de référence dans un état programmé ou effacé connu.

Le noeud MN du circuit DTC1 est connecté à la source de courant CSM fournissant le courant à détecter ou mesurer Ic. Les circuits DTC1, DTC2 fournissent chacun une tension de sortie Vo représentative du courant Ic, lu reçu sur leur noeud de mesure MN. Le circuit DTCD comprend un comparateur CP recevant en entrée les tensions de sortie Vo des circuits DTC1, DTC2 et fournissant une tension de sortie Vout représentative de l'écart entre les tensions de sortie des circuits DTC1, DTC2, et donc de l'écart entre les courants Ic et lu. Selon un mode de réalisation, les circuits DTC1, DTC2 sont identiques au circuit DTC représenté sur la figure 2. La source de courant lb n'est pas nécessairement fixe ou stable ou indépendante de la tension d'alimentation Vdd des circuits DTC1, DTC2. En effet, le comparateur CP compare des tensions représentatives des courants lb - lu et lb - Ic, c'est-à-dire, fournit un signal représentatif de duc courant (lb - Icr) - (lb - Ic) qui est égal à Ic - lu, cette valeur étant indépendante du courant lb.

Selon un autre mode de réalisation, les circuits DTC1, DTC2 sont identiques au circuit DTC3 représenté sur la figure 4. Le circuit DTC3 diffère du circuit DTC représenté sur la figure 2 en ce qu'il ne comprend pas d'étage de sortie OST comprenant les transistors P4 et N3. Ainsi, la tension de sortie Vo du circuit DTC3 correspond à la tension V4 prélevée sur la grille et le drain du transistor N2. Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes de réalisation et diverses applications. En particulier, l'invention n'est pas limitée aux circuits précédemment décrits. En effet, ces circuits peuvent être aisément modifiés par l'homme de l'art, tout en restant dans le cadre de la présente invention défini par les revendications figurant en annexe. Par ailleurs, l'invention ne s'applique pas nécessairement aux amplificateurs de détection de courant présents dans les mémoires EEPROM et Flash, mais peut s'appliquer à tout circuit dans lequel un courant est à détecter ou à mesurer. Ainsi, l'invention peut s'appliquer par exemple à des circuits comportant un capteur tel qu'un photodétecteur, fournissant un courant en fonction d'un rayonnement électromagnétique reçu par le photodétecteur.5

Claims

REVENDICATIONS1. Procédé de détection d'un courant comprenant des étapes consistant à : générer un courant de polarisation (lb), transmettre le courant de polarisation à un étage de contre-réaction 5 (FBS) et à un étage de mesure (MSS) connecté à un noeud de mesure (MN) recevant un courant à mesurer (1c), asservir une tension (V2) au noeud de mesure à une valeur constante par les étages de mesure et de contre-réaction, transmettre à un étage de sortie (OST), un courant (lb - Ic) circulant 10 dans l'étage de mesure, qui dépend du courant de polarisation et du courant à mesurer, et convertir un courant circulant dans l'étage de sortie en une tension.
2. Procédé selon la revendication 1, comprenant une étape de 15 transmission d'une fraction (Ib/n) du courant de polarisation (lb) à l'étage de sortie (OST).
3. Procédé selon la revendication 2, dans lequel la fraction du courant de polarisation transmise à l'étage de sortie (OST) est égale à la moitié. 20
4. Procédé selon l'une des revendications 1 à 3, comprenant l'application des étapes de transmission du courant de polarisation (lb) aux étages de mesure (MSS), de contre-réaction (FBS) et de sortie (OST), et des étapes d'asservissement et de mesure, à un courant de référence (Icr) et au 25 courant à mesurer (Ic), et une étape de comparaison de mesures obtenues.
5. Procédé selon l'une des revendications 1 à 4, dans lequel le courant de polarisation (lb) est un courant de référence indépendant d'une tension d'alimentation (Vdd) des étages de mesure (MSS), de contre- 30 réaction (FBS) et de sortie (OST).
6. Circuit de mesure d'un courant, configuré pour mettre en oeuvre le procédé selon l'une des revendications 1 à 5.
7. Circuit selon la revendication 6, comprenant un étage de polarisation (RFS) transmettant un courant de polarisation (lb), un étage de mesure (MSS), un étage de contre-réaction (FBS) et un étage de sortie 5 (OST), l'étage de polarisation formant avec chacun des étages de mesure et de contre-réaction un miroir de courant pour transmettre le courant de polarisation à l'étage de mesure et à l'étage de contre-réaction, l'étage de contre-réaction et l'étage de mesure étant connectés en formant une boucle d'asservissement pour maintenir constante une tension (V2) en un noeud de 10 mesure (MN) de l'étage de mesure.
8. Circuit selon la revendication 7, dans lequel l'étage de mesure (MSS) forme avec l'étage de sortie (OST) un miroir de courant pour transmettre à l'étage de sortie un écart (lb - Ic) entre le courant de 15 polarisation (lb) et un courant à mesurer (lc) prélevé au noeud de mesure (MN).
9. Circuit selon la revendication 8, dans lequel l'étage de polarisation (RFS) forme avec l'étage de sortie (OST) un miroir de courant pour 20 transmettre une fraction du courant de polarisation (1b12) à l'étage de sortie.
10. Circuit selon la revendication 7, dans lequel l'étage de polarisation (RFS) forme avec l'étage de sortie (OST) un miroir de courant pour transmettre une fraction du courant de polarisation (lb/2) à l'étage de sortie, 25 et l'étage de mesure (MSS) forme avec l'étage de sortie (OST) un miroir de courant pour transmettre à l'étage de sortie un écart de courant (lb - Ic) entre le courant de polarisation (lb) et un courant à mesurer (lc) prélevé au noeud de mesure (MN), l'étage de sortie fournissant une tension (Vout) représentative d'une différence (lb -1c) entre l'écart de courant et une 30 fraction du courant de polarisation (lb/2).
11. Circuit selon l'une des revendications 7 à 10, dans lequel le courant de polarisation (lb) est issu d'une source de courant de référence (CSR) insensible à des variations d'une tension d'alimentation (Vdd) du 35 circuit.
12. Circuit selon l'une des revendications 7 à 11, dans lequel l'étage de mesure (MSS) comprend un transistor MOS à canal p (P5) traversé par un courant (lb - Ic) correspondant à un écart entre le courant à mesurer (Ic) et le courant de polarisation (lb), l'étage de contre-réaction (FBS) comprenant un transistor MOS à canal n (N1) traversé par le courant de polarisation, et commandé par une tension (V2) présente au noeud de mesure (MN), le transistor MOS à canal p étant commandé par une tension (V3) présente sur une borne de drain du transistor MOS à canal n.
13. Circuit comprenant deux circuits de mesure identiques (DTC1, DTC2), selon l'une des revendications 6 à 12, l'un recevant un courant de référence (Icr) et l'autre un courant à mesurer (Ic), et un comparateur (CP) pour comparer une mesure du courant de référence fourni par un premier des deux circuits de mesure, à une mesure du courant à mesurer fournie par un second des deux circuits de mesure.
14. Circuit intégré comprenant un circuit de mesure selon l'une des revendications 6 à 13.
15. Mémoire comprenant des amplificateurs de lecture de courant conformes au circuit de mesure selon l'une des revendications 6 à 13.