DE19929733A1 - Bildsensor mit Selbstausrichtungs-Silizidschicht - Google Patents

Bildsensor mit Selbstausrichtungs-Silizidschicht

Info

Publication number
DE19929733A1
DE19929733A1 DE19929733A DE19929733A DE19929733A1 DE 19929733 A1 DE19929733 A1 DE 19929733A1 DE 19929733 A DE19929733 A DE 19929733A DE 19929733 A DE19929733 A DE 19929733A DE 19929733 A1 DE19929733 A1 DE 19929733A1
Authority
DE
Germany
Prior art keywords
layer
gate
image sensor
cmos image
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19929733A
Other languages
English (en)
Other versions
DE19929733B4 (de
Inventor
Sang Hoon Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19929733A1 publication Critical patent/DE19929733A1/de
Application granted granted Critical
Publication of DE19929733B4 publication Critical patent/DE19929733B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung schafft einen CMOS-Bildsensor, umfassend einen Photoerfassungsbereich, in welchem eine beerdigte Photodiode ausgebildet ist, um Licht von einem Gegenstand zu erfassen; eine Vielzahl von Transistoren, welche mit der beerdigten Photodiode elektrisch verbunden sind; Silizidschichten, welche auf Gates und stark dotierten Bereichen ausgebildet sind, wobei der Photoerfassungsbereich davon ausgeschlossen ist; und eine Vielzahl von Isolierschichtmustern, welche durch Mustern einer Isolierschicht vorgesehen sind, wobei die Isolierschichtmuster umfassen: Isolierabstandshalter, welche auf Seitenwänden der Gates ausgebildet und jeweils für die Vielzahl von Transistoren vorgesehen sind; und eine Passivierungsschicht, welche auf dem Photoerfassungsbereich und auf einer Seitenwand eines benachbarten Gates ausgebildet ist.

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft einen Bildsensor, und insbesondere einen CMOS-Bildsensor (CMOS: Komplementär- Metalloxid-Halbleiter) mit einer Selbstausrich­ tungs-Silizidschicht
Beschreibung des Standes der Technik
Generell ist ein CMOS-Bildsensor eine Vorrichtung zum Um­ wandeln eines optischen Bildes in ein elektrisches Signal und verwendet MOS-Transistoren (MOS: Metalloxid-Halbleiter). Ein CCD-Bildsensor (CCD: Ladungsgekoppelte Vorrichtung) als eine Art von Bildsensor ist wohlbekannt. Verglichen mit dem CCD-Bildsensor kann der CMOS-Bildsensor bei Realisieren verschie­ dener Abtastanordnungen einfach betrieben und mit einer Si­ gnalverarbeitungsschaltung auf einem Ein-Chip integriert wer­ den. Daher kann der CMOS-Bildsensor dessen Größe miniaturisie­ ren und die Herstellkosten senken, wobei dies durch Verwenden einer kompatiblen CMOS-Technologie erfolgt, sowie die Lei­ stungsaufnahme senken.
In Fig. 1 besteht ein herkömmliches Einheitspixel eines CMOS-Bildsensors aus einer beerdigten Photodiode (BPD) und vier NMOS-Transistoren. Die vier NMOS-Transistoren umfassen einen Übertragungstransistor 102 zum Übertragen photoelektri­ scher Ladungen, welche in der beerdigten Photodiode erzeugt werden, zu einem Erfassungsknoten, einen Rücksetztransistor 104 zum Rücksetzen der Erfassungsknoten, um ein nächstes Si­ gnal zu erfassen, einen Steuertransistor 106, welcher als Source-Folgestufe arbeitet, und einen Auswahltransistor 108 zum Ausgeben von Daten an einen Ausgangsanschluß in Reaktion auf ein Adreßsignal.
Der Rücksetztransistor 104 und der Übertragungstransistor 102 sind gebildet aus einem nativen NMOS-Transistor, so daß der Wirkungsgrad einer Ladungsübertragung verbessert ist. Der native NMOS-Transistor mit einer negativen Schwellenspannung kann eine Erzeugung von Elektronenverlusten durch einen Span­ nungsabfall infolge einer positiven Schwellenspannung verhin­ dern und somit zu einer Verbesserung des Wirkungsgrades einer Ladungsübertragung beitragen.
In Fig. 2 umfaßt das herkömmliche Einheitspixel des CMOS-Bild­ sensors ein P⁺-Siliziumsubstrat 201, eine P-epi-Schicht (epi: Epitaxie) 202, einen P-Mulde-Bereich 203, Feldoxid­ schichten 204, eine Gate-Oxidschicht 205, Gate-Elektroden 206, einen N⁻-Diffusionsbereich 207, einen P0-Diffusionsbereich 208, N⁺-Diffusionsbereiche 209 und Oxidschicht-Abstandshalter 210. Eine beerdigte Photodiode (BPD) weist eine PNP-Über­ gang-Struktur auf, wobei die P-epi-Schicht 202, der N⁻-Diffusionsbe­ reich 207 und der P0-Diffusionsbereich 208 gestapelt sind.
Da der Übertragungstransistor mit dem Übertragungs-Gate Tx aus einem nativen Transistor gebildet ist, kann ein Ionenim­ plantationsverfahren zum Einstellen von Transistoreigenschaf­ ten (Schwellenspannungs- und Durchschlags-Eigenschaften) bei der P-epi-Schicht 211 ausgelassen werden, welche als ein Kanal unterhalb eines Übertragungs-Gate Tx dient. Dementsprechend kann der NMOS-Transistor (native Transistor) mit einer negati­ ven Schwellenspannung den Wirkungsgrad einer Ladungsübertra­ gung maximieren. Die N⁺-Diffusionsschicht 209 (der Erfassungs­ knoten) ist aus einem hochdotiertem N⁺-Bereich zwischen dem Übertragungs-Gate Tx und dem Rücksetz-Gate Rx gebildet, wo­ durch ein Potential des Erfassungsknotens entsprechend einer Menge von übertragenen Ladungen verstärkt wird.
Dieser herkömmliche CMOS-Bildsensor erfaßt elektrische Sig­ nale entsprechend photoelektrischen Ladungen durch eine CDS (Korrelierte Doppelabtastung). Eine Silizidschicht wird dazu verwendet, eine Polyzid-Gate-Struktur bei dem herkömmlichen CMOS-Bildsensor auszubilden. Jedoch weist die Polyzid-Gate-Struk­ tur möglicherweise nicht die gewünschte Arbeitsgeschwin­ digkeit bei dem herkömmlichen CMOS-Bildsensor auf, da die Si­ lizidschicht an jedem Transistor-Gate, jedoch nicht auf dem Übergangsbereich (dem N⁺-Diffusionsbereich) ausgebildet ist. Ferner existiert dann, wenn ein Selbstausrichtungs­ silizidverfahren auf den herkömmlichen CMOS-Bildsensor ange­ wandt wird, das Problem, daß die Silizidschicht auf dem P0-Diffusionsbereich der beerdigten Photodiode ausgebildet ist, wodurch eine Photoerfassungsfunktion beeinträchtigt wird.
Dementsprechend ist es für den CMOS-Bildsensor erforder­ lich, die Silizidschicht auf jedem Transistor-Gate und dem Übergangsbereich auszubilden, wobei der P0-Diffusionsbereich der beerdigten Photodiode davon ausgeschlossen ist, so daß die gewünschte Arbeitsgeschwindigkeit erhalten werden kann.
Zusammenfassung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, ei­ nen Hochgeschwindigkeits-CMOS-Bildsensor zu schaffen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Hochgeschwindigkeits-CMOS-Bildsensor unter Verwendung eines Selbstausrichtungs-Silizidverfahrens zu schaffen.
Gemäß einem Aspekt der vorliegenden Erfindung ist ein CMOS-Bildsensor (CMOS: Komplementär-Metalloxid-Halbleiter) vorgesehen, welcher umfaßt: einen Photoerfassungsbereich, in welchem eine beerdigte Photodiode ausgebildet ist, um Licht von einem Gegenstand zu erfassen; eine Vielzahl von Transisto­ ren, welche mit der beerdigten Photodiode elektrisch verbunden sind; Silizidschichten, welche auf Gates und stark dotierten Bereichen ausgebildet sind, wobei der Photoerfassungsbereich davon ausgeschlossen ist; und eine Vielzahl von Isolier­ schichtmustern, welche durch Mustern einer Isolierschicht vor­ gesehen sind, wobei die Isolierschichtmuster umfassen: Iso­ lierabstandshalter, welche auf Seitenwänden der Gates ausge­ bildet und jeweils für die Vielzahl von Transistoren vorgese­ hen sind; und eine Passivierungsschicht, welche auf dem Photo­ erfassungsbereich und auf einer Seitenwand eines benachbarten Gate ausgebildet ist.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Einheitspixel in einem CMOS-Bildsensor (CMOS: Komplemen­ tär-Metalloxid-Halbleiter) vorgesehen, welches umfaßt: eine Halbleiterschicht eines ersten Leitungstyps; eine beerdigte Photodiode, welche in der ersten Halbleiterschicht ausgebildet ist und Licht von einem Gegenstand erfaßt und photoelektrische Ladungen erzeugt; einen Schwebeübergang eines zweiten Lei­ tungstyps, welcher in der Halbleiterschicht ausgebildet ist und die photoelektrischen Ladungen von der beerdigten Photo­ diode aufnimmt und speichert; ein Übertragungs-Gate, welches auf der Halbleiterschicht zwischen dem Schwebeübergang und der beerdigten Photodiode ausgebildet ist; einen Drain-Übergang des zweiten Leitungstyps, welcher in der Halbleiterschicht ausgebildet ist; ein Rücksetz-Gate, welches auf der Halblei­ terschicht zwischen dem Schwebeübergang und dem Drain-Übergang ausgebildet ist; einen Muldenbereich des ersten Leitungstyps, welcher in der Halbleiterschicht ausgebildet ist; ein Steuer- und ein Auswahl-Gate, welche auf dem Muldenbereich mit Sour­ ce/Drain-Übergängen ausgebildet sind; Silizidschichten, welche auf dem Schwebeübergang, dem Übertragungs-Gate, dem Drain-Über­ gang, dem Rücksetz-Gate, dem Auswahl-Gate und den Sour­ ce/Drain-Übergängen des Steuer- und des Auswahl-Gate ausgebil­ det sind; und eine Vielzahl von Isolierschichtmustern, welche durch Mustern einer Isolierschicht vorgesehen sind, wobei die Isolierschichtmuster umfassen: Isolierabstandshalter, welche auf Seitenwänden des Übertragungs-, Rücksetz-, Steuer- und des Auswahl-Gates ausgebildet sind; und eine Passivierungsschicht, welche auf dem Photoerfassungsbereich und auf einer Seitenwand des Übertragungs-Gate ausgebildet ist.
Kurze Beschreibung der Zeichnung
Weitere Aufgaben und Aspekte der Erfindung gehen aus der nachfolgenden Beschreibung der Ausführungsbeispiele unter Be­ zugnahme auf die beiliegende Zeichnung deutlich hervor, wobei:
Fig. 1 ein Schaltbild eines Einheitspixels eines herkömm­ lichen CMOS-Bildsensors ist;
Fig. 2 eine Querschnittsansicht einer Struktur des Ein­ heitspixels in Fig. 1 ist;
Fig. 3 eine Querschnittsansicht eines Einheitspixels eines CMOS-Bildsensors gemäß einem Ausführungsbeispiel der vorlie­ genden Erfindung ist; und
Fig. 4A bis 4F Querschnittsansichten des Einheitspixels in Fig. 3 sind.
Genaue Beschreibung der Erfindung
Nachfolgend wird die vorliegende Erfindung unter Bezugnah­ me auf die beiliegende Zeichnung genau beschrieben.
In Fig. 3 ist eine P-epi-Schicht (P-Epitaxieschicht) 312 auf ein Siliziumsubstrat 311 aufgebracht, und die beerdigte Photodiode ist innerhalb der P-epi-Schicht 312 ausgebildet, um Licht von einem Gegenstand zu erfassen und photoelektrische Ladungen zu erzeugen. Ein N⁺-Schwebeübergang 324a ist in der P- epi-Schicht 312 ausgebildet, um die photoelektrischen Ladungen von der beerdigten Photodiode aufzunehmen und zu speichern.
Ein Übertragungs-Gate Tx ist auf der P-epi-Schicht 312 zwischen dem N⁺-Schwebeübergang 324a und der beerdigten Photo­ diode ausgebildet, und ein N⁺-Drain-Übergang 324b ist in der P-epi-Schicht 312 zwischen einem Rücksetz-Gate Rx und einem Steuer-Gate MD ausgebildet. Das Rücksetz-Gate Rx ist auf der P-epi-Schicht 312 zwischen dem N⁺-Schwebeübergang 324a und dem N⁺-Drain-Übergang 324b ausgebildet. Source/Drain-N⁺-Dif­ fusionsbereiche 324c sind in einer P-Mulde 313 ausgebildet, und das Steuer-Gate MD des Steuertransistors ist elektrisch mit dem N⁺-Schwebeübergang 324a verbunden. Ein Auswahltransi­ stor weist in der P-Mulde 313 ausgebildete Source/Drain-N⁺-Dif­ fusionsbereiche 324c auf.
Die Silizidschichten 325 sind auf dem Übertragungs-Gate Tx, dem Rücksetz-Gate Rx, dem Auswahl-Gate Sx, dem Steuer-Gate MD, dem N⁺-Schwebeübergang 324a, dem N⁺-Drain-Übergang 324b und den Source/Drain-N⁺-Diffusionsbereichen 324c ausgebildet.
Die Silizidschicht 325 ist nicht auf der beerdigten Photo­ diode ausgebildet, und ein TEOS-Oxidschichtmuster 321a (TEOS: Tetraethoxysilan) als Passivierungsschicht ist auf der beer­ digten Photodiode anstelle der Silizidschicht ausgebildet. Die gemusterte Passivierungsschicht ist das gleiche Material wie ein Abstandshalter 321b an Seitenwänden des Übertragungs-, Rücksetz-, Steuer- und des Auswahl-Gate Tx, Rx, MD und Sx.
Die Fig. 4A bis 4F sind Querschnittsansichten des Ein­ heitspixels in Fig. 3.
Wie in den Fig. 4A bis 4F dargestellt, bildet ein Selbst­ ausrichtungs-Silizidverfahren die Silizidschicht auf jedem Transistor-Gate und Übergangsbereich derart aus, daß die Ar­ beitsgeschwindigkeit des CMOS-Bildsensors verbessert wird.
In Fig. 4A wird unter der Bedingung, daß eine Energie etwa 50-100 keV beträgt und eine Konzentration von 7E12-9E12/cm2 vorliegt, eine P-Mulde 413 in einer P-epi-Schicht 412 durch eine Borionenimplantation ausgebildet, und die P-epi-Schicht 412 wird auf einem Siliziumsubstrat 411 als Epitaxieschicht aufgebracht. Die P-epi-Schicht 412 weist einen Widerstand von etwa 10-100 Ωm auf. Anschließend werden Feldoxidschichten 414, Gate-Oxidschichten 415 und Gate-Elektroden 416 in dieser Rei­ henfolge ausgebildet.
Die Gate-Elektroden 416 sind aus dotierten Polysilizium­ schichten gebildet. Ein Übertragungs-Gate Tx und ein Rücksetz-Gate Rx unter den Gate-Elektroden 416 werden derart gemustert, daß sie eine Kanallänge von mehr als etwa 1 µm aufweisen. Fer­ ner werden ein Steuer-Gate MD und ein Auswahl-Gate Sx derart gemustert, daß sie eine Kanallänge von weniger als etwa 0,5 µm aufweisen. Der Grund, weswegen die Kanallänge des Übertra­ gungs- und des Rücksetz-Gate Tx und Rx größer ist als die des Steuer- und des Auswahl-Gate MD und Sx, liegt in einer Verbes­ serung der Durchschlagsspannungs-Eigenschaften des Übertra­ gungs- und des Rücksetz-Gate Tx und Rx, das heißt, in einer Verbesserung einer Photoempfindlichkeit, durch Erhöhen eines Spannungsbereichs von 0 V auf eine vorbestimmte Pinningspan­ nung. Typischerweise beträgt die vorbestimmte Pinningspannung 2,5 V bei einer Betriebsspannung von 3,3 V.
In Fig. 4B wird die beerdigte Photodiode durch Maskier- und Ionenimplantationsverfahren ausgebildet: das heißt, daß unter der Bedingung, daß eine Energie etwa 150-200 keV beträgt und eine Konzentration von 1E12-3E12/cm2 vorliegt, ein N⁻-Diffu­ sionsbereich 418 durch eine Phosphorionenimplantation ausge­ bildet wird. Ferner wird unter der Bedingung, daß eine Energie etwa 20-40 keV beträgt und eine Konzentration von 1E13-3E13/cm2 vorliegt, ein P0-Diffusionsbereich 419 durch eine BF2-Ionenimplantation ausgebildet.
In Fig. 4C wird eine Maske 420 zum Öffnen der P-Mulde 413 ausgebildet. Anschließend werden unter der Bedingung, daß eine Energie etwa 20-60 keV beträgt und eine Konzentration von 1E13-5E13/cm2 vorliegt, schwach dotierte N⁻-Bereiche 426 für eine LDD-Struktur (LDD: schwach dotierter Drain) durch eine Phosphorionenimplantation zwischen dem Steuer- und dem Aus­ wahl-Gate MD und Sx ausgebildet.
In Fig. 4D wird nach Entfernen der Maske 420 eine TEOS-Schicht 421 - (TEOS: Tetraethoxysilan) von etwa 2000-2500 Å auf der resultierenden Struktur durch das LPCVD-Verfahren (LPCVD: Niederdruck-Gasphasenabscheidung nach chemischem Ver­ fahren) ausgebildet, und eine Maske wird gemustert. Zu diesem Zeitpunkt wird eine Kante des geöffneten Abschnitts der Maske 422 an einer Kante des Übertragungs-Gate Tx neben der beerdig­ ten Photodiode ausgerichtet. Obwohl ein Ausrichtungsfehler in­ nerhalb etwa 0,1 µm bei einem Ausbilden der Maske 422 auftre­ ten kann, wird die beerdigte Photodiode bei einem anschließen­ den Ätzverfahren, welches ein anisotropes Plasmaätzverfahren auf die TEOS-Schicht 421 ist, nicht freigelegt. Der Grund hierfür ist, daß eine Dicke der TEOS-Schicht 421 etwa 0,2-0,25 µm beträgt und die TEOS-Schicht 421, welche auf der Sei­ tenwand der Gate-Elektrode 416 des Übertragungs-Gate Tx ausge­ bildet ist, den Ausrichtungsfehler von 0,1 µm abdecken kann.
In Fig. 4E werden durch Anwenden eines anisotropen Plas­ maätzverfahrens auf die TEOS-Schicht 421 Abstandshalter 421b auf den Seitenwänden der Gate-Elektroden 416 ausgebildet, wo­ bei eine Seitenwand des Übertragungs-Gate Tx davon ausge­ schlossen ist. Anschließend wird ein Muster 421a der TEOS-Schicht 421 ausgebildet, wobei die beerdigte Photodiode und die Feldoxidschichten 414 bedeckt werden. Ein derartiges Mu­ ster 421a dient als Passivierungsschicht, so daß Silizid nicht auf der beerdigten Photodiode ausgebildet wird.
Unter der Bedingung, daß eine Energie etwa 60-90 keV be­ trägt und eine Konzentration von 1E15-9E15/cm2 vorliegt, werden ein N⁺-Schwebeübergang 424a, ein N⁺-Drain-Übergang 424b und N⁺-Diffusionsbereiche 424c für Source/Drain-Bereiche des Steu­ er- und des Auswahl-Transistors durch eine As-Ionenimplantation ausgebildet.
In Fig. 4F wird die Maske 422 entfernt, und anschließend werden Titansilizidschichten (TiSi2) 425 auf den freigelegten Gate-Elektroden 416 und den N⁺-Diffusionsbereichen 424a, 424b und 424c ausgebildet. Das heißt, daß nach Entfernen der Maske 422 eine Titanschicht von etwa 300-500 Å auf die resultie­ rende Struktur aufgebracht wird, und eine erste schnelle Wär­ mebehandlung wird auf die aufgebrachte Titanschicht bei einer Temperatur von etwa 700-750°C angewandt. Anschließend rea­ giert jede Siliziumkomponente der Polysilizium-Gate-Elektrode und N⁺-Diffusionsbereiche 424a, 424b und 424c auf die Titan­ schicht derart, daß die Titansilizidschichten 425 ausgebildet werden. Die Titanschichten (Ti-Schichten), welche nicht mit den TEOS-Schichten 421a und 421b reagieren, werden durch eine chemische Lösung, welche NH4OH enthält, entfernt. Ferner werden die Titansilizidschichten 425, welche auf den freigelegten Ga­ te-Elektroden 416 und den N⁺-Diffusionsbereichen 424a, 424b und 424c ausgebildet sind, einer zweiten schnellen Wärmebehandlung von etwa 820-870°C unterzogen. Wie Fachleuten auf diesem Gebiet bekannt, kann die Titanschicht durch andere höchst­ schmelzende Metallschichten, wie Titansilizid, ersetzt werden. Wie aus obiger Ausführung ersichtlich, werden aufgrund der Tatsache, daß die vorliegende Erfindung die Silizidschicht auf den Gate-Elektroden und stark dotierten Bereichen ohne Beschä­ digung der beerdigten Photodiode ausbildet, Hochgeschwindig­ keitstransistoren realisiert, welche eine schnelle Bilddaten­ verarbeitung gewährleisten.
Obwohl die bevorzugten Ausführungsbeispiele der Erfindung zu Erläuterungszwecken offenbart wurden, ist es für Fachleute auf diesem Gebiet ersichtlich, daß verschiedene Abwandlungen, Ergänzungen und Ersetzungen möglich sind, ohne von dem Umfang und Wesen der in den beiliegenden Ansprüchen offenbarten vor­ liegenden Erfindung abzuweichen.

Claims (5)

1. CMOS-Bildsensor (CMOS: Komplementär-Metalloxid-Halb­ leiter), umfassend:
einen Photoerfassungsbereich, in welchem eine beerdigte Photodiode ausgebildet ist, um Licht von einem Gegenstand zu erfassen;
eine Vielzahl von Transistoren, welche mit der beerdigten Photodiode elektrisch verbunden sind;
Silizidschichten, welche auf Gates und stark dotierten Be­ reichen ausgebildet sind, wobei der Photoerfassungsbereich da­ von ausgeschlossen ist; und
eine Vielzahl von Isolierschichtmustern, welche durch Mu­ stern einer Isolierschicht vorgesehen sind, wobei die Isolier­ schichtmuster umfassen:
Isolierabstandshalter, welche auf Seitenwänden der Gates ausgebildet und jeweils für die Vielzahl von Transistoren vor­ gesehen sind; und
eine Passivierungsschicht, welche auf dem Photoerfassungs­ bereich und auf einer Seitenwand eines benachbarten Gate aus­ gebildet ist.
2. CMOS-Bildsensor nach Anspruch 1, wobei die Isolierschicht eine TEOS-Schicht (TEOS: Tetraethoxysilan) ist.
3. Einheitspixel in einem CMOS-Bildsensor (CMOS: Komplemen­ tär-Metalloxid-Halbleiter), umfassend:
eine Halbleiterschicht eines ersten Leitungstyps;
eine beerdigte Photodiode, welche in der ersten Halblei­ terschicht ausgebildet ist und Licht von einem Gegenstand er­ faßt und photoelektrische Ladungen erzeugt;
einen Schwebeübergang eines zweiten Leitungstyps, welcher in der Halbleiterschicht ausgebildet ist und die photoelektri­ schen Ladungen von der beerdigten Photodiode aufnimmt und speichert;
ein Übertragungs-Gate, welches auf der Halbleiterschicht zwischen dem Schwebeübergang und der beerdigten Photodiode ausgebildet ist;
einen Drain-Übergang des zweiten Leitungstyps, welcher in der Halbleiterschicht ausgebildet ist;
ein Rücksetz-Gate, welches auf der Halbleiterschicht zwi­ schen dem Schwebeübergang und dem Drain-Übergang ausgebildet ist;
einen Muldenbereich des ersten Leitungstyps, welcher in der Halbleiterschicht ausgebildet ist;
ein Steuer- und ein Auswahl-Gate, welche auf dem Muldenbe­ reich mit Source/Drain-Übergängen ausgebildet sind;
Silizidschichten, welche auf dem Schwebeübergang, dem Übertragungs-Gate, dem Drain-Übergang, dem Rücksetz-Gate, dem Auswahl-Gate und den Source/Drain-Übergängen des Steuer- und des Auswahl-Gate ausgebildet sind; und
eine Vielzahl von Isolierschichtmustern, welche durch Mu­ stern einer Isolierschicht vorgesehen sind, wobei die Isolier­ schichtmuster umfassen:
Isolierabstandshalter, welche auf Seitenwänden des Über­ tragungs-, Rücksetz-, Steuer- und des Auswahl-Gates ausgebil­ det sind; und
eine Passivierungsschicht, welche auf dem Photoerfassungs­ bereich und auf einer Seitenwand des Übertragungs-Gate ausge­ bildet ist.
4. Einheitspixel nach Anspruch 3, wobei das Übertragungs- und das Rücksetz-Gate eine Kanallänge von mehr als etwa 1 µm auf­ weisen und das Steuer- und das Auswahl-Gate eine Kanallänge von weniger als etwa 0,5 µm aufweisen.
5. Einheitspixel nach Anspruch 3, wobei die Isolierschicht eine TEOS-Schicht (TEOS: Tetraethoxysilan) ist.
DE19929733A 1998-06-29 1999-06-29 Bildsensor und Einheitspixel eines CMOS-Bildsensors mit selbstjustierender Silizidschicht Expired - Lifetime DE19929733B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980024648A KR100291179B1 (ko) 1998-06-29 1998-06-29 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법
KR98-24648 1998-06-29

Publications (2)

Publication Number Publication Date
DE19929733A1 true DE19929733A1 (de) 2000-01-05
DE19929733B4 DE19929733B4 (de) 2013-07-25

Family

ID=19541173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19929733A Expired - Lifetime DE19929733B4 (de) 1998-06-29 1999-06-29 Bildsensor und Einheitspixel eines CMOS-Bildsensors mit selbstjustierender Silizidschicht

Country Status (5)

Country Link
US (1) US6040593A (de)
JP (2) JP4164611B2 (de)
KR (1) KR100291179B1 (de)
DE (1) DE19929733B4 (de)
TW (1) TW416155B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007045448A1 (de) * 2007-09-24 2009-04-02 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
EP2270861A3 (de) * 1999-08-05 2011-02-09 Canon Kabushiki Kaisha Photoelektrische Umwandlungsvorrichtung und deren Herstellungsverfahren
EP2284896A1 (de) * 2000-03-28 2011-02-16 Kabushiki Kaisha Toshiba Festkörper-Bildaufnahmevorrichtung mit einer Photodiode und MOSFET
DE10066181B4 (de) * 2000-02-15 2011-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Photosensors

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0928103A3 (de) * 1997-12-31 2000-08-02 Texas Instruments Incorporated CMOS-Bildaufnahmesensoren
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
US6532040B1 (en) * 1998-09-09 2003-03-11 Pictos Technologies, Inc. Low-noise active-pixel sensor for imaging arrays with high speed row reset
US6587142B1 (en) * 1998-09-09 2003-07-01 Pictos Technologies, Inc. Low-noise active-pixel sensor for imaging arrays with high speed row reset
US6218719B1 (en) * 1998-09-18 2001-04-17 Capella Microsystems, Inc. Photodetector and device employing the photodetector for converting an optical signal into an electrical signal
US6740915B1 (en) * 1998-11-12 2004-05-25 Micron Technology, Inc. CMOS imager cell having a buried contact
JP3703643B2 (ja) * 1998-12-25 2005-10-05 三菱電機株式会社 半導体装置およびその製造方法
US6388243B1 (en) * 1999-03-01 2002-05-14 Photobit Corporation Active pixel sensor with fully-depleted buried photoreceptor
US6724426B1 (en) * 1999-03-08 2004-04-20 Micron Technology, Inc. Multi junction APS with dual simultaneous integration
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6090639A (en) * 1999-09-08 2000-07-18 United Microelectronics Corp. Method for forming a photo diode and a CMOS transistor simultaneously
US6150189A (en) * 1999-09-08 2000-11-21 United Microelectronics Corp. Method for forming a photo diode and a CMOS transistor simultaneously
TW483127B (en) * 2000-01-07 2002-04-11 Innotech Corp Solid state imaging device and driving method thereof
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP3664939B2 (ja) * 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
US6514785B1 (en) * 2000-06-09 2003-02-04 Taiwan Semiconductor Manufacturing Company CMOS image sensor n-type pin-diode structure
TW449939B (en) * 2000-07-03 2001-08-11 United Microelectronics Corp Photodiode structure
US6518085B1 (en) 2000-08-09 2003-02-11 Taiwan Semiconductor Manufacturing Company Method for making spectrally efficient photodiode structures for CMOS color imagers
KR100345669B1 (ko) * 2000-08-18 2002-07-24 주식회사 하이닉스반도체 트랜스퍼 트랜지스터 게이트 측벽에 비대칭 절연막스페이서를 구비하는 이미지 센서 및 그 제조 방법
KR100381025B1 (ko) * 2000-08-31 2003-04-23 주식회사 하이닉스반도체 이물질 포획용 트렌치를 구비하는 이미지 센서 및 그 제조 방법
KR100464949B1 (ko) * 2000-08-31 2005-01-05 매그나칩 반도체 유한회사 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법
JP2002083949A (ja) 2000-09-07 2002-03-22 Nec Corp Ｃｍｏｓイメージセンサ及びその製造方法
KR100377130B1 (ko) * 2000-11-22 2003-03-19 페어차일드코리아반도체 주식회사 반도체 소자 및 그 제조 방법
KR20020045450A (ko) * 2000-12-11 2002-06-19 박종섭 씨모스이미지센서 및 그 제조방법
US6504195B2 (en) * 2000-12-29 2003-01-07 Eastman Kodak Company Alternate method for photodiode formation in CMOS image sensors
KR100388473B1 (ko) * 2000-12-31 2003-06-25 주식회사 하이닉스반도체 이미지센서의 제조 방법
JP2002314063A (ja) * 2001-02-06 2002-10-25 Mitsubishi Electric Corp Ｃｍｏｓイメージセンサ及びその製造方法
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US6541329B1 (en) * 2001-09-07 2003-04-01 United Microelectronics Corp. Method for making an active pixel sensor
AU2002336557A1 (en) * 2001-09-14 2003-04-01 Smal Camera Technologies Cmos pixel design for minimization of defect-induced leakage current
KR100736524B1 (ko) * 2001-12-14 2007-07-06 매그나칩 반도체 유한회사 이미지센서
KR100562669B1 (ko) * 2001-12-31 2006-03-20 매그나칩 반도체 유한회사 살리사이드 공정을 이용한 이미지센서 제조 방법
US6743652B2 (en) * 2002-02-01 2004-06-01 Stmicroelectronics, Inc. Method for making an integrated circuit device including photodiodes
TW554493B (en) * 2002-03-15 2003-09-21 Taiwan Semiconductor Mfg Layout of CMOS image sensor device
JP3722367B2 (ja) 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
KR100811427B1 (ko) * 2002-05-03 2008-03-10 린나이코리아 주식회사 가스조리기의 디스플레이 유니트 조립구조
JP4470734B2 (ja) * 2002-05-14 2010-06-02 ソニー株式会社 半導体装置とその製造方法、並びに電子機器
KR100861281B1 (ko) * 2002-05-18 2008-10-01 매그나칩 반도체 유한회사 씨아이에스 소자의 게이트 전극 형성 방법
KR100876859B1 (ko) * 2002-05-30 2008-12-31 매그나칩 반도체 유한회사 씨모스 이미지 센서 소자의 실리사이드 형성 방법
JP4541666B2 (ja) * 2002-06-20 2010-09-08 三星電子株式会社 イメージセンサ及びその製造方法
JP4412903B2 (ja) * 2002-06-24 2010-02-10 株式会社ルネサステクノロジ 半導体装置
KR100864844B1 (ko) * 2002-06-28 2008-10-23 매그나칩 반도체 유한회사 씨모스 이미지센서 제조방법
US6642076B1 (en) * 2002-10-22 2003-11-04 Taiwan Semiconductor Manufacturing Company Asymmetrical reset transistor with double-diffused source for CMOS image sensor
KR100479208B1 (ko) * 2002-10-23 2005-03-28 매그나칩 반도체 유한회사 살리사이드 공정을 이용한 이미지센서의 제조 방법
US6974715B2 (en) * 2002-12-27 2005-12-13 Hynix Semiconductor Inc. Method for manufacturing CMOS image sensor using spacer etching barrier film
EP1465258A1 (de) * 2003-02-21 2004-10-06 STMicroelectronics Limited CMOS bildsensoren
US6897504B2 (en) * 2003-03-31 2005-05-24 Taiwan Semiconductor Manufacturing Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof
KR100955735B1 (ko) * 2003-04-30 2010-04-30 크로스텍 캐피탈, 엘엘씨 씨모스 이미지 센서의 단위화소
US7253392B2 (en) * 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate
JP3865728B2 (ja) * 2003-12-05 2007-01-10 シャープ株式会社 閾値電圧変調方式のｍｏｓ型固体撮像素子およびその製造方法
US7095066B2 (en) * 2004-01-08 2006-08-22 Eastman Kodak Company Process for making a CMOS image sensor
KR100595875B1 (ko) * 2004-05-06 2006-07-03 매그나칩 반도체 유한회사 식각데미지를 감소시킨 시모스 이미지센서 제조방법
KR100660324B1 (ko) * 2004-07-01 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100606937B1 (ko) * 2004-11-19 2006-08-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조 방법
JP4486043B2 (ja) * 2004-12-30 2010-06-23 東部エレクトロニクス株式会社 Ｃｍｏｓイメージセンサー及びその製造方法
KR101199100B1 (ko) * 2004-12-30 2012-11-08 인텔렉츄얼 벤처스 투 엘엘씨 소스 팔로워에서 비대칭적인 웰의 배치를 갖는 씨모스이미지센서
US20060183268A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Salicide process for image sensor
TWI302754B (en) * 2005-02-28 2008-11-01 Magnachip Semiconductor Ltd Complementary metal-oxide-semiconductor image sensor and method for fabricating the same
US8049293B2 (en) * 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
CN100389498C (zh) * 2005-06-07 2008-05-21 中芯国际集成电路制造(上海)有限公司 制备cmos图像传感器-混合硅化物的方法
KR100698090B1 (ko) * 2005-06-07 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US8018015B2 (en) * 2005-06-29 2011-09-13 Micron Technology, Inc. Buried conductor for imagers
KR100660549B1 (ko) * 2005-07-13 2006-12-22 삼성전자주식회사 이미지 센서 및 그 제조 방법
WO2007015420A1 (ja) * 2005-08-03 2007-02-08 Matsushita Electric Industrial Co., Ltd. 固体撮像装置
US7344910B2 (en) * 2005-09-27 2008-03-18 Omnivision Technologies, Inc. Self-aligned photodiode for CMOS image sensor and method of making
KR100724255B1 (ko) * 2005-12-27 2007-05-31 매그나칩 반도체 유한회사 시모스 이미지 센서
CN1992215A (zh) * 2005-12-29 2007-07-04 东部电子股份有限公司 制造cmos图像传感器的方法
KR100703987B1 (ko) * 2006-05-17 2007-04-09 삼성전자주식회사 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
KR100784873B1 (ko) * 2006-08-14 2007-12-14 삼성전자주식회사 씨모스 이미지 센서 및 그 형성 방법
KR100735477B1 (ko) * 2006-08-16 2007-07-03 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 제조 방법
KR100792343B1 (ko) * 2006-08-29 2008-01-07 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조 방법
US20080258188A1 (en) * 2007-04-23 2008-10-23 United Microelectronics Corp. Metal oxide semiconductor device and method of fabricating the same
US20090065820A1 (en) * 2007-09-06 2009-03-12 Lu-Yang Kao Method and structure for simultaneously fabricating selective film and spacer
JP5091886B2 (ja) 2009-02-13 2012-12-05 浜松ホトニクス株式会社 イメージセンサ
JP5271104B2 (ja) * 2009-02-13 2013-08-21 浜松ホトニクス株式会社 リニアイメージセンサ
JP2011155168A (ja) * 2010-01-28 2011-08-11 Sony Corp 半導体素子及びその製造方法、並びに固体撮像装置
JP5991739B2 (ja) * 2012-06-15 2016-09-14 キヤノン株式会社 固体撮像装置およびその製造方法、ならびにカメラ
JP6119454B2 (ja) * 2013-06-24 2017-04-26 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置を測定する方法
US9597736B2 (en) 2013-12-19 2017-03-21 Milwaukee Electric Tool Corporation Adjustable diameter hole cutter
CN105514130B (zh) * 2014-10-14 2019-04-12 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器的制造方法
KR102617389B1 (ko) * 2016-10-06 2023-12-26 에스케이하이닉스 주식회사 이미지 센서

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642179B1 (de) * 1993-03-23 1999-02-03 TDK Corporation Abbildendes festkörperbauteil und herstellungsverfahren dafür
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US5633187A (en) * 1995-09-22 1997-05-27 United Microelectronics Corporation Process for fabricating read-only memory cells
JP3624042B2 (ja) * 1996-01-19 2005-02-23 キヤノン株式会社 光電変換装置
US5881184A (en) * 1996-05-22 1999-03-09 Eastman Kodak Company Active pixel sensor with single pixel reset
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
US5880495A (en) * 1998-01-08 1999-03-09 Omnivision Technologies, Inc. Active pixel with a pinned photodiode

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270861A3 (de) * 1999-08-05 2011-02-09 Canon Kabushiki Kaisha Photoelektrische Umwandlungsvorrichtung und deren Herstellungsverfahren
EP2325887A3 (de) * 1999-08-05 2011-08-03 Canon Kabushiki Kaisha Photoelektrische Umwandlungsvorrichtung und deren Herstellungsverfahren
EP1075028B1 (de) * 1999-08-05 2012-07-18 Canon Kabushiki Kaisha Photoelektrische Umwandlungsvorrichtung und deren Herstellungsverfahren
DE10066181B4 (de) * 2000-02-15 2011-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Photosensors
EP2284896A1 (de) * 2000-03-28 2011-02-16 Kabushiki Kaisha Toshiba Festkörper-Bildaufnahmevorrichtung mit einer Photodiode und MOSFET
DE102007045448A1 (de) * 2007-09-24 2009-04-02 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
US7952629B2 (en) 2007-09-24 2011-05-31 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Image sensor

Also Published As

Publication number Publication date
TW416155B (en) 2000-12-21
KR20000003406A (ko) 2000-01-15
DE19929733B4 (de) 2013-07-25
KR100291179B1 (ko) 2001-07-12
JP4164611B2 (ja) 2008-10-15
JP2008252111A (ja) 2008-10-16
JP2000031449A (ja) 2000-01-28
JP5318459B2 (ja) 2013-10-16
US6040593A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
DE19929733A1 (de) Bildsensor mit Selbstausrichtungs-Silizidschicht
DE102012206089B4 (de) Halbleiterstruktur, verfahren zum betreiben derselben und herstellungsverfahren
DE19908457B4 (de) CMOS-Bildsensor und Photodiode und Verfahren zur Herstellung
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
DE102008046101B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
US8138528B2 (en) Solid state image pickup device and manufacturing method therefor
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE102006048611B4 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE10160501A1 (de) Festkörper-Bildverarbeitungseinrichtung
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102004063037A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102006060253A1 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE10310537A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008062493A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102004063997B4 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung
KR100293718B1 (ko) 개선된 이미지센서 제조방법
DE60313876T2 (de) Bildsensor, kamerasystem mit dem bildsensor
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102018122628B4 (de) CMOS Bildsensor mit gezackter Fotodiodenstruktur
DE19737771C2 (de) Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung
DE4234499A1 (de) Verfahren zum herstellen eines ccd bildsensors

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCHAFT

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

R081 Change of applicant/patentee

Owner name: INTELLECTUAL VENTURES LL LLC, ( N. D. GES. D. , US

Free format text: FORMER OWNER: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

Effective date: 20111223

Owner name: INTELLECTUAL VENTURES ASSETS 11 LLC, WILMINGTO, US

Free format text: FORMER OWNER: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

Effective date: 20111223

Owner name: SK HYNIX INC., ICHEON-SI, KR

Free format text: FORMER OWNER: CROSSTEK CAPITAL, LLC, WILMINGTON, DEL., US

Effective date: 20111223

Owner name: INTELLECTUAL VENTURES LL LLC, ( N. D. GES. D. , US

Free format text: FORMER OWNER: CROSSTEK CAPITAL, LLC, WILMINGTON, US

Effective date: 20111223

R082 Change of representative

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

Effective date: 20111223

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20111223

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131026

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

R081 Change of applicant/patentee

Owner name: INTELLECTUAL VENTURES ASSETS 11 LLC, WILMINGTO, US

Free format text: FORMER OWNER: INTELLECTUAL VENTURES LL LLC, ( N. D. GES. D. STAATES DELAWARE), BELLEVUE, WASH., US

Effective date: 20150203

Owner name: SK HYNIX INC., ICHEON-SI, KR

Free format text: FORMER OWNER: INTELLECTUAL VENTURES LL LLC, ( N. D. GES. D. STAATES DELAWARE), BELLEVUE, WASH., US

Effective date: 20150203

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20150203

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

Effective date: 20150203

R081 Change of applicant/patentee

Owner name: SK HYNIX INC., ICHEON-SI, KR

Free format text: FORMER OWNER: INTELLECTUAL VENTURES ASSETS 11 LLC, WILMINGTON, DEL., US

R082 Change of representative

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

R071 Expiry of right