KR100784873B1 - 씨모스 이미지 센서 및 그 형성 방법 - Google Patents

씨모스 이미지 센서 및 그 형성 방법 Download PDF

Info

Publication number
KR100784873B1
KR100784873B1 KR1020060076868A KR20060076868A KR100784873B1 KR 100784873 B1 KR100784873 B1 KR 100784873B1 KR 1020060076868 A KR1020060076868 A KR 1020060076868A KR 20060076868 A KR20060076868 A KR 20060076868A KR 100784873 B1 KR100784873 B1 KR 100784873B1
Authority
KR
South Korea
Prior art keywords
region
insulating pattern
gate
forming
transfer gate
Prior art date
Application number
KR1020060076868A
Other languages
English (en)
Inventor
고주현
이용제
안정착
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060076868A priority Critical patent/KR100784873B1/ko
Priority to US11/889,501 priority patent/US20080035969A1/en
Application granted granted Critical
Publication of KR100784873B1 publication Critical patent/KR100784873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

씨모스 이미지 센서 및 그 형성 방버을 제공한다. 이 이미지 센서에 따르면, 포토 다이오드 영역에 인접한 전송 게이트 절연 패턴의 제1 부분이 부유 도핑 영역에 인접한 전송 게이트 절연 패턴의 제2 부분에 비하여 두껍다.

Description

씨모스 이미지 센서 및 그 형성 방법{CMOS IMAGE SENSOR AND METHOD OF FORMING THE SAME}
도 1은 종래의 씨모스 이미지 센서를 보여주는 단면도이다.
도 2는 본 발명의 실시예에 따른 씨모스 이미지 센서의 등가회로도이다.
도 3은 본 발명의 일 실시예에 따른 씨모스 이미지 센서를 나타내는 단면도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 다른 형성 방법을 설명하기 위한 단면도들이다.
도 11은 본 발명의 다른 실시예에 다른 씨모스 이미지 센서를 나타내는 단면도이다.
도 12 및 도 13은 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 14는 본 발명의 또 다른 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 15 및 도 16은 본 발명의 또 다른 실시예에 따른 이미지 센서의 형성 방 법을 설명하기 위한 단면도들이다.
도 17 내지 도 19는 본 발명의 또 다른 실시예에 따른 이미지 센서의 다른 형성 방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히, 씨모스(CMOS; Complementary Metal-Oxide-Silicon) 이미지 센서 및 그 형성 방법에 관한 것이다.
반도체 소자들 중에서 이미지 센서(image sensor)는 광학적 이미지를 전기적 신호로 변화시키는 소자이다. 상기 이미지 센서는 씨모스 이미지 센서 및 씨씨디(CCD; Charge Coupled Device) 이미지 센서로 구분될 수 있다. 상기 씨씨디 이미지 센서는 상기 씨모스 이미지 센서에 비하여 광감도(sensitivity) 및 노이즈(noise)에 대한 특성이 우수하나, 고집적화에 어려움이 있고, 전력소모가 높다. 이에 반하여, 상기 씨모스 이미지 센서는 상기 씨씨디 이미지 센서에 비하여 공정이 단순하고, 고집적화에 적합하며, 전력소모가 낮다. 최근에, 반도체 소자의 제조기술이 고도로 발전함에 따라 씨모스 소자의 제조기술 및 특성이 크게 향상되고 있다. 이에 따라, 상기 씨모스 이미지 센서의 광감도 및 노이즈 특성이 개선되고 있어 상기 씨모스 이미지 센서에 대한 많은 관심이 집중되고 있다. 상기 씨모스 이미지 센서의 기 공지된 화소의 일부를 도면을 통하여 설명한다.
도 1은 종래의 씨모스 이미지 센서를 보여주는 단면도이다.
도 1을 참조하면, 반도체 기판(1) 상에 게이트 산화막(2) 및 게이트 전극(3)이 차례로 배치되고, 상기 게이트 전극(3) 일측의 상기 반도체 기판(1)에 포토 다이오드 영역(4)이 형성되고, 상기 게이트 전극(3) 타측의 상기 반도체 기판(1)에 부유 도핑 영역(5)이 형성된다. 통상적으로, 상기 게이트 산화막(2)은 균일한 두께로 형성된다. 상기 포토 다이오드 영역(4)은 상기 반도체 기판(1)과 서로 다른 타입의 도펀트들로 도핑된다. 이로써, 상기 포토 다이오드 영역(4)은 상기 반도체 기판(1)과 PN 접합이 이루어져 외부 광을 받아들이는 포토 다이오드를 구성한다.
상술한 기 공지된 이미지 센서에는 여러 문제점들이 발생될 수 있다. 특히, 외부 광이 입사되지 않은 상태에서도 상기 포토 다이오드 영역(4)으로부터 상기 부유 도핑 영역(5)으로 흐르는 암전류(dark current)가 발생할 수 있다. 상기 암전류는 여러 요인들에 의해 발생될 수 있다. 예컨대, 상기 게이트 전극(3)에 동작 전압이 인가될때, 상기 암전류는 상기 게이트 산화막(2)과 상기 포토 다이오드 영역(4)의 중첩된 영역에 가해지는 전계에 의해서 발생될 수 있다. 특히, 상기 전계로 인하여, 상기 포토 다이오드 영역(4)에 인접한 상기 게이트 산화막(2)에 전자들이 트랩될 수 있다. 이러한 트랩된 전자들에 의해서 상기 암전류는 발생될 수 있다.
본 발명은 상술한 제반적인 문제점들을 해결하기 위하여 고안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 특성 열화를 최소화할 수 있는 씨모스 이미지 센서 및 그 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 암전류를 최소화할 수 있는 씨 모스 이미지 센서 및 그 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 씨모스 이미지 센서를 제공한다. 이 이미지 센서는 기판에 정의된 활성영역 상에 배치된 전송 게이트(transfer gate); 상기 전송 게이트와 활성영역 사이에 개재된 전송 게이트 절연 패턴; 및 상기 전송 게이트 양측의 상기 활성영역에 각각 배치된 포토 다이오드 영역 및 부유 도핑 영역을 포함한다. 상기 전송 게이트 절연 패턴은 서로 옆으로 배치된 제1 부분 및 제2 부분을 갖고, 상기 제1 부분은 상기 포토 다이오드 영역에 인접하고, 상기 제2 부분은 상기 부유 도핑 영역에 인접하며, 상기 제1 부분은 상기 제2 부분에 비하여 두껍다.
구체적으로, 상기 제1 부분의 두께는 상기 제2 부분으로부터 상기 포토 다이오드 영역으로 갈수록 증가할 수 있다. 이와는 달리, 상기 제1 부분의 두께는 실질적으로 균일할 수 있다. 이와는 또 다르게, 상기 제1 부분은 상기 제2 부분에 인접한 균일 영역 및 상기 포토 다이오드 영역에 인접한 비균일 영역을 가질 수 있다. 이때, 상기 균일 영역의 두께는 실질적으로 균일하고, 상기 비균일 영역의 두께는 상기 균일 영역으로부터 상기 포토 다이오드 영역으로 갈수록 증가한다. 상기 제2 부분의 두께는 실질적으로 균일할 수 있다. 상기 부유 도핑 영역과 인접한 상기 제2 부분의 가장자리는 상기 부유 도핑 영역의 가장자리와 중첩될 수 있다.
상기 이미지 센서는 상기 전송 게이트 아래의 상기 활성영역에 형성된 채널 도핑 영역을 더 포함할 수 있다. 이때, 상기 채널 도핑 영역의 도펀트 농도는 상기 포토 다이오드 영역으로부터 상기 부유 도핑 영역으로 갈수록 감소한다.
일 실시예에 따르면, 상기 이미지 센서는 상기 활성영역 상에 배치되되, 상기 부유 도핑 영역에 전기적으로 접속된 센싱 게이트(follower gate); 상기 센싱 게이트 양측의 상기 활성영역에 각각 형성된 제1 도펀트 도핑 영역 및 제2 도펀트 도핑 영역; 및 상기 센싱 게이트와 상기 활성영역 사이에 개재된 센싱 게이트 절연 패턴을 더 포함할 수 있다. 이때, 상기 제1 도펀트 도핑 영역에는 전원 전압이 공급되고, 상기 센싱 게이트 절연 패턴은 옆으로 배치된 제3 부분 및 제4 부분을 포함하며, 상기 제3 부분은 상기 제1 도펀트 도핑 영역에 인접하며, 상기 제3 부분은 상기 제4 부분에 비하여 두껍다.
상술한 기술적 과제들을 해결하기 위한 씨모스 이미지 센서의 형성 방법을 제공한다. 이 방법은 기판에 정의된 활성영역 상에 차례로 적층된 전송 게이트 절연 패턴 및 전송 게이트를 형성하되, 상기 전송 게이트 절연 패턴은 서로 옆으로 배치된 제1 부분 및 제2 부분을 갖도록 형성하는 단계; 상기 전송 게이트 일측의 상기 활성영역에 포토 다이오드 영역을 형성하는 단계; 및 상기 전송 게이트 타측의 상기 활성영역에 부유 도핑 영역을 형성하는 단계를 포함한다. 상기 제1 부분은 상기 포토 다이오드 영역에 인접하고, 상기 제2 부분은 상기 부유 도핑 영역에 인접하며, 상기 제1 부분은 상기 제2 부분에 비하여 두껍게 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용 이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
먼저, 본 발명의 실시예에 따른 씨모스 이미지 센서에 포함된 화소(pixel)의 등가회로도를 도면을 참조하여 설명한다. 도 2는 본 발명의 실시예에 따른 씨모스 이미지 센서의 등가회로도이다.
도 2를 참조하면, 본 실시예에 따른 이미지 센서의 화소는 포토 다이오드(PD)를 포함한다. 상기 포토 다이오드(PD)는 외부 광을 받아들여 전기적 신호로 전환시킨다. 또한, 상기 화소는 상기 포토 다이오드(PD)에 저장된 전하를 제어하는 트랜지스터들(Tt,Tr,Ts,Ta)을 더 포함한다. 상기 포토 다이오드(PD)의 일단자는 전송 트랜지스터(Tr, transfer transistor)의 소오스(source)에 접속된다. 상기 포토 다이오드(PD)의 타단자는 접지될 수 있다. 상기 전송 트랜지스터(Tt)의 드레인(drain)은 부유 도핑 영역(FD)에 접속된다. 부유 도핑 영역(FD)에는 부유 정전용량(Cf)가 존재한다.
센싱 트랜지스터(Ts; sensing transistor)의 게이트가 상기 부유 도핑 영역(FD)에 접속되고, 상기 센싱 트랜지스터(Ts)의 드레인에는 전원 전압(Vdd)가 인 가된다. 상기 센싱 트랜지스터(Ts)는 소오스 팔로우어 트랜지스터(source follower transistor)라 지칭되기도 한다. 본 실시예에서는 참조부호 "Ts"를 상기 센싱 트랜지스터(Ts)라 지칭한다. 리셋 트랜지스터(Tr; reset transistor)의 소오스가 상기 부유 도핑 영역(FD)에 접속되고, 상기 리셋 트랜지스터(Tr)의 드레인에는 상기 전원 전압(Vdd)가 인가된다. 상기 센싱 트랜지스터(Ts)의 소오스는 억세스 트랜지스터(Ta; access transistor)의 드레인에 접속된다. 상기 억세스 트랜지스터(Ta)의 소오스는 출력 포트(Po)에 연결되고, 상기 억세스 트랜지스터(Ta)의 게이트는 입력 포트(Pi)에 연결된다. 상기 입력 포트(Pi)를 통하여 턴온 전압(turn on voltage)를 인가되면, 상기 억세스 트랜지스터(Ta)가 턴온되고, 상기 출력 포트(Po)를 통하여 영상에 대한 정보를 갖는 전기적 데이타가 출력된다. 상기 입력 포트(Pi), 상기 전송 트랜지스터(Tt)의 게이트, 및 리셋 트랜지스터(Tr)의 게이트에 인가되는 턴온 전압은 상기 전원 전압(Vdd)과 동일하거나, 상기 전원 전압(Vdd)에 근접한 전압이 인가될 수 있다.
도시된 바와 같이, 상술한 등가회로도에서 화소를 구성하는 트랜지스터들은 엔모스 트랜지스터인 경우에 대해 설명한 것이다. 이 경우에, 상기 전원 전압(Vdd)은 양의 전압이다. 만약, 상기 트랜지스터들이 피모스 트랜지스터로 채택될 경우, 상기 화소를 동작시키기 위한 전압들은 달라질 수 있다. 예컨대, 상기 트랜지스터들이 피모스 트랜지스터인 경우, 상기 전원 전압(Vdd)은 음의 전압일 수도 있다.
상술한 화소의 동작 방법을 설명하면, 먼저, 외부 빛이 상기 포토 다이오드(PD)로 입사하면, 상기 포토 다이오드(PD)내에 전하들이 축적된다. 상기 전송 트 랜지스터(Tt)를 턴온시켜 상기 포토 다이오드(PD)내 축적된 전하들을 상기 부유 도핑 영역(FD)으로 이동시킨다. 이로써, 상기 부유 도핑 영역(FD)의 전위가 달라지고, 상기 부유 도핑 영역(FD)에 접속된 상기 센싱 트랜지스터(Ts)의 게이트 전위가 달라진다. 결과적으로, 외부 빛의 강도 및/또는 세기에 따라, 상기 화소에서 출력되는 전기적 신호가 달라진다.
다음으로, 기판에 구현된 본 발명의 실시예들에 따른 이미지 센서를 도면들을 참조하여 설명한다.
(제1 실시예)
도 3은 본 발명의 일 실시예에 따른 씨모스 이미지 센서를 나타내는 단면도이다.
도 3을 참조하면, 반도체 기판(100, 이하 기판이라 함)의 소정영역에 활성영역을 한정하는 소자분리막(미도시함)이 배치된다. 상기 활성영역 상에 전송 게이트(117a, transfer gate), 리셋 게이트(117b, reset gate) 및 센싱 게이트(117c, sensing gate)가 배치된다. 상기 전송, 리셋 및 센싱 게이트들(117a,117b,117c)은 서로 옆으로 이격되어 있다. 상기 게이트들(117a,117b,117c)은 상기 활성영역을 가로지른다. 상기 전송 게이트(117a) 일측의 상기 활성영역에 포토 다이오드 영역(150)이 배치된다. 상기 전송 게이트(117a)의 타측의 상기 활성영역에 부유 도핑 영역(155a)이 배치된다. 상기 부유 도핑 영역(155a)은 상기 전송 게이트(117a)와 상기 리셋 게이트(117b) 사이의 상기 활성영역에 형성된다. 상기 센싱 게이트(117c) 양측의 상기 활성영역에 각각 제1 도펀트 도핑 영역(155b) 및 제2 도펀트 도핑 영역(155c)이 형성된다. 상기 제1 도펀트 도핑 영역(155b)은 상기 리셋 게이트(117b)와 상기 센싱 게이트(117c) 사이의 상기 활성영역에 형성된다. 상기 포토 다이오드 영역(150)의 하부면은 상기 부유 도핑 영역(155a), 제1 도펀트 도핑 영역(155b) 및 제2 도펀트 도핑 영역(155c)의 하부면들에 비하여 깊게 위치할 수 있다.
상기 전송 게이트(117a)는 도 2의 전송 트랜지스터(Tt)의 게이트에 해당하고, 상기 리셋 게이트(117b)는 도 2의 리셋 트랜지스터(Tr)의 게이트에 해당하며, 상기 센싱 게이트(117c)는 도 2의 센싱 트랜지스터(Ts)의 게이트에 해당한다. 상기 제1 도펀트 도핑 영역(155b)에는 전원 전압이 공급된다. 상기 제2 도펀트 도핑 영역(155c)은 도 2의 억세스 트랜지스터(Ta)의 드레인에 접속된다. 도시하지 않았지만, 상기 활성영역 상에 상기 억세스 트랜지스터(Ta)의 게이트가 배치될 수 있다.
상기 전송 게이트(117a)와 상기 활성영역 사이에 전송 게이트 절연 패턴(130)이 배치된다. 상기 전송 게이트 절연 패턴(130)은 서로 옆으로 배치된 제1 부분(127a) 및 제2 부분(112a)을 갖는다. 상기 제1 부분(127a)은 상기 포토 다이오드 영역(150)에 인접하고, 상기 제2 부분(112a)은 부유 도핑 영역(155a)에 인접한다. 이때, 상기 제1 부분(127a)의 두께는 상기 제2 부분(112a)의 두께에 비하여 두껍다. 다시 말해서, 상기 포토 다이오드 영역(150)에 인접한 상기 전송 게이트 절연 패턴(130)의 일 가장자리는 상기 부유 도핑 영역(155a)에 인접한 상기 전송 게이트 절연 패턴(130)의 다른 가장자리에 비하여 두껍다. 도시된 바와 같이, 상기 제1 부분(127a)의 두께는 상기 제2 부분(112a)으로부터 상기 포토 다이오드 영 역(150)으로 갈수록 증가될 수 있다. 상기 제2 부분(112a)의 두께는 실질적으로(substantially) 균일한 것이 바람직하다. 상기 제1 및 제2 부분들(127a,112a)은 서로 옆으로 접촉하고 있다. 상기 제1 부분(127a)의 가장자리는 상기 포토 다이오드 영역(150)의 가장자리와 중첩될 수 있다. 즉, 상기 포토 다이오드 영역(150)과 상기 전송 게이트(117a)의 일 가장자리는 중첩될 수 있다. 상기 제2 부분(112a)의 가장자리는 상기 부유 도핑 영역(155a)의 가장자리와 중첩되는 것이 바람직하다. 즉, 상기 부유 도핑 영역(155a)의 가장자리는 상기 전송 게이트(117a)의 다른 가장자리와 중첩된다.
상기 전송 게이트(117a) 아래의 상기 활성영역에 전송 채널 영역이 정의된다. 상기 전송 채널 영역에 채널 도핑 영역(106)이 배치될 수 있다. 상기 채널 도핑 영역(106)은 상기 기판(100)과 동일한 타입의 도펀트들에 의해 도핑되어 있다. 즉, 상기 채널 도핑 영역(106)은 상기 포토 다이오드 영역(150) 및 부유 도핑 영역(155a)에 도핑된 도펀트들과 다른 타입의 도펀트들로 도핑되어 있다. 상기 채널 도핑 영역(106)의 도펀트 농도는 상기 포토 다이오드 영역(150)으로부터 상기 부유 도핑 영역(155a)으로 갈수록 감소하는 것이 바람직하다. 이에 따라, 상기 전송 채널 영역의 에너지 밴드(energy band)가 상기 포토 다이오드 영역(150)으로부터 상기 부유 도핑 영역(155a)으로 갈수록 낮아진다. 그 결과, 상기 이미지 센서가 동작할때, 외부 광에 의해 상기 포토 다이오드 영역(150)에 축적된 전하들이 기울어진 상기 전송 채널 영역의 에너지 밴드에 의해 가속되어 상기 부유 도핑 영역(155a)으로 이동할 수 있다. 즉, 상기 축적된 전하들은 상기 부유 도핑 영역(155a)으로 신 속하게 이동시킬 수 있다.
상기 리셋 게이트(117b)와 상기 활성영역 사이에 리셋 게이트 절연 패턴(112b)이 배치된다. 상기 부유 도핑 영역(155a)에 인접한 상기 리셋 게이트 절연 패턴(112b)의 제1 가장자리는 상기 제2 부분(112a)과 동일한 두께인 것이 바람직하다. 즉, 상기 리셋 게이트 절연 패턴(112b)의 제1 가장자리는 상기 제1 부분(127a)에 비하여 얇은 것이 바람직하다. 상기 리셋 게이트 절연 패턴(112b)의 제1 가장자리는 상기 부유 도핑 영역(155a)의 일 가장자리와 중첩될 수 있다. 즉, 상기 리셋 게이트(117b)의 가장자리는 상기 부유 도핑 영역(155a)의 일 가장자리와 중첩될 수 있다. 상기 리셋 게이트 절연 패턴(112b)은 실질적으로 균일한 두께를 가질 수 있다. 이와는 다르게, 도시하지 않았지만, 상기 리셋 게이트 절연 패턴(112b)의 상기 제1 도펀트 도핑 영역(155b)과 인접한 제2 가장자리는 상기 리셋 게이트 절연 패턴(112b)의 상기 제1 가장자리에 비하여 두꺼울 수 있다. 이 경우에, 리셋 동작시, 상기 제1 도펀트 도핑 영역(155b)에 인가되는 전원전압에 의하여 상기 리셋 게이트 절연 패턴(112b)의 제2 가장자리 부근에서 발생될 수 있는 핫캐리어 현상을 최소화할 수 있다.
상기 센싱 게이트(117c)와 상기 활성영역 사이에 센싱 게이트 절연 패턴(135)이 배치된다. 상기 센싱 게이트 절연 패턴(135)은 옆으로 순차적으로 배치된 제3 부분(127b), 제4 부분(112c) 및 제5 부분(127c)을 포함할 수 있다. 이때, 상기 제3 부분(127b)은 상기 제1 도펀트 도핑 영역(155b)에 인접하고, 상기 제5 부분은(127c)은 상기 제2 도펀트 도핑 영역(155c)에 인접하다. 상기 제3 부분(127b) 의 두께는 상기 제4 부분(112c)에 비하여 두꺼운 것이 바람직하다. 특히, 상기 제3 부분(127b)의 두께는 상기 제4 부분(112c)으로부터 상기 제1 도펀트 도핑 영역(155b)으로 갈수록 증가할 수 있다. 상기 제3 부분(127b)은 상기 제1 부분(127a)과 동일한 형상인 것이 바람직하다. 상기 제4 부분(112c)은 실질적으로 균일한 두께를 갖는다. 특히, 상기 제4 부분(112c)은 상기 제2 부분(112a)과 동일한 두께를 갖는 것이 바람직하다. 상기 제5 부분(127c)은 상기 제4 부분(112c)에 비하여 두꺼울 수 있다. 이때, 상기 제5 부분(127c)은 상기 제3 부분(127b)과 대칭적인 형상이다. 상기 제5 부분(127c)은 생략될 수 있다. 즉, 상기 센싱 게이트 절연 패턴(135)은 상기 제3 및 제4 부분들(127b,112c)만으로 구성될 수 있다. 이 경우에, 상기 제4 부분(112c)이 상기 제2 도펀트 도핑 영역(155c)과 인접하도록 옆으로 연장될 수 있다.
상기 포토 다이오드 영역(150), 제1 도펀트 도핑 영역(155b) 및 제2 도펀트 도핑 영역(155c)은 상기 부유 도핑 영역(155a)의 상부면에 비하여 낮은 상부면을 가질 수 있다.
상술한 구조의 이미지 센서에 따르면, 상기 포토 다이오드 영역(150)에 인접한 상기 전송 게이트 절연 패턴(130)의 제1 부분(127a)은 상기 부유 도핑 영역(155a)에 인접한 상기 전송 게이트 절연 패턴(130)의 제2 부분(112a)에 비하여 두껍다. 이로 인하여, 상기 전송 게이트(117a)에 전압이 공급될때, 상기 전송 게이트(117a)에 인접한 상기 포토 다이오드 영역(150)의 가장자리에 가해지는 전계가 감소된다. 그 결과, 종래의 전하들의 트랩등을 최소화하여 종래의 암전류를 감소시 킬 있다. 이로써, 씨모스 이미지 센서의 특성 열화를 최소화할 수 있다.
또한, 상기 제2 부분(112a)은 상기 제1 부분(127a)에 비하여 얇은 두께를 갖는다. 이로써, 상기 전송 게이트(117a)와 상기 부유 도핑 영역(155a)간 제1 중첩 영역의 제1 중첩 정전용량이 감소되는 것을 방지할 수 있다. 상기 부유 도핑 영역(155a)에는 도2의 부유 정전용량(Cf)이 존재한다. 상기 부유 정전용량(Cf)은 상기 포토 다이오드 영역(150)에서 발생된 전하들을 저장할 수 있는 충분한 량이 요구될 수 있다. 상기 제1 중첩 정전용량은 상기 부유 정전용량(Cf)에 포함된다. 결과적으로, 상기 제2 부분(112a)이 상기 제1 부분(127a)에 비하여 얇은 것으로 인하여, 상기 제1 중첩 정전용량의 감소를 방지하여 상기 부유 정전용량(Cf)의 감소를 방지할 수 있다.
만약, 상기 제1 중첩 정전용량이 감소되면, 요구되는 부유 정전용량(Cf)을 중족시키기 위하여 상기 부유 도핑 영역(155a)의 면적이 증가하여 씨모스 이미지 센서의 고집적화가 어려워질 수 있다.
이에 더하여, 상기 리셋 게이트(117b)와 상기 부유 도핑 영역(155a)간 제2 중첩 영역의 제2 중첩 정전용량도 상기 부유 정전용량(Cf)에 포함된다. 이때, 상기 제2 중첩 영역의 상기 리셋 게이트 절연 패턴(112b)의 제1 가장자리는 상기 제2 부분(112a)과 같이 얇은 두께이다. 이로써, 상기 제2 중첩 정전용량의 감소를 방지할 수 있다. 그 결과, 상기 부유 정전용량(Cf)을 충분히 확보하여 상기 부유 도핑 영역(155a)의 면적 증가를 방지할 수 있다.
더 나아가서, 전원 전압이 인가되는 상기 제1 도펀트 도핑 영역(155b)에 인 접한 상기 제3 부분(127b)은 상기 제4 부분(112c)에 비하여 두껍다. 이로 인하여, 상기 센싱 게이트(117c)와 인접한 상기 제1 도펀트 도핑 영역(155b)의 가장자리에서 상기 센싱 게이트(117c)로부터 발생된 전계가 감소된다. 그 결과, 상기 제1 도펀트 도핑 영역(155b)과 인접한 상기 센싱 게이트(117c) 아래의 채널 영역에서 발생될 수 있는 핫캐리어 현상을 최소화할 수 있다.
다음으로, 본 발명의 일 실시예에 따른 이미지 센서의 형성 방법을 도면들을 참조하여 설명한다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 기판(100)의 소정영역에 소자분리막(미도시함)을 형성하여 활성영역을 한정한다. 상기 활성영역은 도펀트들에 의해 도핑되어 있다. 상기 기판(100) 전면 상에 마스크막(102)을 형성하고, 상기 마스크막(102)을 패터닝하여 개구부(104)를 형성한다. 상기 개구부(104)는 상기 마스크막(102)을 관통하여 활성영역의 소정영역에 정렬된다. 상기 마스크막(102)을 형성하기 전에, 상기 활성영역 상에 이온 주입 버퍼 산화막(미도시함)을 형성할 수 있다. 이때, 상기 개구부(104)는 상기 활성영역의 소정영역 상의 이온 주입 버퍼 산화막을 노출시킨다. 상기 마스크막(102)은 감광막일 수 있다.
상기 개구부(104)를 갖는 마스크막을 이온 주입 마스크로 사용하여 제1 도펀트 이온들을 경사 주입하여 채널 도핑 영역(106)을 형성한다. 상기 경사 주입에 의하여, 채널 도핑 영역(106)의 도펀트 농도는 비균일하다. 특히, 상기 채널 도핑 영 역(106)의 도펀트 농도는 옆으로 이동함에 따라 감소된다. 상기 제1 도펀트 이온들은 상기 활성영역에 도핑된 도펀트들과 동일한 타입일 수 있다. 이 경우에, 상기 제1 도펀트 이온들은 상기 채널 도핑 영역(106)의 상대적으로 높은 농도를 갖는 영역을 향하여 경사지게 주입한다. 이와는 달리, 상기 제1 도펀트 이온들은 상기 활성영역에 도핑된 도펀트들과 다른 타입일 수 있다. 이 경우에, 상기 제1 도펀트 이온들은 상기 채널 도핑 영역(106)의 상대적으로 낮은 농도를 갖는 영역을 향하여 경사지게 주입한다. 이 경우에는, 상기 제1 도펀트 이온들이 상기 활성영역의 도핑농도를 감소시키는 역할을 수행한다.
도 5를 참조하면, 상기 마스크막(102)을 제거하고, 상기 활성영역의 상부면을 노출시킨다. 상기 노출된 활성영역을 갖는 기판(100) 상에 절연막(110) 및 게이트 도전막(115)을 차례로 형성한다. 상기 절연막(110)은 산화막(예컨대, 열산화막)으로 형성할 수 있다. 상기 게이트 도전막(115)은 도전 물질로 형성한다. 특히, 상기 게이트 도전막(115)의 적어도 아랫부분(lower portion)은 도핑된 폴리실리콘으로 형성할 수 있다. 상기 게이트 도전막(115)의 윗부분은 금속 또는 금속을 포함하는 도전물질로 형성할 수 있다.
도 6을 참조하면, 상기 게이트 도전막(115) 및 절연막(110)을 연속적으로 패터닝한다. 이에 따라, 상기 활성영역 상에 차례로 적층된 제1 절연 패턴(112a) 및 전송 게이트(117a)이 형성된다. 또한, 상기 활성영역 상에 차례로 적층된 제2 절연 패턴(112b) 및 리셋 게이트(117b)가 형성된다. 또한, 상기 활성영역 상에 차례로 적층된 제3 절연 패턴(112c) 및 센싱 게이트(117c)가 형성된다. 상기 제1, 제2 및 제3 절연 패턴들(112a,112b,112c)은 상기 절연막(110)의 일부분들로 형성된다. 상기 게이트들(117a,117b,117c) 양측의 상기 절연막(110)은 습식 식각으로 제거할 수 있다.
이어서, 상기 기판(100) 전면 상에 산화 방지막(120)을 형성한다. 상기 산화 방지막(120)은 산화막 또는 산화막/질화막등으로 형성할 수 있다.
도 7을 참조하면, 상기 산화 방지막(120)을 패터닝하여 산화 방지 패턴(120a)을 형성한다. 상기 산화 방지 패턴(120a)은 상기 전송 및 리셋 게이트들(117a,117b) 사이의 상기 활성영역을 덮는다. 또한, 상기 산화 방지 패턴(120a)은 상기 전송 및 리셋 게이트들(117a,117b) 사이의 상기 활성영역에 인접한 상기 전송 게이트(117a) 및 제1 절연 패턴(112a)의 측면들 및 상기 리셋 게이트(117b) 및 제2 절연 패턴(112b)의 측면들을 덮는다. 이때, 후속의 포토 다이오드 영역이 형성되는 영역과 인접한 상기 전송 게이트(117a) 및 제1 절연 패턴(112a)의 측면들은 노출된다. 이에 더하여, 상기 센싱 게이트(117c) 및 제3 절연 패턴(112c)의 양측면들이 노출된다.
도시된 바와 같이, 상기 산화 방지 패턴(120a)은 상기 리셋 게이트(117b) 및 제2 절연 패턴(112b)의 전체(즉, 상부면 및 양측면들)를 덮을 수 있다. 이와는 달리, 상기 산화 방지 패턴(120a)은 상기 센싱 게이트(117c)와 가까운 상기 제2 절연 패턴(112b) 및 리셋 게이트(117b)의 일측면들을 덮지 않을 수 있다.
이어서, 상기 기판(100)에 열산화 공정을 수행한다. 이때, 상기 제1 절연 패턴(112a)의 노출된 가장자리가 두껍게 형성된다. 상기 열산화 공정에 의하여 상기 제1 절연 패턴(112a)의 노출된 측면에 인접한 상기 상기 전송 게이트(117a)의 하부모서리가 산화된다. 또한, 상기 상기 제1 절연 패턴(112a)의 노출된 측면에 인접한 상기 활성영역이 산화된다. 그 결과, 도 3의 제1 부분(127a)이 형성된다. 이와 마찬가지로, 상기 열산화 공정에 의하여 상기 제3 절연 패턴(112c)의 노출된 가장자리들이 두껍게 형성되어 도 3의 제3 부분(127b) 및 제5 부분(127c)이 형성된다. 상기 제1 부분(127a) 옆의 잔존하는 제1 절연 패턴(112a)은 도 3의 제2 부분(112a)에 해당하고, 상기 제3 부분(127b) 및 제5 부분(127c) 사이의 잔존하는 제3 절연 패턴(112c)은 도 3의 제4 부분(112c)에 해당한다. 상기 제1 및 제2 부분들(127a,112a)은 전송 게이트 절연 패턴(130)을 구성하고, 상기 제3, 제4 및 제5 부분들(127b,112c,127c)은 센싱 게이트 절연 패턴(135)을 구성한다. 상기 제2 절연 패턴(112b)은 리셋 게이트 절연 패턴(112b)에 해당한다.
상기 열산화 공정에 의하여 상기 노출된 활성영역 상에 열산화막(125)이 형성될 수 있다. 이에 더하여, 도시하지 않았지만, 상기 전송 게이트(117a) 및 센싱 게이트(117c)의 노출된 표면에도 열산화막이 형성될 수 있다.
이어서, 상기 산화 방지 패턴(120a)을 제거하고, 상기 열산화막(125)을 제거한다. 상기 열산화막(125)은 습식 식각으로 제거하는 것이 바람직하다. 상기 열산화막(125)이 제거된 상기 활성영역의 상부면은 상기 산화 방지 패턴(120a)이 덮고 있던 활성영역의 상부면에 비하여 낮을 수 있다.
계속에서, 제2 도펀트 이온들을 선택적으로 주입하여 도 3의 포토 다이오드 영역(150)을 주입한다. 제3 도펀트 이온들을 선택적으로 주입하여 도 3의 부유 도 핑 영역(155a), 제1 도펀트 도핑 영역(155b) 및 제2 도펀트 도핑 영역(155c)을 형성한다. 상기 포토 다이오드 영역(150)을 형성한 후에, 상기 도핑 영역들(155a,155b,155c)을 형성할 수 있다. 이와는 반대로, 상기 도핑 영역들(155a,155b,155c)을 형성한 후에, 상기 포토 다이오드 영역(150)을 형성할 수 있다. 이로써, 도 3의 씨모스 이미지 센서를 구현할 수 있다.
한편, 상기 산화 방지 패턴(120a)이 형성될때, 제2 산화 방지 패턴(미도시함)이 형성될 수도 있다. 상기 제2 산화 방지 패턴은 상기 제3 절연 패턴(112c) 및 센싱 게이트(117c)의 일부를 덮는다. 이때, 상기 리셋 게이트(117b)와 가까운 상기 제3 절연 패턴(112c) 및 센싱 게이트(117c)의 일 측면들은 노출되고, 상기 리셋 게이트(117b)와 상대적으로 먼 상기 제3 절연 패턴(112c) 및 센싱 게이트(117c)의 다른 측면들은 상기 제2 산화 방지 패턴에 덮힌다. 이후에 상술한 열산화 공정을 수행함으로써, 도 3의 제5 부분(127c)이 형성되지 않을 수 있다.
한편, 도 3의 씨모스 이미지 센서는 다른 방법으로 형성될 수도 있다. 이를 도면들을 참조하여 설명한다. 이 방법은 도 4 및 도 5를 참조하여 설명한 방법들을 포함한다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 다른 형성 방법을 설명하기 위한 단면도들이다.
도 5 및 도 8을 참조하면, 게이트 도전막(115) 및 절연막(110)을 연속적으로 제1 패터닝한다. 이에 따라, 차례로 적층된 제1 패터닝된 절연막(110a) 및 제1 패터닝된 게이트 도전막(115a)과, 차례로 적층된 제3 절연 패턴(112c) 및 센싱 게이 트(117c)가 형성된다.
도 9를 참조하면, 이어서, 상기 기판(100)에 열산화 공정을 수행한다. 이에 따라, 상기 제1 패터닝된 절연막(110a)의 제1 가장자리가 두껍게 형성되어 도 3의 제1 부분(127a)이 형성된다. 또한, 상기 제3 절연 패턴(112c)의 양가장자리들이 두껍게 형성되어 도 3의 제3 부분(127b) 및 제5 부분(127c)이 형성된다. 이에 더하여, 상기 제1 패터닝된 절연막(110a)의 제2 가장자리도 두껍게 형성되어 제6 부분(127d)이 형성될 수 있다. 상기 활성영역의 표면에는 열산화막(125)이 형성된다. 도시하지 않았지만, 상기 제1 패터닝된 게이트 도전막(115a)의 표면 및 센싱 게이트(117a)의 표면에도 열산화막이 형성될 수 있다.
도 10을 참조하면, 이어서, 상기 제1 패터닝된 게이트 도전막(115a) 및 제1 패터닝된 절연막(110a)을 연속적으로 제2 패터닝하여 차례로 적층된 전송 게이트 절연 패턴(112a) 및 전송 게이트(117a)와, 차례로 적층된 리셋 게이트 절연 패턴(112b) 및 리셋 게이트(117b)를 형성한다.
상술한 방법에서는, 도 6 및 도 7을 참조하여 설명한 산화 방지막(120)이 요구되지 않는다.
(제2 실시예)
본 실시예에서는, 전송 게이트 절연 패턴에 포함된 상대적으로 두꺼운 제1 부분의 다른 형태를 개시한다. 또한, 센싱 게이트 절연 패턴에 포함된 상대적으로 두꺼운 제3 부분의 다른 형태를 개시한다. 본 실시예에서는, 상술한 제1 실시예와 동일한 구성 요소는 동일한 참조부호를 사용하며, 본 실시예의 특징적인 부분을 중 심으로 설명한다.
도 11은 본 발명의 다른 실시예에 다른 씨모스 이미지 센서를 나타내는 단면도이다.
도 11을 참조하면, 전송 게이트(117a)와 활성영역 사이에 개재된 전송 게이트 절연 패턴(130a)은 옆으로 배치된 제1 부분(109a) 및 제2 부분(112a)을 갖는다. 상기 제1 부분(109a)은 포토 다이오드 영역(150')에 인접하고, 상기 제2 부분(112a)은 부유 도핑 영역(155a)에 인접한다. 상기 제1 부분(109a)은 상기 제1 부분(112a)에 비하여 두껍다. 이때, 상기 제1 부분(109a)은 실질적으로 균일한 두께를 갖는다.
센싱 게이트(117c)와 상기 활성영역 사이에 개재된 센싱 게이트 절연 패턴(135a)은 옆으로 배치된 제3 부분(109b) 및 제4 부분(112c)을 갖는다. 상기 센싱 게이트(117c) 양측의 상기 활성영역에 각각 제1 도펀트 도핑 영역(155b') 및 제2 도펀트 도핑 영역(155c')이 형성된다. 상기 제1 도펀트 도핑 영역(155b')은 리셋 게이트(117b)와 상기 센싱 게이트(117c) 사이의 활성영역에 형성된다. 상기 제1 도펀트 도핑 영역(155b')에는 전원 전압이 공급된다. 상기 제3 부분(109b)은 상기 제1 도펀트 도핑 영역(155b')에 인접하고, 상기 제4 부분(112c)은 상기 제2 도펀트 도핑 영역(155c')에 인접하다. 상기 제3 부분(109b)의 두께는 상기 제4 부분(112c)의 두께에 비하여 두껍다. 이때, 상기 제3 부분(109b)은 실질적으로 균일한 두께를 갖는다. 상기 제3 부분(109b)은 상기 제1 부분(109a)과 동일한 형상일 수 있다. 즉, 상기 제1 및 제3 부분들(109a,109b)은 서로 동일한 두께를 갖는다.
상기 전송 게이트(117a) 아래의 채널 영역에는 도 3의 채널 도핑 영역(106)이 배치될 수 있다. 상기 포토 다이오드 영역(150'), 제1 도펀트 도핑 영역(155b') 및 제2 도펀트 도핑 영역(155c')의 상부면들은 상기 부유 도핑 영역(155a)의 상부면과 동일한 높이일 수 있다.
상술한 구조의 씨모스 이미지 센서에서도 상기 제1 부분(109a)은 상기 제2 부분(112a)에 비하여 두꺼우며, 상기 제3 부분(109b)은 상기 제4 부분(112c)에 비하여 두껍다. 이로써, 상술한 제1 실시예에서 설명한 효과들을 획득할 수 있다.
다음으로, 본 실시예에 따른 이미지 센서의 형성 방법을 설명한다.
도 12 및 도 13은 본 발명의 다른 실시예에 따른 씨모스 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다.
도 12를 참조하면, 활성영역을 갖는 기판(100) 상에 두꺼운 절연막을 형성하고, 상기 두꺼운 절연막을 패터닝하여 상기 활성영역 상에 서로 이격된 제1 두꺼운 절연 패턴(108a) 및 제2 두꺼운 절연 패턴(108b)을 형성한다. 상기 제1 및 제2 두꺼운 절연 패턴들(108a,108b)은 산화막, 특히, 열산화막으로 형성할 수 있다. 상기 두꺼운 절연 패턴들(108a,108b) 옆의 상기 활성영역 상에 상기 두꺼운 절연 패턴들(108a,108b)에 비하여 얇은 절연막(110)을 형성한다. 상기 얇은 절연막(110)은 산화막, 특히, 열산화막으로 형성할 수 있다. 이어서, 상기 기판(100) 전면에 게이트 도전막(115)을 형성한다.
상기 두꺼운 절연막을 형성하기 전에, 도 4를 참조하여 설명한 제1 도펀트 이온들의 경사 주입을 이용한 채널 도핑 영역(106)을 형성할 수 있다.
도 13을 참조하면, 상기 게이트 도전막(115)과, 상기 두꺼운 절연 패턴들(108a,108b) 및 얇은 절연막(110)을 연속적으로 패터닝하여 차례로 적층된 전송 게이트 절연 패턴(130a) 및 전송 게이트(117a), 차례로 적층된 리셋 게이트 절연 패턴(112b) 및 리셋 게이트(117b)와, 차례로 적층된 센싱 게이트 절연 패턴(135a) 및 센싱 게이트(117c)를 형성한다.
상기 전송 게이트 절연 패턴(130a)의 제1 부분(109a)은 상기 제1 두꺼운 절연 패턴(108a)의 일부분으로 형성되고, 제2 부분(112a)은 상기 얇은 절연막(110)의 일부분으로 형성된다. 상기 리셋 게이트 절연 패턴(112b)은 상기 얇은 절연막(110)의 일부분으로 형성된다. 상기 센싱 게이트 절연 패턴(135a)의 제3 부분(109b)은 상기 제2 두꺼운 절연 패턴(108b)의 일부분으로 형성되고, 제4 부분(112c)은 상기 얇은 절연막(110)의 일부분으로 형성된다.
이어서, 제2 도펀트 이온들을 선택적으로 주입하여 도 11의 포토 다이오드 영역(150')을 형성한다. 제3 도펀트 이온들을 선택적으로 주입하여 도 11의 도핑 영역들(155a,155b',155c)을 형성한다. 상기 포토 다이오드 영역(150')을 형성한 후에, 상기 도핑 영역들(155a,155b',155c')을 형성할 수 있다. 이와는 반대로, 상기 도핑 영역들(155a,155b',155c')을 형성한 후에 상기 포토 다이오드 영역(150')을 형성할 수 있다. 이로써, 도 11의 씨모스 이미지 센서를 구현할 수 있다.
상술한 방법에 따르면, 상술한 제1 실시예의 열산화 공정을 요구하지 않는다.
(제3 실시예)
본 실시예에서는, 전송 게이트 절연 패턴에 포함된 상대적으로 두꺼운 제1 부분의 또 다른 형태를 개시한다. 또한, 센싱 게이트 절연 패턴에 포함된 상대적으로 두꺼운 제3 부분의 또 다른 형태를 개시한다. 본 실시예에서는, 상술한 제1 및 제2 실시예들과 동일한 구성 요소는 동일한 참조부호를 사용하며, 본 실시예의 특징적인 부분을 중심으로 설명한다.
도 14는 본 발명의 또 다른 실시예에 따른 이미지 센서를 나타내는 단면도이다.
도 14를 참조하면, 전송 게이트(117a)와 활성영역 사이에 개재된 전송 게이트 절연 패턴(130b)은 옆으로 배치된 제1 부분 및 제2 부분(112a)을 갖는다. 상기 제1 부분은 포토 다이오드 영역(150)에 인접하고, 상기 제2 부분(112a)은 부유 도핑 영역(155a)에 인접하다. 상기 제1 부분은 상기 제2 부분(112a)에 비하여 두껍다. 상기 제1 부분은 제1 균일 영역(109a) 및 제1 비균일 영역(129a)을 갖는다. 상기 제1 균일 영역(109a)은 상기 제2 부분(112a)에 인접하고 상기 제1 비균일 영역(129a)은 상기 포토 다이오드 영역(150)에 인접하다. 상기 제1 균일 영역(109a)은 실질적으로 균일한 두께를 갖는다. 상기 제1 비균일 영역(129a)의 두께는 상기 제1 균일 영역(109a)으로부터 상기 포토 다이오드 영역(150)으로 갈수록 증가한다. 상기 제1 비균일 영역(129a)은 상기 제1 균일 영역(109a)에 비하여 두꺼운 것이 바람직하다. 상기 전송 게이트 절연 패턴(130b) 아래의 채널 영역에 도 3의 채널 도핑 영역(106)이 배치될 수 있다.
센싱 게이트(117c)와 상기 활성영역 사이에 센싱 게이트 절연 패턴(135b)이 배치된다. 상기 센싱 게이트 절연 패턴(135b)은 옆으로 배치된 제3 부분 및 제4 부분(112c)을 포함한다. 상기 제3 부분은 상기 제4 부분(112c)에 비하여 두껍다. 상기 제3 부분은 옆으로 배치된 제2 균일 영역(109b) 및 제2 비균일 영역(129b)을 갖는다. 상기 제2 균일 영역(109b)은 상기 제4 부분(112c)에 인접하고, 상기 제2 비균일 영역(129b)은 제1 도펀트 도핑 영역(155b)에 인접하다. 상기 제2 균일 영역(109b)은 실질적으로 균일한 두께를 갖고, 상기 제2 비균일 영역(129b)의 두께는 상기 제2 균일 영역(109b)으로부터 상기 제1 도펀트 도핑 영역(129b)으로 갈수록 증가한다. 상기 제2 비균일 영역(129b)은 상기 제2 균일 영역(109b)에 비하여 두꺼운 것이 바람직하다.
다음으로, 상술한 씨모스 이미지 센서의 형성 방법을 설명한다.
도 15 및 도 16은 본 발명의 또 다른 실시예에 따른 이미지 센서의 형성 방법을 설명하기 위한 단면도들이다. 이 방법은 제2 실시예에서 도 12 및 도 13을 참조하여 설명한 방법들을 모두 포함할 수 있다.
도 13 및 도 15를 참조하면, 게이트들(117a,117b,117c)을 갖는 기판 전면 상에 산화 방지막을 형성하고, 상기 산화 방지막을 패터닝하여 제1 및 제2 산화 방지 패턴들(120b,120c)을 형성한다. 전송 게이트(117a)와 활성영역 사이에 제1 부분(109a) 및 제2 부분(112a)이 옆으로 배치되고, 센싱 게이트(117c)와 활성영역 사이에 제3 부분(109b) 및 제4 부분(112c)이 옆으로 배치된다. 상기 제1 산화 방지 패턴(120b)은 부유 도핑 영역이 형성되는 활성영역을 덮는다. 또한, 상기 제1 산화 방지 패턴(120b)은 상기 부유 도핑 영역이 형성되는 활성영역에 인접한 전송 게이 트(117a), 제2 부분(112a), 리셋 게이트 절연 패턴(112b) 및 리셋 게이트(117b)의 일측면들을 덮는다. 이에 더하여, 상기 제1 산화 방지 패턴(120b)은 상기 리셋 게이트(117b) 및 리셋 게이트 절연 패턴(112b)을 모두 덮을 수 있다. 이때, 상기 제1 부분(109a)의 일측면은 노출되어 있다. 상기 제2 산화 방지 패턴(120b)은 센싱 게이트(117c)의 일측면과 상기 제4 부분(112c)의 일측면을 덮는다. 이때, 상기 상기 리셋 게이트(117b)에 가까운 상기 제3 부분(109b)의 일측면이 노출된다.
도 16을 참조하면, 상기 산화 방지 패턴들(120b,120c)을 갖는 기판(100)에 열산화 공정을 수행한다. 이에 따라, 상기 전송 게이트(117a) 및 활성영역 사이에 도 14의 전송 게이트 절연 패턴(130b) 및 상기 센싱 게이트(117c) 및 활성영역 사이에 리셋 게이트 절연 패턴(135b)이 형성된다.
이어서, 상기 산화 방지 패턴들(120b,120c)을 제거하고, 상기 활성영역의 표면에 형성된 열산화막(125)을 제거한다. 이어서, 상술한 제1 및 제2 실시예들과 동일한 방법으로, 포토 다이오드 영역(150) 및 도핑 영역들(155a,155b,155c')을 형성하여 도 14의 씨모스 이미지 센서를 구현할 수 있다.
한편, 도 14의 씨모스 이미지 센서는 다른 방법으로 형성될 수 있다. 이 방법은 제1 실시예에서 도 8 내지 도 10을 참조하여 설명한 더블 패터닝(double patterning)과 유사하다. 이 방법은 도 12를 참조하여 설명한 방법들을 포함할 수 있다.
도 17 내지 도 19는 본 발명의 또 다른 실시예에 따른 이미지 센서의 다른 형성 방법을 설명하기 위한 단면도들이다.
도 12 및 도 17을 참조하면, 게이트 도전막(117)과, 제1 및 제2 두꺼운 절연 패턴들(108a,108b) 및 얇은 절연막(110)을 연속적으로 제1 패터닝한다. 이에 따라, 상기 기판 상에 제1 예비 게이트 패턴(115b) 및 제2 예비 게이트 패턴(115c)이 형성된다. 상기 제1 및 제2 예비 게이트 패턴들(115b,115c)은 옆으로 이격되어 있다. 상기 제1 예비 게이트 패턴(115b)과 상기 활성영역 사이에 제1 두꺼운 절연 패턴(109a) 및 제1 얇은 절연 패턴(110b)이 옆으로 배치되고, 상기 제2 예비 게이트 패턴(115b)과 상기 활성영역 사이에 제2 두꺼운 절연 패턴(109b) 및 제2 얇은 절연 패턴(110c)이 옆으로 배치된다.
도 18을 참조하면, 이어서, 상기 기판(100)에 열산화 공정을 수행한다. 이에 따라, 노출된 측면을 포함하는 상기 제1 두꺼운 절연 패턴(109a)의 가장자리가 두껍게 형성되어 도 14의 제1 비균일 영역(129a)이 형성된다. 또한, 노출된 측면을 포함하는 상기 제2 두꺼운 절연 패턴(109b)의 가장자리가 두껍게 형성되어 도 14의 제2 비균일 영역(129b)이 형성된다. 이때, 잔존하는 제1 두꺼운 절연 패턴(109a)은 제1 균일 영역(109a)에 해당하고, 잔존하는 제2 두꺼운 절연 패턴(109b)은 제2 균일 영역(109b)에 해당한다. 상기 열산화 공정시, 노출된 측면을 갖는 상기 제1 얇은 절연 패턴(110)의 가장자리(111)도 두껍게 형성될 수 있다.
도 19를 참조하면, 상기 제1 예비 게이트 패턴(115b)을 패터닝하여 전송 게이트(117a) 및 리셋 게이트(117b)를 형성하고, 상기 제2 예비 게이트 패턴(115c)을 패터닝하여 센싱 게이트(117c)를 형성한다. 이어서, 상기 게이트들(117a,117b,117c) 옆의 절연물질을 습식 식각으로 제거한다. 이로써, 상기 전송 게이트(117a)와 활성영역 사이에 전송 게이트 절연 패턴(130b)이 형성되고, 상기 리셋 게이트(117b)와 활성영역 사이에 리셋 게이트 절연 패턴(112b)이 형성되며, 상기 센싱 게이트 절연 패턴(117c)과 활성영역 사이에 센싱 게이트 절연 패턴(135c)이 형성된다.
이후의 포토 다이오드 영역 및 도핑 영역을 형성하는 방법은 상술한 제1 및 제2 실시예들과 동일하다.
상술한 바와 같이, 본 발명에 따르면, 전송 게이트 절연 패턴의 포토 다이오드 영역에 인접한 제1 부분은 부유 도핑 영역에 인접한 제2 부분에 비하여 두껍다. 이로써, 포토 다이오드 영역과 전송 게이트간의 인접한 부분의 전계를 감소시킬 수 있다. 이로써, 종래의 암전류를 감소시켜 씨모스 이미지 센서의 특성 열화를 최소화할 수 있다.

Claims (22)

  1. 기판에 정의된 활성영역 상에 배치된 전송 게이트(transfer gate);
    상기 전송 게이트와 활성영역 사이에 개재된 전송 게이트 절연 패턴; 및
    상기 전송 게이트 양측의 상기 활성영역에 각각 배치된 포토 다이오드 영역 및 부유 도핑 영역을 포함하되, 상기 전송 게이트 절연 패턴의 상기 포토 다이오드 영역에 인접한 부분은 제1 부분이고, 상기 전송 게이트 절연 패턴의 상기 부유 도핑 영역에 인접한 부분은 제2 부분이며, 상기 제1 부분은 상기 제2 부분에 비하여 두꺼운 씨모스 이미지 센서.
  2. 제 1 항에 있어서,
    상기 제1 부분의 두께는 상기 제2 부분으로부터 상기 포토 다이오드 영역으로 갈수록 증가하는 씨모스 이미지 센서.
  3. 제 1 항에 있어서,
    상기 제1 부분의 두께는 균일한 씨모스 이미지 센서.
  4. 제 1 항에 있어서,
    상기 제1 부분의 상기 제2 부분에 인접한 부분은 균일 영역이고, 상기 제1 부분의 상기 포토 다이오드 영역에 인접한 부분은 비균일 영역이되,
    상기 균일 영역의 두께는 균일하고, 상기 비균일 영역의 두께는 상기 균일 영역으로부터 상기 포토 다이오드 영역으로 갈수록 증가하는 씨모스 이미지 센서.
  5. 제 1 항에 있어서,
    상기 제2 부분의 두께는 균일하고, 상기 부유 도핑 영역과 인접한 상기 제2 부분의 가장자리는 상기 부유 도핑 영역의 가장자리와 중첩되는 씨모스 이미지 센서.
  6. 제 1 항에 있어서,
    상기 전송 게이트 아래의 상기 활성영역에 형성된 채널 도핑 영역을 더 포함하되, 상기 채널 도핑 영역의 도펀트 농도는 상기 포토 다이오드 영역으로부터 상기 부유 도핑 영역으로 갈수록 감소하는 씨모스 이미지 센서.
  7. 제 1 항 내지 제 6 항 중에 어느 한 항에 있어서,
    상기 활성영역 상에 배치되되, 상기 부유 도핑 영역에 전기적으로 접속된 센싱 게이트;
    상기 센싱 게이트 양측의 상기 활성영역에 각각 형성된 제1 도펀트 도핑 영역 및 제2 도펀트 도핑 영역; 및
    상기 센싱 게이트와 상기 활성영역 사이에 개재된 센싱 게이트 절연 패턴을 더 포함하되, 상기 제1 도펀트 도핑 영역에는 전원 전압이 공급되고, 상기 센싱 게이트 절연 패턴의 상기 제1 도펀트 도핑 영역에 인접한 부분은 제3 부분이고, 상기 센싱 게이트 절연 패턴의 상기 제3 부분 옆에 위치한 부분은 제4 부분이며, 상기 제3 부분은 상기 제4 부분에 비하여 두꺼운 씨모스 이미지 센서.
  8. 제 7 항에 있어서,
    상기 제3 부분은 상기 제1 부분과 동일한 형상인 씨모스 이미지 센서.
  9. 제 7 항에 있어서,
    상기 제4 부분의 두께는 균일한 씨모스 이미지 센서.
  10. 제 7 항에 있어서,
    상기 센싱 게이트 절연 패턴의 상기 제2 도펀트 도핑 영역에 인접한 부분은 제5 부분이되, 상기 제4 부분은 상기 제3 부분과 상기 제5 부분 사이에 배치되고, 상기 제5 부분은 상기 제3 부분과 대칭적인 형상인 씨모스 이미지 센서.
  11. 제 7 항에 있어서,
    상기 부유 도핑 영역과 상기 제1 도펀트 도핑 영역 사이의 상기 활성영역 상에 배치된 리셋 게이트(reset gate); 및
    상기 리셋 게이트와 상기 활성영역 사이에 개재된 리셋 게이트 절연 패턴을 더 포함하는 씨모스 이미지 센서.
  12. 기판에 정의된 활성영역 상에 차례로 적층된 전송 게이트 절연 패턴 및 전송 게이트를 형성하는 단계;
    상기 전송 게이트 일측의 상기 활성영역에 포토 다이오드 영역을 형성하는 단계; 및
    상기 전송 게이트 타측의 상기 활성영역에 부유 도핑 영역을 형성하는 단계를 포함하되, 상기 전송 게이트 절연 패턴의 상기 포토 다이오드 영역에 인접한 부분은 제1 부분이고, 상기 전송 게이트 절연 패턴의 상기 부유 도핑 영역에 인접한 부분은 제2 부분이며, 상기 제1 부분은 상기 제2 부분에 비하여 두껍게 형성하는 씨모스 이미지 센서의 형성 방법.
  13. 제 12 항에 있어서,
    상기 제1 부분의 두께는 상기 제2 부분으로부터 상기 포토 다이오드 영역으로 갈수록 증가하도록 형성하는 씨모스 이미지 센서의 형성 방법.
  14. 제 13 항에 있어서,
    상기 전송 게이트 절연 패턴 및 전송 게이트를 형성하는 단계는,
    상기 활성영역 상에 차례로 적층된 절연 패턴 및 전송 게이트를 형성하는 단 계;
    상기 전송 게이트 및 절연 패턴의 일측면들 덮는 산화 방지 패턴을 형성하되, 상기 일측면들에 대향된 상기 전송 게이트 및 절연 패턴의 다른 측면들을 노출시키는 단계; 및
    상기 기판에 열산화 공정을 수행하는 단계를 포함하는 씨모스 이미지 센서의 형성 방법.
  15. 제 13 항에 있어서,
    상기 전송 게이트 절연 패턴 및 전송 게이트를 형성하는 단계는,
    상기 기판 상에 차례로 적층된 절연막 및 게이트 도전막을 형성하는 단계;
    상기 게이트 도전막 및 절연막을 연속적으로 제1 패터닝하는 단계;
    상기 제1 패터닝된 게이트 도전막 및 절연막의 측면들에 열산화 공정을 수행하는 단계; 및
    상기 열산화된 측면들을 갖는 제1 패터닝된 게이트 도전막 및 절연막을 연속적으로 제2 패터닝하는 단계를 포함하되, 상기 전송 게이트 절연 패턴의 상기 제1 부분이 위치한 측면은 상기 제1 패터닝된 절연막의 열산화된 측면인 씨모스 이미지 센서의 형성 방법.
  16. 제 12 항에 있어서,
    상기 전송 게이트 절연 패턴 및 전송 게이트를 형성하는 단계는,
    상기 활성영역의 소정영역 상에 두꺼운 절연 패턴(thicker insulating pattern)을 형성하는 단계;
    상기 두꺼운 절연 패턴 옆의 상기 활성영역 상에 상기 두꺼운 절연 패턴에 비하여 얇은 절연막을 형성하는 단계;
    상기 기판 상에 게이트 도전막을 형성하는 단계; 및
    상기 게이트 도전막과, 두꺼운 절연 패턴 및 얇은 절연막을 연속적으로 패터닝하는 단계를 포함하되, 상기 제1 부분은 상기 두꺼운 절연 패턴의 일부로 형성되고, 상기 제2 부분은 상기 얇은 절연막의 일부로 형성되는 씨모스 이미지 센서의 형성 방법.
  17. 제 16 항에 있어서,
    상기 제1 부분의 노출된 측면에 열산화 공정을 수행하는 단계를 더 포함하는 씨모스 이미지 센서의 형성 방법.
  18. 제 12 항에 있어서,
    상기 전송 게이트 절연 패턴 및 전송 게이트를 형성하기 전에,
    상기 기판 전면 상에 마스크막을 형성하는 단계;
    상기 마스크막을 관통하는 개구부를 형성하는 단계; 및
    상기 개구부를 갖는 마스크막을 이온 주입 마스크로 사용하여 상기 도펀트 이온들을 경사지게 주입하여 상기 활성영역에 채널 도핑 영역을 형성하는 단계를 더 포함하되, 상기 전송 게이트는 상기 채널 도핑 영역 상부에 형성되고, 상기 채널 도핑 영역의 도펀트 농도는 상기 포토 다이오드 영역으로부터 상기 부유 도핑 영역으로 갈수록 감소하는 씨모스 이미지 센서의 형성 방법.
  19. 제 12 항 내지 제 18 항 중에 어느 한 항에 있어서,
    상기 활성영역 상에 차례로 적층된 센싱 게이트 절연 패턴 및 센싱 게이트를 형성하는 단계; 및
    상기 센싱 게이트 양측의 상기 활성영역에 각각 제1 도펀트 도핑 영역 및 제2 도펀트 도핑 영역을 형성하는 단계를 포함하되, 상기 센싱 게이트는 상기 부유 도핑 영역에 전기적으로 접속하고, 상기 제1 도펀트 도핑 영역에는 전원 전압이 공급되며,
    상기 센싱 게이트 절연 패턴의 상기 제1 도펀트 도핑 영역에 인접한 부분은 제3 부분이고, 상기 센싱 게이트 절연 패턴의 상기 제3 부분 옆에 위치한 부분은 제4 부분이며, 상기 제3 부분은 상기 제4 부분에 비하여 두껍게 형성되는 씨모스 이미지 센서의 형성 방법.
  20. 제 19 항에 있어서,
    상기 제3 부분은 상기 제1 부분을 형성하는 방법과 동일한 방법으로 형성되는 씨모스 이미지 센서의 형성 방법.
  21. 제 19 항에 있어서,
    상기 센싱 게이트 절연 패턴의 상기 제2 도펀트 도핑 영역에 인접한 부분은 제5 부분이되, 상기 제4 부분은 상기 제3 부분 및 제5 부분 사이에 배치되고, 상기 제5 부분은 상기 제3 부분과 대칭적인 형상으로 형성되는 씨모스 이미지 센서의 형성 방법.
  22. 제 19 항에 있어서,
    상기 활성영역 상에 차례로 적층된 리셋 게이트 절연 패턴 및 리셋 게이트를 형성하는 단계를 더 포함하되, 상기 리셋 게이트는 상기 부유 도핑 영역과 상기 제1 도펀트 도핑 영역 사이의 상기 활성영역 상부에 배치된 씨모스 이미지 센서의 형성 방법.
KR1020060076868A 2006-08-14 2006-08-14 씨모스 이미지 센서 및 그 형성 방법 KR100784873B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060076868A KR100784873B1 (ko) 2006-08-14 2006-08-14 씨모스 이미지 센서 및 그 형성 방법
US11/889,501 US20080035969A1 (en) 2006-08-14 2007-08-14 CMOS image sensors and methods of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060076868A KR100784873B1 (ko) 2006-08-14 2006-08-14 씨모스 이미지 센서 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR100784873B1 true KR100784873B1 (ko) 2007-12-14

Family

ID=39049837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060076868A KR100784873B1 (ko) 2006-08-14 2006-08-14 씨모스 이미지 센서 및 그 형성 방법

Country Status (2)

Country Link
US (1) US20080035969A1 (ko)
KR (1) KR100784873B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755674B1 (ko) * 2006-09-07 2007-09-05 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8557624B2 (en) * 2011-01-13 2013-10-15 International Business Machines Corporation Pixel sensor cells with a split-dielectric transfer gate
US20160172397A1 (en) * 2014-12-15 2016-06-16 Dartmouth College Solid State Image Sensor with Low Capacitance Floating Diffusion
JP2017079272A (ja) * 2015-10-20 2017-04-27 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
US10304882B1 (en) * 2017-11-30 2019-05-28 Omnivision Technologies, Inc. Source follower device for enhanced image sensor performance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037855A (ko) * 2001-11-06 2003-05-16 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291179B1 (ko) * 1998-06-29 2001-07-12 박종섭 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
US7078745B2 (en) * 2003-03-05 2006-07-18 Micron Technology, Inc. CMOS imager with enhanced transfer of charge and low voltage operation
KR100523671B1 (ko) * 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037855A (ko) * 2001-11-06 2003-05-16 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
US20080035969A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
RU2488190C1 (ru) Твердотельный датчик изображения, способ его производства и система формирования изображения
US7405437B2 (en) CMOS image sensor and method for fabricating the same
US7927902B2 (en) Methods of fabricating image sensors and image sensors fabricated thereby
US8207562B2 (en) Image sensor and method of fabricating the same including a gate insulation layer, a gate electrode, a photodiode and a floating diffusion region
KR20070007666A (ko) 이미지 센서 및 그 제조방법들
JP5713956B2 (ja) Ｃｍｏｓイメージ・センサー及びその製造方法
JP4049218B2 (ja) Ｃｍｏｓイメージセンサーの製造方法
US20060138492A1 (en) CMOS image sensor and method for fabricating the same
KR100784873B1 (ko) 씨모스 이미지 센서 및 그 형성 방법
KR100570819B1 (ko) 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들
KR20050106937A (ko) 식각데미지를 감소시킨 시모스 이미지센서 제조방법
KR100587138B1 (ko) 시모스 이미지센서 및 그 제조방법
US20070145423A1 (en) CMOS Image Sensor and Manufacturing Method Thereof
KR100494032B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
JP5122089B2 (ja) イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR20050114752A (ko) 포토 다이오드의 데미지를 감소시킬 수 있는 ｃｍｏｓ이미지 센서의 제조방법
KR20060127498A (ko) 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법
KR100766705B1 (ko) 이미지 센서 및 그 제조방법
KR20070067407A (ko) 이미지 센서 및 그 제조방법
KR100790213B1 (ko) 이미지센서의 제조 방법
KR20040003941A (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR20010028859A (ko) 고체 촬상 소자 및 그의 제조방법
KR20040095983A (ko) 시모스 이미지센서의 제조방법
KR20020058876A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee