KR20040095983A - 시모스 이미지센서의 제조방법 - Google Patents
시모스 이미지센서의 제조방법 Download PDFInfo
- Publication number
- KR20040095983A KR20040095983A KR1020030027018A KR20030027018A KR20040095983A KR 20040095983 A KR20040095983 A KR 20040095983A KR 1020030027018 A KR1020030027018 A KR 1020030027018A KR 20030027018 A KR20030027018 A KR 20030027018A KR 20040095983 A KR20040095983 A KR 20040095983A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- gate polysilicon
- image sensor
- cmos image
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000006731 degradation reaction Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000002513 implantation Methods 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 시모스 이미지센서의 제조방법에 관한 것으로 특히, 게이트 폴리실리콘 이중 마스크를 사용하여 트랜스퍼 트랜지스터의 채널부분에 대한 불순물의 침투를 방지한 발명이다. 이를 위한 본 발명은, 필드절연막이 형성된 기판 상에 게이트 폴리실리콘을 형성하는 단계; 상기 필드절연막의 일부와 포토다이오드 영역을 노출시키는 제 3 마스크를 상기 게이트 폴리실리콘 상에 형성하는 단계; 상기 제 3 마스크를 이용하여 노출된 게이트 폴리실리콘을 제거하여 트랜스퍼 트랜지스터 게이트의 일측면을 형성한 후, 포토다이오드 형성을 위한 고 에너지 이온주입공정을 수행하는 단계; 상기 제 3 마스크를 제거한 후, 게이트 폴리실리콘을 패터닝하기 위한 제 4 마스크를 형성하는 단계; 및 상기 제 4 마스크를 이용하여 게이트 폴리실리콘을 패터닝하는 단계를 포함하여 이루어진다.
Description
본 발명은 시모스 이미지센서에 관한 것으로 특히, 게이트 폴리실리콘 이중 마스크를 적용하여 트랜스퍼 트랜지스터의 채널영역으로 불순물이 침투하는 것을 방지한 시모스 이미지센서의 제조방법에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.
도1은 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102) 으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 플로팅확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.
도2a 내지 도2c는 종래기술에 따른 시모스 이미지센서의 제조공정을 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 도시한 공정단면도로서, 이를 참조하여 종래기술을 설명하면 다음과 같다.
먼저, 도2a에 도시된 바와같이 비교적 고농도의 p형 기판(11) 상에 저농도의 p형 에피층(12)을 형성하고, p형 에피층(12)의 일정영역에 활성영역과 필드영역을 정의하는 필드절연막(13)을 형성한다.
이와같이 고농도의 p형 기판(11) 상에 저농도의 p형 에피층(12)을 형성하는 이유는, 후속으로 형성될 포토다이오드의 공핍층 깊이를 증가시켜 특성을 향상시킬 수 있으며, 또한 고농도의 기판은 단위화소간의 크로스토크(cross talk)를 방지할 수 있기 때문이다.
다음으로 p형 에피층(12)의 상부에 게이트 폴리실리콘(14)과 텅스텐 실리사이드(15)를 적층하여 형성한다. 이때, 게이트 폴리실리콘(14)의 두께는 일반적인 서브마이크론(sub micron)급 로직(logic)회로에서 사용되는 게이트 폴리실리콘보다 두껍게 설정한다.
이는, 후속으로 수행될 고에너지 이온주입공정시에, 트랜스퍼 트랜지스터의 채널영역으로 불순물이 침투하여, 트랜스퍼 트랜지스터의 성능이 저하되는 것을 조금이라도 방지하기 위함이다.
시모스 이미지센서의 트랜스퍼 트랜지스터는 시모스 이미지센서의 성능을 결정하는 매우 중요한 소자로서, 트랜스퍼 트랜지스터의 성능이 저하되면 전하전달효율의 감소, 암전류의 증가와 같은 문제가 발생할 수도 있기 때문에, 불순물의 침투를 방지하여야 한다.
그리고 도2a에는, 게이트 폴리실리콘(14) 상부에 형성된 텅스텐 실리사이드막(15)이 도시되어 있는데, 이와같은 텅스텐 실리사이드막(15)은, 회로의 최소선폭이 0.35㎛ 또는 0.5㎛인 시모스 이미지센서에서만 적용되고, 0.18㎛ 이하의 미세 시모스 이미지센서에서는 적용되지 않고 있다. 이에 따른 문제점은 후술한다.
다음으로 도2b에 도시된 바와같이, 제 1 마스크(16)를 사용하여 게이트 폴리실리콘(14) 및 텅스텐 실리사이드(15)를 패터닝하여 게이트 전극을 형성한다. 제 1 마스크(16)는 게이트 전극을 패터닝 하기 위한 마스크이며, 이와같은 패터닝공정이 끝난 이후에도 도2b에 도시된 바와같이 제 1 마스크(16)를 제거하지 않고 게이트 전극 상부에 남겨둔다. 이는 후속 고 에너지 이온주입공정시에 트랜스퍼 트랜지스터의 성능저하를 방지하기 위함이다.
다음으로 도2c에 도시된 바와같이, 포토다이오드용 n형 이온주입영역(18)을 형성을 위한 고 에너지 이온주입이 진행되는데, 고 에너지 이온주입은 제 2 마스크(17)를 이온주입 마스크로 하여 수행된다.
포토다이오드는 통상적으로 n형 이온주입영역(18)과 그 상부에 형성된 p형 이온주입영역(미도시)으로 구성되는데, 전술한 고 에너지 이온주입공정은 n형 이온주입영역(18)을 형성하기 위한 공정이다.
n형 이온주입영역(18)은 그 크기가 클 수록, 포토다이오드의 용량을 증가시킬 수 있으며 또한, 장파장의 빛에 대한 수광특성을 향상시킬 수 있는 장점이 있다.
이와같은 이유 때문에, n형 이온주입영역(18)은 고 에너지 이온주입공정을 이용하여 형성되며, 통상적으로는 100kev 이상(때로는, 200 내지 250kev)의 고 에너지가 사용된다.
하지만, 이와같은 고 에너지 이온주입을 사용할 경우, 이에 따른 영향을 최소화하기 위해, 두꺼운 제 2 마스크(17)가 이온주입 마스크로 사용되며, 제 2 마스크는 통상적으로 8000 ∼ 10000Å의 두께를 갖으며 이보다 더 두꺼운 두께를 가질수도 있다.
이와같은 역할을 수행하는 제 2 마스크(17)는 그 일 측면이 게이트 전극(14)의 일 측면에 정확히 정렬(align)되어, 고 에너지 이온주입공정으로부터 트랜스퍼 트랜지스터의 게이트 전극을 보호하는 것이 바람직하지만, 오버레이 마진(over lay margin)이 부족하거나 공정상의 오차로 인해 정확한 정렬이 이루어지지 않는 경우에는, 트랜스퍼 트랜지스터의 채널영역으로 불순물 침투가 발생하였다.
비록, 제 1 마스크(16)가 게이트 전극 상부에 잔존해 있고, 또한 텅스텐 실리사이드(15)가 게이트 전극 상부에 적용된다 하더라도, 도2c의 A로 표시된 부분과 같이 제 2 마스크(17)가 미스얼라인(misalign) 되는 경우에는, 불순물 침투가 발생하여 트랜스퍼 트랜지스터의 성능이 열화되는 단점이 있었다.
이와같은 문제점을 갖는 종래기술에서, 제 1 마스크(16)의 두께를 증가시켜 문제를 해결하는 방법도 생각해볼 수 있지만, 제 1 마스크(16)는 게이트 폴리실리콘을 패턴닝하기 위한 것으로, 그 두께를 일정두께 이상으로 증가시킬 경우에는 게이트 폴리실리콘을 디파인(define)하는데 어려움이 있으므로, 두께를 일정이상 증가시킬 수 없어 적절한 해결책이 되지 못하였다.
그리고, 상술한 문제점은 텅스텐 실리사이드를 적용하지 않는 0.18㎛급 시모스 이미지센서에서는 더욱 심각한 문제로 작용하였다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 게이트 폴리실리콘 이중 마스크를 사용하여 트랜스퍼 트랜지스터의 성능열화를 방지한 시모스 이미지센서 제조방법을 제공함을 그 목적으로 한다.
도1은 종래기술에 따른 시모스 이미지센서 단위화소를 도시한 회로도,
도2a 내지 도2c는 종래기술에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도,
도3a 내지 도3c는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도,
도4a는 제 3 마스크를 도시한 평면도,
도4b는 제 4 마스크를 도시한 평면도.
*도면의 주요부분에 대한 부호의 설명*
21 : p형 기판
22 : p형 에피층
23 : 필드산화막
24 : 게이트 폴리실리콘
25 : 제 3 마스크
26 : n형 이온주입영역
27 : 제 4 마스크
상기한 목적을 달성하기 위한 본 발명은, 필드절연막이 형성된 기판 상에 게이트 폴리실리콘을 형성하는 단계; 상기 필드절연막의 일부와 포토다이오드 영역을 노출시키는 제 3 마스크를 상기 게이트 폴리실리콘 상에 형성하는 단계; 상기 제 3 마스크를 이용하여 노출된 게이트 폴리실리콘을 제거하여 트랜스퍼 트랜지스터 게이트의 일측면을 형성한 후, 포토다이오드 형성을 위한 고 에너지 이온주입공정을 수행하는 단계; 상기 제 3 마스크를 제거한 후, 게이트 폴리실리콘을 패터닝하기 위한 제 4 마스크를 형성하는 단계; 및 상기 제 4 마스크를 이용하여 게이트 폴리실리콘을 패터닝하는 단계를 포함하여 이루어진다.
본 발명은, 두께가 충분히 두꺼운 제 3 마스크를 사용하여 트랜스퍼 트랜지스터 게이트 전극의 일 측면에 대한 패터닝 및 고 에너지 이온주입공정을 진행하고, 두께가 얇은 제 4 마스크를 사용하여 나머지 게이트 전극을 패터닝함으로써, 고 에너지 이온주입공정시에 발생할 수 있는 트랜스퍼 트랜지스터의 성능저하를 방지한 시모스 이미지센서의 제조방법에 대한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도3a 내지 도3b는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 포토다이오드와 트랜스퍼 트랜지스터를 중심으로 도시한 도면으로 이를 참조하여 설명한다.
먼저, 도3a에 도시된 바와같이 비교적 고농도의 p형 기판(21) 상에 저농도의 p형 에피층(22)을 형성하고, p형 에피층(22)의 일정영역에 활성영역과 필드영역을 정의하는 필드절연막(23)을 형성한다. 이와같이 고농도의 p형 기판(21) 상에 저농도의 p형 에피층(22)을 형성하는 이유는 전술한 바와같다.
다음으로 p형 에피층(22)의 상부에 게이트 폴리실리콘(24)을 도포한다. 도3a에는 텅스텐 실리사이드를 적용하지 않는 0.18㎛급 시모스 이미지센서의 경우를 도시하였으나, 텅스텐 실리사이드가 형성되는 시모스 이미지센서에도 본 발명이 적용될 수 있다.
또한, 게이트 폴리실리콘(24)의 두께는, 일반적인 서브마이크론(sub micron)급 로직(logic)회로에서 사용되는 게이트 폴리실리콘보다 두껍지 않아도 무방하다.
다음으로 도3b에 도시된 바와같이, 게이트 폴리실리콘(24) 상에 제 3 마스크(25)를 형성하는데, 제 3 마스크는 필드절연막(23)의 일부영역과 포토다이오드가 형성될 영역을 오픈시키고 있으며, 고 에너지 이온주입마스크로 사용되기에 충분한 두께를 갖는다.
이러한 제 3 마스크(25)의 두께는 고 에너지 이온주입공정시에 불순물의 침투를 막을 정도면 되며, 바람직하게는 종래기술에서 사용된 제 2 마스크(17)의 두께 정도로 설정한다.
이와같이 제 3 마스크(25)를 형성한 이후에, 제 3 마스크(25)를 이용하여 노출된 게이트 폴리실리콘(24)을 제거한다. 이와같은 공정을 통해 트랜스퍼 트랜지스터 게이트 전극의 일측면이 정의되며, 포토다이오드가 형성될 에피층(22)의 표면과 일부 필드절연막(23)이 노출된다.
비록, 제 3 마스크(25)가 두꺼운 두께를 갖고 있기는 하나, 제 3 마스크(25)를 이용하여 게이트 폴리실리콘 전부를 패터닝하는 것도 아니고, 포토다이오드와 인접한 트랜스퍼 트랜지스터의 일 측면만을 형성하는 공정이므로, 제 3 마스크(25)의 두께에도 불구하고 트랜스퍼 트랜지스터의 일 측면을 충분히 패터닝할 수 있다.
다음으로, 제 3 마스크를 이용한 고 에너지 이온주입공정을 진행하여 포토다이오드용 n형 이온주입영역(26)를 형성한다. 결과적으로, 트랜스퍼 트랜지스터의 일 측면을 패터닝하는데 사용된 마스크를, 그대로 고 에너지 이온주입 마스크로 사용하므로, 게이트 전극(24)의 일측면과 제 3 마스크(25)의 일측면이 정확히 정렬되어 있어 종래의 문제점을 해결할 수 있다.
다음으로 도3c에 도시된 바와같이 제 3 마스크(25)를 제거한 이후에, 제 4 마스크(27)를 형성한다. 제 4 마스크(27)는 트랜스퍼 트랜지스터의 다른 한 측면 및 나머지 게이트 폴리실리콘(24)을 패터닝하기 위한 마스크이며, 그 두께는 제 3 마스크(25)에 비하면 얇다.
제 4 마스크(27)는 게이트 폴리실리콘(24)을 패터닝하기 위한 것이므로, 이에 상응하는 얇은 두께를 가져도 무방하며, 또한, 게이트 폴리실리콘(24)을 패터닝하는 공정으로부터 포토다이오드(26)의 표면을 보호하기 위하여, 포토다이오드 영역을 막도록 형성된다.
이와같은 제 4 마스크(27)를 이용하여 게이트 폴리실리콘(24)을 패터닝하고 난 후의 모습을 도3c에 도시하였다.
도4a와 도4b는 제 3 마스크와 제 4 마스크를 각각 도시한 평면도로써, 먼저 도4a를 참조하면, 정방형의 포토다이오드 영역과, 포토다이오드영역과 인접하여 형성된 플로팅확산영역이 도시되어 있으며, 포토다이오드 영역과 일부 필드절연막을 노출시키는 제 3 마스크가 도시되어 있다. 즉, 도4a에서 빗금이 안 쳐진 부분이 노출되는 영역이다.
제 3 마스크는 트랜스퍼 트랜지스터의 게이트 전극 중에서 포토다이오드와 인접한 면을 정의하고 있으며, 도4a에서 ①로 표시된 부분이 이에 해당한다.
도4b는 제 4 마스크를 도시한 평면도면으로, 정방형의 포토다이오드영역과, 포토다이오드영역과 인접하여 형성된 플로팅확산영역이 도시되어 있으며, 포토다이오드영역 및 일부 필드절연막 위를 덮고 있는 제 4 마스크가 도시되어 있다. 즉, 도4b에서는 빗금이 쳐진 부분이 제 4 마스크가 덮고 있는 영역을 나타낸다.
제 4 마스크는 트랜스퍼 트랜지스터의 게이트 전극 중에서 포토다이오드의 반대편에 위치한 영역을 형성하기 위한 것이며, 도4b에서 ②로 표시된 부분이 이에 해당한다.
이와같은 본 발명을 시모스 이미지센서에 적용할 경우에는, 종래기술에서 사용된 것과 같은 2 단계의 마스크 공정을 이용하여 트랜스퍼 트랜지스터의 성능저하를 방지할 수 있다.
또한, 일반적인 서브 마이크론 기술에서 사용되는 공정을 그대로 이용할 수 있는 장점이 있을 뿐만 아니라, 200 kev 이상의 고에너지 이온주입공정도 적용가능하다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 적용하면, 마스크 공정수의 증가없이 고 에너지 이온주입으로 인한 트랜스퍼 트랜지스터의 성능저하를 방지할 수 있으며, 포토다이오드의 용량증가와 적색광에 대한 광감도 특성을 향상시킬 수 있는 효과가 있다. 또한, 일반 로직회로에 사용되는 기술을 그대로 적용할 수 있는 장점이 있다.
Claims (6)
- 시모스 이미지센서의 제조방법에 있어서,필드절연막이 형성된 기판 상에 게이트 폴리실리콘을 형성하는 단계;상기 필드절연막의 일부와 포토다이오드 영역을 노출시키는 제 3 마스크를 상기 게이트 폴리실리콘 상에 형성하는 단계;상기 제 3 마스크를 이용하여 노출된 게이트 폴리실리콘을 제거하여 트랜스퍼 트랜지스터 게이트의 일측면을 형성한 후, 포토다이오드 형성을 위한 고 에너지 이온주입공정을 수행하는 단계;상기 제 3 마스크를 제거한 후, 게이트 폴리실리콘을 패터닝하기 위한 제 4 마스크를 형성하는 단계; 및상기 제 4 마스크를 이용하여 게이트 폴리실리콘을 패터닝하는 단계를 포함하여 이루어지는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 제 3 마스크를 형성하는 단계에서,상기 제 3 마스크는 상기 고 에너지 이온주입공정시 상기 트랜스퍼 트랜지스터의 성능저하를 방지하는 두께를 갖는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 제 4 마스크를 형성하는 단계에서,게이트 폴리실리콘을 패터닝하기 위한 상기 제 4 마스크는 포토다이오드 영역을 덮는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 게이트 폴리실리콘을 형성하는 단계는상기 게이트 폴리실리콘 상에 실리사이드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 1 항에 있어서,상기 고 에너지 이온주입공정은,100 ∼ 250 kev 의 이온주입에너지를 이용하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
- 제 2 항에 있어서,상기 제 3 마스크는 8000 ∼ 10000Å의 두께를 갖는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027018A KR20040095983A (ko) | 2003-04-29 | 2003-04-29 | 시모스 이미지센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027018A KR20040095983A (ko) | 2003-04-29 | 2003-04-29 | 시모스 이미지센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040095983A true KR20040095983A (ko) | 2004-11-16 |
Family
ID=37374788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030027018A KR20040095983A (ko) | 2003-04-29 | 2003-04-29 | 시모스 이미지센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040095983A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749269B1 (ko) * | 2005-12-27 | 2007-08-13 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서의 제조방법 |
-
2003
- 2003-04-29 KR KR1020030027018A patent/KR20040095983A/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100749269B1 (ko) * | 2005-12-27 | 2007-08-13 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494030B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US7488617B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100436067B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US7772624B2 (en) | Image sensors and methods of fabricating same | |
| JP5358064B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7632730B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR20070007666A (ko) | 이미지 센서 및 그 제조방법들 | |
| US8679890B2 (en) | CMOS image sensor and fabricating method thereof | |
| KR100595875B1 (ko) | 식각데미지를 감소시킨 시모스 이미지센서 제조방법 | |
| US7037748B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100293718B1 (ko) | 개선된 이미지센서 제조방법 | |
| KR100606954B1 (ko) | 씨모스 이미지 센서의 포토다이오드 제조방법 | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| KR20040095983A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20010004105A (ko) | 이미지센서 및 그 제조방법 | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR20090132003A (ko) | 신호 대 잡음 비가 개선된 이미지 소자 및 그 제조방법 | |
| KR20040058754A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20040058739A (ko) | 시모스 이미지센서의 제조방법 | |
| KR100748317B1 (ko) | 이미지센서의 제조 방법 | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| KR20040058753A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR20070067407A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20030057613A (ko) | 이미지센서의 제조 방법 | |
| KR20060000879A (ko) | 누화현상을 감소시킨 시모스 이미지센서 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |