DE19506386A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE19506386A1
DE19506386A1 DE19506386A DE19506386A DE19506386A1 DE 19506386 A1 DE19506386 A1 DE 19506386A1 DE 19506386 A DE19506386 A DE 19506386A DE 19506386 A DE19506386 A DE 19506386A DE 19506386 A1 DE19506386 A1 DE 19506386A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
main surface
main
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19506386A
Other languages
English (en)
Other versions
DE19506386C2 (de
Inventor
Katsumi Nakamura
Tadaharu Minato
Shuuichi Tominaga
Katsuomi Shiozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19506386A1 publication Critical patent/DE19506386A1/de
Application granted granted Critical
Publication of DE19506386C2 publication Critical patent/DE19506386C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement wie ein IGBT (insulated gate bi­ polar transistor, Bipolartransistor mit isoliertem Gate) und ein Verfahren zu dessen Herstellung.
Das Ansteigen des Leistungsvermögens von Halblei­ terbauelementen erfordert im wesentlichen eine Reduzie­ rung ihrer Größe, was ebenso ohne Ausnahme für Lei­ stungshalbleiterbauelemente gilt. Die weitere Reduzierung der Größe von Halbleiterbauelementen ruft jedoch an der Oberfläche der Halbleiterbauelemente eine ungleichmäßige Struktur pro Einheitsfläche hervor und wirkt sich un­ günstig auf das Leistungsvermögen der Elemente, auf die Herstellungsschritte und auf die Zuverlässigkeit aus. Für Leistungshalbleiterbauelemente wie Leistungstransi­ storen, Leistungs-MOSFESTs, IGBTs, Thyristoren, GTOs und MOS-Gate-Thyristoren, die eine Stromdichte im Be­ reich von Hunderten von Ampere pro Quadratzentimetern besitzen, gelten insbesondere folgende Herausforderun­ gen hoher Priorität: (1) Erhöhen der Dicke der Oberflä­ chenaluminiumelektrodenverdrahtung, (2) gleichmäßige Bildung der Schichtdicke und (3) flache Ausbildung der Oberflächenaluminiumelektrodenverdrahtung.
Die Erfüllung der Herausforderung (1) vermindert den Widerstandswert der Aluminumelektrodenverdrahtung, wodurch der Leistungsverlust reduziert wird, und erhöht die Betriebsfrequenz des Bauelements. Die Erfüllung der Herausforderung (2) sorgt für gleichförmige Wider­ standswerte der Aluminiumelektrodenverdrahtung wodurch ein sicherer Betrieb des gesamten Bauelements und die Erweiterung eines sicheren Betriebsbereichs (SOA, safe operating area) ermöglicht wird. Die Erfüllung der Her­ ausforderung (3) verringert die Kontaktwiderstandswerte bezüglich der Verdrahtungsverbindung und den Druckkon­ takt während des Zusammenbaus der Baugruppe bezüglich der Halbleiterchips.
Kürzlich ist verlangt worden, daß unter Erhöhung der Intergrationsdichte und des Leistungsvermögens von allgemeinen Halbleiterbauelementen die Schaltungsstruk­ turen der Bauelemente in einer kleineren Größe und mit einer hohen Genauigkeit zu bilden sind.
Andererseits waren die Schaltungsstrukturen der Leistungshalbleiterbauelemente nicht viel kleiner als die der anderen Halbleiterbauelemente. In den gerade vergangenen Jahren hat sich jedoch eine steigende Ten­ denz in Richtung auf eine Reduzierung der Größe der Schaltungsstrukturen von Leistungshalbleiterbauelemen­ ten bezüglich hoher Integrationsdichte und eines hohen Leistungsvermögens ähnlich wie bei allgemeinen Halblei­ terbauelementen gezeigt.
Bei den Leistungshalbleiterbauelementen führt eine große Anzahl von Verfahrensschritten vor dem Verfah­ rensschritt der Bildung einer Elektrodenverdrahtung für die Verbindung zwischen Elektroden oder zwischen einer Elektrode und einem externen Anschluß oft zu einer Oberflächengestalt, die vor der Bildung der Elektroden­ verdrahtung stark abgestufte Teile besitzt.
Im allgemeinen wird für die Elektrodenverdrahtung Aluminium oder eine Aluminiumlegierung wie AlSi verwen­ det. Es ist jedoch technisch schwierig, Al oder Al-Le­ gierungen eben zu gestalten, und es sind diesbezügliche Verbesserungen angestrebt worden.
Fig. 28 zeigt eine schematische Querschnittsansicht eines IGBT (insolated gate bipolar transistor) eines Grabengatetyps, der ein herkömmliches Leistungshalblei­ terbauelement darstellt, das in der Elektrodenverdrah­ tung eine stark abgestufte Struktur besitzt.
Die Bildung einer Elektrodenverdrahtung bei einem herkömmlichen IGBT eines Grabengatetyps wird beispiel­ haft unter Bezugnahme auf Fig. 28 beschrieben.
Wie in Fig. 28 dargestellt, besitzt ein p⁺-Halblei­ tersubstrat 1 erste und zweite Hauptoberflächen, und eine n-Halbleiterschicht 2 ist auf der ersten Haupt­ oberfläche des p⁺-Halbleitersubstrats 1 gebildet. Eine p-Halbleiterschicht 3 ist auf der n⁻-Halbleiterschicht 2 gebildet, und eine n⁺-Halbleiterschicht 4 ist auf der p-Halbleiterschicht 3 gebildet. Es ist eine Mehrzahl von Gräben 13 (in Fig. 28 sind es 2 Gräben) gebildet, die sich von der Oberfläche der n⁺-Halbleiterschicht 4 durch die n⁺-Halbleiterschicht 4 und die p-Halbleiter­ schicht 3 bis in Teile der Oberfläche der n⁻-Halblei­ terschicht 2 erstrecken. Die Gräben 13 besitzen eine Y- förmige Querschnittsgestalt mit abgerundetem Boden.
Eine Siliciumoxydschicht 14 ist in den Gräben 13 als Gateisolierungsschicht gebildet, und der größte Teil des inneren Gebiets jedes Grabens 13 ist mit do­ tiertem Polysilicium 5 angefüllt, das durch eine leit­ fähige Füllsubstanz mit einem niedrigen Widerstandswert gebildet ist, wobei die Siliciumoxydschicht 14 zwischen dem dotierten Polysilicium 5 und der inneren Wand jedes Grabens 13 angeordnet ist. Beispielsweise enthält das dotierte Polysilicium 5 ein mit Phosphor dotiertes n- Typ Polysilicium. Das dotierte Polysilicium 5 arbeitet als Steuerelektrode, und Gebiete der p-Halbleiter­ schicht 3 benachbart den entgegengesetzten äußeren Wandoberflächen der Gräben 13 dienen als Kanalgebiete.
Auf dem Polysilicium 5 sind beispielsweise in einer unten beschriebenen Art Siliciumoxydschichten 7 gebil­ det. Nachdem das vollständig in die Gräben 13 gefüllte dotierte Polysilicium um einen bestimmten Betrag in Richtung der Tiefe der Gräben 13 geätzt wurde, werden die Siliciumoxydschichten 7 auf dem dotierten Polysi­ licium 5 mittels der CVD-Technik zum Zwecke des Be­ deckens der Öffnungen der Gräben 13 gebildet. Die Si­ liciumoxydschichten 7 bilden Kappen der Öffnungen der Gräben 13.
Eine Metallschicht 8 mit hohem Schmelzpunkt, welche als Silicidschicht für niedrige ohmsche Widerstandswer­ te oder als Sperrschichtmetall dient, ist über den Si­ liciumoxydschichten 7 aufgetragen, und eine Elektroden­ verdrahtungsschicht 6 aus einer Al-Legierung ist über der Metallschicht 8 mit hohem Schmelzpunkt gebildet. In diesem Fall ist die Metallschicht 8 mit hohem Schmelz­ punkt eine Legierungsschicht.
Bei dem wie oben gebildeten herkömmlichen IGBT ei­ nes Grabengatetyps ist eine Vertiefung bzw. ein Aufnah­ meraum oder ein Hohlraum 9 in der Elektrodenverdrah­ tungsschicht 6 durch Reflektieren der Form der scharfen Spitzen der Siliciumoxydschichten 9 auf dem dotierten Polysilicium 5 in den Gräben 13 gebildet. Die Vertie­ fung bzw. der Aufnahmeraum oder der Hohlraum in der Elektrodenverdrahtungsschicht 6 erhöht die elektrischen Widerstandswerte der Elektrodenverdrahtungsschicht 6, wodurch wiederum nicht die gewünschte elektrische Cha­ rakteristik erzielt werden kann.
In extremen Fällen sorgt die Vertiefung bzw. der Aufnahmeraum oder der Hohlraum dafür, daß die Elektro­ denverdrahtungsschicht 6 in hochabgestufte Teile abge­ trennt wird, woraus sich fatale Effekte bezüglich der elektrischen Widerstandswerte und der Zuverlässigkeit ergeben.
Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement vorzusehen, das eine Schicht ent­ hält, welche nicht schadhaft ohne Beeinträchtigung durch eine abgestufte Bodenstruktur gebildet ist, und ein Verfahren zum Erzeugen des Bauelements.
In Übereinstimmung mit der vorliegenden Erfindung besitzt ein Halbleiterbauelement: einen Halbleiterkör­ per mit ersten und zweiten Hauptoberflächen; eine Mehr­ zahl von Grabenteilen, die selektiv von der ersten Hauptoberfläche des Körpers bis zu einer vorbestimmten Tiefe gebildet sind; eine Mehrzahl von Isolierungs­ schichten, die auf jeweiligen inneren Wänden der Mehr­ zahl von Grabenteilen gebildet sind; eine Mehrzahl von Steuerelektrodenschichten, die jeweils in die in einer Mehrzahl vorkommenden Grabenteile gefüllt sind, wobei die in einer Mehrzahl vorkommenden Isolierungsschichten zwischen den Steuerelektrodenschichten und den inneren Wänden der Grabenteile angeordnet sind; eine Mehrzahl von Isolierungsschichten, die jeweils auf der Mehrzahl von Steuerelektrodenschichten gebildet sind und sich von der ersten Hauptoberfläche des Körpers aus erstrek­ ken; eine erste Hauptelektrode, die über der ersten Hauptoberfläche des Körpers gebildet ist; und eine zweite Hauptelektrode, die auf der zweiten Hauptober­ fläche des Körpers gebildet ist, wobei eine gemeinsam an die Mehrzahl der Steuerelektrodenschichten angelegte Spannung einen Strom zwischen den ersten und zweiten Hauptelektroden steuert und jede der in einer Mehrzahl vorkommenden Isolierungsschichten eine von der Spitze bis zum Boden leicht sanft geneigte Oberfläche besitzt, und wobei die Bedingung Y/X5 mit X als Länge der ge­ neigten Oberfläche in Richtung der ersten Hauptoberflä­ che des Körpers und Y als Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers aus erfüllt ist.
Bei der oben beschriebenen Halbleitervorrichtung der vorliegenden Erfindung besitzen die in einer Mehr­ zahl vorkommenden und über den in einer Mehrzahl vor­ kommenden jeweiligen Grabenteilen gebildeten Isolie­ rungsschichten eine geneigte Oberfläche, die der Bedin­ gung Y/X5 genügt, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers aus darstellen. Der abgestufte Teil von der ersten Hauptoberfläche des Kör­ pers, der sich aus der Bildung der Mehrzahl von Isolie­ rungsschichten ergibt, wirkt sich nicht ungünstig auf die überdeckende Schicht aus.
Als Ergebnis ist die erste Hauptelektrode mit einem guten Abdeckungsvermögen auf der Mehrzahl von Isolie­ rungsschichten gebildet, und es ist ein Halbleiterbaue­ lement bereitgestellt, welches die erste Hauptelektrode enthält, welche nicht schadhaft und ohne Einfluß der Boden- bzw. Grundstruktur gebildet wurde.
In Übereinstimmung mit einem anderen Aspekt der vorliegenden Erfindung enthält ein Halbleiterbauele­ ment: einen Halbleiterkörper der erste und zweite Hauptoberflächen besitzt; eine Mehrzahl von Grabentei­ len, die selektiv von der ersten Hauptoberfläche des Körpers aus bis in eine vorbestimmte Tiefe gebildet sind; eine Mehrzahl von Isolierungsschichten, die über jeweilige innere Wände der in einer Mehrzahl vorkommen­ de Grabenteile und einem Teil der ersten Hauptoberflä­ che des Körpers gebildet sind; eine Mehrzahl von Steu­ erelektrodenschichten, die jeweils in den in einer Mehrzahl vorkommenden Grabenteilen angefüllt sind, wo­ bei die in einer Mehrzahl vorkommenden Isolierungs­ schichten zwischen den Steuerelektrodenschichten und den inneren Wänden der Grabenteile angeordnet sind und sich über den Teil der ersten Hauptoberfläche des Kör­ pers erstrecken, wobei die in einer Mehrzahl vorkommen­ den Isolierungsschichten zwischen den Steuerelektroden­ schichten und dem Körper angeordnet sind; eine Mehrzahl von Isolierungsschichten, die jeweils auf den in einer Mehrzahl vorkommenden Steuerelektrodenschichten in den in einer Mehrzahl vorkommenden Grabenteilen gebildet sind und sich von der ersten Hauptoberfläche des Kör­ pers aus erstrecken; eine erste Hauptelektrode, die über der ersten Hauptoberfläche des Körpers gebildet ist; und eine zweite Hauptelektrode, die auf der zwei­ ten Hauptoberfläche des Körpers gebildet ist, wobei ei­ ne gemeinsam an in einer Mehrzahl vorkommenden Steuere­ lektrodenschichten angelegte Steuerspannung den Strom zwischen den ersten und zweiten Hauptelektroden steuert und die Bedingung H2H1 erfüllt ist, wobei H1 die Höhe der in einer Mehrzahl vorkommenden Steuerelektroden­ schichten ist, die über dem Teil der ersten Hauptober­ fläche des Körpers von der ersten Hauptoberfläche des Körpers aus gebildet sind, und H2 die Höhe der in einer Mehrzahl vorkommenden Isolierungsschichten über den in einer Mehrzahl vorkommenden Grabenteilen von der ersten Hauptoberfläche des Körpers ausgehend darstellen.
Bei dem Halbleiterbauelement des zweiten Aspekts der vorliegenden Erfindung erfüllen die in einer Mehr­ zahl vorkommenden Isolierungsschichten, welche über der Mehrzahl der jeweiligen Grabenteile gebildet sind, die Bedingung: H2H1, wobei H1 die Höhe der in einer Mehr­ zahl vorkommenden Steuerelektrodenschichten, die über dem Teil der ersten Hauptoberfläche des Körpers ausge­ hend von der ersten Hauptoberfläche des Körpers gebil­ det sind, und H2 die Höhe der in einer Mehrzahl vorkom­ menden Isolierungsschichten über der Mehrzahl der Gra­ benteile von der ersten Hauptoberfläche des Körpers ausgehend darstellen. Die in einer Mehrzahl vorkommen­ den Isolierungsschichten überdecken ebenso die Steuere­ lektrodenschichten, welche auf der ersten Hauptoberflä­ che des Körpers gebildet sind, wodurch die Isolierungs­ schichten eine relativ ebene Oberfläche besitzen.
Als Ergebnis ist die erste Hauptelektrode mit einem guten Überdeckungsvermögen auf der Mehrzahl von Isolie­ rungsschichten gebildet. Es ist ein Halbleiterbauele­ ment vorgesehen, welches die erste Hauptelektrode ent­ hält, die nicht schadhaft ohne Einfluß der Boden- bzw. Grundstruktur gebildet ist.
In Übereinstimmung mit einem dritten Aspekt der vorliegenden Erfindung enthält ein Halbleiterbauele­ ment: einen ersten Halbleiterkörper mit ersten und zweiten Hauptoberflächen; eine Mehrzahl von Grabentei­ len, die selektiv von der ersten Hauptoberfläche des Körpers bis auf eine vorbestimmte Tiefe gebildet sind; eine Mehrzahl von Isolierungsschichten, die über jewei­ ligen inneren Wänden der in einer Mehrzahl vorkommenden Grabenteile und einem Teil der ersten Hauptoberfläche des Körpers gebildet sind; eine Mehrzahl von Steuere­ lektrodenschichten, die jeweils in den in einer Mehr­ zahl vorkommenden Grabenteilen angefüllt sind, wobei die in einer Mehrzahl vorkommenden Isolierungsschichten zwischen den Steuerelektrodenschichten und den inneren Wänden der Grabenteile angeordnet sind und sich über den Teil der ersten Hauptoberfläche des Körpers er­ strecken, wobei die in einer Mehrzahl vorkommenden Iso­ lierungsschichten zwischen den Steuerelektrodenschich­ ten und dem Körper angeordnet sind; eine Mehrzahl von Isolierungsschichten, die jeweils auf den in einer Mehrzahl vorkommenden Steuerelektrodenschichten in den in einer Mehrzahl vorkommenden Grabenteilen gebildet sind und sich von der ersten Hauptoberfläche des Kör­ pers aus erstrecken; eine erste Hauptelektrode, die über der ersten Hauptoberfläche des Körpers gebildet ist; und eine zweite Hauptelektrode, die auf der zwei­ ten Hauptoberfläche des Körpers gebildet ist, wobei ei­ ne gemeinsam an die in einer Mehrzahl vorkommenden Steuerelektrodenschichten angelegte Steuerspannung den Strom zwischen den ersten und zweiten Hauptelektroden steuert, und wobei jede der in einer Mehrzahl vorkom­ menden Isolierungsschichten über den in einer Mehrzahl vorkommenden Grabenteilen eine von der Spitze bis zum Boden sanft geneigte Oberfläche besitzt und die Bedin­ gungen: H2H1 und Y/X5 erfüllt werden, wobei X die Länge der geneigten Oberfläche in einer Richtung der ersten Hauptoberfläche des Körpers, Y die Höhe der ge­ neigten Oberfläche von der ersten Hauptoberfläche des Körpers aus, H1 die Höhe der in einer Mehrzahl vorkom­ menden Steuerelektrodenschichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der ersten Hauptoberfläche des Körpers aus gebildet sind, und H2 die Höhe der in einer Mehrzahl vorkommenden Isolie­ rungsschichten über den in einer Mehrzahl vorkommenden Grabenteile von der ersten Hauptoberfläche des Körpers aus darstellen.
Bei dem Halbleiterbauelement des dritten Aspekts der vorliegenden Erfindung besitzen die in einer Mehr­ zahl vorkommenden Isolierungsschichten, welche über den in einer Mehrzahl vorkommenden jeweiligen Grabenteilen gebildet sind, die geneigte Oberfläche, welche der oben erwähnten Bedingung Y/X5 genügt. Der abgestufte Teil von der ersten Hauptoberfläche des Körpers aus, welcher sich aus der Bildung der Mehrzahl von Isolierungs­ schichten ergibt, wirkt sich nicht ungünstig auf die überdeckende Schicht aus.
Des weiteren genügen die in einer Mehrzahl vorkom­ menden Isolierungsschichten der oben erwähnten Bedin­ gung: H2H1. Die in einer Mehrzahl vorkommenden Isolie­ rungsschichten bedecken ebenso die Steuerelektroden­ schichten, welche auf der ersten Hauptoberfläche des Körpers gebildet sind, wodurch die Isolierungsschichten eine relativ ebene Oberfläche besitzen.
Als Ergebnis ist eine erste Hauptelektrode geschaf­ fen, die mit einem guten Überdeckungsvermögen auf den in einer Mehrzahl vorkommenden Isolierungsschichten ge­ bildet ist. Es ist ein Halbleiterbauelement geschaffen, das die erste Hauptelektrode enthält, welche nicht schadhaft ohne Einfluß der Grundstruktur gebildet ist.
Vorzugsweise sind die in einer Mehrzahl vorkommen­ den Grabenteile um einen vorbestimmten Abstand vonein­ ander getrennt, und es wird die Bedingung: (W/H)8 er­ füllt, wobei W der vorbestimmte Abstand und H die Höhe der in einer Mehrzahl vorkommenden Isolierungsschichten von der ersten Hauptoberfläche des Körpers aus darstel­ len.
Somit wird ein relativ hoher Integrationspegel er­ zielt bzw. gehalten.
Als Ergebnis ist das Halbleiterbauelement geschaf­ fen, welches die erste Hauptelektrode enthält, die nicht schadhaft und ohne Einfluß der Grundstruktur bei einem hohen Integrationspegel gebildet ist.
Vorzugsweise enthält jede der in einer Mehrzahl vorkommenden Isolierungsschichten: eine Grund- bzw. Bo­ denisolierungsschicht, die auf jeder der Steuerelektro­ denschichten gebildet ist; und eine Hauptisolierungs­ schicht, die auf der Bodenisolierungsschicht gebildet ist.
Somit verhindern die Bodenisolierungsschichten eine Störung zwischen den Hauptisolierungsschichten und den Steuerelektrodenschichten.
Folglich wird durch die Anwesenheit der Bodeniso­ lierungsschichten die Wahrscheinlichkeit verringert bzw. vermieden, daß die Hauptisolierungsschichten sich ungünstig auf die Steuerelektrodenschichten während der Herstellung auswirken, wodurch präzise ein Halbleiter­ bauelement geschaffen wird.
Vorzugsweise enthalten die in einer Mehrzahl vor­ kommenden Isolierungsschichten: eine Grund- bzw. Bo­ denisolierungsschicht, die auf jeder der Steuerelektro­ denschichten gebildet ist; eine Hauptisolierungs­ schicht, die auf der Bodenisolierungsschicht gebildet ist; und eine Hilfsisolierungsschicht, die auf der Hauptisolierungsschicht gebildet ist.
Die Bildung der Hilfsisolierungsschichten auf den Hauptisolierungsschichten ermöglicht, daß die Isolie­ rungsschichten relativ leicht eine gewünschte Höhe er­ langen, wodurch das Erzielen der oben beschriebenen Be­ dingung H2H1 erleichtert wird.
Als Ergebnis ist die erste Hauptelektrode geschaf­ fen, die mit einem guten Überdeckungsvermögen auf den in einer Mehrzahl vorkommenden Isolierungsschichten ge­ bildet ist.
In Übereinstimmung mit einem fünften Aspekt der vorliegenden Erfindung enthält ein Halbleiterbauele­ ment: einen Körper, der erste und zweite Hauptoberflä­ chen besitzt und einen oberen Schichtteil benachbart zu der ersten Hauptoberfläche und einen unteren Schicht­ teil benachbart zu der zweiten Hauptoberfläche enthält, wobei wenigstens der obere Schichtteil aus einem Halb­ leiter eines ersten Leitfähigkeitstyps gebildet ist; eine Mehrzahl von ersten Halbleitergebieten eines zwei­ ten Leitfähigkeitstyps, die selektiv in dem oberen Schichtteil des Körpers gebildet sind; eine Mehrzahl von zweiten Halbleitergebieten des ersten Leitfähig­ keitstyps, die selektiv in jeweiligen Oberflächen der in einer Mehrzahl vorkommenden ersten Halbleitergebiete gebildet sind; eine Mehrzahl von Isolierungsschichten, die jeweils auf den ersten Halbleitergebieten zwischen dem oberen Schichtteil des Körpers und den zweiten Halb­ leitergebieten gebildet sind; eine Mehrzahl von Steuer­ elektroden, die jeweils auf den in einer Mehrzahl vor­ kommenden Isolierungsschichten gebildet sind; eine Mehrzahl von Isolierungsschichten zum Bedecken der in einer Mehrzahl vorkommenden Isolierungsschichten bzw. der in einer Mehrzahl vorkommenden Steuerelektroden; eine erste Hauptelektrode, die über der ersten Oberflä­ che des Körpers gebildet ist; und eine zweite Haupt­ elektrode, die auf der zweiten Hauptoberfläche des Kör­ pers gebildet ist, wobei eine gemeinsam an die in einer Mehrzahl vorkommenden Steuerelektroden angelegte Steu­ erspannung den Strom zwischen den ersten und zweiten Hauptelektroden steuert und jede der in einer Mehrzahl vorkommenden Isolierungsschichten eine von der Spitze zu dem Boden sanft geneigte Oberfläche besitzt, und die Bedingung: Y/X5 erfüllt wird, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptober­ fläche des Körpers und Y die Höhe der geneigten Ober­ fläche von der ersten Hauptoberfläche des Körpers aus darstellen.
Bei dem Halbleiterbauelement des vierten Aspekts der vorliegenden Erfindung besitzen die in einer Mehr­ zahl vorkommenden Isolierungsschichten, die über den in einer Mehrzahl vorkommenden jeweiligen Grabenteilen ge­ bildet sind, die geneigte Oberfläche, welche die oben erwähnte Bedingung: Y/X5 erfüllt, wobei X die Länge der geneigten Oberfläche in die Richtung der Hauptober­ fläche des Körpers und Y die Höhe der geneigten Ober­ fläche von der ersten Hauptoberfläche des Körpers aus darstellen. Der abgestufte Teil von der ersten Haupt­ oberfläche des Körpers, welcher sich durch die Bildung der Mehrzahl von Isolierungsschichten ergibt, wirkt sich nicht ungünstig auf die überdeckende Schicht aus.
Als Ergebnis wird die erste Hauptelektrode geschaf­ fen, welche mit einem guten Überdeckungsvermögen auf der Mehrzahl von Isolierungsschichten gebildet ist. Es ist ein Halbleiterbauelement geschaffen, welches die erste Hauptelektrode enthält, die nicht schadhaft ohne einen Einfluß der Grundstruktur gebildet ist.
Vorzugsweise sind die in einer Mehrzahl vorkommen­ den Steuerelektroden um einen vorbestimmten Abstand voneinander getrennt, und es wird die Bedingung: (W/H) 8 erfüllt, wobei W den vorbestimmten Abstand und H die Höhe der in einer Mehrzahl vorkommenden Isolierungs­ schichten von der ersten Hauptoberfläche des Körpers aus darstellen.
Somit wird ein relativ hoher Integrationspegel ge­ halten bzw. erzielt.
Als Ergebnis wird ein Halbleiterbauelement geschaf­ fen, welches die erste Hauptelektrode enthält, die nicht schadhaft ohne Einfluß der Grundstruktur bei ei­ nem hohen Intergrationspegel gebildet ist.
Die vorliegende Erfindung ist ebenso auf ein Ver­ fahren zum Herstellen eines Halbleiterbauelements ge­ richtet. In Übereinstimmung mit der vorliegenden Erfin­ dung weist das Verfahren die Schritte auf: (a) Bereit­ stellen eines Halbleiterkörpers, der erste und zweite Hauptoberflächen besitzt; (b) selektives Bilden einer Mehrzahl von Grabenteilen, die sich von der ersten Hauptoberfläche des Körpers aus in eine vorbestimmte Tiefe erstrecken; (c) Bilden einer Mehrzahl von Steue­ relektrodenschichten, welche die in einer Mehrzahl vor­ kommenden Grabenteile jeweils füllen und sich über ei­ nen Teil der ersten Hauptoberfläche des Körpers er­ strecken, wobei der Betrieb des Bauelements durch eine gemeinsam an die in einer Mehrzahl vorkommenden Steuer­ elektrodenschichten angelegte Steuerspannung nach Fer­ tigstellung des Bauelements gesteuert wird; (d) Bilden einer Isolierungsschicht auf der ersten Hauptoberfläche des Körpers, welche die Mehrzahl der Steuerelektroden­ schichten enthält; (e) Strukturieren der Isolierungs­ schicht zur Bildung einer Öffnung an einer vorbestimm­ ten Position; und (f) Durchführen einer Wärmebehandlung auf die strukturierte Isolierungsschicht zur Bildung einer sanft geneigten Oberfläche benachbart zu der Öff­ nung der Isolierungsschicht, wobei die Wärmebehandlung in dem Schritt (f) oberhalb einer Temperatur durchge­ führt wird, bei welcher die Isolierungsschicht weich wird.
Da bei dem Verfahren der vorliegenden Erfindung der Schritt (f) des Durchführens der Wärmebehandlung auf die strukturierte Isolierungsschicht oberhalb der Tem­ peratur durchgeführt wird, bei welcher die Isolierungs­ schicht weich wird, zur Bildung der sanft geneigten Oberfläche benachbart zu der Öffnung der Isolierungs­ schicht, wirkt sich der abgestufte Teil von der ersten Hauptoberfläche des Körpers aus, der sich bei der Bil­ dung der Isolierungsschicht ergibt, nicht ungünstig auf die Überdeckungsschicht durch das Vorhandensein der ge­ neigten Oberfläche aus.
Als Ergebnis wird die Schicht mit einem guten Über­ deckungsvermögen auf der Isolierungsschicht gebildet. Die Schicht wird nicht schadhaft ohne Einfluß der Bo­ denstruktur einschließlich der Isolierungsschicht ge­ bildet.
Vorzugsweise weist das Verfahren des weiteren die Schritte auf: (g) Durchführen einer Wärmebehandlung auf die Isolierungsschichten, um eine Oberfläche der Iso­ lierungsschicht nach dem Schritt (d) zu ebenen, und es wird die Wärmebehandlung in dem Schritt (g) oberhalb einer Temperatur durchgeführt, bei welcher die Isolie­ rungsschicht weich wird.
Da das Verfahren den Schritt (g) des Durchführens der Wärmebehandlung auf die Isolierungsschicht oberhalb der Temperatur, bei welcher die Isolierungsschicht weich wird, aufweist, wird die Oberfläche der Isolie­ rungsschicht geebnet. Da die Oberfläche der Isolie­ rungsschicht geebnet wird, wirkt der abgestufte Teil von der ersten Hauptoberfläche des Körpers aus, der sich durch die Bildung der Isolierungsschicht ergibt, nicht ungünstig auf die Überdeckungsschicht aus.
Als Ergebnis wird die Schicht mit einem guten Über­ deckungsvermögen auf der Isolierungsschicht gebildet. Die Schicht wird nicht schadhaft ohne den Einfluß der Bodenstruktur einschließlich der Isolierungsschicht ge­ bildet.
In Übereinstimmung mit einem anderen Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstel­ len eines Halbleiterbauelements die Schritte auf: (a) Bereitstellen eines Halbleiterkörpers mit ersten und zweiten Hauptoberflächen; (b) selektives Bilden einer Mehrzahl von Grabenteilen, die sich von der ersten Hauptoberfläche des Körpers aus in eine vorbestimmte Tiefe erstrecken; (c) Bilden einer Mehrzahl von Steu­ erelektrodenschichten, die jeweils die in einer Mehr­ zahl vorkommenden Grabenteile füllen und sich über ei­ nen Teil der ersten Hauptoberfläche des Körpers er­ strecken, wobei der Betrieb der Halbleitervorrichtung durch eine gemeinsam an die in einer Mehrzahl vorkom­ menden Steuerelektrodenschichten angelegte Spannung nach Fertigstellung des Bauelements gesteuert wird; (d) Bilden einer Isolierungsschicht auf der ersten Haupt­ oberfläche des Körpers einschließlich der Mehrzahl der Steuerelektrodenschichten; (e) Durchführen einer Wärme­ behandlung auf die Isolierungsschicht, um eine Oberflä­ che der Isolierungsschicht zu ebnen; (f) Bilden einer Überdeckungsisolierungsschicht auf der Isolierungs­ schicht; (g) Bilden eines Fotolacks auf der Über­ deckungsisolierungsschicht; (h) Strukturieren des Foto­ lacks; (i) Ätzen der Isolierungsschicht und der Über­ deckungsisolierungsschicht unter Verwendung des struk­ turierten Fotolacks als Maske, um eine Öffnung an einer vorbestimmten Position zu bilden; und (j) Durchführen einer Wärmebehandlung auf die geätzte Isolierungs­ schicht und die Überdeckungsisolierungsschicht, um eine sanft geneigte Oberfläche benachbart zu der Öffnung der Isolierungsschicht und der Überdeckungsisolierungs­ schicht zu bilden, wobei die Wärmebehandlung in den Schritten (e) und (i) oberhalb einer Temperatur durch­ geführt wird, bei welcher wenigstens die Isolierungs­ schicht weich wird und wobei die Überdeckungsisolie­ rungsschicht stärker an dem Fotolack haftet als die Isolierungsschicht.
Bei diesem Verfahren der vorliegenden Erfindung ge­ stattet die Verwendung der Überdeckungsisolierungs­ schicht, welche stärker an dem Fotolack anhaftet als die Isolierungsschicht, daß der Fotolack mit einer gu­ ten Haftung auf der Überdeckungsisolierungsschicht ge­ bildet wird.
Als Ergebnis werden die Strukturierung des Foto­ lacks und das Ätzen unter Verwendung des strukturierten Fotolacks als Maske mit hoher Genauigkeit durchgeführt, wodurch das Halbleiterbauelement mit hoher Genauigkeit hergestellt wird.
Vorzugsweise genügt die geneigte Oberfläche der Isolierungsschicht der Bedingung: Y/X5, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneig­ ten Oberfläche von der ersten Hauptoberfläche des Kör­ pers aus darstellen.
Somit wirkt der abgestufte Teil von der ersten Hauptoberfläche des Körpers, der sich durch die Bildung der Isolierungsschicht ergibt, nicht ungünstig auf die Überdeckungsschicht aus.
Als Ergebnis wird eine Schicht mit einem guten Überdeckungsvermögen auf der Isolierungsschicht gebil­ det. Die Schicht wird nicht schadhaft ohne Einfluß der Bodenstruktur einschließlich der Isolierungsschicht ge­ bildet.
Vorzugsweise genügen die Steuerelektrodenschichten und die Isolierungsschicht der Bedingung: H2H1, wobei H1 die Höhe der Steuerelektrodenschichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der Hauptoberfläche des Körpers aus und H2 die Höhe der Isolierungsschicht von der ersten Hauptoberfläche des Körpers aus darstellen.
Die Isolierungsschichten bedecken ebenso die Steu­ erelektrodenschichten, die auf der ersten Hauptoberflä­ che des Körpers gebildet sind, wodurch die Isolierungs­ schicht eine relativ ebene Oberfläche besitzt.
Als Ergebnis wird die Schicht mit einem guten Über­ deckungsvermögen auf der Isolierungsschicht gebildet.
Die Schicht wird nicht schadhaft ohne Einfluß der Bo­ denstruktur einschließlich der Isolierungsschicht ge­ bildet.
Vorzugsweise genügen die Steuerelektrodenschichten und die Isolierungsschicht jeweils den Bedingungen: Y/X 5 und H2H1, wobei X die Länge der geneigten Oberflä­ che in Richtung der ersten Hauptoberfläche des Körpers, Y die Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers aus, H1 die Höhe der Steu­ erelektrodenschichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der ersten Hauptober­ fläche des Körpers aus gebildet sind, und H2 die Höhe der Isolierungsschicht von der ersten Hauptoberfläche des Körpers aus darstellen.
Da die Isolierungsschichten die geneigte Oberfläche besitzen, welche der oben beschriebenen Bedingung Y/X5 genügt, wirkt sich der abgestufte Teil von der ersten Hauptoberfläche des Körpers aus, der sich aus der Bil­ dung der Isolierungsschicht ergibt, nicht ungünstig auf die Überdeckungsschicht auf.
Da des weiteren die Isolierungsschicht der Bedin­ gung H2H1 genügt, bedeckt die Isolierungsschicht eben­ so die Steuerelektrodenschichten, die auf der ersten Hauptoberfläche des Körpers gebildet sind, und die Iso­ lierungsschicht besitzt eine relativ ebene Oberfläche.
Als Ergebnis wird die Schicht mit einem guten Be­ deckungsvermögen auf der Isolierungsschicht gebildet. Die Schicht wird nicht schadhaft ohne Einfluß der Bo­ denstruktur einschließlich der Isolierungsschicht ge­ bildet.
Vorzugsweise sind die in einer Mehrzahl vorkommen­ den Grabenteile in einem vorbestimmten Abstand vonein­ ander getrennt, und es wird die Bedingung: (W/H)8 er­ füllt, wobei W den vorbestimmten Abstand und H die Höhe der Isolierungsschicht über den Grabenteilen von der ersten Hauptoberfläche des Körpers darstellen.
Somit wird eine Integration eines relativ hohen Pe­ gels erzielt.
Folglich wird die Schicht nicht schadhaft ohne Ein­ fluß der Grundstruktur einschließlich der Isolierungs­ schicht gebildet, während der hohe Pegel der Intergra­ tion gehalten bzw. erzielt wird.
Vorzugsweise enthält die Isolierungsschicht eine Bodenisolierungsschicht und eine Hauptisolierungs­ schicht, und der Schritt (d) enthält die Schritte: (d- 1) Bilden der Bodenisolierungsschicht auf den in einer Mehrzahl vorkommenden Steuerelektrodenschichten; und (d-2) Bilden der Hauptisolierungsschicht auf der ersten Hauptoberfläche des Körpers einschließlich der Bodeni­ solierungsschicht.
Die Bodenisolierungsschicht kann die ungünstige Wirkung verhindern, die von der Hauptisolierungsschicht auf die Steuerelektrodenschichten während der Wärmebe­ handlung in den Schritten (e) und (i) übertragen wird.
Als Ergebnis wird die Herstellung des Halbleiter­ bauelements mit hoher Genauigkeit erzielt, dessen Lei­ stungsvermögen durch die Wärmebehandlung nicht ver­ schlechtert wird.
Vorzugsweise enthält der Schritt (i) die Schritte: (i-1) Durchführen eines isotropen Ätzens auf wenigstens die Überdeckungsisolierungsschicht unter Verwendung des Fotolacks als Maske; und (e-2) Durchführen eines ani­ sotropen Ätzens auf wenigstens die Isolierungsschicht unter Verwendung des strukturierten Fotolacks als Maske, um eine Öffnung an einer vorbestimmten Position der Überdeckungsisolierungsschicht und der Isolierungs­ schicht nach dem Schritt (i-1) zu bilden.
Da das Ätzen in dem Schritt (i) den Schritt (i-1) enthält, um einen verjüngten Teil in einem oberen Teil der Überdeckungsisolierungsschicht und der Isolierungs­ schicht zu bilden, wirkt sich der abgestufte Teil von der ersten Hauptoberfläche des Körpers aus, der sich durch die Bildung der Überdeckungsisolierungsschicht und der Isolierungsschicht ergibt, nicht ungünstig auf die Überdeckungsschicht auf.
Als Ergebnis wird die Schicht mit einem besseren Überdeckungsvermögen auf der Überdeckungsisolierungs­ schicht und der Isolierungsschicht gebildet, und die Schicht wird nicht schadhaft ohne Einfluß der Boden­ struktur einschließlich der Isolierungsschicht gebil­ det.
Vorzugsweise enthält der Schritt (c) die Schritte: (c-1) Bilden einer Isolierungsschicht, die vollständig die inneren Wände der in einer Mehrzahl vorkommenden Grabenteile bedeckt und sich über einen Teil der ersten Hauptoberfläche des Körpers erstreckt; und (c-2) Bilden der Mehrzahl von Steuerelektrodenschichten, die jeweils die in einer Mehrzahl vorkommenden Grabenteilen füllen, wobei die Isolierungsschicht zwischen den Steuerelek­ trodenschichten und den inneren Wänden der Grabenteile angeordnet ist und sich über den Teil der ersten Haupt­ oberfläche des Körpers erstreckt, wobei die Isolie­ rungsschicht zwischen den Steuerelektrodenschichten und dem Körper angeordnet ist.
Somit können die Steuerelektrodenschichten als iso­ lierte Steuerelektrode verwendet werden.
In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung weist ein Verfahren des Herstel­ lens eines Halbleiterbauelements die Schritte auf: (a) Bereitstellen eines Körpers, der erste und zweite Ober­ flächen und einen oberen Schichtteil benachbart zu der ersten Hauptoberfläche und einen unteren Oberflächen­ teil benachbart zu der zweiten Hauptoberfläche besitzt, wobei der obere Schichtteil aus einem Halbleiter eines ersten Leitfähigkeitstyps gebildet ist, und danach Bil­ den einer MOS-Struktur einschließlich einer Mehrzahl von Halbleitergebieten eines zweiten Leitfähigkeits­ typs, die selektiv in dem oberen Schichtteil des Kör­ pers gebildet sind, einer Mehrzahl von zweiten Halblei­ tergebieten des ersten Leitfähigkeitstyps, die selektiv in jeweiligen Oberflächen der in einer Mehrzahl vorkom­ menden ersten Halbleitergebiete gebildet sind, einer Mehrzahl von Isolierungsschichten, die jeweils in einem der ersten Halbleitergebiete zwischen dem oberen Schichtteil des Körpers und den zweiten Halbleiterge­ bieten gebildet sind, und einer Mehrzahl von Steuer­ elektroden, die auf den in einer Mehrzahl vorkommenden Isolierungsschichten jeweils gebildet sind; (b) Bilden einer Isolierungsschicht auf der ersten Hauptoberfläche des Körpers einschließlich der Mehrzahl von Steuerelek­ troden; (c) Strukturieren der Isolierungsschicht, um eine Öffnung an einer vorbestimmten Position zu bilden; (d) Durchführen einer Wärmebehandlung auf die struktu­ rierte Isolierungsschicht, um eine sanft geneigte Ober­ fläche benachbart zu der Öffnung der Schicht zu bilden; (e) Bilden einer ersten Hauptelektrode über der ersten Hauptoberfläche des Körpers; und (f) Bilden einer zwei­ ten Hauptelektrode auf der zweiten Hauptoberfläche des Körpers, wobei eine gemeinsam an die in einer Mehrzahl vorkommenden Steuerelektroden angelegte Steuerspannung nach Fertigstellung des Bauelements den Strom zwischen den ersten und zweiten Hauptelektroden steuert, und wo­ bei die Wärmebehandlung in dem Schritt (d) oberhalb ei­ ner Temperatur durchgeführt wird, bei welcher die Iso­ lierungsschicht weich wird.
Da das Verfahren den Schritt des Durchführens der Wärmebehandlung auf der strukturierten Isolierungs­ schicht oberhalb der Temperatur aufweist, bei welcher die Isolierungsschicht weich wird, um die sanft geneig­ te Oberfläche benachbart zu der Öffnung der Isolie­ rungsschicht zu bilden, wirkt sich der abgestufte Teil von der ersten Hauptoberfläche des Körpers, der sich durch die Bildung der Isolierungsschicht ergibt, nicht ungünstig auf die Überdeckungsschicht durch die Anwe­ senheit der geneigten Oberfläche aus.
Als Ergebnis wird die Schicht mit einem guten Über­ deckungsvermögen auf der Isolierungsschicht gebildet, und die Schicht wird nicht schadhaft ohne Einfluß der Bodenstruktur einschließlich der Isolierungsschicht ge­ bildet.
Vorzugsweise genügt die geneigte Oberfläche der Isolierungsschicht der Bedingung: Y/X5, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneig­ ten Oberfläche von der ersten Hauptoberfläche des Kör­ pers aus darstellen.
Der abgestufte Teil von der ersten Hauptoberfläche des Körpers, der sich aus der Bildung der Isolierungs­ schicht ergibt, wirkt sich nicht ungünstig auf die Überdeckungsschicht aus.
Als Ergebnis wird die Schicht mit einem guten Über­ deckungsvermögen auf der Isolierungsschicht gebildet, und die Schicht wird nicht schadhaft ohne Einfluß der Bodenstruktur einschließlich der Isolierungsschicht ge­ bildet.
Vorzugsweise sind die in einer Mehrzahl vorkommen­ den Steuerelektroden in einem vorbestimmten Abstand voneinander getrennt, und es wird die Bedingung: (W/H) 8 erfüllt, wobei W den vorbestimmten Abstand und H die Höhe der Isolierungsschicht von der ersten Hauptober­ fläche des Körpers aus darstellen.
Somit wird eine Integration eines hohen Pegels ge­ halten bzw. erzielt.
Als Ergebnis wird die Schicht nicht schadhaft ohne Einfluß der Bodenstruktur einschließlich der Isolie­ rungsschicht gebildet, während eine Integration eines hohen Pegels erzielt wird.
Vorzugsweise sind die in einer Mehrzahl vorkommen­ den Steuerelektroden in einem vorbestimmten Abstand voneinander getrennt, und die Steuerelektroden und die Isolierungsschicht genügen den Bedingungen: Y/X5 und (W/H)8, wobei W den vorbestimmten Abstand, H die Höhe der Isolierungsschicht von der ersten Hauptoberfläche des Körpers aus, X die Länge der geneigten Oberfläche in Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers aus darstellen.
Während die Integration bei einem relativ hohen Pe­ gel erreicht wird, wirkt sich der abgestufte Teil von der ersten Hauptoberfläche des Körpers aus, der sich aus der Bildung der Isolierungsschicht ergibt, nicht ungünstig auf die Überdeckungsschicht aus.
Als Ergebnis wird die Schicht nicht schadhaft ohne Einfluß der Bodenstruktur einschließlich der Isolie­ rungsschicht gebildet, während der hohe Pegel der Inte­ gration erzielt wird.
Der Ausdruck "Grabenteil" wird in der Beschreibung als Vereinfachung von sowohl allgemeinen Gräben, die eine gegebene Breite und eine gegebene Tiefe besitzen, als auch von Löchern, deren Tiefe größer als deren Breite ist, verwendet.
Das in der Beschreibung für die Bedingung verwende­ te Gleichheitszeichen des Ausdrucks "" und ähnliches ist nicht als exakte Gleichheit sondern als ungefähre Annäherung zu verstehen.
Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung erläu­ tert.
Fig. 1 zeigt eine Querschnittsansicht eines IGBT eines Grabengatetyps in Übereinstimmung mit einer er­ sten bevorzugten Ausführungsform der vorliegenden Er­ findung;
Fig. 2-10 zeigen Querschnittsansichten, die ein Herstellungsverfahren entsprechend der ersten bevorzug­ ten Ausführungsform veranschaulichen;
Fig. 11 zeigt einen Graphen zum Erläutern von Wir­ kungen der ersten bevorzugten Ausführungsform;
Fig. 12 zeigt eine Draufsicht auf den IGBT der er­ sten bevorzugten Ausführungsform;
Fig. 13 zeigt eine Querschnittsansicht entlang Li­ nie A-A von Fig. 12.
Fig. 14 zeigt eine Querschnittsansicht entlang Li­ nie B-B von Fig. 12.
Fig. 15 zeigt eine Querschnittsansicht entlang Li­ nie C-C von Fig. 13.
Fig. 16 zeigt eine Querschnittsansicht entlang Li­ nie D-D von Fig. 13.
Fig. 17 zeigt eine Querschnittsansicht entlang Li­ nie E-E von Fig. 12.
Fig. 18 zeigt eine Querschnittsansicht einer Ober­ fläche eines IGBT eines MOS-Gatetyps in Übereinstimmung mit einer zweiten bevorzugten Ausführungsform der vor­ liegenden Erfindung;
Fig. 19 zeigt eine Querschnittsansicht, welche eine Oberflächenanordnung des IGBT der zweiten bevorzugten Ausführungsform darstellt;
Fig. 20 zeigt eine Draufsicht, welche ein erstes Beispiel der Oberflächenanordnung des IGBT der zweiten bevorzugten Ausführungsform darstellt;
Fig. 21 zeigt eine Draufsicht, welche ein zweites Beispiel der Oberflächenanordnung des IGBT der zweiten bevorzugten Ausführungsform darstellt;
Fig. 22 zeigt eine Querschnittsansicht, welche die Oberflächenanordnung des IGBT der zweiten bevorzugten Ausführungsform darstellt.
Fig. 23 zeigt eine Querschnittsansicht eines MOSFET eines Grabengatetyps in Übereinstimmung mit einer drit­ ten bevorzugten Ausführungsform der vorliegenden Erfin­ dung;
Fig. 24 zeigt eine Querschnittsansicht eines MCT eines Grabengatetyps in Übereinstimmung mit einer vier­ ten bevorzugten Ausführungsform der vorliegenden Erfin­ dung;
Fig. 25 zeigt eine Querschnittsansicht einer ersten Modifizierung des IGBT der ersten bevorzugten Ausfüh­ rungsform;
Fig. 26 zeigt eine Querschnittsansicht einer zwei­ ten Modifizierung des IGBT der ersten bevorzugten Aus­ führungsform;
Fig. 27 zeigt eine Querschnittsansicht einer drit­ ten Modifizierung des IGBT der ersten bevorzugten Aus­ führungsform; und
Fig. 28 zeigt eine Querschnittsansicht eines her­ kömmlichen IGBT eines Grabengatetyps.
Fig. 1 zeigt eine Querschnittsansicht eines IGBT eines Grabengatetyps in Übereinstimmung mit einer er­ sten bevorzugten Ausführungsform der vorliegenden Er­ findung. Wie in Fig. 1 dargestellt, besitzt ein p⁺- Halbleitersubstrat 1 erste und zweite Hauptoberflächen, und eine n⁻-Halbleiterschicht 2 ist auf der ersten Hauptoberfläche des p⁺-Halbleitersubstrats 1 gebildet. Eine p-Halbleiterschicht 3 ist auf der n⁻-Halbleiter­ schicht 2 gebildet, und eine n⁺-Halbleiterschicht 4 ist auf der p-Halbleiterschicht 3 gebildet. Es ist eine Mehrzahl von Gräben 13 (in Fig. 1 sind es 2 Gräben) ge­ bildet, die sich von der Oberfläche der n⁺-Halbleiter­ schicht 4 durch die n⁺-Halbleiterschicht 4 und die p- Halbleiterschicht 3 in Teile der Oberfläche der n⁻- Halbleiterschicht 2 erstrecken. Die Gräben 13 besitzen eine Y-förmige Querschnittsgestalt mit abgerundetem Bo­ den.
Eine Siliciumoxydschicht 14 ist in den Gräben 13 als Gateisolierungsschicht gebildet, und der größte Teil des inneren Gebiets jedes Grabens 13 ist mit do­ tiertem Polysilicium 5 angefüllt, welches aus einem leitenden Füllmaterial mit niedrigem Widerstandswert gebildet ist, wobei die Siliciumoxydschicht 14 zwischen dem dotierten Polysilicium 5 und der inneren Wand jedes Grabens 13 angeordnet ist. Entsprechend einem Beispiel enthält das dotierte Polysilicium 5 ein mit Phosphor dotiertes n-Typ Polysilicium. Das dotierte Polysilicium 5 arbeitet als isolierte Gatesteuerelektrode, wobei die Siliciumoxydschicht 14 zwischen dem dotierten Polysi­ licium 5 und den inneren Wänden der Gräben 13 angeord­ net ist, und Gebiete der p-Halbleiterschicht 3, die be­ nachbart zu entgegengesetzten äußeren Wandoberflächen der Gräben 13 angeordnet sind, als Kanalgebiete dienen.
Dünne CVD-Oxydschichten 12 sind auf dem dotierten Polysilicium 5 gebildet, und es ist eine Mehrzahl von BPSG-Schichten (Borphosophorsilikatglas) gebildet, um jeweils die Gräben einschließlich die CVD-Oxydschichten 12 zu bedecken. Siliciumoxydschichten 7 sind jeweils auf der Spitze der BPSG-Schichten 10 gebildet. Die BPSG-Schichten 10 und die Siliciumoxydschichten 7 bil­ den eine Mehrzahl von Kappenteilen 30 zum Bilden einer Kappe über den Öffnungen der Gräben 13.
Eine Metallschicht 8 mit hohem Schmelzpunkt ist über der Oberfläche der n⁺-Halbleiterschicht 4 ein­ schließlich der Mehrzahl von Kappenteilen 30 gebildet, und eine Elektrodenverdrahtungsschicht 6, die als Emit­ terelektrode dient, ist über der Metallschicht 8 mit hohem Schmelzpunkt gebildet.
Fig. 12 zeigt eine Draufsicht, welche die ebene Ge­ stalt des IGBT des Grabengatetyps von Fig. 1 darstellt. Die Gräben 13 sind um eine Breite Wc voneinander ge­ trennt, wie in Fig. 12 dargestellt ist.
In den Fig. 12-17 sind das p⁺-Halbleitersubstrat 1, die n⁻-Halbleiterschicht 2, die p-Halbleiterschicht 3 und die n⁺-Halbleiterschicht 4 als einziger Körper 50 dargestellt, der aus einem Halbleiter gebildet ist, und die Siliciumoxydschichten 7 sind nicht dargestellt.
Fig. 13 zeigt eine Querschnittsansicht entlang der Linie A-A von Fig. 12. Unter Bezugnahme auf Fig. 13 er­ streckt sich der Graben 13 von der Oberfläche des Kör­ pers 50 ausgehend auf die Rückseite zu, und die Silici­ umoxydschicht 14 erstreckt sich von der inneren Wand­ oberfläche des Grabens 13 ausgehend auf die Oberfläche des Körpers 50 zu. Das dotierte Polysilicium 5 ist in dem Graben 13 angefüllt und erstreckt sich über einen Teil der Oberfläche des Körpers 50, wobei die Silici­ umoxydschicht 14 zwischen dem dotierten Polysilicium 5 und dem Körper 50 angeordnet ist. Die CVD-Oxydschicht 12 ist auf dem dotierten Polysilicium 5 gebildet, und die BPSG-Schicht 10 ist auf der CVD-Oxydschicht 12 ge­ bildet. Die BPSG-Schicht 10 besitzt eine Höhe tcap von der Oberfläche des Körpers 50 ausgehend, und das do­ tierte Polysilicium 5 besitzt eine Höhe tgate von der Oberfläche des Körpers ausgehend.
Fig. 14 zeigt eine Querschnittsansicht entlang der Linie B-B von Fig. 12. Der Querschnittsabschnitt ent­ spricht dem Querschnittsabschnitt von Fig. 1. Die BPSG- Schicht 10 auf dem Graben 13 besitzt die Höhe tcap von der Oberfläche des Körpers 50 aus.
Fig. 15 zeigt eine Querschnittsansicht entlang der Linie C-C von Fig. 13. Unter Bezugnahme auf Fig. 15 ist das dotierte Polysilicium 5 in dem Graben 13 angefüllt und erstreckt sich über die Oberfläche des Körpers 50 mit der Höhe tgate von der Oberfläche des Körpers 50 aus, wobei die Siliciumoxydschicht 14 zwischen dem do­ tierten Polysilicium 5 und dem Körper 50 angeordnet ist. Die CVD-Oxydschicht 12 und die BPSG-Schicht 10 sind über dem dotierten Polysilicium 5 gebildet.
Fig. 16 zeigt eine Querschnittsansicht entlang der Linie D-D von Fig. 13. Unter Bezugnahme auf Fig. 16 ist das dotierte Polysilicium 5 über der Oberfläche des Körpers 50 gebildet, wobei die Siliciumoxydschicht 14 zwischen dem dotierten Polysilicium 5 und dem Körper 50 angeordnet ist. Die CVD-Oxydschicht 12 und die BPSG- Schicht 10 sind über dem dotierten Polysilicium 5 ge­ bildet. Das dotierte Polysilicium 5 besitzt die Höhe tgate von der Oberfläche des Körpers 50 aus.
Fig. 17 zeigt eine Querschnittsansicht entlang der Linie E-E von Fig. 12. Wie in Fig. 17 dargestellt, ist die Siliciumoxydschicht 14 auf der Oberfläche des Kör­ pers 50 gebildet, und das dotierte Polysilicium 5, wel­ ches die Höhe tgate von der Oberfläche des Körpers 50 aus besitzt, ist über einem Teil der Oberfläche des Körpers 50 gebildet, wobei die Siliciumoxydschicht 14 zwischen dem dotierten Polysilicium 5 und dem Körper 50 angeordnet ist. Die CVD-Oxydschicht 12 bedeckt das do­ tierte Polysilicium 5, und die BPSG-Schicht 10 bedeckt das dotierte Polysilicium 5, wobei die CVD-Oxydschicht 12 dazwischen angeordnet ist.
Auf diese Weise erstreckt sich das dotierte Polysi­ licium 5 über einen Teil der Oberfläche des Körpers 50 mit der Höhe tgate von der Oberfläche des Körpers 50 aus zum Bilden eines Kontakts nach außen. Die BPSG- Schicht 10 (Kappenteil 30), die die Höhe tcap von der Oberfläche des Körpers 50 besitzt, ist auf dem Graben 13 gebildet.
Zu diesem Zeitpunkt wird entsprechend Fig. 13 die Bedingung: tcaptgate erfüllt.
Fig. 2-10 zeigen Querschnittsansichten, welche ein Verfahren zum Bilden der Kappenteile 30 veranschau­ lichen. Das Verfahren zum Bilden der Kappenteile 30 über den jeweiligen Gräben 13 wird unten unter Bezug­ nahme auf die Fig. 2-10 beschrieben.
Die Struktur von Fig. 2 wird durch eine existie­ rende Herstellungstechnik gebildet. Dementsprechend wird die n⁻-Halbleiterschicht 2 auf der ersten Haupt­ oberfläche des p⁺-Halbleitersubstrats 1 gebildet, und die p-Halbleiterschicht 3 wird auf der n⁻-Halbleiter­ schicht 2 gebildet. Danach wird die n⁺-Halbleiter­ schicht 4 auf der p-Halbleiterschicht 3 gebildet, um den Körper 50 zu bilden. Die in einer Mehrzahl vorhan­ denen Gräben 13 besitzen eine Y-förmige Gestalt mit ab­ gerundetem Boden und erstrecken sich von der Oberfläche der n⁺-Halbleiterschicht 4 über die n⁺-Halbleiter­ schicht 4 und die p-Halbleiterschicht 3 in die Oberflä­ che der n⁻-Halbleiterschicht 2 und werden durch eine reaktive Ionenätztechnik (hiernach als RIE (reactive ion etching) bezeichnet) gebildet. Die Siliciumoxyd­ schicht 14 wird auf der Oberfläche des Körpers 50 ein­ schließlich des inneren Wandteils jedes Grabens 13 durch thermische Oxidation gebildet.
Das dotierte Poylsilicium 5 wird in die Gräben 13 gefüllt und derart gebildet, daß es sich über einen Teil der Oberfläche des Körpers 50 erstreckt, wobei die Siliciumoxydschicht 14 zwischen dem dotierten Polysi­ licium 5 und dem Körper 50 angeordnet ist, wie in den Fig. 13 und 15 dargestellt ist. Nachdem das in jeden der Gräben 13 gefüllte dotierte Polysilicium 5 um einen bestimmten Betrag in Richtung der Tiefe der Gräben 13 geätzt wurde, wird die Oberfläche des dotierten Polysi­ liciums 5 durch die CVD-Technik oxydiert, um die Si­ liciumoxydschicht 12 entsprechend Fig. 2 zu bilden.
Danach wird die BPSG-Schicht 10, die als Isolati­ onsschicht dient, in einer Dicke von 1-2 µm durch die CVD-Technik (chemical vapor deposition) entsprechend Fig. 3 aufgetragen.
Die BPSG-Schicht 10 wird einer Wärmebehandlung bei einer Temperatur von 800-1000°C in einer Oxydationsum­ gebung, die Sauerstoff und Wasserdampf enthält (ge­ mischte Sauerstoff- und Wasserstoffverbrennung), meh­ rere Minuten bis Stunden unterworfen. Die BPSG-Schicht 10, die einen Erweichungspunkt von etwa 800°C besitzt, wird durch die Wärmebehandlung erweicht, wodurch ein sogenanntes Rückflußphänomen hervorgerufen wird. Die BPSG-Schicht 10 fließt in Teilen außerhalb einer Auspa­ rung 24 von Fig. 3 in die Ausparung 24 über dem Graben, wodurch ermöglicht wird, daß sich die Oberfläche der BPSG-Schicht ebnet, wie in Fig. 4 dargestellt ist. Zu diesem Zeitpunkt verhindert die Siliciumoxydschicht 12 den ungünstigen Effekt, daß Phosphor oder Bor in das dotierte Polysilicium 5 in dem Graben von der BPSG- Schicht 10 eindiffundiert.
Unter Bezugnahme auf Fig. 5 wird die geebnete BPSG- Schicht 10 nach unten auf eine Dicke geätzt, die ein später beschriebenes anisotropes Ätzen gestattet, um den Körper 50 zur Bildung von Kontaktlöchern bloßzule­ gen. Insbesondere wird die BPSG-Schicht auf eine Dicke d von etwa 3000-8000 Angström unter Verwendung bei­ spielsweise einer wäßrigen Lösung, die HF beinhaltet, nach unten geätzt.
Danach wird die Siliciumoxydschicht 7, die stärker an einem Fotolack anhaftet als die BPSG-Schicht 10, auf die BPSG-Schicht 10 aufgetragen, und ein Fotolack 11, der als positiver Fotolack ausgebildet ist, wird auf der Siliciumoxydschicht gebildet. Das gute Anhaften der Siliciumoxydschicht 7 an dem Fotolack 11 gestattet eine genaue Strukturierung des Fotolacks 11 und ein genaues Ätzen unter Verwendung des strukturierten Fotolacks 11 als Maske, was später beschrieben wird.
Unter Bezugnahme auf Fig. 7 wird der Fotolack 11 durch die Fotolithografietechnik strukturiert. Wie in Fig. 8 dargestellt, wird die Siliciumoxydschicht 7 und die BPSG-Schicht 10 mit dem strukturierten Fotolack 11 maskiert einem Ätzen unterworfen, welches unter Verwen­ dung einer wäßrigen Lösung, die HF beinhaltet, ein Seitenätzen hervorruft. Dadurch wird eine Unterschnei­ dung in der Siliciumoxydschicht 7 und der BPSG-Schicht 10 erzeugt, um ein verjüngtes Teil TP zu bilden.
Danach wird ein anisotropes Ätzen gerade bezüglich der Maskenausdehnung des Fotolacks 11 durchgeführt, um ein Kontaktloch 25 zu bilden, und bezüglich der Silici­ umoxydschicht 7 und der BPSG-Schicht 10, die als Kap­ penteil des Grabens 13 dient, wie in Fig. 9 dargestellt ist. Durch Anwesenheit des verjüngten Teils TP der Si­ liciumoxydschicht 7 und der BPSG-Schicht 10 in einem oberen Teil der Kappenschicht 30 besitzt die Elektro­ denverdrahtungsschicht 6 ein verbessertes Abdeckungs­ vermögen gegenüber dem Stand der Technik, wenn die aus einer Al-Legierung gebildete Elektrodenverdrahtungs­ schicht 6 auf dem Kappenteil einschießlich der BPSG- Schicht 10 und der Siliciumoxydschicht 7 gebildet wird, welche die in Fig. 9 dargestellte Gestalt besitzen.
Die Siliciumoxydschicht 7 und die BPSG-Schicht 10 werden einer Wärmebehandlung bei einer Temperatur von 800-1000°C in einer Stickstoff- oder einer Oxidations­ umgebung, die Sauerstoff oder Wasserdampf (gemischte Sauerstoff- und Wasserstoffverbrennung) enthält, mehre­ re Minuten bis mehrere Stunden unterworfen. Die BPSG- Schicht 10, die einen Erweichungspunkt von etwa 800°C besitzt, wird durch die Wärmebehandlung erweicht, und es wird das Rückflußphänomen hervorgerufen. Die BPSG- Schicht 10 wird im Querschnitt bezüglich ihrer Gestalt abgerundet, um eine glatte bzw. sanfte Oberfläche eines stark abgestuften Teils an einem unterschiedlichen Ni­ veau bezüglich des Kontaktlochs oder der Oberfläche des Körpers 50 vorzusehen, wie in Fig. 10 dargestellt ist. Auf diese Weise wird das Kappenteil 30 einschließlich der BPSG-Schicht 10 und der Siliciumoxydschicht 7 auf jedem der Gräben 13 fertiggestellt.
Danach wird eine (nicht dargestellte) Silicid­ schicht auf der Oberfläche des Körpers 50 gebildet, und es wird durch Zerstäubung die Metallschicht 8 mit hohem Schmelzpunkt aufgetragen. Des weiteren wird die Elek­ trodenverdrahtungsschicht 6 aus AlSi oder ähnlichem durch Zerstäubung gebildet. Die Bildung einer im Quer­ schnitt sanft geneigten Oberfläche 26 des Kappenteils 30 verhindert die Bildung einer Vertiefung bzw. eines Aufnahmeraums oder eines Hohlraums 9, der herkömmli­ cherweise bei der Elektronenverdrahtungsschicht 6 er­ zeugt wird, wenn die Elektronenverdrahtungsschicht 6, die als Emitterelektrode dient, gebildet wird, um den Kappenteil 30 zu bedecken und den abgestuften Teil oder einen Niveauunterschied bezüglich des Körpers 50 zu bilden, wodurch das Bedeckungsvermögen der Elektroden­ verdrahtungsschicht 6 wesentlich verbessert wird.
Die Verbesserung des Abdeckungsvermögens wird de­ tailliert erörtert. Die sanft geneigte Oberfläche 26 wird in dem Kappenteil 30 durch die oben erwähnte Hit­ zebehandlung gebildet, um das Abdeckungsvermögen der Elektrodenverdrahtungsschicht 6 zu verbessern. Wie in Fig. 10 dargestellt, stellen X die Länge der geneigten Oberfläche 26 in Richtung der Oberfläche des Körpers 50 und Y die Höhe der geneigten Oberfläche 26 von der Oberfläche des Körpers 50 aus dar. Fig. 11 veranschau­ licht die Beziehung zwischen Y/X und einem Parameter­ verhältnis Dmin/Dmax, wodurch das Abdeckungsvermögen der Elektrodenverdrahtungsschicht 6 angezeigt wird, wo­ bei Dmin die Dicke der Elektrodenverdrahtungsschicht 6 über dem Körper 50, auf welchem die Kappenschicht 30 nicht gebildet ist, und Dmax die Dicke der Elektroden­ verdrahtungsschicht 6 über dem Kappenteil 30 darstel­ len. Da sich der Parameter Dmin/Dmax dem Wert 1 annä­ hert, besitzt die Elektrodenverdrahtungsschicht 6 ein besseres Abdeckungsvermögen.
Aus Fig. 11 ist ersichtlich, daß die Erfüllung der Bedingung Y/X5 sicherstellt, daß der Parameter Dmin/Dmax nicht kleiner als 0,5 wird, wodurch ein rela­ tiv gutes Abdeckungsvermögen der Elektrodenverdrah­ tungsschicht 6 erzielt wird. Des weiteren stellt die Erfüllung der Bedingung Y/X2 sicher, daß der Parameter Dmin/Dmax nicht kleiner als 0,8 wird, wodurch ein sehr gutes Abdeckungsvermögen der Elektrodenverdrahtungs­ schicht 6 erzielt wird.
D.h. durch Ausbildung der geneigten Oberfläche 26 des Kappenteils 30, der derart gebildet ist, daß die Bedingung Y/X5 erfüllt wird, wird das relativ gute Ab­ deckungsvermögen der Elektrodenverdrahtungsschicht 6 erzielt bzw. gehalten, und die diesbezügliche Gestalt, die derart gebildet ist, daß die Bedingung Y/X2 er­ füllt wir:d, hält das sehr gute Abdeckungsvermögen der Elektrodenverdrahtungsschicht 6 (erste Charakteristik) aufrecht.
Folglich gestattet die erste Charakteristik, daß die Elektrodenverdrahtungsschicht 6 mit dem guten Ab­ deckungsvermögen über der Kappenschicht 30 gebildet wird, die eine abgestufte Bodenstruktur auf dem Körper 50 besitzt, wodurch der IGBT nicht schadhaft ohne Ein­ fluß der Bodenstruktur auf die Elektrodenverdrahtungs­ schicht 6, die als Emitterelektrode dient, gebildet wird.
Wenn des weiteren die Bedingung: (WC/H)8 erfüllt wird, wobei H die Höhe des Kappenteils 30 von den Ober­ fläche der n⁺-Halbleiterschicht 4 und Wc den Abstand zwischen den Gräben 13 darstellen, wird ein gutes Ab­ deckungsvermögen der Elektrodenverdrahtungsschicht mit einem relativ hohen Grad der Intergration (zweite Cha­ rakteristik) erzielt bzw. aufrechterhalten.
Durch Erfüllung der Bedingung: tcaptgate, wobei tgate die Höhe des dotierten Polysiliciums von der Oberfläche des Körpers 50 aus und tcap die Höhe des Kappenteils 30 von der Oberfläche des Körpers 50 aus über dem Graben 13 darstellen, wird die BPSG-Schicht 10 (Kappenteil 30) mit einer ebenen Oberfläche über dem Körper 50, wie in Fig. 13 dargestellt, unabhängig von der Bildung des dotierten Polysiliciums 5 über der Oberfläche des Körpers 50 versehen. Daher kann die Elektrodenverdrahtungsschicht 6 über dem Kappenteil 30 das gute Abdeckungsvermögen (dritte Charakteristik) halten.
Folglich sieht die Bildung der Elektrodenverdrah­ tungsschicht 6 mit dem guten Abdeckungsvermögen über der Kappenschicht 30 wegen der dritten Charakteristik den IGBT vor, der nicht schadhaft ohne Einfluß der Bo­ denstruktur auf der Elektrodenverdrahtungsschicht 6, die als Emitterelektrode dient, gebildet wird.
Fig. 18 zeigt eine Querschnittsansicht eines IGBT einer MOS-Gatestruktur eines Oberflächengatetyps in Übereinstimmung mit einer zweiten bevorzugten Ausfüh­ rungsform der vorliegenden Erfindung. Fig. 19 zeigt ei­ ne Querschnittsansicht der Oberflächengatestruktur des IGBT von Fig. 18. Unter Bezugnahme auf Fig. 18 und 19 besitzt ein p⁺-Substrat 41 erste und zweite Haupt­ oberflächen, und eine n-Halbleiterschicht 21 ist auf der ersten Hauptoberfläche des p⁺-Substrats 41 gebil­ det. Eine Mehrzahl von p-Diffusionsgebieten 22 ist in der Oberfläche der n-Halbleiterschicht 21 gebildet, und n⁺-Diffusionsgebiete 23 sind selektiv auf den in einer Mehrzahl vorkommenden p-Diffusionsgebieten 22 gebildet.
In einer Mehrzahl vorkommende Gateoxydschichten 16 sind jeweils über einem Teil der Oberfläche einer der n⁺-Diffusionsgebiete 23, der Oberfläche einer der p- Diffusionsgebiete 22, der Oberfläche der n-Halbleiter­ schicht 21, der Oberfläche eines anderen p-Diffusions­ gebiets 22 und einem Teil der Oberfläche eines anderen n⁺-Diffusionsgebiets 23 gebildet. Gateelektroden 17 sind auf den in einer Mehrzahl vorkommenden Gateoxyd­ schichten 16 gebildet, und in einer Mehrzahl vorkommen­ de Isolierungsschichten 18 bedecken jeweils die Gateelektroden 17.
Eine Emitterelektrode 42 ist über den Isolierungs­ schichten 18, den p-Diffusionsgebieten 22 und den n⁺- Diffusionsgebieten 23 gebildet. Eine Kollektorelektrode 43 ist auf der zweiten Hauptoberfläche des p⁺-Substrats 41 gebildet.
Fig. 20 zeigt eine Draufsicht, welche ein erstes Beispiel der ebenen Struktur des IGBT der zweiten be­ vorzugten Ausführungsform veranschaulicht. Die gurtähn­ lichen Isolierungsschichten 18 sind um einen Abstand D3 voneinander getrennt, wie in Fig. 20 dargestellt ist.
Die Abstände D1 bis D3 von Fig. 20 entsprechen D1 bis D3 von Fig. 19.
Fig. 21 zeigt eine Draufsicht, die ein zweites Bei­ spiel der ebenen Struktur des IGBT der zweiten bevor­ zugten Ausführungsform veranschaulicht. Wie in Fig. 21 dargestellt ist, sind die rechtwinkligen Isolierungs­ schichten 18 in einem Abstand D31 voneinander in die horizontale Richtung von Fig. 21 getrennt und in einem Abstand D32 in die vertikale Richtung von Fig. 21. Die Abstände D11, D21, D31 von Fig. 21 entsprechen jeweils D1, D2, D3 von Fig. 19 entlang der Linie F-F′, und die Abstände D12, D22, D32 von Fig. 21 entsprechen jeweils D1, D2, D3 von Fig. 19 entlang der Linie G-G′. Die Ab­ stände D11, D12, D21, D22, D31, D32 können irgendeine Größe besitzen.
Ein drittes Beispiel der ebenen Struktur des IGBT der zweiten bevorzugten Ausf 09248 00070 552 001000280000000200012000285910913700040 0002019506386 00004 09129ührungsform kann derart entworfen werden, daß die rechtwinkligen Teile von Fig. 21 Drain- und Sourcegebiete und andere Gebiete Gatege­ biete (Gebiete, in welchen die Isolierungsschichten 18 gebildet sind) darstellen.
Ein Verfahren zum Herstellen des IGBT der zweiten bevorzugten Ausführungsform wird unten erörtert. Zuerst wird die n-Halbleiterschicht 21 auf der ersten Haupt­ oberfläche des p⁺-Substrats 41 gebildet. Danach werden die MOS-Gatestruktur, welche die p-Diffusionsgebiete 22, die n⁺-Diffusionsgebiete 23, die Gateoxydschichten 16 aufweist, und die Gateelektroden 17 in und auf der Oberfläche der n-Halbleiterschicht 21 durch das Verfah­ ren nach dem Stand der Technik gebildet, wie in Fig. 19 dargestellt.
Die Isolierungsschicht 18 wird über der oberen Oberfläche gebildet. Die Isolierungsschicht 18 wie eine BPSG-Schicht wird durch die Fotolithografietechnik strukturiert, um die Gateoxydschichten 16 und die Ga­ teelektroden 17 zu bedecken.
Die strukturierten Isolierungsschichten 18 werden einer Wärmebehandlung oberhalb einer Temperatur, bei der die Isolierungsschichten 18 weich werden, in einer Oxydationsumgebung, die Sauerstoff oder Wasserdampf enthält (gemischte Sauerstoff- und Wasserstoffverbren­ nung), für mehrere Minuten bis mehrere Stunden unter­ worfen. Die Isolierungsschichten 18 werden danach durch die Wärmebehandlung erweicht, und es wird das Rückfluß­ phänomen hervorgerufen. Die Querschnittsgestalt der Isolierungsschichten 18 wird abgerundet, und die Iso­ lierungsschichten 18, welche die geneigten Oberflächen 26 besitzen, sind fertiggestellt.
Die Emitterelektrode 42 wird über den Isolierungs­ schichten 18, den p-Diffusionsgebieten 22 und den n⁺- Diffusionsgebieten 23 gebildet. Die Kollektorelektrode 43 wird auf der zweiten Hauptoberfläche des p⁺- Substrats 41 gebildet. Dadurch wird der IGBT der zwei­ ten bevorzugten Ausführungsform fertiggestellt. Die Schritte des Bildens der Elektroden 42 und 43 müssen nicht die letzten Schritte sein.
Es wird ein relativ gutes Bedeckungsvermögen der Emitterelektrode 42 erhalten, wenn die in den Isolie­ rungsschichten 18 durch die Wärmebehandlung gebildeten sanft geneigten Oberflächen 26 der Bedingung Y/X5 ge­ nügen, ähnlich wie bei der ersten bevorzugten Ausfüh­ rungsform, wobei X die Länge der geneigten Oberfläche 26 in die Richtung der Oberfläche der n-Halbleiter­ schicht 21 und Y die Höhe der geneigten Oberfläche 26 von der Oberfläche der n-Halbleiterschicht 21 aus dar­ stellen. Des weiteren wird ein sehr gutes Bedeckungs­ vermögen der Emitterelektrode 42 erhalten, wenn die Be­ dingung Y/X2 erfüllt wird (erste Charakteristik).
Folglich gestattet die erste Charakteristik, daß die Emitterelektrode 42 mit dem guten Bedeckungsvermö­ gen über den Isolierungsschichten 18 gebildet wird, die eine abgestufte Bodenstruktur auf der n-Halbleiter­ schicht 21 bilden, wobei der nicht schadhafte IGBT ohne den Einfluß der Bodenstruktur auf die Emitterelektrode 42 bereitgestellt wird.
Das gute Bedeckungsvermögen der Elektrodenverdrah­ tungsschicht wird mit einem relativ hohen Integrations­ pegel erhalten, wenn die Bedingung (W/H)8 erfüllt wird, wobei H die Höhe der Isolierungsschichten 18 von der Oberfläche der n-Halbleiterschicht 21 aus und W den Abstand zwischen den Gateelektroden 17 (zweite Charakte­ ristik) darstellen.
Die erste bevorzugte Ausführungsform veranschau­ licht den IGBT eines Grabengatetyps unter Verwendung des p-Typ Substrats 1 als Leistungshalbleiterbauele­ ment. Unter Bezugnahme auf Fig. 23 wird ein MOSFET ei­ nes Grabengatetyps unter Verwendung von Gräben als Gate derart gebildet, daß er bezüglich der Konstruktion der ersten bevorzugten Ausführungsform mit der Ausnahme ei­ nes n-Typsubstrats 51 ähnelt, wobei Wirkungen ähnlich denjenigen der ersten bevorzugten Ausführungsform er­ zielt werden.
Unter Bezugnahme auf Fig. 24 wird als vierte bevor­ zugte Ausführungsform ein MCT (MOS controlled thyri­ stor, gesteuerter MOS-Thyristor) einer Grabengatestruk­ tur vorgesehen, welcher Wirkungen ähnlich denen der er­ sten Ausführungsform vorsieht. Entsprechend Fig. 24 be­ zeichnet das Bezugszeichen 1A ein p⁺-Halbleitersubstrat einer Anodenkurzstruktur, die partiell ein n⁺-Gebiet enthält, und Bezugszeichen 19 bezeichnet p⁺-Diffusions­ gebiete, die in einem oberen Teil der n⁺-Halbleiter­ schicht 4 benachbart zu den Gräben 13 gebildet sind. Andere Konstruktionen der vierten bevorzugten Ausfüh­ rungsform sind ähnlich denjenigen des IGBT der ersten bevorzugten Ausführungsform ausgebildet.
Obwohl eine Al-Legierung als die Elektrodenverdrah­ tungsschicht 6 verwendet wird, die als Emitterelektrode in dem IGBT der ersten bevorzugten Ausführungsform dient, kann Al verwendet werden. Die BPSG-Schicht wird als Kappenteile 30 über den Gräben 13 zum Glätten der abgestuften Teile in der ersten bevorzugten Ausfüh­ rungsform verwendet. Jedoch kann eine PSG-Schicht (Phosphorsilikatglas), die das Ebnen erleichtert, und eine Oxydschicht aus TEOS[Si(OC₂H₅)₄] statt dessen ver­ wendet werden.
Wenn die Isolierungsschicht zum Bilden der Kappen­ teile 30 die PSG-Schicht ist, besteht die Wahrschein­ lichkeit, daß in der PSG-Schicht enthaltenes Phosphor in das dotierte Polysilicium 5 in den Gräben während der Hitzebehandlung eindiffundiert, die zum Ebnen der PSG-Schicht auf dieselbe Weise wie die PSG-Schicht ver­ wendet wird. Somit ist es nötig, die Siliciumoxyd­ schichten auf der Oberfläche des angefüllten dotierten Polysiliciums 5 durch thermische Oxydation oder die CVD-Technik ähnlich wie bei der ersten bevorzugten Aus­ führungsform zu bilden.
Unter Bezugnahme auf Fig. 25 kann eine erste Modi­ fizierung der ersten bevorzugten Ausführungsform derart konstruiert werden, daß eine n⁺-Pufferschicht 31 zwi­ schen dem p⁺-Halbleitersubstrat 1 und der n⁻-Halblei­ terschicht 2 der ersten bevorzugten Ausführungsform von Fig. 1 gebildet wird. Unter Bezugnahme auf Fig. 26 kann eine zweite Modifizierung der ersten bevorzugten Aus­ führungsform derart gebildet werden, daß das p⁺-Halb­ leitersubstrat 1 durch das p⁺-Halbleitersubstrat IA der Anodenkurzstruktur, die partiell ein n⁺-Gebiet ent­ hält, ersetzt wird. Unter Bezugnahme auf Fig. 27 kann eine dritte Modifizierung der ersten bevorzugten Aus­ führungsform derart gebildet werden, daß das p⁺-Halb­ leitersubstrat durch das p⁺-Halbleitersubstrat 1A der Anodenkurzstruktur, die partiell ein n⁺-Gebiet ent­ hält, ersetzt wird, und daß die n⁺-Pufferschicht 31 zwischen dem p⁺-Halbleitersubstrat 1A und der n⁻-Halb­ leiterschicht 2 gebildet wird. Die ersten bis dritten Modifizierungen sehen Effekte ähnlich wie diejenigen des IGBT der ersten bevorzugten Ausführungsform vor. Ähnlich können erste bis dritte Modifizierungen bezüg­ lich des IGBT der MOS-Gatestruktur des Oberflächen­ gatetyps der zweiten bevorzugten Ausführungsform und bezüglich des MCT der vierten bevorzugten Ausführungs­ form gebildet werden.
Bei den ersten, dritten und vierten bevorzugten Ausführungsformen besitzen die Gräben 13 gegebene Brei­ ten und gegebene Tiefen, wie in Fig. 15 dargestellt. Jedoch können die Gräben eine derartige lochähnliche Gestalt besitzen, daß ihre Tiefe größer als ihre Breite ist.
Vorstehend wurde ein Halbleiterbauelement, das eine Schicht enthält, die ohne Beeinträchtigung durch eine abgestufte Boden- bzw. Grundstruktur gebildet ist, und ein Verfahren zur Herstellung des Halbleiterbauelements offenbart. Kappenteile (Isolierungsschichten), die über Gräben gebildet sind und dotiertes Polysilicium bedecken;: besitzen eine geneigte Oberfläche, die der Bedingung Y/X5 genügt, wobei X die Länge der geneigten Oberfläche in Richtung der Oberfläche eines Körpers und Y die Höhe der geneigten Oberfläche von der Oberfläche des Körpers aus darstellen. Die Bildung der Isolierungsschichten, welche die sanft geneigte Oberfläche besitzen, welche der Bedingung Y/X5 genügt, gestattet, daß eine erste Hauptelektrode nicht schadhaft ohne Beeinträchtigung durch die Bodenstruktur einschließlich der Isolierungsschichten gebildet wird.

Claims (53)

1. Halbleiterbauelement mit:
einem Halbleiterkörper mit ersten und zweiten Haupt­ oberflächen,
einer Mehrzahl von Grabenteilen, die selektiv von der ersten Hauptoberfläche des Körpers aus bis in eine vorbe­ stimmte Tiefe gebildet sind,
einer Mehrzahl von Isolierungsschichten, die auf je­ weiligen inneren Wänden der in einer Mehrzahl vorkommenden Grabenteile gebildet sind,
einer Mehrzahl von Steuerelektrodenschichten, die je­ weils in die in einer Mehrzahl vorkommenden Grabenteile ge­ füllt sind, wobei die in einer Mehrzahl vorkommenden Iso­ lierungsschichten zwischen den Steuerelektrodenschichten und den inneren Wänden der Grabenteile angeordnet sind,
einer Mehrzahl von Isolierungsschichten, die jeweils auf den in einer Mehrzahl vorkommenden Steuerelektroden­ schichten gebildet sind und sich von der ersten Hauptober­ fläche des Körpers aus erstrecken,
einer ersten Hauptelektrode, die über der ersten Hauptoberfläche des Körpers gebildet ist, und
einer zweiten Hauptelektrode, die auf der zweiten Hauptoberfläche des Körpers gebildet ist,
wobei eine Steuerspannung, die gemeinsam an die in ei­ ner Mehrzahl vorkommenden Steuerelektrodenschichten ange­ legt ist, den Strom zwischen den ersten und zweiten Haupt­ elektroden steuert, und
wobei jede der in einer Mehrzahl vorkommenden Isolie­ rungsschichten eine sanft geneigte Oberfläche von der Spit­ ze zu dem Boden besitzt, und
die Bedingung Y/X5 erfüllt wird, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptober­ fläche des Körpers und Y die Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers ausgehend dar­ stellen.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß die in einer Mehrzahl vorkommenden Grabenteile vonein­ ander in einem vorbestimmten Abstand getrennt sind, und die Bedingung W/H8 erfüllt wird, wobei W den vorbe­ stimmten Abstand und H die Höhe der in einer Mehrzahl vor­ kommenden Isolierungsschichten von der ersten Hauptoberflä­ che des Körpers ausgehend darstellen.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß die in einer Mehrzahl vorkommenden Isolie­ rungsschichten und -filme integriert und die in einer Mehr­ zahl vorkommenden Steuerelektrodenschichten integriert ge­ bildet sind.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß jede der in einer Mehrzahl vorkommenden Iso­ lierungsschichten eine Bodenisolierungsschicht, die auf je­ der der Steuerelektrodenschichten gebildet ist, und eine Hauptisolierungsschicht, die auf der Bodenisolierungs­ schicht gebildet ist, enthält.
5. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß jede der in einer Mehrzahl vorkommenden Iso­ lierungsschichten eine Bodenisolierungsschicht, die auf je­ der der Steuerelektrodenschichten gebildet ist, eine Hauptisolierungsschicht, die auf der Bodenisolierungs­ schicht gebildet ist, und eine Hilfsisolierungsschicht, die auf der Hauptisolierungsschicht gebildet ist, enthält.
6. Halbleiterbauelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Körper
eine erste Halbleiterschicht, die erste und zweite Hauptoberflächen besitzt,
ein erstes Halbleitergebiet eines ersten Leitfähig­ keitstyp, das auf der ersten Hauptoberfläche der ersten Halbleiterschicht gebildet ist, und
ein zweites Halbleitergebiet eines zweiten Leitfähig­ keitstyps enthält, das auf dem ersten Halbleitergebiet ge­ bildet ist und eine Oberfläche besitzt, wobei die zweite Hauptoberfläche der ersten Halbleiterschicht die zweite Hauptoberfläche des Körpers ist, die Oberfläche des zweiten Halbleitergebiets die erste Hauptoberfläche des Körpers ist, und
wobei die in einer Mehrzahl vorkommenden Grabenteile selektiv gebildet sind, um sich von der Oberfläche des zweiten Halbleitergebiets aus durch die zweiten und ersten Halbleitergebiete zu erstrecken.
7. Halbleiterbauelement nach Anspruch 6, dadurch gekenn­ zeichnet, daß die erste Halbleiterschicht
eine zweite Halbleiterschicht des ersten Leitfähig­ keitstyps, die benachbart zu der zweiten Hauptoberfläche der ersten Halbleiterschicht gebildet ist, und
eine dritte Halbleiterschicht aufweist, die benachbart zu der ersten Hauptoberfläche der ersten Halbleiterschicht gebildet ist, wobei die dritte Halbleiterschicht eigenlei­ tend oder vom zweiten Leitfähigkeitstyp ist.
8. Halbleiterbauelement nach Anspruch 7, dadurch gekenn­ zeichnet, daß die dritte Halbleiterschicht
eine vierte Halbleiterschicht des zweiten Leitfähig­ keitstyps, die auf der zweiten Halbleiterschicht gebildet ist,
und eine fünfte Halbleiterschicht des zweiten Leitfä­ higkeitstyps aufweist, die auf der vierten Halbleiter­ schicht gebildet ist, wobei die vierte Halbleiterschicht eine Verunreinigungskonzentration besitzt, die größer als diejenige der fünften Halbleiterschicht ist.
9. Halbleiterbauelement nach Anspruch 7, dadurch gekenn­ zeichnet, daß die zweite Halbleiterschicht partiell ein drittes Halbleitergebiet des zweiten Leitfähigkeitstyps aufweist, welches sich von der ersten Hauptoberfläche der zweiten Halbleiterschicht aus zu einer zweiten Hauptober­ fläche davon erstreckt.
10. Halbleiterbauelement nach Anspruch 7, dadurch gekenn­ zeichnet, daß
die zweite Halbleiterschicht teilweise ein drittes Halbleitergebiet des zweiten Leitfähigkeitstyps aufweist, das sich von der ersten Hauptoberfläche der zweiten Halb­ leiterschicht aus zu einer zweiten Hauptoberfläche davon erstreckt, und
die dritte Halbleiterschicht
eine vierte Halbleiterschicht des zweiten Leitfähig­ keitstyps, die auf der zweiten Halbleiterschicht gebildet ist, und
eine fünfte Halbleiterschicht des zweiten Leitfähig­ keitstyps aufweist, die auf der vierten Halbleiterschicht gebildet ist, wobei die vierte Halbleiterschicht eine Ver­ unreinigungskonzentration besitzt, die größer als diejenige der fünften Halbleiterschicht ist.
11. Halbleiterbauelement nach Anspruch 6, dadurch gekenn­ zeichnet, daß die erste Halbleiterschicht vom zweiten Leit­ fähigkeitstyp ist.
12. Halbleiterbauelement nach Anspruch 6, gekennzeichnet durch ein drittes Halbleitergebiet des ersten Leitfähig­ keitstyps, das selektiv in der Oberfläche des zweiten Halb­ leitergebiets gebildet ist und eine Oberfläche besitzt, wo­ bei die Oberflächen der dritten und vierten Halbleiterge­ biete die Hauptoberflächen des Körpers sind.
13. Halbleiterbauelement nach Anspruch 12, dadurch gekenn­ zeichnet, daß die erste Halbleiterschicht
eine zweite Halbleiterschicht des ersten Leitfähig­ keitstyps, die benachbart zu der zweiten Hauptoberfläche der ersten Halbleiterschicht gebildet ist, und
eine dritte Halbleiterschicht aufweist, die benachbart zu der ersten Hauptoberfläche der ersten Halbleiterschicht gebildet ist, wobei die dritte Halbleiterschicht eigenlei­ tend oder vom zweiten Leitfähigkeitstyp ist, und
wobei die zweite Halbleiterschicht teilweise ein vier­ tes Halbleitergebiet des zweiten Leitfähigkeitstyps auf­ weist, das sich von einer ersten Hauptoberfläche der zwei­ ten Halbleiterschicht aus zu einer zweiten Hauptoberfläche davon erstreckt.
14. Halbleiterbauelement mit:
einem Halbleiterkörper mit ersten und zweiten Haupt­ oberflächen,
einer Mehrzahl von Grabenteilen, die selektiv von der Hauptoberfläche des Körpers in einer vorbestimmten Tiefe gebildet sind,
einer Mehrzahl von Isolierungsschichten, die über je­ weiligen inneren Wänden der in einer Mehrzahl vorkommenden Grabenteile und einem Teil der ersten Hauptoberfläche des Körpers gebildet sind,
einer Mehrzahl von Steuerelektrodenschichten, die je­ weils in die in einer Mehrzahl vorkommenden Grabenteilen angefüllt sind, wobei die in einer Mehrzahl vorkommenden Isolierungsschichten zwischen den Steuerelektrodenschichten und den inneren Wänden der Grabenteile angeordnet sind und sich über den Teil der ersten Hauptoberfläche des Körpers erstrecken, wobei die in einer Mehrzahl vorkommenden Iso­ lierungsschichten zwischen den Steuerelektrodenschichten und dem Körper angeordnet sind,
einer Mehrzahl von Isolierungsschichten, die jeweils auf den in einer Mehrzahl vorkommenden Steuerelektroden­ schichten in den in einer Mehrzahl vorkommenden Grabentei­ len gebildet sind und sich von der ersten Hauptoberfläche des Körpers aus erstrecken,
einer ersten Hauptelektrode, die über der ersten Hauptoberfläche des Körpers gebildet ist, und
einer zweiten Hauptelektrode, die auf der zweiten Hauptoberfläche des Körpers gebildet ist,
wobei eine gemeinsam an die in einer Mehrzahl vorkom­ menden Steuerelektrodenschichten angelegte Steuerspannung den Strom zwischen den ersten und zweiten Hauptelektroden steuert, und
wobei die Bedingung H2H1 erfüllt wird, wobei H1 die Höhe der in einer Mehrzahl vorkommenden Steuerelektroden­ schichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der ersten Hauptoberfläche des Körpers aus ge­ bildet sind, und H2 die Höhe der in einer Mehrzahl vorkom­ menden Isolierungsschichten über den in einer Mehrzahl vor­ kommenden Grabenteilen von der ersten Hauptoberfläche des Körpers aus darstellen.
15. Halbleiterbauelement nach Anspruch 14, dadurch gekenn­ zeichnet, daß
die in einer Mehrzahl vorkommenden Grabenteile um ei­ nen vorbestimmten Abstand voneinander getrennt sind, und
die Bedingung W/H8 erfüllt wird, wobei W den vorbe­ stimmten Abstand und H die Höhe der in einer Mehrzahl vor­ kommenden Isolierungsschichten von der ersten Hauptoberflä­ che des Körpers aus darstellen.
16. Halbleiterbauelement mit:
einem Halbleiterkörper mit ersten und zweiten Haupt­ oberflächen,
einer Mehrzahl von Grabenteilen, die selektiv von der ersten Hauptoberfläche des Körpers aus in eine vorbestimmte Tiefe gebildet sind,
einer Mehrzahl von Isolierungsschichten, die über je­ weiligen inneren Wänden der in einer Mehrzahl vorkommenden Grabenteile und einem Teil der ersten Hauptoberfläche des Körpers gebildet sind,
einer Mehrzahl von Steuerelektrodenschichten, die je­ weils in die in einer Mehrzahl vorkommenden Grabenteile an­ gefüllt sind, wobei die Mehrzahl von Isolierungsschichten zwischen den Steuerelektrodenschichten und den inneren Wän­ den der Grabenteile angeordnet sind und sich über den Teil der ersten Hauptoberfläche des Körpers erstrecken, wobei die in einer Mehrzahl vorkommenden Isolierungsschichten zwischen den Steuerelektrodenschichten und dem Körper ange­ ordnet sind,
einer Mehrzahl von Isolierungsschichten, die jeweils auf der in einer Mehrzahl vorkommenden Steuerelektroden­ schichten in den in einer Mehrzahl vorkommenden Grabentei­ len gebildet sind und sich von der ersten Hauptoberfläche des Körper aus erstrecken,
einer ersten Hauptelektrode, die über der Hauptober­ fläche des Körper gebildet ist, und
einer zweiten Hauptelektrode, die auf der zweiten Hauptoberfläche des Körpers gebildet ist,
wobei eine gemeinsam an die in einer Mehrzahl vorkom­ menden Steuerelektrodenschichten angelegte Steuerspannung den Strom zwischen den ersten und den zweiten Hauptelektro­ den steuert, und
wobei jede der in einer Mehrzahl vorkommenden Isolie­ rungsschichten über den in einer Mehrzahl vorkommenden Gra­ benteilen eine sanft geneigte Oberfläche von der Spitze zum Boden besitzt, und
die Bedingung H2H1 und
die Bedingung Y/X5 beide erfüllt sind, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptoberfläche des Körpers, Y die Höhe der geneigten Ober­ fläche von der ersten Hauptoberfläche des Körpers aus, H1 die Höhe der in einer Mehrzahl vorkommenden Steuerelektro­ denschichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der ersten Hauptoberfläche des Körpers aus gebildet sind, und H2 die Höhe der in einer Mehrzahl vor­ kommenden Isolierungsschichten über den in einer Mehrzahl vorkommenden Grabenschichten von der ersten Hauptoberfläche des Körpers aus darstellen.
17. Halbleiterbauelement nach Anspruch 14, dadurch gekenn­ zeichnet, daß die in einer Mehrzahl vorkommenden Steuere­ lektrodenschichten und die in einer Mehrzahl vorkommenden Isolierungsschichten und -filme integriert gebildet sind.
18. Halbleitervorrichtung nach Anspruch 14, dadurch ge­ kennzeichnet, daß jede der in einer Mehrzahl vorkommenden Isolierungsschichten eine Bodenisolierungsschicht, die auf jeder der Steuerelektrodenschichten gebildet ist, und eine Hauptisolierungsschicht aufweist, die auf der Bodenisolie­ rungsschicht gebildet ist.
19. Halbleiterbauelement nach Anspruch 14, dadurch gekenn­ zeichnet, daß jede der in einer Mehrzahl vorkommenden Iso­ lierungsschichten eine Bodenisolierungsschicht, die auf je­ der der Steuerelektrodenschichten gebildet ist, eine Haup­ tisolierungsschicht, die auf der Bodenisolierungsschicht gebildet ist, und eine Hilfsisolierungsschicht aufweist, die auf der Hauptisolierungsschicht gebildet ist.
20. Halbleiterbauelement nach Anspruch 19, dadurch gekenn­ zeichnet, daß die in einer Mehrzahl vorkommenden Isolie­ rungsfilme und -schichten und die in einer Mehrzahl vorkom­ menden Steuerelektrodenschichten integriert gebildet sind.
21. Halbleiterbauelement nach Anspruch 19, dadurch gekenn­ zeichnet, daß
die in einer Mehrzahl vorkommenden Grabenteile in ei­ nem vorbestimmten Abstand voneinander getrennt sind, und
die Bedingung W/H8 erfüllt ist, wobei W den vorbe­ stimmten Abstand und H die Höhe der in einer Mehrzahl vor­ kommenden Isolierungsschichten von der ersten Hauptoberflä­ che des Körpers aus darstellen.
22. Halbleiterbauelement nach Anspruch 19, dadurch gekenn­ zeichnet, daß jede der in einer Mehrzahl vorkommenden Iso­ lierungsschichten
eine Bodenisolierungsschicht, die auf jeder der Steu­ erelektrodenschichten gebildet ist, und
eine Hauptisolierungsschicht aufweist, die auf der Bo­ denisolierungsschicht gebildet ist.
23. Halbleiterbauelement nach Anspruch 19, dadurch gekenn­ zeichnet, daß jede der in einer Mehrzahl vorkommenden Iso­ lierungsschichten
eine Bodenisolierungsschicht, die auf jeder der Steue­ relektrodenschichten gebildet ist,
eine Hauptisolierungsschicht, die auf der Bodenisolie­ rungsschicht gebildet ist, und
eine Hilfsisolierungsschicht aufweist, die auf der Hauptisolierungsschicht gebildet ist.
24. Halbleiterbauelement mit
einem Körper, der erste und zweite Hauptoberflächen besitzt und einen oberen Schichtteil benachbart zu der er­ sten Hauptoberfläche und einen unteren Schichtteil benach­ bart zu der zweiten Hauptoberfläche aufweist, wobei wenig­ stens der obere Schichtteil aus einem Halbleiter eines er­ sten Leitfähigkeitstyps gebildet ist,
einer Mehrzahl von ersten Halbleitergebieten eines zweiten Leitfähigkeitstyps, die selektiv in dem oberen Schichtteil des Körpers gebildet sind,
einer Mehrzahl von zweiten Halbleitergebieten des er­ sten Leitfähigkeitstyps, die selektiv in jeweiligen Ober­ flächen der in einer Mehrzahl vorkommenden ersten Halblei­ tergebiete gebildet sind,
einer Mehrzahl von Isolierungsschichten, die jeweils auf einem der ersten Halbleitergebiete zwischen dem oberen Schichtteil des Körpers und den zweiten Halbleitergebieten gebildet sind,
einer Mehrzahl von Steuerelektroden, die jeweils auf den in einer Mehrzahl vorkommenden Isolierungsfilmen gebil­ det sind,
einer Mehrzahl von Isolierungsschichten zum Bedecken der Mehrzahl von Isolierungsfilmen bzw. der Mehrzahl von Steuerelektroden,
einer ersten Hauptelektrode, die über der ersten Hauptoberfläche des Körpers gebildet ist, und
einer zweiten Hauptelektrode, die auf der zweiten Hauptoberfläche des Körpers gebildet ist,
wobei eine gemeinsam an die in einer Mehrzahl vorkom­ menden Steuerelektroden angelegte Steuerspannung den Strom zwischen den ersten und zweiten Hauptelektroden steuert, und
wobei jede der in einer Mehrzahl vorkommenden Isolie­ rungsschichten eine von der Spitze bis zum Boden sanft ge­ neigte Oberfläche besitzt, und
die Bedingung Y/X5 erfüllt wird, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptober­ fläche des Körpers und Y die Höhe der geneigten Oberfläche ′von der ersten Hauptoberfläche des Körpers aus darstellen.
25. Halbleiterbauelement nach Anspruch 24, dadurch gekenn­ zeichnet, daß der untere Schichtteil des Körpers vom zwei­ ten Leitfähigkeitstyp ist.
26. Halbleiterbauelement nach Anspruch 24, dadurch gekenn­ zeichnet, daß die Mehrzahl von Steuerelektroden in einem vorbestimmten Abstand voneinander getrennt sind, und die Bedingung W/H8 erfüllt wird, wobei W den vorbe­ stimmten Abstand und H die Höhe der in einer Mehrzahl vor­ kommenden Isolierungsschichten von der ersten Hauptoberflä­ che des Körpers aus darstellen.
27. Verfahren zum Herstellen eines Halbleiterbauelements mit den Schritten:
  • (a) Bereitstellen eines Halbleiterkörpers mit ersten und zweiten Hauptoberflächen,
  • (b) selektives Bilden einer Mehrzahl von Grabenteilen, die sich von der ersten Hauptoberfläche des Körpers in eine vorbestimmte Tiefe erstrecken,
  • (c) Bilden einer Mehrzahl von Steuerelektrodenschich­ ten, welche die in einer Mehrzahl vorkommenden Grabenteile jeweils füllen und sich über den Teil der ersten Hauptober­ fläche des Körpers erstrecken, wobei der Betrieb des Bau­ teils durch eine gemeinsam an die in einer Mehrzahl vorkom­ menden Steuerelektrodenschichten angelegte Steuerspannung nach Fertigstellung des Bauelements gesteuert wird,
  • (d) Bilden einer Isolierungsschicht auf der ersten Hauptoberfläche des Körpers einschließlich der in einer Mehrzahl vorkommenden Steuerelektrodenschichten,
  • (e) Strukturieren der Isolierungsschicht zur Bildung einer Öffnung an einer vorbestimmten Position, und
  • (f) Durchführen einer Wärmebehandlung auf die struktu­ rierte Isolierungsschicht zur Bildung einer sanft geneigten Oberfläche benachbart zu der Öffnung der Isolierungs­ schicht,
wobei die Wärmebehandlung in dem Schritt (f) oberhalb einer Temperatur durchgeführt wird, bei welcher die Isolie­ rungsschicht weich wird.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die geneigte Oberfläche der Isolierungsschicht der Be­ dingung Y/X5 genügt, wobei X die Länge der geneigten Ober­ fläche in einer Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneigten Oberfläche von der er­ sten Hauptoberfläche des Körpers aus darstellen.
29. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Steuerelektrodenschichten und die Isolierungs­ schichten der Bedingung H2H1 genügen, wobei die Höhe der Steuerelektrodenschichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der ersten Hauptoberfläche des Körpers aus gebildet sind, und H2 die Höhe der Isolie­ rungsschicht von der ersten Hauptoberfläche des Körpers aus darstellen.
30. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die in einer Mehrzahl vorkommenden Grabenteile in einem vorbestimmten Abstand voneinander getrennt sind und die Be­ dingung W/H8 erfüllt wird, wobei W den vorbestimmten Ab­ stand und H die Höhe der Isolierungsschicht über den Gra­ benteilen von der ersten Hauptoberfläche des Körpers aus darstellen.
31. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß der Schritt (a) die Schritte
(a-1) Bereitstellen einer ersten Halbleiterschicht mit ersten und zweiten Hauptoberflächen,
(a-2) Bilden eines ersten Halbleitergebiets eines er­ sten Leitfähigkeitstyps auf der ersten Hauptoberfläche der ersten Halbleiterschicht und
(a-3) Bilden eines zweiten Halbleitergebiets eines zweiten Leitfähigkeitstyps auf dem ersten Halbleitergebiet aufweist, wobei die zweite Hauptoberfläche der ersten Halb­ leiterschicht als die zweite Hauptoberfläche des Körpers bestimmt ist, das zweite Halbleitergebiet eine Oberfläche besitzt, die als die erste Hauptoberfläche des Körpers be­ stimmt ist, und
wobei die vorbestimmte Tiefe in dem Schritt (b) eine Tiefe ist, die sich von der Oberfläche des zweiten Halblei­ tergebiets aus über die zweiten und ersten Halbleiterge­ biete erstreckt.
32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß der Schritt (a-1) die Schritte
(a-1-1) Bereitstellen einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps mit ersten und zweiten Haupt­ oberflächen, und
(a-1-2) Bilden einer dritten Halbleiterschicht benach­ bart zu der ersten Hauptoberfläche der zweiten Halbleiter­ schicht aufweist, wobei die dritte Halbleiterschicht eigen­ leitend oder vom zweiten Leitfähigkeitstyp ist, wobei die dritten und zweiten Halbleiterschichten die erste Halblei­ terschicht bilden und die zweite Hauptoberfläche der zwei­ ten Halbleiterschicht als die zweite Hauptoberfläche des Körpers bestimmt wird.
33. Verfahren nach Anspruch 27, gekennzeichnet durch den Schritt:
  • (g) Durchführen einer Wärmebehandlung auf die Isolie­ rungsschicht zum Ebnen einer Oberfläche der Isolierungs­ schicht nach dem Schritt (d),
wobei die Wärmebehandlung in dem Schritt (g) oberhalb einer Temperatur durchgeführt wird, bei welcher die Isolie­ rungsschicht weich wird.
34. Verfahren zum Herstellen eines Halbleiterbauelements mit den Schritten:
  • (a) Bereitstellen eines Halbleiterkörpers mit ersten und zweiten Hauptoberflächen,
  • (b) Selektives Bilden einer Mehrzahl von Grabenteilen, die sich von der ersten Hauptoberfläche des Körpers aus in eine vorbestimmte Tiefe erstrecken,
  • (c) Bilden einer Mehrzahl von Steuerelektrodenschich­ ten, welche jeweils die in einer Mehrzahl vorkommenden Gra­ benteile füllen und sich über die erste Hauptoberfläche des Körpers erstrecken, wobei der Betrieb des Bauteils von ei­ ner gemeinsam an die in einer Mehrzahl vorkommenden Steu­ erelektrodenschichten angelegten Steuerspannung nach Fer­ tigstellung des Bauelements gesteuert wird,
  • (d) Bilden einer Isolierungsschicht auf der ersten Hauptoberfläche des Körpers einschließlich der in einer Mehrzahl vorkommenden Steuerelektrodenschichten,
  • (e) Durchführen einer Wärmebehandlung auf die Isolie­ rungsschicht zum Ebnen einer Oberfläche der Isolierungs­ schicht,
  • (f) Bilden einer Überdeckungsisolierungsschicht auf der Isolierungsschicht,
  • (g) Bilden eines Fotolacks auf der Überdeckungsisolie­ rungsschicht,
  • (h) Strukturieren des Fotolacks,
  • (i) Ätzen der Isolierungsschicht und der Über­ deckungsisolierungsschicht unter Verwendung des struktu­ rierten Fotolacks als Maske zum Bilden einer Öffnung an ei­ ner vorbestimmten Position, und
  • (j) Durchführen einer Wärmebehandlung auf die geätzten Isolierungsschicht und die Überdeckungsisolierungsschicht zum Bilden einer sanft geneigten Oberfläche benachbart zu der Öffnung der Isolierungsschicht und der Überdeckungsiso­ lierungsschicht,
wobei die Wärmebehandlung in den Schritten (e) und (i) oberhalb einer Temperatur durchgeführt wird, bei der wenig­ stens die Isolierungsschicht weich wird, und
wobei die Überdeckungsisolierungsschicht stärker an dem Fotolack als die Isolierungsschicht anhaftet.
35. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß das Ätzen in dem Schritt (i) ein isotropes bzw. ein anisotropes Ätzen ist.
36. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß der Schritt (a) die Schritte
(a-1) Bereitstellen einer ersten Halbleiterschicht mit ersten und zweiten Hauptoberflächen,
(a-2) Bilden eines ersten Halbleitergebiets eines er­ sten Leitfähigkeitstyps auf der ersten Hauptoberfläche der ersten Halbleiterschicht, und
(a-3) Bilden eines zweiten Halbleitergebiets eines zweiten Leitfähigkeitstyps auf dem ersten Halbleitergebiet aufweist, wobei die zweite Hauptoberfläche der ersten Halb­ leiterschicht als die zweite Hauptoberfläche des Körpers bestimmt wird, wobei das zweite Halbleitergebiet eine Ober­ fläche besitzt, welche als die erste Hauptoberfläche des Körpers bestimmt wird, und
wobei die vorbestimmte Tiefe in dem Schritt (b) eine Tiefe ist, welche sich von der Oberfläche des zweiten Halb­ leitergebiets aus über die zweiten und ersten Halbleiterge­ biete erstreckt.
37. Verfahren nach Anspruch 36, dadurch gekennzeichnet, daß der Schritt (a-1) die Schritte
(a-1-1) Bereitstellen einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps mit ersten und zweiten Haupt­ oberflächen, und
(a-1-2) Bilden einer dritten Halbleiterschicht benach­ bart zu der ersten Hauptoberfläche der zweiten Halbleiter­ schicht aufweist, wobei die dritte Halbleiterschicht eigen­ leitend oder vom zweiten Leitfähigkeitstyp ist, wobei die dritten und zweiten Halbleiterschichten die ersten Halblei­ terschicht bilden, wobei die zweite Hauptoberfläche der zweiten Halbleiterschicht als die zweite Hauptoberfläche des Körpers bestimmt wird.
38. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die geneigte Oberfläche der Isolierungsschicht der Be­ dingung Y/X5 genügt, wobei X die Länge der geneigten Ober­ fläche in Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers aus darstellen.
39. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Steuerelektrodenschichten und die Isolierungs­ schicht der Bedingung H2H1 genügten, wobei H1 die Höhe der Steuerelektrodenschichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der ersten Hauptoberfläche des Körpers aus gebildet sind, und H2 die Höhe der Isolie­ rungsschicht von der ersten Hauptoberfläche des Körpers aus darstellen.
40. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Steuerelektrodenschichten und die Isolierungs­ schicht der Bedingung Y/X5 und der Bedingung H2H1 genü­ gen, wobei X die Länge der geneigten Oberfläche in Richtung der ersten Hauptoberfläche des Körpers, Y die Höhe der ge­ neigten Oberfläche von der ersten Hauptoberfläche des Kör­ pers aus, H1 die Höhe der Steuerelektrodenschichten, die über dem Teil der ersten Hauptoberfläche des Körpers von der ersten Hauptoberfläche des Körpers aus gebildet sind, und H2 die Höhe der Isolierungsschicht von der ersten Hauptoberfläche des Körpers aus darstellen.
41. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die in einer Mehrzahl vorkommenden Grabenteile in einem bestimmten Abstand voneinander getrennt sind und die Bedin­ gung W/H8 erfüllt wird, wobei W den vorbestimmten Abstand und H die Höhe der Isolierungsschicht über den Grabenteilen von der ersten Hauptoberfläche des Körpers aus darstellen.
42. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß die Isolierungsschicht eine Bodenisolierungsschicht und eine Hauptisolierungsschicht enthält, und der Schritt (d) die Schritte
(d-1) Bilden der Bodenisolierungsschicht auf den in einer Mehrzahl vorkommenden Steuerelektrodenschichten und
(d-2) Bilden der Hauptisolierungsschicht auf der er­ sten Hauptoberfläche des Körpers einschließlich der Bodeni­ solierungsschicht aufweist.
43. Verfahren nach Anspruch 34, dadurch gekennzeichnet, daß der Schritt (i) die Schritte
(i-1) Durchführen eines isotropen Ätzens auf wenig­ stens der Überdeckungsisolierungsschicht unter Verwendung des strukturierten Fotolacks als Maske und
(i-2) Durchführen eines anisotropen Ätzens auf wenig­ stens die Isolierungsschicht unter Verwendung des struktu­ rierten Fotolacks als Maske aufweist, zum Bilden einer Öff­ nung an einer vorbestimmten Position der Überdeckungsiso­ lierungsschicht und der Isolierungsschicht nach dem Schritt (i-1).
44. Verfahren nach Anspruch 43, dadurch gekennzeichnet, daß der Schritt (c) die Schritte
(c-1) Bilden einer Isolierungsschicht, die vollständig die inneren Wände der in einer Mehrzahl vorkommenden Gra­ benteile bedeckt und sich über einen Teil der ersten Haupt­ oberfläche des Körpers erstreckt, und
(c-2) Bilden der in einer Mehrzahl vorkommenden Steu­ erelektrodenschichten aufweist, die jeweils die in einer Mehrzahl vorkommenden Grabenteile füllen, wobei die Isolie­ rungsschicht zwischen den Steuerelektrodenschichten und den inneren Wänden der Grabenteile angeordnet ist und sich über den Teil der ersten Hauptoberfläche des Körpers erstreckt, wobei die Isolierungsschicht zwischen den Steuerelektroden­ schichten des Körpers angeordnet ist.
45. Verfahren zum Herstellen eines Halbleiterbauelements mit den Schritten:
  • (a) Bereitstellen eines Körpers, der erste und zweite Hauptoberflächen besitzt und einen oberen Schichtteil be­ nachbart zu der ersten Hauptoberfläche und einen unteren Schichtteil benachbart zu der zweiten Hauptoberfläche auf­ weist, wobei der obere Schichtteil aus einem Halbleiter ei­ nes ersten Leitfähigkeitstyps gebildet wird, und danach Bilden einer MOS-Struktur einschließlich einer Mehrzahl von ersten Halbleitergebieten eines zweiten Leitfähigkeitstyps, die selektiv in dem oberen Schichtteil des Körpers gebildet werden, einer Mehrzahl von zweiten Halbleitergebieten des ersten Leitfähigkeitstyps, die selektiv in jeweiligen Ober­ flächen der in einer Mehrzahl vorkommenden ersten Halblei­ tergebiete gebildet werden, einer Mehrzahl von Isolierungs­ schichten, die jeweils auf einem der ersten Halbleiterge­ biete zwischen dem oberen Schichtteil des Körpers und den zweiten Halbleitergebieten gebildet werden, und einer Mehr­ zahl von Steuerelektroden, die jeweils auf den in einer Mehrzahl vorkommenden Isolierungsschichten gebildet werden,
  • (b) Bilden einer Isolierungsschicht auf der ersten Hauptoberfläche des Körpers einschließlich der Mehrzahl von Steuerelektroden,
  • (c) Strukturieren der Isolierungsschicht zum Bilden einer Öffnung an einer vorbestimmten Position,
  • (d) Durchführen einer Wärmebehandlung auf die struktu­ rierte Isolierungsschicht zum Bilden einer sanft geneigten Oberfläche benachbart zu der Öffnung der Isolierungs­ schicht,
  • (e) Bilden einer ersten Hauptelektrode über der ersten Hauptoberfläche des Körpers und
  • (f) Bilden einer zweiten Hauptelektrode auf der zwei­ ten Hauptoberfläche des Körpers,
wobei eine gemeinsam an die in einer Mehrzahl vorkom­ menden Steuerelektroden angelegte Steuerspannung nach Fer­ tigstellung des Bauteils den Strom zwischen den ersten und zweiten Hauptelektroden steuert, und
wobei die Wärmebehandlung in dem Schritt (d) oberhalb einer Temperatur durchgeführt wird, bei welcher die Isolie­ rungsschicht weich wird.
46. Verfahren nach Anspruch 45, dadurch gekennzeichnet, daß der untere Schichtteil des Körpers vom zweiten Leitfä­ higkeitstyps ist.
47. Verfahren nach Anspruch 45, dadurch gekennzeichnet, daß die geneigte Oberfläche der Isolierungsschicht der Be­ dingung Y/Xs genügt, wobei X die Länge der geneigten Ober­ fläche in Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers aus darstellen.
48. Verfahren nach Anspruch 45, dadurch gekennzeichnet, daß die in einer Mehrzahl vorkommenden Steuerelektroden in einem vorbestimmten Abstand voneinander getrennt sind und die Bedingung wie W/H8 erfüllt wird, wobei W den vorbe­ stimmten Abstand und H die Höhe der Isolierungsschicht von der ersten Hauptoberfläche des Körpers darstellen.
49. Verfahren nach Anspruch 45, dadurch gekennzeichnet, daß die in einer Mehrzahl vorkommenden Steuerelektroden in einem bestimmten Abstand voneinander getrennt sind und die Steuerelektroden und die Isolierungsschicht der Bedingung Y/X5 und der Bedingung W/H8 genügen, wobei W den vorbe­ stimmten Abstand, H die Höhe der Isolierungsschicht von der ersten Hauptoberfläche des Körpers aus, X die Länge der ge­ neigten Oberfläche in Richtung der ersten Hauptoberfläche des Körpers und Y die Höhe der geneigten Oberfläche von der ersten Hauptoberfläche des Körpers aus darstellen.
DE19506386A 1994-02-24 1995-02-23 Halbleiterbauelement mit in Gräben angeordneten Steuerelektrodenschichten und Verfahren zu dessen Herstellung Expired - Lifetime DE19506386C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02687494A JP3481287B2 (ja) 1994-02-24 1994-02-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE19506386A1 true DE19506386A1 (de) 1995-08-31
DE19506386C2 DE19506386C2 (de) 2003-08-14

Family

ID=12205446

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19506386A Expired - Lifetime DE19506386C2 (de) 1994-02-24 1995-02-23 Halbleiterbauelement mit in Gräben angeordneten Steuerelektrodenschichten und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (2) US5508534A (de)
JP (1) JP3481287B2 (de)
DE (1) DE19506386C2 (de)
NL (1) NL195020C (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
US6576936B1 (en) 1998-02-27 2003-06-10 Abb (Schweiz) Ag Bipolar transistor with an insulated gate electrode
EP2601663B1 (de) * 2010-08-04 2018-04-11 Cree, Inc. Schutzschalter

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407500B2 (ja) * 1995-09-01 2003-05-19 ヤマハ株式会社 半導体装置の製造方法
US6127261A (en) * 1995-11-16 2000-10-03 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit including a tri-layer pre-metal interlayer dielectric compatible with advanced CMOS technologies
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
US5998834A (en) * 1996-05-22 1999-12-07 Siliconix Incorporated Long channel trench-gated power MOSFET having fully depleted body region
JPH09331062A (ja) * 1996-06-11 1997-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2917940B2 (ja) * 1996-11-20 1999-07-12 日本電気株式会社 半導体装置の製造方法
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
GB9817643D0 (en) * 1998-08-14 1998-10-07 Philips Electronics Nv Trench-gate semiconductor device
EP1746660B1 (de) * 1998-09-10 2012-06-13 Mitsubishi Denki Kabushiki Kaisha Betriebsverfahren für PNPN-Halbleiterbauelement
JP3924975B2 (ja) * 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP2000332242A (ja) 1999-05-21 2000-11-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
JP2001085677A (ja) 1999-09-09 2001-03-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP3910335B2 (ja) * 2000-03-22 2007-04-25 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6504176B2 (en) * 2000-04-06 2003-01-07 Matshushita Electric Industrial Co., Ltd. Field effect transistor and method of manufacturing the same
JP3773755B2 (ja) * 2000-06-02 2006-05-10 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
JP2002076342A (ja) * 2000-09-05 2002-03-15 Fuji Electric Co Ltd トレンチゲート型半導体装置
WO2002069394A1 (en) * 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US7259411B1 (en) * 2003-12-04 2007-08-21 National Semiconductor Corporation Vertical MOS transistor
US7081378B2 (en) * 2004-01-05 2006-07-25 Chartered Semiconductor Manufacturing Ltd. Horizontal TRAM and method for the fabrication thereof
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
JP2008108785A (ja) * 2006-10-23 2008-05-08 Nec Electronics Corp 半導体装置およびその製造方法
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4600936B2 (ja) * 2007-06-20 2010-12-22 三菱電機株式会社 半導体装置およびその製造方法
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
DE112009004978B4 (de) * 2009-04-28 2020-06-04 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
JP2010283132A (ja) 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
WO2011109559A2 (en) 2010-03-02 2011-09-09 Kyle Terrill Structures and methods of fabricating dual gate devices
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
DE102010062677A1 (de) * 2010-12-09 2012-06-14 Robert Bosch Gmbh Generatorvorrichtung zur Spannungsversorgung eines Kraftfahrzeugs
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
DE112012002136T5 (de) 2011-05-18 2014-03-13 Vishay-Siliconix Halbleitervorrichtung
US9324829B2 (en) 2011-09-23 2016-04-26 Infineon Technologies Ag Method of forming a trench electrode device with wider and narrower regions
US10032878B2 (en) * 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
JP6099302B2 (ja) * 2011-10-28 2017-03-22 富士電機株式会社 半導体装置の製造方法
US10734320B2 (en) 2018-07-30 2020-08-04 Infineon Technologies Austria Ag Power metallization structure for semiconductor devices
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
JP6588447B2 (ja) 2014-09-09 2019-10-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104538452A (zh) * 2014-12-29 2015-04-22 上海华虹宏力半导体制造有限公司 沟槽型mosfet的结构及制造方法
WO2017006711A1 (ja) 2015-07-07 2017-01-12 富士電機株式会社 半導体装置
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
DE102016122318A1 (de) * 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
US10304782B2 (en) 2017-08-25 2019-05-28 Infineon Technologies Ag Compressive interlayer having a defined crack-stop edge extension
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
CN114287053A (zh) * 2019-08-26 2022-04-05 株式会社电装 半导体装置及其制造方法
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
JP7419740B2 (ja) 2019-10-11 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11742402B2 (en) * 2021-07-21 2023-08-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0060613A1 (de) * 1981-01-28 1982-09-22 Fujitsu Limited Verfahren zum Herstellen eines Kontaktlochs für Halbleiterbauelemente
EP0330122A1 (de) * 1988-02-24 1989-08-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
EP0527600A1 (de) * 1991-08-08 1993-02-17 Kabushiki Kaisha Toshiba Bipolartransistor mit isoliertem Graben-Gate
GB2269050A (en) * 1992-07-21 1994-01-26 Mitsubishi Electric Corp Semiconductor device and method of fabricating same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241261A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd 半導体装置およびその製造方法
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
US5034785A (en) * 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
JPS6484644A (en) * 1987-09-28 1989-03-29 Oki Electric Ind Co Ltd Manufacture of semiconductor element
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
US4967245A (en) * 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
JPH01258439A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体装置およびその製造方法
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH023980A (ja) * 1988-06-22 1990-01-09 Nissan Motor Co Ltd 縦型電界効果トランジスタ
US5119162A (en) * 1989-02-10 1992-06-02 Texas Instruments Incorporated Integrated power DMOS circuit with protection diode
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
US5234852A (en) * 1990-10-10 1993-08-10 Sgs-Thomson Microelectronics, Inc. Sloped spacer for MOS field effect devices comprising reflowable glass layer
JPH04199656A (ja) * 1990-11-29 1992-07-20 Iwatsu Electric Co Ltd 半導体装置の製造方法
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
JPH0555585A (ja) * 1991-08-29 1993-03-05 Sanyo Electric Co Ltd 絶縁ゲート形電界効果トランジスタの製造方法
JPH0555164A (ja) * 1991-08-29 1993-03-05 Nec Corp 半導体装置の製造方法
JPH05347413A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
US5316959A (en) * 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0060613A1 (de) * 1981-01-28 1982-09-22 Fujitsu Limited Verfahren zum Herstellen eines Kontaktlochs für Halbleiterbauelemente
EP0330122A1 (de) * 1988-02-24 1989-08-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Bipolartransistors
EP0527600A1 (de) * 1991-08-08 1993-02-17 Kabushiki Kaisha Toshiba Bipolartransistor mit isoliertem Graben-Gate
GB2269050A (en) * 1992-07-21 1994-01-26 Mitsubishi Electric Corp Semiconductor device and method of fabricating same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 04-364760 A (Abstract) E-1363, May 13, 1993, Vol. 17/No. 238 *
SCHADE, K.: "Mikroelektroniktechnologie", 1. Aufl., Verlag Technik, 1991 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
US6576936B1 (en) 1998-02-27 2003-06-10 Abb (Schweiz) Ag Bipolar transistor with an insulated gate electrode
EP2601663B1 (de) * 2010-08-04 2018-04-11 Cree, Inc. Schutzschalter

Also Published As

Publication number Publication date
DE19506386C2 (de) 2003-08-14
JPH07235676A (ja) 1995-09-05
US5578522A (en) 1996-11-26
NL9500370A (nl) 1995-10-02
NL195020C (nl) 2003-06-10
US5508534A (en) 1996-04-16
JP3481287B2 (ja) 2003-12-22

Similar Documents

Publication Publication Date Title
DE19506386C2 (de) Halbleiterbauelement mit in Gräben angeordneten Steuerelektrodenschichten und Verfahren zu dessen Herstellung
DE19845315B4 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE102011081462B4 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102008005872B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4242558C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102011079138A1 (de) Vertikales transistorbauelement
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102010000113B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
DE10101568A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE3448122C2 (de)
DE102014106094A1 (de) Halbleitervorrichtung mit einer Superjunctionstruktur mit einem, zwei oder mehreren Paaren von Kompensationsschichten
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
DE112018003086T5 (de) Halbleitervorrichtung und verfahren zur herstellung einerhalbleitervorrichtung
DE19964626B4 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE19508510C2 (de) Thyristor mit Halbleiterschalter und Halbleitergleichrichter
DE102005040624A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right
R071 Expiry of right