DE19845315B4 - Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung Download PDF

Info

Publication number
DE19845315B4
DE19845315B4 DE19845315A DE19845315A DE19845315B4 DE 19845315 B4 DE19845315 B4 DE 19845315B4 DE 19845315 A DE19845315 A DE 19845315A DE 19845315 A DE19845315 A DE 19845315A DE 19845315 B4 DE19845315 B4 DE 19845315B4
Authority
DE
Germany
Prior art keywords
trench
forming
conductive layer
trenches
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19845315A
Other languages
English (en)
Other versions
DE19845315A1 (de
Inventor
Katsumi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19860962A priority Critical patent/DE19860962B4/de
Publication of DE19845315A1 publication Critical patent/DE19845315A1/de
Application granted granted Critical
Publication of DE19845315B4 publication Critical patent/DE19845315B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung mit
einem Halbleitersubstrat (1–4) mit einer Hauptoberfläche,
einem Graben (300) mit einer Öffnung in der Hauptoberfläche und einem Bodenabschnitt in dem Halbleitersubstrat (1–4),
einem Isolierfilm (11), der an einer Innenwand des Grabens (300) und auf einem Abschnitt der Hauptoberfläche um die Öffnung vorgesehen ist, und
einem Film (12) aus einem leitenden Material, der über den Isolierfilm (11) gegenüber dem Halbleitersubstrat (1–4) vorgesehen ist und einen Kopfabschnitt aufweist, der weiter von dem Bodenabschnitt des Grabens (300) als von der Hauptoberfläche entfernt ist,
wobei eine Endoberfläche des Kopfabschnittes von der Öffnung des Grabens (300) um zumindest 0,2μm von der Innenwand getrennt ist.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren der Halbleitervorrichtung.
  • Spezieller betrifft sie eine Technik des Bildens eines Grabens-MOS-Gate, das bei einer Leistungsvorrichtung verwendet wird.
  • 41–48 sind Querschnittsansichten, die einen der Anmelderin bekannten Prozeß des Bildens von Graben-MOS-Gates Schritt für Schritt zeigen. Zuerst wird die in 41 gezeigte Struktur vorbereitet. Wie in 41 gezeigt ist, wird die Struktur durch aufeinanderfolgendes Stapeln einer P-Halbleiterschicht 103 mit hoher Dotierungskonzentration, einer N-Halbleiterschicht 102 mit einer hohen Dotierungskonzentration, einer N-Halbleiterschicht 101 mit einer niedrigen Dotierungskonzentration und einer P-Basisschicht 104 von der unteren Seite und durch Bilden von Gräben 200 zwischen einer oberen Oberfläche der P-Basisschicht 104 und einem Zwischenabschnitt der N-Halbleiterschicht 101 erhalten. Auf der oberen Oberfläche der P-Basisschicht 104 werden N-Halbleiterschichten 105 mit einer hohen Dotierungskonzentration selektiv um die Gräben 200 gebildet.
  • Dann wird ein Gateoxidfilm 111 auf der gesamten Oberfläche einschließlich der Innenwände der Gräben 200, die an der oberen Seite der in 41 gezeigten Struktur freigelegt sind, gebildet (42). Weiterhin wird eine Gateelektrodenmaterialschicht 112 aus Polysilizium oder ähnlichem auf dem Gateoxidfilm 111 derart vorgesehen, daß die Gräben 200 gefüllt werden (43). Es werden nur die Teile der Gateelektrodenmaterialschicht 112, die die Gräben 200 füllen, als Gateelektroden 113 zurückgelassen und die verbleibenden Teile werden durch Ätzen entfernt (44).
  • Danach werden die Oberflächen der Gateelektroden 113 derart oxidiert, daß Oxidfilme 115 gebildet werden (45). Es werden P-Halbleiterschichten 118 mit hoher Dotierungskonzentration auf Teilen der P-Basisschicht 104, die zwischen den benachbarten N-Halbleiterschichten 105 freigelegt sind, durch Ionenimplantation durch die Oxidfilme 111 oder ähnliches gebildet, und Zwischenschichttrennfilme 116 und 117 werden in dieser Reihenfolge gebildet, wobei die Oxidfilme beispielsweise durch CVD gebildet werden (46). Die Zwischenschichttrennfilme 116 und 117 werden derart selektiv geätzt, daß sie nur auf den Gateelektroden 113 zurückbleiben, wie in 47 gezeigt ist.
  • Weiterhin werden Silizidschichten 119 auf den oberen Oberflächen der N-Halbleiterschichten 105, der P-Halbleiterschichten 118 und der Gateelektroden 113 durch Sputtern oder Lampenerwärmen (Lampenglühen) gebildet, und es werden eine Barrierenmetallschicht 120 und eine Aluminiumverbindungsleitung 121 auf der gesamten Oberfläche abgeschieden (48). 49 ist eine Querschnittsansicht entlang der Linie Q-Q in 48. Wie in 49 gezeigt ist, sind Trennoxidfilme 122 und P-Halbleiterschichten 123 auf beiden Seiten jedes Grabens 200 vorgesehen. Die Aluminiumverbindungsleitung 121 ist über die Silizidschichten 119 und die Barrierenmetallschicht 120 mit jeder Gateelektrode 113 an dem Endabschnitt jedes Grabens 200 verbunden.
  • Die der Anmelderin bekannten Graben-MOS-Gates sind in der obigen Art mit der in 48 und 49 gezeigten Struktur gebildet. Daher ist die Dicke des Gateoxidfilmes 111 lokal an den Öffnungen C und den Bodenabschnitten D der Gräben 200 reduziert. Speziell in den Öffnungen C treten konvexe Ecken in dem Gateoxidfilm 111 an der Übergangsstelle zwischen dem Gateoxidfilm 111 und den Gateelektroden 113 auf. In den Öffnungen C ist der Gateoxidfilm 111 weiter durch Ätzen der Gateelektodenmaterialschicht 112 in den in 43 und 44 gezeigten Schritten derart beschädigt, daß die Eigenschaft des Gateoxidfilmes 111 als eine erste Schwierigkeit verschlechtert sind.
  • Wenn die Aluminiumverbindungsleitung 121 eine schlechte Qualität in der Ebenheit aufweist, werden die Graben-MOS-Gates leicht durch einen Stoß bei einem Betrieb (kontaktieren auf die Zelle) des Kontaktierens von dünnen Aluminiumdrähten mit einem Durchmesser von 50–00μm mit der Aluminiumverbindungsleitung 121 in einem Schritt des Zusammenbaus für Transistoren, die die Graben-MOS-Gates verwenden, gebrochen. Weiterhin können die Kontaktflächen der Aluminiumverbindungsleitung 121 und der dünnen Aluminiumdrähte derart reduziert werden, daß der Widerstand der Kontaktteile ansteigt. In diesem Fall ist der Widerstand der Transistoren im Ein-Zustand, die die Graben-MOS-Gates verwenden, als zweite Schwierigkeit deutlich erhöht.
  • Wenn die Aluminiumverbindungsleitung 121 mit einer größeren Dicke zum Lösen der zweiten Schwierigkeit gebildet wird, verformt bzw. krümmt sich ein Wafer, der mit den Graben-MOS-Gates vorgesehen ist, derart bemerkenswert, daß es schwierig ist, einen Belichtungsschritt durchzuführen. Dieses ist eine dritte Schwierigkeit.
    •
  • Es ist Aufgabe der vorligenden Erfindung, eine Halbleitervorrichtung vorzusehen, die die Eigenschaften eines Gateoxidfilmes verbessert, und ein Herstellungsverfahren einer solchen Halbleitervorrichtung vorzusehen.
  • Die Aufgabe wird durch die Halbleitervorrichtung des Anspruches 1 oder 6 oder durch das Herstellungsverfahren einer Halbleitervorrichtung des Anspruches 3, 5 oder 7 gelöst.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Eine Halbleitervorrichtung entsprechend dem Prinzip der vorliegenden Erfindung enthält ein Halbleitersubstrat mit einer Hauptoberfläche, einen Graben mit einer Öffnung in der Hauptoberfläche und einem Bodenabschnitt in dem Halbleitersubstrat, einem Isolierfilm, der an einer Innenwand des Grabens und einem Abschnitt der Hauptoberfläche um die Öffnung vorgesehen ist, und einem Film aus leitendem Material, der gegenüber dem Halbleitersubstrat mit dem Isolierfilm dazwischen vorgesehen ist und einen Kopfabschnitt aufweist, der weiter von der Öffnung bzw. dem Bodenabschnitt des Grabens 1 als von der Hauptoberfläche entfernt ist, wobei eine Endoberfläche des Kopfabschnittes von dem Bodenabschnitt bzw. der Öffnung des Grabens um zumindest 0,2μm von der Innenwand getrennt bzw. entfernt ist.
  • Entsprechend einem Beispiel der vorliegenden Erfindung beträgt der Durchmesser des Kopfabschnittes zumindest 1,3 mal dem Durchmesser der Innenwand des Grabens in einem sich linear erstreckenden Abschnitt des Grabens.
  • Ein Herllungsverfahren einer Halbleitervorrichtung entsprechend dem Prinzip Aspekt der vorliegenden Erfindung enthält die Schritte des (a) Vorbereitens eines Halbleitersubstrates mit einer Hauptoberfläche, (b) Bildens eines Grabens mit einer Öffnung in der Hauptoberfläche und einem Bodenabschnitt in dem Halbleitersubstrat, (c) Bildens eines Isolierfilmes auf einer Innenwand eines Grabens und einem Abschnitt der Hauptoberfläche um die Öffnung, (d) Bildens eines Filmes aus leitendem Material, der den Isolierfilm bedeckt, und (e) selektiven Entfernens eines Teiles des Filmes aus leitendem Material, der von der Öffnung um zumindest 0,2μm von der Innenwand des Grabens getrennt ist, wodurch ein Kopfabschnitt gebildet wird.
  • Entsprechend einem Beispiel der vorliegenden Erfindung beträgt der Durchmesser des Kopfabschnittes zumindest 1,3 mal dem Durchmesser der Innenwand des Grabens in einem sich linear erstreckenden Abschnitt des Grabens.
  • Bei der Halbleitervorrichtung und dem Herstellungsverfahren einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung wird ein Teil des Isolierfilmes nahe der Öffnung des Grabens keinem Ätzens zum Formen des Filmes aus dem leitenden Material ausgesetzt, so daß die Qualität des Isolierfilmes, der an der Öffnung angeordnet ist, nicht durch einen Plasmaschaden, der vom Ätzen resultiert, verschlechtert wird. Somit kann ein Graben-MOS-Gate mit exzellenten Eigenschaften erhalten werden.
  • Ein Herstellungsverfahren einer Halbleitervorrichtung enthält die Schritte des (a) Vorbereitens eines Halbleitersubstrates mit einer Hauptoberfläche, (b) Bildens eines Loches mit einer Öffnung in der Hauptoberfläche und einem Bodenabschnitt in dem Halbleitersubstrat, (c) Erwärmens bzw. Glühens einer Struktur, die in dem Schritt (b) erhalten wurde, (d) Bildens eines Opferoxidfilmes durch Oxidieren einer Innenwand des Loches, (e) Bildens eines Grabens durch Entfernens des Opferoxidfilmes, (f) Bildens eines Isolierfilmes durch Oxidieren einer Innenwand eines Grabens und (g) Bildens eines Filmes aus leitendem Material, der den Isolierfilm bedeckt.
  • Bei dem Herstellungsverfahren einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung werden die in dem Halbleitersubstrat zum Bilden des Loches verursachten Fehler durch das Erwärmen an der Innenwand des Loches derart konzentriert, daß sie durch Bilden und Entfernen des Opferoxidfilmes entfernt werden, wodurch der durch Oxidieren des Grabens erhaltene Isolierfilm ausgezeichnet als Gateisolierfilm dient.
  • Eine Halbleitervorrichtung entsprechend einem Beispiel der vorliegenden Erfindung enthält eine Gateelektrode, die ein Teil einer MOS-Struktur ist bzw. diese darstellt, eine erste leitende Schicht, die auf der Gateelektrode vorgesehen ist, und eine zweite leitende Schicht, die zwischen der Gateelektrode und der ersten leitenden Schicht liegt und eine höhere Festigkeit bzw. Stärke als die erste leitende Schicht aufweist.
  • Bei der Halbleitervorrichtung entsprechend der vorliegenden Erfindung dient die zweite leitende Schicht Zweckmäßigerweise als Puffer für die Gateelektrode beim Kontaktieren der ersten leitenden Schicht. Weiterhin wird die Ebenheit der ersten leitenden Schicht aufgrund des dazwischen Vorsehens der zweiten leitenden Schicht verbessert. Daher wird verhindert, daß die Gateelektrode, die die MOS-Struktur darstellt, durch einen Stoß beim Kontaktieren gebrochen wird oder daß ein Widerstand eines Transistors, der dieselbe verwendet, im Ein-Zustand deutlich ansteigt.
  • Ein Herstellungsverfahren einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung enthält die Schritte des (a) Bildens einer Gateelektrode, die eine MOS-Struktur darstellt, auf einem Halbleitersubstrat, (b) Bildens einer ersten leitenden Schicht auf der Gateelektrode, (c) Bemustern der ersten leitenden Schicht und (d) Bildens einer zweiten leitenden Schicht auf der ersten leitenden Schicht.
  • Bei dem Herstellungsverfahren einer Halbleitervorrichtung entsprechende der vorliegenden Erfindung wird die gesamte Dicke der ersten und zweiten leitenden Schicht, die oberhalb der Gateelektrode vorhanden sind, erhöht. Weiterhin wird die zweite leitende Schicht gebildet, nachdem die Fläche der ersten leitenden Schicht durch Bemustern reduziert ist, wodurch das Halbleitersubstrat nicht gekrümmt wird. Daher ist es möglich, eine solche Situation zu verhindern, daß eine Belichtung nicht durchgeführt werden kann, während ein Stoß des Kontaktierens gegen die zweite leitende Schicht entspannt wird.
  • Entsprechend der vorliegenden Erfindung enthält der Schritt (c) einen Schritt (c-1) des Bemusterns der ersten leitenden Schicht, während dieselbe in einen ersten Teil, der mit der Gateelektrode und der zweiten leitenden Schicht verbunden ist, und einen zweiten Teil, der mit einem Dotierungsbereich, der mit der Gateelektrode einen MOS-Transistor bildet, verbunden ist, aufgeteilt wird, und das Verfahren enthält weiter einen Schritt des (e) Bildens eines Zwischenschichtisolierfilmes, der zwischen dem ersten Teil und der zweiten leitenden Schicht liegt, zwischen den Schritten (c) und (d).
  • Bei diesem Herstellungsverfahren einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung kann ein Kurzschluß zwischen der zweiten leitenden Schicht und der Gateelekrode verhindert werden, während die zweite leitende Schicht auf der ersten leitenden Schicht vorgesehen wird.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aufgrund der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren.
  • Von den Figuren zeigen:
  • 1 und 2 Querschnittsansichten, die ein erstes Ausführungsbeispiel in der Reihenfolge der Schritte zeigt;
  • 3 eine Draufsicht, die das erste Ausführungsbeispiel zeigt;
  • 4 – 17 Querschnittsansichten, die das erste Ausführungsbeispiel in der Reihenfolge der Schritte zeigen;
  • 18 eine Querschnittsansicht, die einen Querschnitt parallel zu dem, der in 17 gezeigt ist, zeigt;
  • 19 eine Draufsicht, die eine Struktur zeigt, die entlang einer vorbestimmten Ebene geschnitten ist;
  • 20 ein Diagramm, das den durch eine Abmessung WG ausgeübten Einfluß auf die Ausbeute der Graben-MOS-Gates zeigt;
  • 21 ein Diagramm, das den durch eine Abmessung WC ausgeübten Einfluß auf die Ausbeute der Graben-MOS-Gates zeigt;
  • 22 und 23 Querschnittsansichten, die ein zweites Ausführungsbeispiel in der Reihenfolge der Schritte zeigen;
  • 24 eine Querschnittsansicht, die eine Modifikation des zweiten Ausführungsbeispiels zeigt;
  • 25 und 26 Querschnittsansichten, die ein drittes Ausführungsbeispiel in der Reihenfolge der Schritte zeigen;
  • 27 und 28 Querschnittsansichten, die ein viertes Ausführungsbeispiel in der Reihenfolge der Schritte zeigen;
  • 29 eine Querschnittsansicht, die ein fünftes Ausführungsbeispiel zeigt;
  • 30 eine Querschnittsansicht, die eine Modifikation des fünften Ausführungsbeispieles zeigt;
  • 31 eine Querschnittsansicht, die ein sechstes Ausführungsbeispiel zeigt;
  • 32 eine Draufsicht, die konzeptionell ein siebtes Ausführungsbeispiel zeigt;
  • 33 eine Querschnittsansicht entlang der Linie A-A in 32;
  • 34 eine Querschnittsansicht entlang der Linie B-B in 32;
  • 35 ein Diagramm, das die Beziehung zwischen der Dicke DG und der Ausbeute von Graben-MOS-Gates zeigt;
  • 36 ein Diagramm, das die Beziehung zwischen der Dicke DG und der Größe der Krümmung eines Wafers, der mit dem Graben-MOS-Gate vorgesehen ist, zeigt;
  • 37 – 40 Querschnittsansichten, die die Struktur eines Elementes zeigen, auf das die vorliegende Erfindung anwendbar ist;
  • 41 – 48 Querschnittsansichten, die den herkömmlichen Prozeß in der Reihenfolge der Schritte zeigen; und
  • 49 eine Querschnittsansicht entlang der Linie Q-Q in 48.
  • 1. Ausführungsbeispiel
  • 1, 2 und 4 bis 15 sind Querschnittsansichten eines Herstellungsverfahrens eines IGBT entsprechend dem ersten Ausführungsbeispiel in der Reihenfolge der Schritte, und 3 ist eine Draufsicht des IGBT. Zuerst wird die in 1 gezeigte Struktur durch aufeinanderfolgendes Stapeln einer P+-Halbleiterschicht 3 mit einer hohen Dotierungskonzentration, einer N-Halbleiterschicht 2 und einer N–-Halbleiterschicht 1 mit einer geringen Dotierungskonzentration von unten gebildet. Silizium ist beispielsweise als ein Halbleitermaterial ver wendbar. Die N–-Halbleiterschicht 1 weist eine Dotierungskonzentration von 1 × 1012 – 1 × 1014cm–3 und eine Dicke von 40 – 600μm auf. Die N-Halbleiterschicht 2 weist ein Dotierungskonzentrationsmaximum von nicht mehr als 1 × 1018cm–3 und eine Diffusionstiefe, die die der P+-Halbleiterschicht 3 übersteigt, von nicht mehr als 400μm auf. Die P+-Halbleiterschicht 3 weist ein Dotierungskonzentrationsmaximum von zumindest 2 × 1018cm–3 auf ihrer Oberfläche auf und ihre Diffusionstiefe ist geringer als die der N-Halbleiterschicht 2. Eine solche Struktur kann durch Implantieren von Ionen in eine Rückseitenoberfläche (untere Oberfläche aus 1) der N–-Halbleiterschicht 1 und diffundieren derselben, wodurch nacheinander die N-Halbleiterschicht 2 und die P+-Halbleiterschicht 3 gebildet werden, erhalten werden. Die Struktur kann selbstverständlich alternativ durch Epitaxie gebildet werden.
  • Dann wird eine P-Basisschicht 4 auf einer Oberfläche (obere Oberfläche in 1) der N–-Halbleiterschicht 1 gebildet. Die P-Basisschicht 4 weist ein Dotierungskonzentrationsmaximum von 1 × 1015 – 1 × 1018cm–3 und eine Diffusionstiefe von 1 – 4μm als Beispiel auf. Weiterhin werden N+-Diffusionsschichten 5 selektiv auf einer oberen Oberfläche der P-Basisschicht 4 in der Form eines Gitters (3) gebildet. Die N+-Diffusionsschichten 5 weisen eine Dotierungskonzentration von 1 × 1018 – 1 × 1020cm–3 an den Oberflächen davon und eine Diffusionstiefe von 0,3 – 2μm auf. 4 und 5 sind Querschnittsansichten entlang der Linie IV-IV bzw. V-V in 3. Im folgenden wird die Struktur des Querschnitts entlang der Linie IV-IV beschrieben.
  • Dann werden Oxidfilme 6, die Endabschnitte der benachbarten N+-Diffusionsschichten 5 und Abschnitte der P-Basisschicht 4, die mit denselben umgeben sind, bedecken, während Mittelabschnitte der N+-Diffusionsschichten 5 freigelegt sind, durch eine Filmbildung durch beispielsweise CVD und Bemustern gebildet (6).
  • Die Oxidfilme 6 werden als Masken zum Durchführen eines Ätzens verwendet, wodurch Gräben 302 gebildet werden, die durch die N–-Halbleiterschicht 1 bzw. die P-Basisschicht 4 und die N+-Diffusionsschichten 5 hindurchgehen und Bodenabschnitte in der P-Basisschicht 4 bzw. N–-Halbleiterschicht 1 aufweisen. Die N+-Diffusionsschichten 5 verbleiben in Abschnitten um die Öffnungen der Gräben 302 als N+-Emitterdiffusionsschichten 51 (7).
  • Danach werden die Oxidfilme 6 zum Zurückziehen von Endabschnitten davon von den Öffnungen der Gräben 302 um einen Abstand x in einer Querrichtung senkrecht zu der Dickenrichtung der N–-Halbleiterschicht 1 isotrop geätzt (8). Dann wird der Halbleiter isotrop geätzt, wodurch die Ecken der N+-Emitterdiffusionsschichten 51, die an den Öffnungen der Gräben 302 angeordnet sind, und Abschnitte der P-Basisschicht 4 bzw. der N–-Halbleiterschicht 1, die an den Bodenabschnitten der Gräben 302 angeordnet sind, abgerundet werden und Gräben 301 gebildet werden (9).
  • Danach wird eine thermische Oxidation durchgeführt, wodurch vorübergehend ein Opferoxidfilm 10 auf den Innenwänden der Gräben 301 gebildet wird (10). Zu dieser Zeit werden die Oxidfilme 6 in ihrer Dicke derart erhöht, daß Oxidfilme 61 definiert bzw. gebildet werden. Danach werden der Opfer- bzw. Schutzoxidfilm 10 und die Oxidfilme 61 durch Ätzen entfernt. Somit werden die Öffnungen und Bodenabschnitte der Gräben 301 weiter abgerundet, während Seitenwände davon weiter geglättet werden, wodurch Gräben 300 gebildet bzw. definiert werden (11).
  • Die japanische Patentanmeldung JP 7-263 692 A (1995) beschreibt beispielsweise die Technik des Bildens der Gräben 302, 301 und 300 in dieser Reihenfolge, des Glättens der Seitenwände davon und des Abrundens der Ecken davon, wie in 7 – 11 gezeigt ist. Beispielsweise wird ein Plasmaätzen des Siliziums für die Gräben 302 unter Verwendung eines Gases, wie z.B. O2 und/oder CF4, derart durchgeführt, daß die Gräben 301 gebildet werden. Dann wird der Opferoxidfilm 10 mit ungefähr 100 – 300nm bei einer Temperatur von 950 – 1100°C in einer Sauerstoffatmosphäre gebildet. Danach wird beispielsweise eine thermische Oxidation in einer Dampf- oder Sauerstoffatmosphäre von zumindest 950°C zum Bilden eines Gateoxidfilmes 11 auf der in der in 11 gezeigten Struktur freigelegten Oberfläche einschließlich der Innenwände der Gräben 300 durchgeführt.
  • Alternativ kann folgend auf dem Bilden und Entfernen des Opferoxidfilmes 10 und vor dem Bilden des Gateoxidfilmes 11 ein neuer Opferoxidfilm auf der in 11 gezeigten Struktur gebildet werden und von ihr entfernt werden. Der neue Opferoxidfilm wird beispielsweise in einer Dampfatmosphäre bei einer Temperatur, die niedriger ist als die zum Bilden des Opferoxidfilmes 10, gebildet. In diesem Fall wird der Gateoxidfilm 11 bevorzugt durch thermische Oxidation in einer Dampfatmosphäre bei einer Temperatur von nicht mehr als 1000°C als Beispiel gebildet, um den Effekt des Abrundens der Bodenabschnitte der Gräben 300 zu verbessern.
  • Es wird ein polykristalliner Siliziumfilm 12 für die Gateelektroden derart gebildet, daß der Gateoxidfilm 11 bedeckt wird und die Gräben 300 aufgefüllt werden (12). Der polykristalline Siliziumfilm 12 für die Gateelektroden kann beispielsweise aus einem Film, der Phosphor in hoher Konzentration enthält, oder aus einem nicht-dotierten Film, in den Phosphorionen implantiert sind bzw. werden, gebildet werden.
  • Der polykristalline Siliziumfilm 12 für die Gateelektroden wird bemustert, wodurch Gateelektroden 13 erhalten werden, die die Gräben 300 füllen, während Öffnungen der Gräben 300 und Abschnitte um diese Öffnungen bedeckt sind. Wie in 13 gezeigt ist, bezeichnet WG den Durchmesser (Querschnittsbreite) von Kopfabschnitten der Gateelektroden 13, die oberhalb der P-Basisschicht 4 und der N+-Emitterdiffusionsschichten 51 angeordnet sind, bezeichnet WT den Durchmesser (Querschnittsbreite) der sich linear erstreckenden Innenwandabschnitte der Gräben 300 und bezeichnet WC den Abstand zwischen der Grenze zwischen dem Gateoxidfilm 11 und der P-Basisschicht 4, d.h. die Innenwände der Gräben 300, im Querschnitt der Gräben 300 und der Endoberfläche der Gateelektrode 13, die an einem Abschnitt oberhalb des Grabens 300 (13) angeordnet ist.
  • Entweder die Beziehung WG ≥ 1,3·WT oder WC ≥ 0,2μm trifft für die Größen WG, WT und WC zu. Es werden nämlich Abschnitte des polykristallinen Siliziumfilmes 12 für die Gateelektroden, die oberhalb der P-Basisschicht 4 und den N+-Emitterdiffusionsschichten 51 angeordnet sind und die zumindest 0,2μm von den Öffnungen der Gräben 300 verglichen mit den Innenwänden getrennt sind, selektiv entfernt. Alternativ werden Kopfabschnitte mit einem Durchmesser, der zumindest 1,3 Mal dem Durchmesser der Innenwände der Gräben 300 entspricht, gebildet.
  • Danach werden P-Halbleiterschichten 18 mit hoher Dotierungskonzentration durch Ionenimplantation oder ähnlichem von oberen Oberflächenabschnitten der P-Basisschicht 4, die zwischen benachbarten N+-Emitterdiffusionsschichten 51 freigelegt sind, gebildet (14). Weiterhin werden Zwischenschichttrennfilme 16 und 17 in dieser Reihenfolge beispielsweise durch CVD gebildet (15). Die Zwischenschichttrennfilme 16 und 17 werden selektiv zum Zurücklassen derselben nur auf den Gateelektroden 13, wie in 16 gezeigt ist, geätzt. Weiterhin werden Silizidschichten 19 auf oberen Oberflächen der N+-Emitterdiffusionsschichten 51, der P-Halbleiterschichten 18 und der Gateelektroden 13 durch Sputtern oder Lampenerwärmen (Lampenglühen) gebildet, und eine Barrierenmetallschicht 20 und eine Aluminiumverbindungsleitung 21 werden auf der gesamten Oberfläche gebildet (17). Die Aluminiumverbindungsleitung 21 ist beispielsweise aus AlSi, AlSiCu oder AlCu gebildet.
  • Die japanische Patentanmeldung JP 8-23092A (1996) beschreibt beispielsweise eine solche Struktur, daß die Abschnitte der Gatelektroden 13, die über die Gräben 300 nach oben vorstehen, breiter sind als die Gräben 300. Die vorliegende Erfindung weist jedoch einen solchen Vorteil auf, daß die Eigenschaften des Gateoxidfilmes 11 durch Einhalten der Beziehung von zumindest WG ≥ 1,3·WT oder WC ≥ 0,2μm verbessert sind.
  • Bei dem in 17 gezeigten Querschnitt ist die Barrierenmetallschicht 20 nicht notwendigerweise in Kontakt mit den N+-Emitterdiffusionsschichten 51, wenn die Abmessung WC groß ist. Jedoch können die Aluminiumverbindungsleitung 21 und die N+-Emitterdiffusionsschichten 51 in anderen Abschnitten miteinander verbunden sein. 18 zeigt einen Querschnitt in einer anderen Position, die parallel zu dem in 17 gezeigten Querschnitt ist. 19 ist eine Querschnittsansicht entlang einer Ebene senkrecht zu der Substrattiefenrichtung in Positionen, die mit den N+-Emitterdiffusionsschichten 51 in der in 17 und 18 gezeigten Struktur vorgesehen sind. Wenn die Struktur, die oberhalb der Positionen, die mit den N+-Emitterdiffusionsschichten 51 vorgesehen sind, weggelassen wird, entsprechen die Querschnitte entlang den Linien XVII-XVII und XVIII-XVIII in 19 denen, die in 17 bzw. 18 gezeigt sind. Die Linien XVII-XVII und XVIII-XVIII entsprechen den Linien IV-IV bzw. V-V, die in 3 gezeigt sind.
  • In dem in 18 gezeigten Querschnitt sind die N+-Diffusionsschichten 5 derart gebildet, daß sie die gesamte obere Oberfläche der P-Basisschicht 4 bedecken, wie in 5 gezeigt ist. In diesem Querschnitt sind daher keine P-Halbleiterschichten 18 gebildet, sondern die N+-Emitterdiffusionsschichten 51 sind kontinuierlich zwischen den benachbarten Gräben 300 und die Aluminiumverbindungsleitung 21 ist mit den N+-Emitterdiffusionsschichten 51 über die Silizidschichten 19 und die Barrierenmetallschicht 20 verbunden.
  • 20 und 2l sind Diagramme, die den durch die Abmessungen WG und WC auf die Ausbeute der Graben-MOS-Gates ausgeübten Einfluß zeigen. Betreffend der Ausbeute werden beispielsweise die Graben-MOS-Gates, die einen dielektrischen Durchbruch bei der Anwendung einer Spannung unterhalb eines gewissen Referenzspannungspegels verursachen, oder die, die Leckströme entwickeln, die einen gewissen Referenzstrompegel übersteigen, als fehlerhaft beurteilt. Von 20 und 21 wird erkannt, daß die Ausbeute ab WG = 1,3WT bzw. ab WC = 0,2μm bemerkenswert verbessert wird.
  • Obwohl die detaillierten Gründe, warum die Ausbeute so verbessert wird, nicht bekannt sind, kann ein erster Grund sein, daß die Gräben in der Reihenfolge 302, 301 und 300 gebildet werden und daß die Ecken der Öffnungen und die Bodenabschnitte der Gräben abgerundet werden. Somit kann abgeschätzt werden, daß der dielektrische Durchbruch oder das Leck kaum aufgrund der Form des Gateoxidfilmes 11 verursacht wird, da die Verteilung der zwischen den Gateelekroden 13 und der P-Basisschicht 4 angelegten elektrischen Felder davon abgehalten werden kann, daß sie lokal erhöht wird, und da die Gateoxidfilme 11 im wesentlichen homogen zwischen den Innenwänden der Gräben 300 und der oberen Oberfläche der P-Basisschicht 4 gebildet werden können.
  • Ein zweiter Grund kann sein, daß die Grabenöffnungen schwache Punkte bezüglich der Gateoxidfilmeigenschaften in der Graben-MOS-Gatestruktur, die oben beschrieben wurde, sind und daß daher Abschnitte des Gateoxidfilmes 11 nahe an den Öffnungen der Gräben 300 nicht für das Ätzen des polykristallinen Siliziumfilmes 12 zum Bilden der Gateelektroden 13 freigelegt sind, wenn die Abmessungen WC und WG erhöht sind, und daß die Gateoxidfilmeigenschaften vor einer durch einen Plasmaschaden verursachten Verschlechterung geschützt sind. Es ist nämlich abschätzbar, daß der dielektrische Durchbruch, ein Leck oder eine Verschlechterung der Gateoxidfilmeigenschaften, wie z.B. die Zuverlässigkeit, kaum verursacht werden, da der Gateoxidfilm 11 nicht geätzt wird.
  • Entsprechend diesem Ausführungsbeispiel kann, wie oben beschrieben wurde, der Gateoxidfilm der Graben-MOS-Gates sowohl in der Form als auch in der Filmqualität verbessert werden. Somit ist erkennbar, daß dieses Ausführungsbeispiel die Eigenschaften des Gateoxidfilmes und auch die Ausbeute der Graben-MOS-Gates verbessert.
  • Zum Reduzieren des Gatewiderstandes können Silizidschichten aus TiSi, CoSi oder ähnlichem beispielsweise auf den Oberflächen der Gateelektroden 13 gebildet werden. Alternativ können die Oberflächen der Gateelektroden 13 in Schritten, die ähnlich zu denen sind, die in 44 und 45 gezeigt sind, oxidiert werden. In diesem Fall gibt es jedoch eine Wahrscheinlichkeit bzw. Möglichkeit, daß eine Dotierung (z.B. Phosphor), die in den Gatelektroden 13 enthalten ist, derart oxidiert wird, daß eine Ausscheidung zu den Schnittstellen zwischen den Gateoxidfilmen 11 und den Gateelektroden 13 verursacht wird, oder daß Korngrenzen der Gateelektroden 13 derart oxidiert werden, daß ein Oxid der Dotierung gebildet wird. Dadurch werden die Gateoxidfilmeigenschaften leicht verschlechtert.
  • 2. Ausführungsbeispiel
  • 22 und 23 sind Querschnittsansichten eines Herstellungsverfahrens eines IGBT entsprechend dem zweiten Ausführungsbeispiel in der Reihenfolge der Schritte. Zuerst wird eine Struktur, die ähnlich zu der ist, die in 4 gezeigt ist, durch Schritte, die ähnlich zu denen sind, die in dem ersten Ausführungsbeispiel gezeigt sind, erhalten. Danach werden Siliziumionen 91 von oberhalb der P-Basisschicht 4 und der N+-Diffusionsschichten 5 implantiert (22). Dann werden Schritte, die ähnlich zu denen sind, die in 6 – 12 gezeigt sind, ausgeführt, wodurch die in 23 gezeigte Struktur erhalten wird.
  • Wie in 23 gezeigt ist, unterscheidet sich ein Gateoxidfilm 11 in der Dicke von dem, der in 12 gezeigt ist. Die Dicke W1 des Gateoxidfilmes 11 entlang einer Querrichtung senkrecht zu der Dickenrichtung der P-Basisschicht 4 an Positionen, die mit den N+-Emitterdiffusionsschichten 51 um die Öffnungen der Gräben 300 vorgesehen sind, d.h. die Tiefe von einer oberen Oberfläche der P-Basisschicht 4, und die Dicke W2 entlang der Querrichtung in Innenwandabschnitten der Gäben 300, wie z.B. Positionen benachbart zu der P-Basisschicht 4 als Beispiel, weisen die Beziehung von W1 ≥ 1,3·W2 auf.
  • Somit können die Abschnitte des Gateoxidfilmes 11, die an den Öffnungen der Gräben 300, die starke elektrische Felder entwickeln, angeordnet sind, in der Dicke erhöht werden, während die Abschnitte des Gateoxidfilmes 11, die Abschnitten der P-Basisschicht 4 gegenüberliegen, die nahe den Gräben 300 Kanäle bilden, die zwischen den N+-Emitterdiffusionsschichten 51 und der N–-Halbleiterschicht 1 gehalten sind, in der Dicke reduziert werden, wodurch es möglich wird, den dielektrischen Durchbruch des Gateoxidfilmes 11 zu unterdrücken, ohne die Eigenschaften des Bildens der Kanäle zu verschlechtern.
  • Die japanische Patentanmeldung JP 7-249 769 A (1995) beschreibt eine Technik des Erhöhens der Dicke eines Gateoxidfilmes in Abschnitten an Öffnungen durch Oxidieren von Dotierungsdiffusionsschichten, die gleichzeitig mit Emitterdiffusionsschichten in Abschnitten gebildet sind, die nahe den Öffnungen der Gräben sind und nicht mit Emitterdiffusionsschichten vorgesehen sind. Entsprechend der vorliegenden Erfindung sind jedoch die N+-Emitterdiffusionsschichten 51 an den Öffnungen der Gräben 300 vorgesehen, wodurch zusätzlich zu dem in dieser Druckschrift beschriebenen Effekt die Dicke des Gateoxidfilmes 11 in den Abschnitten erhöht werden kann.
  • Entsprechend der vorliegenden Erfindung werden die N+-Emitterdiffusionsschichten 51 in einen amorphen Zustand aufgrund der Implantation von Siliziumionen 91 gebracht. Die Dicke der Abschnitte des Gateoxidfilmes 11, die durch Oxidieren der amorphen N+-Emitterdiffusionsschichten 51 erhalten werden, wird über die der Abschnitte des Gateoxidfilmes 11, die durch Oxidieren von Abschnitten der N–-Halbleiterschicht 1 und der P-Basisschicht 4, die auf den Innenwänden der Gräben 300 freigelegt sind, erhöht. Verglichen mit dem Fall des einfachen Erhöhens der Dicke der Abschnitte des Gateoxidfilmes nahe den Grabenöffnungen durch die in der japanischen Patentanmeldung JP 7-249 769 A beschriebenen Technik kann daher die Ausbeute der Graben-MOS-Gates in der vorliegenden Erfindung weiter erhöht werden.
  • Aufgrund der Implantation von Siliziumionen 91 werden weiterhin sekundäre Fehler, wie z.B. Versetzungen, Versetzungsschleifen, in der Nähe des Bereiches davon gebildet. Diese sekundären Fehler dienen als Getterplätze bezüglich Mikrofehlern, die beim Bilden der Gräben 300 in der P-Basisschicht 4 verursacht werden. Die Mikrofehler weisen eine Funktion des Erhöhens eines Leckstromes auf, der in Sperr-Rückwärtsvorspannung in einem Übergang fließt, der zwischen der N–-Halbleiterschicht 1 und der P-Basisschicht 4 gebildet ist. Folglich kann entsprechend diesem Ausführungsbeispiel ein solcher Leckstrom unterdrückt werden.
  • 24 ist eine Querschnittsansicht, die ein Modifikation dieses Ausführungsbeispieles zeigt. Die Silizumionen 91 müssen nicht sowohl in die P-Basisschicht 4 als auch die N-Emitterdiffusionsschichten 5 implantiert werden, sondern können im Unterschied zu dem in 22 gezeigten Ausführungsbeispiel nur in die N+-Diffusionsschichten 5 implantiert werden. Dies ist deshalb, da der oben erwähnte Effekt erreicht wird, wenn nur die N+-Emitterdiffusionsschichten 51 nahe den Öffnungen der Gräben 300 in einen amorphen Zustand gebracht werden. Daher können die Siliziumionen 91 durch eine Maske 22, die die N+-Diffusionsschichten 5 freilegt und die P-Basisschicht 4 bedeckt, implantiert werden.
  • 3. Ausführungsbeispiel
  • 25 und 26 sind Querschnittsansichten, die ein Herstellungsverfahren eines IGBT entsprechend dem dritten Ausführungsbeispiel in der Reihenfolge der Schritte zeigen. Zuerst wird eine Struktur, die ähnlich zu der ist, die in 8 gezeigt ist, durch Schritte, die ähnlich zu denen in dem ersten Ausführungsbeispiel sind, erhalten. Ein nicht-dotierte amorphe Siliziumschicht 23 wird auf einem Bereich (der die Innenwände der Gräben 302 enthält), der in dieser Struktur freigelegt ist, abgeschieden (25).
  • Die amorphe Siliziumschicht 23 dient als Gettermaterial für Mikrofehler 24, die in der N–-Halbleiterschicht 1 und der P-Basisschicht 4 um die Gräben 302 resultierend von ihrer Bildung verursacht sind. Daher können die Mikrofehler 24 durch weiter isotropes Ätzen des Siliziums und Entfernens der amorphen Siliziumschicht 23 reduziert werden. Zu dieser Zeit werden die Ecken der N+-Emitterdiffusionsschichten 51, die an den Öffnungen der Gräben 302 vorgesehen sind, und Abschnitte der P-Basisschicht 4 bzw. der N–-Halbleiterschicht 1, die an den Bodenabschnitten der Gräben 302 angeordnet sind, derart abgerundet, daß Gräben 303 gebildet werden (26).
  • Danach werden Graben-MOS-Gates durch Schritte, die ähnlich zu denen des ersten Ausführungsbeispieles sind, die in 10 – 17 gezeigt sind, derart ge bildet, daß verhindert werden kann, daß die Mikrofehler 24 einen schlechten Einfluß auf die Bildung des Gateoxidfilmes 11 ausüben. Daher können die Mobilität in den Kanalbereichen der Transistoren, die die Graben-MOS-Gates verwenden, und die Leckeigenschaften in Hauptübergängen verbessert werden.
  • Ein ähnlicher Effekt kann durch Abscheiden einer nicht-dotieren polykristallinen Siliziumschicht anstatt der amorphen Siliziumschicht 23 erzielt werden.
  • Weiterhin kann ein ähnlicher Effekt durch Durchführen eines Erwärmungs- bzw. Glühschrittes direkt nach einem Schritt, der ähnlich zu dem der ersten Ausführungsform ist, der in 8 gezeigt ist, ohne spezielles Abscheiden der amorphen Siliziumschicht 23 erzielt werden. Schäden, die beim Bilden der Gräben 302 an der N–-Halbleiterschicht 1 und der P-Basisschicht 4 ausgeübt sind, können in Abschnitten nahe den Innenwänden der Gräben 302 durch Erwärmen bzw. Glühen derart konzentriert werden, daß sie durch Bilden und Entfernen eines Opferoxidfilmes 10, ähnlich zu dem in dem ersten Ausführungsbeispiel, der in 10 und 11 gezeigt ist, entfernt werden.
  • 4. Ausführungsbeispiel
  • 27 und 28 sind Querschnittsansichten, die ein Herstellungsverfahren eines IGBT entsprechend dem vierten Ausführungsbeispiel in der Reihenfolge der Schritte zeigen. Zuerst wird eine Struktur ähnlich zu der in 9 gezeigten durch Schritte, die ähnlich zu denen in dem ersten Ausführungsbeispiel sind, erhalten. Eine nicht-dotierte amorphe Siliziumschicht 25 wird auf einem Bereich (einschließlich die Innenwände der Gräben 301), der in dieser Struktur freigelegt ist, abgeschieden (27).
  • Die amorphe Siliziumschicht 25 dient als ein Gettermaterial für Mikrofehler 24, die in der N–-Halbleiterschicht 1 und der P-Basisschicht 4 verursacht sind, ähnlich zu der amorphen Siliziumschicht 23, die in dem dritten Ausführungsbeispiel gezeigt ist. Wenn die amorphe Siliziumschicht 25 danach entfernt ist, sind daher die Mikrofehler 24 reduziert.
  • Die amorphe Siliziumschicht 25 wird derart oxidiert, daß ein Opferoxidfilm 26 gebildet wird (28). Danach wird der Opferoxidfilm 26 durch Schritte, die ähnlich zu denen des ersten Ausführungsbeispieles, die in 11 – 17 gezeigt sind, sind, derart entfernt, daß Graben-MOS-Gates gebildet werden und daß verhindert werden kann, daß Mikrofehler 24 einen schlechten Einfluß auf das Bilden eines Gateoxidfilmes 11 ausüben. Daher können die Mobilität in dem Kanalbereich der MOS-Transistoren und die Leckeigenschaften in Hauptübergängen verbessert werden.
  • Ein ähnlicher Effekt kann durch Abscheiden einer nicht-dotierten polykristallinen Siliziumschicht anstatt der amorphen Siliziumschicht 25, ähnlich zu dem dritten Ausführungsbeispiel, erzielt werden. Weiterhin kann ein ähnlicher Effekt durch Ausführen eines Erwärmungsschrittes direkt nach einem Schritt, der ähnlich zu dem der ersten Ausführungsform, der in 9 gezeigt ist, ist, ohne spezielles Abscheiden der amorphen Siliziumschicht 25, erhalten werden. Schäden in der N+-Halbleiterschicht 1 und der P-Basisschicht 4 können in Abschnitten nahe den Innenwänden der Gräben 302 durch Durchführen eines Erwärmens vor dem Bilden und Entfernen des Opferoxidfilmes 26 konzentriert werden, ähnlich zu dem dritten Ausführungsbeispiel.
  • 5. Ausführungsbeispiel
  • 29 ist eine Querschnittsansicht eines Herstellungsverfahrens eines IGBT entsprechend dem fünften Ausführungsbeispiel. Zuerst wird eine Struktur ähnlich zu der, die in 27 gezeigt ist, durch Schritte, die ähnlich zu denen in dem ersten und dritten Ausführungsbeispiel sind, erhalten. Danach werden Stickstoffionen 92 in eine nicht-dotierte amorphe Siliziumschicht 25, die zumindest auf Innenwänden der Gräben 301 abgeschieden sind, implantiert (29). Ein Erwärmen wird derart durchgeführt, daß die in die amorphe Siliziumschicht 25 implantierten Stickstoffionen 92 in Abschnitte der N–-Halbleiterschicht 1 und der P-Basisschicht 4 um die Gräben 301 diffundieren.
  • Danach wird die amorphe Siliziumschicht 25 derart oxidiert, daß ein Opferoxidfilm 26 gebildet wird, der ähnlich zu dem ist, der in 28 gezeigt ist, und die Oxidfilme 26 und 6 werden derart entfernt, daß eine Struktur erhalten wird, die ähnlich zu der des ersten Ausführungsbeispieles ist, die in 11 gezeigt ist. Der Stickstoff ist in Abschnitten der N–-Halbleiterschicht 1 und der P-Basisschicht 4 um die Gräben 300 vorhanden. Wenn ein Gateoxidfilm 11 durch Oxidation durch einen Schritt, der ähnlich zu dem des ersten Ausführungsbeispieles ist, der in 12 gezeigt ist, gebildet wird, und ein polykristalliner Siliziumfilm 12 für die Gateelektroden abgeschieden wird, ist es daher so, daß Stickstoff an den Grenzen zwischen dem gebildeten Gateoxidfilm 11 und der N–-Halbleiterschicht 1 und der P-Basisschicht 4 und zwischen dem Gateoxidfilm 11 und dem polykristallinen Siliziumfilm 12 für die Gateelektrode vorhanden ist.
  • Dieser Stickstoff wird mit freien Bindungen zwischen dem Gateoxidfilm 11 und der N–-Halbleiterschicht 1 und der P-Basisschicht 4 verbunden oder besetzt Positionen von Kristallfehlern, wodurch die Erzeugung von Grenzniveaus unterdrückt wird. Unter der Annahme, daß die N–-Halbleiterschicht 1 und die P-Basisschicht 4 hauptsächlich aus Silizium gebildet sind, werden beispielsweise Si-N-Bindungen anstatt von Si-H-Bindungen oder Si-PH-Bindungen, die als Elektronenfallen in dem Gateoxidfilm 11 dienen, gebildet. Somit können die Elektronenfallen in dem Gateoxidfilm 11 reduziert werden.
  • Weiterhin wird verhindert, daß Dotierungen von der N–-Halbleiterschicht 1 und der P-Basisschicht 4 oder von dem polykristallinen Siliziumfilm 12 in den Gateoxidfilm 11 diffundieren.
  • Somit wird die Zuverlässigkeit des Gateoxidfilmes 11 verbessert und die Widerstandsfähigkeit gegen heiße Ladungsträger der Transistoren, die die Graben-MOS-Gates verwenden, und die Mobilität der Kanalbereiche werden ebenfalls verbessert.
  • Die Stickstoffionen 92 können alternativ in eine Struktur implantiert werden, die ähnlich zu der des ersten Ausführungsbeispieles ist, die in 10 gezeigt ist. Der Stickstoff kann in Abschnitte der N–-Halbleiterschicht 1 und der P-Basisschicht 4 um die Gräben 301 durch den Opferoxidfilm 10 durch Implantieren von Stickstoffionen 92 nach dem Bilden des Opferoxidfilmes 10 eingebracht werden (30).
  • Die Stickstoffionen 92 können in die gesamte Oberfläche von jeder der Strukturen, die in 29 und 30 gezeigt sind, von oberhalb implantiert werden. Dies ist deshalb, da die Bereiche, die mit den später zu bildenden P-Halbleiterschichten 18 vorzusehen sind (siehe 14 des ersten Ausführungsbeispieles), mit Oxidfilmen 6 und 61 bedeckt sind, die mit großer Dicke zum Dienen als Masken beim Bilden der Gräben zum Verhindern der Implantierung von Stickstoffionen 92 eingestellt sind.
  • Ein ähnlicher Effekt kann durch Abscheiden einer nicht-dotieren polykristallinen Siliziumschicht anstatt der amorphen Siliziumschicht 25 erzielt werden, ähnlich zu dem dritten und vierten Ausführungsbeispiel.
  • Die Stickstoffionen 90 werden bevorzugt durch die amorphe Siliziumschicht 25, einen Opferoxidfilm 10 oder eine polykristalline Siliziumschicht, die in diesem Ausführungsbeispiel später entfernt werden, verglichen mit der Technik des Bildens eines Gateoxidfilmes von einem Oxidfilm in dem Stickstoffionen implantiert sind, wie beispielsweise in der japanischen Patentanmeldung JP 7-130 679 A beschrieben ist, oder der Technik des Implantierens der Stickstoffionen 92 direkt in die N–-Halbleiterschicht 1 und die P-Basisschicht 4, um die Eigenschaften der Transistoren, die die Graben-MOS-Gates enthalten, oder das Übergangsleck nicht zu verschlechtern.
  • 6. Ausführungsbeispiel
  • 31 ist eine Querschnittsansicht, die ein Herstellungsverfahren eines IGBT entsprechend dem sechsten Ausführungsbeispiel zeigt. Zuerst wird eine Struk tur ähnlich zu der, die in 16 gezeigt ist, durch Schritte, die ähnlich zu denen in dem ersten Ausführungsbeispiel sind, erhalten. Obwohl eine Barrierenmetallschicht 20 danach abgeschieden wird, wird vor dem Abscheiden einer Aluminiumverbindungsleitung 21 eine Pufferschicht 27 aus beispielsweise Wolfram oder Molybdän mit einer höheren Festigkeit bzw. Widerstandsfähigkeit als Aluminium auf der Barrierenmetallschicht 20 abgeschieden. Die Dicke der Pufferschicht 20 ist auf ein Niveau von nicht mehr als 40% des der Aluminumleitung 21 beispielsweise eingestellt.
  • Eine solche Pufferschicht 27 ist zwischen der Barrierenmetallschicht 20 und der Aluminiumverbindungsleitung 21 zumindest unmittelbar oberhalb der Graben-MOS-Gates vorgesehen, wodurch die Ebenheit der Aluminiumverbindungsleitung 21 verbessert wird. Somit wird ein Bruch der Graben-MOS-Gates durch einen Kontaktierungsstoß beim Zellenkontaktieren verhindert oder ein deutliches Ansteigen des Widerstandes der Transistoren im Ein-Zustand, die die Graben-MOS-Gates verwenden, wird verhindert.
  • 7. Ausführungsbeispiel
  • 32 ist eine Draufsicht, die konzeptionell die Struktur eines IGBT entsprechend dem siebten Ausführungsbeispiel zeigt. Ein Chipperipherieschutzring 30 umschließt eine Emitteranschlußfläche 31, die aus Aluminium oder einer Aluminiumlegierung besteht, und eine Gateanschlußfläche 28.
  • 33 und 34 sind Querschnittsansichten entlang der Linie A-A bzw. B-B in 32. Die Emitteranschlußfläche 31 leitet mit den N+-Emitterdiffusionsschichten 51, während die Gateanschlußfläche 28 mit den Gateelektroden 13 leitet. In dem in 33 gezeigten Querschnitt ist die Alumiumverbindungsleitung 21 mit der Emitteranschlußfläche 31 derart bedeckt, daß die Dicke DG der Metallschichten direkt oberhalb der Graben-MOS-Gates erhöht ist (siehe 33, das Gesamte bzw. die Summe der Dicken der Aluminiumverbindungsleitung 21 und der Emitteranschlußfläche 31). Somit kann ähnlich zu dem sechsten Ausführungsbeispiel ein Bruch der Graben-MOS-Gates, der durch einen Stoß beim Zellenkontaktieren verursacht wird, verhindert werden.
  • 35 ist ein Diagramm, das die Beziehung zwischen der Dicke DG und der Ausbeute der Graben-MOS-Gates nach einem Zusammenbauschritt zeigt. Es ergibt sich, daß die Ausbeute verbessert wird, wenn die Dicke der Metallschichten direkt oberhalb der Graben-MOS-Gates erhöht wird. Der Fall von DG = 5μm entspricht dem in 31 gezeigten Fall.
  • Es ist jedoch nachteilhaft, die Aluminiumverbindungsleitung 21 unmittelbar oberhalb der Graben-MOS-Gates kontinuierlich integral mit der Emitteranschlußfläche 31 zu bilden. 36 ist ein Diagramm, das die Beziehung zwischen der Dicke DG und der Krümmung eines Wafers, der mit den Graben-MOS-Gates vorgesehen ist, zeigt. Mit Bezug zu 36 zeigen die Kurven L1 und L2 entsprechend die Fälle des Erhaltens von Metallschichten der Dicke DG durch Bilden der Aluminiumverbindungsleitungen 21 und der Emitteranschlußflächen 31 durch einen Einzelfilmbildungsschritt und einen Bildungsschritt mit zwei Filmen. Es ist schwierig eine Bearbeitung in einer Belichtungseinheit durchzuführen, wenn sich der Wafer über 80μm krümmt. Daher ist es vorteilhaft die Dicke DG durch den Bildungsschritt mit zwei Filmen zu erhöhen, verglichen mit dem Fall des Erhöhens der Dicke DG durch einen Einzelfilmbildungsschritt.
  • Die Krümmung des Wafers kann, sogar wenn die Dicke DG groß ist, durch Bilden der Aluminiumverbindungsleitung 21 und der Emitteranschlußfläche 31 unabhängig voneinander unterdrückt werden, da die durch die Aluminiumverbindungsleitung 21 belegte Fläche auf dem Wafer durch Bemustern der Aluminiumverbindungsleitung 21 vor dem Bilden der Emitteranschlußfläche 31 reduziert ist.
  • Beispielsweise bedeckt die Emitteranschlußfläche 31 die Aluminiumverbindungsleitung 21 in 34, und die Aluminiumschicht 21, die in 34 auftritt, ist mit den N+-Emitterdiffusionsschichten 51 verbunden. Jedoch ist die Aluminiumverbindungsleitung 21 mit den Gateelektroden 13 anstatt der N+-Emitterdiffusionsschicht 51 in anderen Abschnitten verbunden, ähnlich zu der Aluminimverbindungsleitung 121, die in 49 gezeigt ist. Die Aluminiumverbindungsleitung 21 ist in einen ersten Abschnitt, der mit den Gateelektroden 13 verbunden ist, und einen zweiten Abschnitt, der mit den N+-Emitterdiffusionsschichten 51 verbunden ist, durch das oben erwähnte Bemustern aufgeteilt.
  • Ein Zwischenschichtisolierfilm 32 ist auf dem ersten Abschnitt der Aluminiumverbindungsleitung 21, die mit den Gateelektroden 13 in einem in 34 nicht gezeigten Abschnitt verbunden ist, vorgesehen, um einen Kurzschluß durch Verhindern eines Kontaktes mit der Emitteranschlußfläche 31 zu verhindern. Dieser Zwischenschichtisolierfilm 32 ist in 34 gezeigt.
  • In dem Chipperipherieschutzringbereich 30 sind Trennoxidfilme 34 unter den Zwischenschichttrennfilmen 16 und 17 anstatt der Gräben 300 gebildet. Weiterhin sind tiefe P-Diffusionsschichten 35 in der Nähe der Grenzen zwischen dem Chipperipherieschutzringbereich 30 und den Graben-MOS-Gates bzw. Graben-MOS-Gattern gebildet.
  • Modifikationen
  • Die vorliegende Erfindung ist nicht auf Strukturen von IGBT, die in den obigen Ausführungsbeispielen gezeigt sind, beschränkt. 37 ist eine Querschnittsansicht, die die Struktur eines weiteren Elementes zeigt, bei dem die vorliegende Erfindung anwendbar ist. Wie in 37 gezeigt ist, sind Gräben 300a und 300b ähnlich zu den Gräben 300 gebildet. Die Gräben 300a enthalten polykristalline Siliziumfilme 13a, die ähnlich zu den Gateelektroden 13 und den Gateoxidfilmen 11 gebildet sind. Die Gräben 300b enthalten Gateeletkroden 13b und Gateoxidfilme 11. Während die Gräben 300b benachbart zu einer P-Basisschicht 4 und N+-Emitterdiffusionsschichten 51 sind, sind die Gräben 300a nicht zu diesen Dotierungsdiffusionsschichten benachbart. Während die Oxidfilme 15 auf Oberflächen von sowohl den polykristallinen Siliziumfilmen 13a als auch den Gateelektroden 13b gebildet sind, sind die polykristallinen Siliziumfilme 13a mit einer Aluminiumverbindungsleitung 21 über eine Barrierenmetallschicht 20 und eine Silizidschicht 19 durch Teilöffnungen der Oxidfilme 15 verbunden.
  • Daher sind die polykristallinen Siliziumfilme 13a auf einem Potential, das gleich zu dem der Emitter ist, und sind elektrisch von den Gateelektroden 13b getrennt. Die in 37 beschriebene Struktur kann nützlich zum Beschränken der Erhöhung der Gatekapazität, die der Nachteil der Graben-MOS-Gatevorrichtung ist, und zum Verringern der Gatekapazität verwendet werden.
  • 38 ist eine Querschnittsansicht, die die Struktur eines IGBT zeigt. Diese Struktur unterscheidet sich von der, die in 17 gezeigt ist, in einem Punkt, daß Oxidfilme 15 auf Oberflächen der Gateelektroden 13 gebildet sind und daß eine P–-Halbleiterschicht 33 anstatt der N-Halbleiterschicht 2 gebildet ist.
  • Diese Struktur unterscheidet sich von der, die in 17 gezeigt ist, ebenfalls in dem Punkt, daß P+-Halbleiterschichten 41, die selektiv über bzw. in der P–-Halbleiterschicht 33 und einer N-Halbleiterschicht 2 gebildet sind, und daß eine Kollektorelektrode 40, die sowohl mit den P+-Halbleiterschichten 41 und der P–-Halbleiterschicht 33 in Kontakt ist, hinzugefügt sind. Die Kollektorstruktur ist eine P+/P–-Struktur zum Unterdrücken von der Injektion von Löchern von der Kollektorseite bei einem Betrieb der Vorrichtung.
  • 39 ist eine Querschnittsansicht, die die Struktur eines weiteren IGBT zeigt. Diese Struktur unterscheidet sich von der, die in 17 gezeigt ist, in dem Punkt, daß Oxidfilme 15 auf Oberflächen der Gateelektroden 13 gebildet sind und daß N+-Halbleiterschichten 42, die selektiv in einer P+-Halbleiterschicht 3 gebildet sind, hinzugefügt sind. Weiterhin unterscheidet sie sich in dem Punkt, daß eine Kollektorelektrode 40, die in Kontakt mit sowohl den P–-Halbleiterschichten 41 als auch der P–-Halbleiterschicht 33 ist, hinzugefügt ist. Die Kollektorstruktur ist eine P+/P–-Struktur zum Unterdrücken der Injektion von Löchern von der Kollektorseite bei einem Betrieb der Vorrichtung.
  • 40 ist eine Querschnittsansicht, die die Struktur von Graben-MOSFET zeigt. Diese Struktur unterscheidet sich von der des in 17 gezeigten IGBT in dem Punkt, daß die Oxidfilme 15 auf Oberflächen der Gateelektroden 13 gebildet sind und daß eine N+-Halbleiterschicht 43 anstatt der N-Halbleiterschicht 2 gebildet ist. In dieser Struktur dienen die N+-Emitterdiffusionsschichten 51 im wesentlichen als Source, während die N+-Halbleiterschicht 43 als Drain dient.
  • Die Verbesserung der Graben-MOS-Gates entsprechend der vorliegenden Erfindung ist auf jede der in 36–40 gezeigten Strukturen anwendbar.

Claims (8)

  1. Halbleitervorrichtung mit einem Halbleitersubstrat (1–4) mit einer Hauptoberfläche, einem Graben (300) mit einer Öffnung in der Hauptoberfläche und einem Bodenabschnitt in dem Halbleitersubstrat (1–4), einem Isolierfilm (11), der an einer Innenwand des Grabens (300) und auf einem Abschnitt der Hauptoberfläche um die Öffnung vorgesehen ist, und einem Film (12) aus einem leitenden Material, der über den Isolierfilm (11) gegenüber dem Halbleitersubstrat (1–4) vorgesehen ist und einen Kopfabschnitt aufweist, der weiter von dem Bodenabschnitt des Grabens (300) als von der Hauptoberfläche entfernt ist, wobei eine Endoberfläche des Kopfabschnittes von der Öffnung des Grabens (300) um zumindest 0,2μm von der Innenwand getrennt ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der Durchmesser (WG) des Kopfabschnittes zumindest 1,3 mal der Durchmesser (WT) der Innenwand des Grabens (300) in einem sich linear erstreckenden Abschnitt des Grabens (300) ist.
  3. Herstellungsverfahren einer Halbleitervorrichtung mit den Schritten: (a) Vorbereiten eines Halbleitersubstrates (1–4) mit eine Hauptoberfläche, (b) Bilden eines Grabens (300) mit einer Öffnung in der Hauptoberfläche und einem Bodenabschnitt in dem Halbleitersubstrat (1–4), (c) Bilden eines Isolierfilmes (11) auf einer Innenwand des Grabens (300) und auf einem Abschnitt der Hauptoberfläche um die Öffnung, (d) Bilden eines Filmes (12) aus einem leitenden Material, der den Isolierfilm (11) bedeckt, und (e) selektives Entfernen eines Teiles des Filmes (12) aus dem leitenden Material, der von der Öffnung um mindestens 0,2μm von der Innenwand des Grabens (300) getrennt ist, wodurch ein Kopfabschnitt gebildet wird.
  4. Herstellungsverfahren nach Anspruch 3, bei dem der Durchmesser (WG) des Kopfabschnittes zumindest 1,3 mal der Durchmesser (WT) der Innenwand des Grabens (300) in einem sich linear erstreckenden Abschnitt des Grabens (300) ist.
  5. Herstellungsverfahren einer Halbleitervorrichtung mit den Schritten: (a) Vorbereiten eines Halbleitersubstrates (1–4) mit einer Hauptoberfläche, (b) Bilden eines Loches (302) mit einer Öffnung in der Hauptoberfläche und einem Bodenabschnitt in dem Halbleitersubstrat (1–4), (c) Erwärmen der in dem Schritt (b) erhaltenen Struktur, (d) Bilden eines Opferoxidfilmes (10) durch Oxidieren einer Innenwand des Loches (302), (e) Bilden eines Grabens (300) durch Entfernen des Opferoxidfilmes (10), (f) Bilden eines Isolierfilmes (11) durch Oxidieren einer Innenwand des Grabens (300) und (g) Bilden eines Filmes (12) aus einem leitenden Material, der den Isolierfilm (11) bedeckt.
  6. Halbleitervorrichtung mit einer Gateelektrode (13), die eine MOS-Struktur darstellt, einer ersten leitenden Schicht (21), die auf der Gateelektrode (13) vorgesehen ist, und einer zweiten leitenden Schicht (27), die zwischen der Gateelektrode (13) und der ersten leitenden Schicht (21) liegt und eine größere Festigkeit als die erste leitende Schicht (21) aufweist.
  7. Herstellungsverfahren einer Halbleitervorrichtung mit den Schritten: (a) Bilden einer Gateelektrode (13), die eine MOS-Struktur darstellt, auf einem Halbleitersubstrat, (b) Bilden einer ersten leitenden Schicht (21) auf der Gateelektrode (13), (c) Bemustern der ersten leitenden Schicht (21) und (d) Bilden einer zweiten leitenden Schicht (31) auf der ersten leitenden Schicht (21).
  8. Herstellungsverfahren nach Anspruch 7, bei dem der Schritt (c) einen Schritt (c-1) des Bemusterns der ersten leitenden Schicht (21), während dieselbe in einen ersten Teil, der mit der Gateelektrode (13) und der zweiten leitenden Schicht (31) verbunden ist, und einen zweiten Teil, der mit einem Dotierungsbereich, der mit der Gateelektrode (13) einen MOS-Transistor bildet, verbunden ist, aufgeteilt wird, enthält, wobei das Verfahren weiter einen Schritt des (e) Bildens eines Zwischenschichtisolierfilmes (32), der zwischen dem ersten Teil und der zweiten leitenden Schicht (31) liegt, zwischen den Schritten (c) und (d) enthält.
DE19845315A 1998-03-05 1998-10-01 Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung Expired - Lifetime DE19845315B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19860962A DE19860962B4 (de) 1998-03-05 1998-10-01 Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPP10-53427 1998-03-05
JP05342798A JP3705919B2 (ja) 1998-03-05 1998-03-05 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE19845315A1 DE19845315A1 (de) 1999-09-09
DE19845315B4 true DE19845315B4 (de) 2006-03-23

Family

ID=12942551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19845315A Expired - Lifetime DE19845315B4 (de) 1998-03-05 1998-10-01 Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Country Status (4)

Country Link
US (3) US6661054B1 (de)
JP (1) JP3705919B2 (de)
KR (2) KR100317160B1 (de)
DE (1) DE19845315B4 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP5058406B2 (ja) * 2000-10-31 2012-10-24 ローム株式会社 半導体装置の製造方法
JP2002176177A (ja) * 2000-12-07 2002-06-21 Denso Corp 半導体装置及びその製造方法
DE10063443B4 (de) * 2000-12-20 2005-03-03 Infineon Technologies Ag Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
KR100485855B1 (ko) * 2001-02-01 2005-04-28 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2002368220A (ja) * 2001-06-04 2002-12-20 Hitachi Ltd 半導体装置及びこれを用いた電源システム
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP4219630B2 (ja) * 2002-07-17 2009-02-04 株式会社豊田中央研究所 トレンチゲート型半導体装置とその製造方法
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
KR100593445B1 (ko) * 2004-02-13 2006-06-28 삼성전자주식회사 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
US6960519B1 (en) 2004-06-25 2005-11-01 International Business Machines Corporation Interconnect structure improvements
KR100562657B1 (ko) * 2004-12-29 2006-03-20 주식회사 하이닉스반도체 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
EP1908119B1 (de) * 2005-07-27 2012-04-18 Infineon Technologies Austria AG Halbleiterbauelement mit einer driftzone und einer driftsteuerzone
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP2007088010A (ja) * 2005-09-20 2007-04-05 Denso Corp 半導体装置およびその製造方法
JP4844077B2 (ja) * 2005-10-13 2011-12-21 株式会社デンソー 半導体装置の製造方法
JP4867333B2 (ja) * 2005-12-27 2012-02-01 三菱電機株式会社 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
CN101361193B (zh) * 2006-01-18 2013-07-10 维西埃-硅化物公司 具有高静电放电性能的浮动栅极结构
JP2008042166A (ja) * 2006-07-12 2008-02-21 Matsushita Electric Ind Co Ltd 縦型ゲート半導体装置及びその製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP4581011B2 (ja) 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
DE112009004978B4 (de) * 2009-04-28 2020-06-04 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
JP2010283132A (ja) 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9230810B2 (en) 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
KR101388706B1 (ko) * 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
JP2014075483A (ja) * 2012-10-04 2014-04-24 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP6218423B2 (ja) * 2013-04-25 2017-10-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (de) 2014-08-19 2018-05-02 Vishay-Siliconix Sj-mosfet
KR102026543B1 (ko) 2014-08-19 2019-09-27 비쉐이-실리코닉스 전자 회로
JP6623772B2 (ja) * 2016-01-13 2019-12-25 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2018152514A (ja) * 2017-03-14 2018-09-27 富士電機株式会社 半導体装置の製造方法および半導体装置
JP7135302B2 (ja) * 2017-11-08 2022-09-13 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
US10529662B2 (en) * 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130679A (ja) * 1993-10-28 1995-05-19 Nec Corp 半導体装置の製造方法
JPH07249769A (ja) * 1994-01-20 1995-09-26 Mitsubishi Electric Corp トレンチ構造を有する半導体装置およびその製造方法
JPH07263692A (ja) * 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0823092A (ja) * 1994-07-06 1996-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761385A (en) * 1987-02-10 1988-08-02 Motorola, Inc. Forming a trench capacitor
EP0283964B1 (de) * 1987-03-20 1994-09-28 Nec Corporation Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff
JPS6427252A (en) * 1987-04-13 1989-01-30 Nec Corp Semiconductor storage device
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5055900A (en) * 1989-10-11 1991-10-08 The Trustees Of Columbia University In The City Of New York Trench-defined charge-coupled device
JP3226669B2 (ja) 1993-07-27 2001-11-05 株式会社東芝 半導体装置
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
TW318961B (de) * 1994-05-04 1997-11-01 Nippon Precision Circuits
JP3338178B2 (ja) 1994-05-30 2002-10-28 株式会社東芝 半導体装置およびその製造方法
JP3155894B2 (ja) * 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JP2792467B2 (ja) * 1995-06-13 1998-09-03 日本電気株式会社 半導体装置の製造方法
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
DE19651108C2 (de) 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JPH09331063A (ja) 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
US5661085A (en) * 1996-06-17 1997-08-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
DE19638439C2 (de) * 1996-09-19 2000-06-15 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US5744395A (en) * 1996-10-16 1998-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure
JP3976374B2 (ja) * 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130679A (ja) * 1993-10-28 1995-05-19 Nec Corp 半導体装置の製造方法
JPH07249769A (ja) * 1994-01-20 1995-09-26 Mitsubishi Electric Corp トレンチ構造を有する半導体装置およびその製造方法
JPH07263692A (ja) * 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0823092A (ja) * 1994-07-06 1996-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE19845315A1 (de) 1999-09-09
JP3705919B2 (ja) 2005-10-12
US6661054B1 (en) 2003-12-09
JPH11251589A (ja) 1999-09-17
KR100318571B1 (ko) 2001-12-28
US20060049457A1 (en) 2006-03-09
KR19990076531A (ko) 1999-10-15
US20040094799A1 (en) 2004-05-20
KR20010078406A (ko) 2001-08-20
US7052954B2 (en) 2006-05-30
US7910987B2 (en) 2011-03-22
KR100317160B1 (ko) 2002-06-20

Similar Documents

Publication Publication Date Title
DE19845315B4 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE19506386C2 (de) Halbleiterbauelement mit in Gräben angeordneten Steuerelektrodenschichten und Verfahren zu dessen Herstellung
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE102008005872B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE112008003787B4 (de) Halbleitervorrichtung
EP1151478B1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE10309997B4 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102006056809B9 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10203479A1 (de) Halbleitereinrichtung
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014106094A1 (de) Halbleitervorrichtung mit einer Superjunctionstruktur mit einem, zwei oder mehreren Paaren von Kompensationsschichten
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102010000113A1 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE102015101692A1 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE112018003086T5 (de) Halbleitervorrichtung und verfahren zur herstellung einerhalbleitervorrichtung
DE19964626B4 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 19860962

Country of ref document: DE

Q171 Divided out to:

Ref document number: 19860962

Country of ref document: DE

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right