DE112014000798T5

DE112014000798T5 - Programmierbare logische Vorrichtung und Halbleitervorrichtung

Info

Publication number: DE112014000798T5
Application number: DE112014000798.6T
Authority: DE
Inventors: Takeshi Aoki; Munehiro KOZUMA; Takayuki Ikeda; Yoshiyuki Kurokawa
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2013-02-13
Filing date: 2014-02-03
Publication date: 2015-10-29
Also published as: JP6336770B2; WO2014126001A1; US8952723B2; US9225336B2; TW201444285A; JP2015065692A; JP2020115658A; US20140225644A1; KR102071750B1; JP5700891B2; JP2014179976A; JP2018142992A; DE112014005151B3; US20150116000A1; KR20150119857A; TWI622271B

Abstract

Eine PLD mit einer verringerten Schaltungsfläche und einer erhöhten Betriebsgeschwindigkeit wird bereitgestellt. Bei der Schaltungsstruktur befindet sich ein Gate eines Transistors, der zwischen einem Eingabeanschluss und einem Ausgabeeinschluss eines programmierbaren Schaltelementes bereitgestellt ist, in einer Periode, in der ein Signal in das programmierbare Schaltelement eingegeben wird, in einem elektrisch schwebenden Zustand. Die Struktur ermöglicht, dass die Spannung eines Gates durch einen Verstärkungseffekt als Reaktion auf ein von programmierbaren logischen Elementen zugeführtes Signal erhöht wird, was zur Unterdrückung der Verringerung der Amplitudenspannung führt. Dies kann eine Schaltungsfläche um einen Bereich verringern, der von einer Boost-Schaltung, wie einer Pull-Up-Schaltung, besetzt ist, und eine Betriebsgeschwindigkeit erhöhen.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft ein Objekt, ein Verfahren oder ein Herstellungsverfahren. Die vorliegende Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung. Insbesondere betrifft die vorliegende Erfindung beispielsweise eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, ein Ansteuerverfahren dafür oder ein Herstellungsverfahren dafür. Eine Ausführungsform der vorliegenden Erfindung betrifft im Besonderen eine programmierbare logische Vorrichtung, bei der die Schaltungsstruktur geändert werden kann, und eine Halbleitervorrichtung oder dergleichen, die die programmierbare logische Vorrichtung aufweist.
Stand der Technik
Eine programmierbare logische Vorrichtung (programmable logic device: PLD) beinhaltet eine Vielzahl von programmierbaren logischen Elementen und eine Vielzahl von programmierbaren Schaltelementen. Eine Schaltungsstruktur und eine Funktion der PLD können durch Änderung einer Funktion jedes programmierbaren logischen Elementes oder einer Verbindung zwischen programmierbaren logischen Elementen, die mit programmierbaren Schaltelementen hergestellt wird, durch Programmierung von einem Benutzer nach der Herstellung verändert werden.
Daten (Konfigurationsdaten) zum Festlegen einer Funktion eines programmierbaren logischen Elementes und einer Verbindung, die mit programmierbaren Schaltelementen hergestellt wird, werden in einer Speichervorrichtung, wie einem Flashspeicher, gespeichert. Die Konfigurationsdaten, die in der Speichervorrichtung gespeichert sind, in ein programmierbares logisches Element und ein programmierbares Schaltelement zu schreiben, wird als Konfiguration bezeichnet.
Bekannt ist eine dynamische Rekonfigurationstechnologie, bei der die Schaltungsstruktur einer PLD, in der eine Konfiguration durchgeführt worden ist, während des Betriebs eines Systems einschließlich der PLD dynamisch geändert wird.
Ein Multikontext-Verfahren ist als dynamisches Rekonfigurationsverfahren bekannt. Bei dem Multikontext-Verfahren handelt es sich um ein Verfahren zur Änderung der Schaltungsstruktur einer PLD durch Speichern von Sätzen von Konfigurationsdaten, die einer Vielzahl von Schaltungsstrukturen entsprechen, und Auswählen des Satzes von zu verwendenden Konfigurationsdaten. Ein Satz von Konfigurationsdaten, die Schaltungsstrukturdaten darstellen, wird als Kontext bezeichnet. Ein Signal zur Umschaltung der Schaltungsstrukturdaten wird als Kontextauswahlsignal bezeichnet.
Beispiele für eine Schaltung eines programmierbaren Schaltelementes für ein Multikontext-Verfahren sind eine Schaltung mit logischen Gates, eine Schaltung mit einem Transmissionsgate und eine Schaltung mit einem Passtransistor (siehe z. B. Patentdokument 1).
Es sei angemerkt, dass ein Transmissionsgate eine Schaltung ist, die als Schalter verwendet wird, indem man als Source und Drain eines n-Kanal-Transistors und eines p-Kanal-Transistors dienende Anschlüsse verbindet und Signale, die auseinander logisch umgewandelt sind, an Gates anlegt. Ein Passtransistor ist eine Schaltung, die einen leitenden Zustand oder einen nicht leitenden Zustand zwischen einer Source und einem Drain als Reaktion auf ein Signal, das an ein Gate angelegt wird, auswählt.
[Referenz]

[Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2008-283526

Offenbarung der Erfindung
Im Falle der Verwendung eines Passtransistors als programmierbares Schaltelement wird die Amplitudenspannung eines Signals, das zwischen programmierbaren logischen Elementen über das programmierbare Schaltelement angelegt wird, um die Schwellenspannung des Passtransistors verringert. Es ist als Maßnahme gegen eine Verringerung der Amplitudenspannung wirksam, an der Seite eines Ausgabeanschlusses eine Boost-Schaltung, wie eine Pull-Up-Schaltung, zum Wiederherstellen einer verringerten Amplitudenspannung auf eine anfängliche Amplitudenspannung, bereitzustellen.
Jedoch könnte bei einer Struktur, die zusätzlich mit einer Pull-Up-Schaltung oder dergleichen an der Seite des Ausgabeanschlusses eines programmierbaren Schaltelementes versehen ist, um eine verringerte Amplitudenspannung auf eine anfängliche Amplitudenspannung wiederzuherstellen, eine Schaltungsfläche zunehmen, und schneller Betrieb einer PLD könnte verhindert werden.
Bei anderen Strukturen, bei denen ein programmierbares Schaltelement logische Gates in Kombination aufweist, und bei der ein Transmissionsgate als programmierbares Schaltelement verwendet wird, wird ein Problem einer Verringerung der Amplitudenspannung eines Signals gelöst, das zwischen programmierbaren logischen Elementen über das programmierbare Schaltelement hindurchgeht, wohingegen die Anzahl von Stufen von Gates und eine Schaltungsfläche zunehmen, was zum größeren Schaltungsumfang einer PLD führt.
Hinsichtlich des Obigen ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, eine programmierbare logische Vorrichtung oder dergleichen mit einer neuartigen Struktur bereitzustellen, die eine verringerte Schaltungsfläche aufweist. Eine andere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine programmierbare logische Vorrichtung oder dergleichen mit einer neuartigen Struktur bereitzustellen, die mit hoher Geschwindigkeit arbeiten kann. Eine andere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine programmierbare logische Vorrichtung oder dergleichen mit einer neuartigen Struktur bereitzustellen, die niedrigeren Stromverbrauch erzielen kann. Eine andere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine hoch zuverlässige programmierbare logische Vorrichtung oder dergleichen mit einer neuartigen Struktur bereitzustellen. Eine andere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen.
Es sei angemerkt, dass die Beschreibungen dieser Aufgaben dem Vorhandensein anderer Aufgaben nicht im Wege stehen. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht alle Aufgaben erfüllen muss. Andere Aufgaben als die obigen der Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich sein und können davon abgeleitet werden.
Eine Ausführungsform der vorliegenden Erfindung ist eine Schaltungsstruktur, bei der sich ein Gate eines Transistors zwischen einem Eingabeanschluss und einem Ausgabeanschluss eines programmierbaren Schaltelementes in einer Periode, in der ein Signal in das programmierbare Schaltelement eingegeben wird, in einem elektrisch schwebenden Zustand befindet. Bei der Struktur wird die Spannung eines Gates durch einen Verstärkungseffekt (boosting effect) als Reaktion auf ein Signal erhöht, das von einem programmierbaren logischen Element zu dem programmierbaren Schaltelement zugeführt wird, was zur Unterdrückung einer Verringerung der Amplitudenspannung führt.
Insbesondere ist ein Gate eines Transistors, der elektrische Stetigkeit zwischen programmierbaren logischen Elementen steuert, um ein Signal zu übertragen, mit einem anderen Transistor verbunden, der in einer Periode, in der ein Signal zwischen einem Eingabeanschluss und einem Ausgabeanschluss eines programmierbaren Schaltelementes angelegt wird, abgeschaltet wird. Das Gate des Transistors, der elektrische Stetigkeit zwischen den programmierbaren logischen Elementen steuert, um das Signal zu übertragen, wird in einem elektrisch schwebenden Zustand versetzt, was einen Verstärkungseffektbewirkt.
Eine Ausführungsform der vorliegenden Erfindung ist eine programmierbare logische Vorrichtung, die ein programmierbares Schaltelement beinhaltet, das einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen vierten Transistor beinhaltet. Ein Gate des ersten Transistors wird elektrisch mit einer Wortleitung verbunden, und entweder eine Source oder ein Drain des ersten Transistors ist elektrisch mit einer Leitung verbunden, die Konfigurationsdaten zuführt. Ein Gate des zweiten Transistors ist elektrisch mit einem Speicherabschnitt verbunden, und entweder eine Source oder ein Drain des zweiten Transistors ist elektrisch mit einem Eingabeanschluss verbunden. Ein Gate des dritten Transistors ist elektrisch mit einer Leitung verbunden, die ein hohes Stromversorgungspotential zuführt, und entweder eine Source oder ein Drain des dritten Transistors ist elektrisch mit einer Leitung verbunden, die ein Kontextauswahlsignal anlegt. Ein Gate des vierten Transistors ist elektrisch mit der/dem anderen der Source und des Drains des dritten Transistors verbunden, entweder eine Source oder ein Drain des vierten Transistors ist elektrisch mit der/dem anderen der Source und des Drains des zweiten Transistors verbunden, und die/der andere der Source und des Drains des vierten Transistors ist elektrisch mit einem Ausgabeanschluss verbunden. Das Gate des zweiten Transistors und das Gate des vierten Transistors befinden sich in einem elektrisch schwebenden Zustand in einer Periode, in der elektrische Stetigkeit zwischen dem Eingabeanschluss und dem Ausgabeanschluss besteht.
Bei einer Ausführungsform der vorliegenden Erfindung handelt es sich vorzugsweise bei dem ersten Transistor und dem dritten Transistor jeweils um einen Transistor, dessen Kanalbildungsbereich in einem Oxidhalbleiterfilm enthalten ist.
Bei einer Ausführungsform der vorliegenden Erfindung enthält der Oxidhalbleiterfilm vorzugsweise In, Ga und Zn.
Einer Ausführungsform entsprechend kann die programmierbare logische Vorrichtung bereitgestellt werden, die eine Verringerung der Amplitudenspannung eines zwischen programmierbaren logischen Elementen angelegten Signals unterdrücken kann und eine um einen Bereich verringerte Schaltungsfläche, der von einer Boost-Schaltung, wie einer Pull-Up-Schaltung, besetzt wird, und eine erhöhte Betriebsgeschwindigkeit aufweisen kann.
Kurze Beschreibung der Zeichnungen
In den begleitenden Zeichnungen:
1 ist ein Schaltplan, der eine Schaltungsstruktur eines programmierbaren Schaltelementes darstellt;
2A bis 2C sind Schaltpläne, die eine Struktur einer PLD darstellen;
3 ist ein Schaltplan eines Schaltelementes;
4 stellt eine Schaltungsstruktur eines programmierbaren Schaltelementes dar;
5A und 5B stellen Schaltungsstrukturen von programmierbaren Schaltelementen dar;
6A bis 6C stellen Strukturen von LUT dar;
7A und 7B stellen Schaltungsstrukturen von programmierbaren Schaltelementen dar;
8 stellt eine Schaltungsstruktur eines programmierbaren logischen Elementes und eines programmierbaren Schaltelementes dar;
9 stellt eine Schaltungsstruktur eines programmierbaren Schaltelementes dar;
10 ist ein Zeitdiagramm eines programmierbaren Schaltelementes;
11A und 11B stellen eine Arbeitsweise eines programmierbaren Schaltelementes dar;
12A und 12B stellen eine Arbeitsweise eines programmierbaren Schaltelementes dar;
13A und 13B stellen eine Arbeitsweise eines programmierbaren Schaltelementes dar;
14 zeigt Signalwellenformen eines programmierbaren Schaltelementes;
15 stellt einen Querschnitt einer Halbleitervorrichtung dar;
16A und 16B stellen Querschnitte von Halbleitervorrichtungen dar;
17A ist ein Ablaufdiagramm, das Herstellungsschritte einer Halbleitervorrichtung zeigt, und 17B ist eine perspektivische schematische Ansicht der Halbleitervorrichtung; und
18A bis 18E stellen elektronische Geräte unter Verwendung von Halbleitervorrichtungen dar.
Beste Methode zum Durchführen der Erfindung
Nachfolgend werden Ausführungsformen anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in verschiedenen Modi implementiert werden. Es wird von Fachleuten leicht verstanden, dass deren Modi und Details auf verschiedene Weise modifiziert werden können, ohne von dem Sinn und dem Umfang der vorliegenden Erfindung abzuweichen. Dementsprechend soll die vorliegende Erfindung nicht als auf die folgenden Beschreibungen der Ausführungsformen beschränkt interpretiert werden. Es sei angemerkt, dass gleiche Teile bei der Struktur der nachstehend beschriebenen vorliegenden Erfindung in verschiedenen Zeichnungen mit den gleichen Bezugszeichen bezeichnet werden.
In den Zeichnungen können in einigen Fällen der Klarheit halber die Größe, die Dicken von Schichten und/oder Bereiche übertrieben sein. Somit sind Ausführungsformen der vorliegenden Erfindung nicht auf solche Größenverhältnisse beschränkt. Es sei angemerkt, dass es sich bei den Zeichnungen um schematische Ansichten der idealen Beispiele handelt, und dass die Ausführungsformen der vorliegenden Erfindung nicht auf die Form oder den Wert in den Zeichnungen beschränkt sind. Beispielsweise können Schwankungen eines Signals, einer Spannung oder eines Stroms wegen eines Rauschens oder eines Zeitunterschiedes enthalten sein.
Es sei angemerkt, dass es sich in dieser Beschreibung und dergleichen bei einem Transistor um ein Element handelt, das mindestens drei Anschlüsse, nämlich ein Gate, einen Drain und eine Source, beinhaltet. Zudem hat der Transistor einen Kanalbereich zwischen einem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und einer Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode), und ein Strom kann durch den Drain, den Kanalbereich und die Source fließen.
Da sich dabei die Source und der Drain des Transistors abhängig von der Struktur, der Betriebsbedingung und dergleichen des Transistors untereinander abwechseln, ist es schwer zu definieren, welche eine Source oder ein Drain ist. Daher werden manchmal ein als Source dienender Abschnitt und ein als Drain dienender Abschnitt nicht als Source bzw. Drain bezeichnet, und entweder die Source oder der Drain wird als erste Elektrode und die/der andere von ihnen wird als zweite Elektrode bezeichnet.
Es sei angemerkt, dass in dieser Beschreibung Ordnungszahlen, wie „erste”, „zweite” und „dritte”, verwendet werden, um eine Verwechslung der Komponenten zu vermeiden, und die Ausdrücke die Komponenten zahlenmäßig nicht beschränken.
Es sei angemerkt, dass in dieser Beschreibung der Ausdruck „A und B sind verbunden” oder „A ist mit B verbunden” den Fall, in dem A und B elektrisch miteinander verbunden sind, zusätzlich zu dem Fall, in dem A und B direkt miteinander verbunden sind, bezeichnet. Hier bezeichnet der Ausdruck „A und B sind elektrisch verbunden” oder „A ist elektrisch mit B verbunden” den folgenden Fall: Wenn ein Objekt mit einer elektrischen Funktion zwischen A und B besteht, kann ein elektrisches Signal zwischen A und B gesendet und empfangen werden.
Es sei angemerkt, dass in dieser Beschreibung Begriffe zur Erläuterung der Anordnung, wie „über”, „oberhalb”, „unter” und „unterhalb”, der Einfachheit halber beim Beschreiben einer positionellen Beziehung zwischen Komponenten anhand von Zeichnungen verwendet werden. Ferner wird eine positionelle Beziehung zwischen Komponenten jeweils entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deswegen ist eine solche positionelle Beziehung zwischen Komponenten nicht auf die Begriffe in dieser Beschreibung beschränkt und kann jeweils abhängig von der Situation beschrieben werden.
Es sei angemerkt, dass die Anordnung von Schaltungsblöcken in einem Blockschema in einer Zeichnung die positionelle Beziehung zum Beschreiben bestimmt. Daher kann dann, auch wenn eine Zeichnung zeigt, dass unterschiedliche Funktionen in unterschiedlichen Schaltungsblöcken erzielt werden, eine reale Schaltung oder ein realer Bereich derart konfiguriert werden, dass die unterschiedlichen Funktionen in dem gleichen Schaltungsblock erzielt werden. Ferner ist eine Funktion jedes Schaltungsblocks in einem Blockschema in einer Zeichnung zum Beschreiben bestimmt. Daher kann auch dann, wenn ein einziger Schaltungsblock dargestellt ist, eine reale Schaltung oder ein realer Bereich so konfiguriert werden, dass solche in dem einzigen Schaltungsblock durchgeführte Verarbeitung in einer Vielzahl von Schaltungsblöcken durchgeführt wird.
In dieser Beschreibung und dergleichen deutet ein Begriff „parallel” darauf hin, dass der zwischen zwei geraden Linien gebildete Winkel größer als oder gleich –10° und kleiner als oder gleich 10° ist, und daher umfasst er auch den Fall, in dem der Winkel größer als oder gleich –5° und kleiner als oder gleich 5° ist. Außerdem deutet ein Begriff „senkrecht” darauf hin, dass der zwischen zwei geraden Linien gebildete Winkel größer als oder gleich 80° und kleiner als oder gleich 100° ist, und daher umfasst er auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist.
In dieser Beschreibung und dergleichen sind das trigonale und rhomboedrische Kristallsystem in dem hexagonalen Kristallsystem enthalten.
In dieser Beschreibung werden Ausführungsformen der vorliegenden Erfindung anhand der Zeichnungen beschrieben. Ausführungsformen werden in der folgenden Reihenfolge beschrieben.

1. Ausführungsform 1 (Schaltungsstruktur des programmierbaren Schaltelementes)
2. Ausführungsform 2 (Strukturbeispiel für Schaltung in PLD)
3. Ausführungsform 3 (Arbeitsweise der Schaltung)
4. Ausführungsform 4 (Effekte einer Ausführungsform der vorliegenden Erfindung)
5. Ausführungsform 5 (Oxidhalbleiter)
6. Ausführungsform 6 (Elemente in PLD)
7. Ausführungsform 7 (Strukturbeispiele für elektronische Komponente mit PLD und für elektronische Geräte, jeweils mit der elektronischen Komponente)
8. Ausführungsform 8 (Anwendungsbeispiele der PLD)

(Ausführungsform 1)
Bei dieser Ausführungsform wird eine Schaltungsstruktur eines programmierbaren Schaltelementes in einer PLD beschrieben.
Eine PLD in dieser Beschreibung bezeichnet eine Schaltung, die eine Vielzahl von programmierbaren logischen Elementen und eine Vielzahl von programmierbaren Schaltelementen beinhaltet. Die PLD in dieser Beschreibung bezeichnet auch eine Schaltung, deren Struktur durch Änderung einer Funktion jedes programmierbaren logischen Elementes oder einer Verbindung zwischen programmierbaren logischen Elementen, die mit programmierbaren Schaltelementen hergestellt wird, durch Programmierung von einem Benutzer nach der Herstellung verändert werden kann.
Es sei angemerkt, dass programmierbare Schaltelemente zwischen programmierbaren logischen Elementen bereitgestellt sind. Ein programmierbares Schaltelement in dieser Beschreibung bezeichnet eine Schaltung, die eine Verbindung aufgrund von Konfigurationsdaten, die durch Konfiguration gespeichert werden, festlegen kann. In dieser Beschreibung kann ein beliebiger der Sätze von Konfigurationsdaten des programmierbaren Schaltelementes als Reaktion auf ein Kontextauswahlsignal ausgewählt werden.
Ein programmierbares logisches Element in dieser Beschreibung bezeichnet eine Schaltung, die eine Vielzahl von Funktionen aufgrund von Konfigurationsdaten, die durch Konfiguration gespeichert werden, festlegen kann. In dieser Beschreibung kann ein beliebiger der Sätze von Konfigurationsdaten des programmierbaren logischen Elementes als Reaktion auf ein Kontextauswahlsignal ausgewählt werden.
Konfigurationsdaten in dieser Beschreibung bezeichnen Daten, die Daten zur Festlegung einer Funktion eines programmierbaren logischen Elementes und einer Verbindung umfassen, die mit programmierbaren Schaltelementen hergestellt wird. Konfiguration in dieser Beschreibung bezeichnet, Konfigurationsdaten in ein programmierbares logisches Element und ein programmierbares Schaltelement zu schreiben.
Ein Kontextauswahlsignal in dieser Beschreibung bezeichnet Daten zum Auswählen eines Satzes von zu verwendenden Konfigurationsdaten aus Sätzen von Konfigurationsdaten (Kontext), die einer Vielzahl von im Voraus in einer PLD gespeicherten Schaltungsstrukturen entsprechen. Ein Kontext in dieser Beschreibung bezeichnet einen Satz von Konfigurationsdaten, die Schaltungsstrukturdaten darstellen.
Zuerst wird ein Schaltungsstrukturbeispiel für ein programmierbares Schaltelement zwischen programmierbaren logischen Elementen anhand von 1 beschrieben.
Ein programmierbares Schaltelement 100 in 1 besteht aus einem Satz einer Vielzahl von Elementen. Die Elemente können grob als Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m (m ist eine natürliche Zahl von 2 oder mehr) und Kontextauswahlschaltungen 102_1 bis 102_m entsprechend den Funktionen unterteilt werden. Das programmierbare Schaltelement 100 ist zwischen einem Eingabeanschluss IN und einem Ausgabeanschluss OUT bereitgestellt, die mit programmierbaren logischen Elementen verbunden sind.
Bei dem Eingabeanschluss IN handelt es sich um einen Anschluss, der mit einem Ausgabesignal eines programmierbaren logischen Elementes versorgt wird. Bei dem. Ausgabeanschluss OUT handelt es sich um einen Anschluss, der ein einem programmierbaren logischen Element zuzuführendes Eingabesignal ausgibt.
Bei den Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m in dem programmierbaren Schaltelement 100 handelt es sich um Schaltungen, die Konfigurationsdaten speichern. Bei den Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m in dem programmierbaren Schaltelement 100 handelt es sich um Schaltungen, die entsprechend Konfigurationsdaten elektrische Stetigkeit zwischen dem Eingabeanschluss und dem Ausgabeanschluss steuern. In dieser Beschreibung weist die Konfigurationsdaten-Speicherschaltung eine Funktion zur Speicherung von Konfigurationsdaten und eine Funktion zur Steuerung einer elektrischen Stetigkeit zwischen dem Eingabeanschluss und dem Ausgabeanschluss entsprechend den Konfigurationsdaten auf.
Es sei angemerkt, dass in dieser Beschreibung ein Durchlasszustand (ein leitender Zustand) beispielsweise einen Zustand eines Transistors zwischen Anschlüssen bezeichnet, in dem eine große Menge an Strom zwischen seiner Source und seinem Drain fließt und die Anschlüsse elektrisch miteinander verbunden sind. Im Gegensatz dazu bezeichnet ein Sperrzustand (ein nichtleitender Zustand) beispielsweise einen Zustand eines Transistors zwischen Anschlüssen, in dem eine kleine Menge an Strom zwischen seiner Source und seinem Drain fließt und die Anschlüsse elektrisch nicht miteinander verbunden sind.
Bei den Kontextauswahlschaltungen 102_1 bis 102_m handelt es sich um Schaltungen, die in dem programmierbaren Schaltelement 100 elektrische Stetigkeit zwischen dem Eingabeanschluss und dem Ausgabeanschluss als Reaktion auf ein Kontextauswahlsignal steuern. Es sei angemerkt, dass es sich bei der Kontextauswahlschaltung in dieser Beschreibung um eine Schaltung handelt, die eine Funktion zur Steuerung einer elektrischen Stetigkeit zwischen dem Eingabeanschluss und dem Ausgabeanschluss als Reaktion auf ein Kontextauswahlsignal aufweist.
Die Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m in 1 bestehen jeweils aus einem Satz einer Vielzahl von Elementen. Jeder Satz kann Konfigurationsdaten speichern. Die Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m bestehen aus Sätzen jeweiliger Transistoren 111_1 bis 111_m, jeweiliger Transistoren 112_1 bis 112_m und jeweiliger Knoten 113_1 bis 113_m. Zum Beispiel beinhaltet die Konfigurationsdaten-Speicherschaltung 101_1 den Transistor 111_1, den Transistor 112_1 und den Knoten 113_1.
Ein Gate des Transistors 111_1 ist mit einer Wortleitung WL_1 verbunden, in die ein Wortsignal eingegeben wird, und entweder eine Source oder ein Drain des Transistors 111_1 ist mit einer Bitleitung BL verbunden, in die Konfigurationsdaten eingegeben werden. Ein Durchlasszustand/Sperrzustand des Transistors 111_1 wird durch ein Wortsignal der Wortleitung WL_1 gesteuert. Auf ähnliche Weise sind die Transistoren 111_2 bis 111_m mit jeweiligen Wortleitungen WL_2 bis WL_m und der Bitleitung BL verbunden. Die Transistoren 111_1 bis 111_m können auch als erste Transistoren bezeichnet werden.
Bei den Wortleitungen WL_1 bis WL_m handelt es sich um Leitungen, in die Wortsignale eingegeben werden. Die Wortleitungen weisen ein H-Niveau-Potential und ein L-Niveau-Potential auf und steuern einen Durchlasszustand/Sperrzustand der Transistoren, die mit den Wortleitungen WL_1 bis WL_m verbunden sind. Die Wortleitungen WL_1 bis WL_m können einfach als Leitungen bezeichnet werden.
Bei der Bitleitung BL handelt es sich um eine Leitung, in die Konfigurationsdaten eingegeben werden. Die in die Bitleitung BL eingegebenen Konfigurationsdaten weisen ein H-Niveau-Potential und ein L-Niveau-Potential auf. Wenn ein beliebiger der Transistoren 111_1 bis 111_m, die mit der Bitleitung BL verbunden sind, angeschaltet wird, wird ein H-Niveau- oder ein L-Niveau-Potential in einem entsprechenden Knoten der Knoten 113_1 bis 113_m gehalten. Die Bitleitung BL kann einfach als Leitung bezeichnet werden.
Es sei angemerkt, dass ein H-Niveau-Potential ein höheres Potential als L-Niveau-Potential bezeichnet und beispielsweise ein Potential aufgrund eines hohen Stromversorgungspotentials VDD ist. Ein L-Niveau-Potential bezeichnet ein niedrigeres Potential als H-Niveau-Potential und beispielsweise ein Potential aufgrund eines niedrigen Stromversorgungspotentials VSS. Vorzugsweise ist ein Unterschied zwischen einem H-Niveau-Potential und einem L-Niveau-Potential größer als oder gleich der Schwellenspannung des Transistors, so dass Umschaltung zwischen einem leitenden Zustand und einem nicht leitenden Zustand des Transistors durchgeführt werden kann, indem ein H-Niveau- oder ein L-Niveau-Potential an sein Gate angelegt wird.
Es sei angemerkt, dass vorzugsweise Transistoren mit einem niedrigen Leckstrom (leakage current) im Sperrzustand (Sperrstrom) als die Transistoren 111_1 bis 111_m verwendet werden. Hier bedeutet ein niedriger Sperrstrom, dass ein normalisierter Sperrstrom pro Mikrometer der Kanalbreite bei Raumtemperatur niedriger als oder gleich 10 zA ist. Da der Sperrstrom vorzugsweise so niedrig wie möglich ist, ist der normalisierte Sperrstrom bevorzugt niedriger als oder gleich 1 zA, stärker bevorzugt niedriger als oder gleich 10 yA, noch stärker bevorzugt niedriger als oder gleich 1 yA. Es sei angemerkt, dass Spannung zwischen einer Source und einem Drain in diesem Fall beispielsweise ungefähr 0,1 V, 5 V oder 10 V beträgt. Ein Beispiel für einen Transistor mit einem solchen niedrigen Sperrstrom ist ein Transistor, der einen Oxidhalbleiter in einem Kanal enthält.
Im Falle der Strukturen der Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m in 1 sind die Knoten 113_1 bis 113_m mit der Bitleitung BL über die Transistoren 111_1 bis 111_m verbunden. Ein Durchlasszustand/Sperrzustand der Transistoren 111_1 bis 111_m wird gesteuert, wodurch Konfigurationsdaten geschrieben und gespeichert werden. Dementsprechend ist es besonders zu bevorzugen, dass Transistoren mit einem niedrigen Sperrstrom als Schalter verwendet werden, die eine Potentialänderung unterdrücken, die von dem Übertragen der elektrischen Ladung auf die Knoten 113_1 bis 113_m in einer Periode, in der Konfigurationsdaten gespeichert werden, begleitet wird.
Indem Transistoren mit einem niedrigen Sperrstrom als die Transistoren 111_1 bis 111_m verwendet werden, können die Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m nichtflüchtige Speicher werden, die eine Datenspeicherperiode nach der Absperrung des Stroms aufweisen. Demzufolge können Konfigurationsdaten, die einmal in die Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m geschrieben worden sind, in den Knoten 113_1 bis 113_m gespeichert werden, bis die Transistoren 111_1 bis 111_m wieder angeschaltet werden. Dies ermöglicht, dass eine Verarbeitung ausgelassen wird, in der Konfigurationsdaten von einer externen Speichervorrichtung zu dem Zeitpunkt zum Anschalten des Stroms heruntergeladen werden, was zur Verringerung des Stromverbrauchs, einer kürzeren Anlaufzeit und dergleichen führt.
Ein Gate des Transistors 112_1 ist mit dem Knoten 113_1 verbunden, und entweder eine Source oder ein Drain des Transistors 112_2 ist mit dem Eingabeanschluss IN verbunden. Ein Durchlasszustand/Sperrzustand des Transistors 112_1 wird durch ein H-Niveau- oder ein L-Niveau-Potential gesteuert, das in dem Knoten 113_1 gesteuert wird. Auf ähnliche Weise sind die Transistoren 112_2 bis 112_m mit den jeweiligen Knoten 113_2 bis 113_m und dem Eingabeanschluss IN verbunden. Die Transistoren 112_1 bis 112_m können auch als zweite Transistoren bezeichnet werden.
Die Transistoren 111_1 bis 111_m und die Transistoren 112_1 bis 112_m sind zwar n-Kanal-Transistoren in 1, können aber p-Kanal-Transistoren sein.
Der Knoten 113_1 entspricht einem Knoten, an dem die/der andere der Source und des Drains des Transistors 111_1 und dem Gate des Transistors 112_1 miteinander verbunden sind. Auf ähnliche Weise entspricht der Knoten 113_2 einem Knoten, an dem die/der andere einer Source und eines Drains des Transistors 111_2 und einem Gate des Transistors 112_2 miteinander verbunden sind; und der Knoten 113_m entspricht einem Knoten, an dem die/der andere einer Source und eines Drains des Transistors 111_m und einem Gate des Transistors 112_m miteinander verbunden sind. Wenn die Transistoren 111_1 bis 111_m abgeschaltet werden, kann elektrische Ladung in den Knoten 113_1 bis 113_m gespeichert werden und auf diese Weise können Konfigurationsdaten gespeichert werden.
Ein Knoten in dieser Beschreibung bezeichnet einen Verbindungspunkt an einer Leitung, die bereitgestellt ist, um die Elemente elektrisch zu verbinden, und ist ein Teil einer Verbindungsleitung zwischen Elementen, ein mit der Leitung verbundener Kondensator oder dergleichen. Obwohl er in 1 weggelassen ist, wird ein Kondensator vorzugsweise mit den Knoten 113_1 bis 113_m verbunden, so dass elektrische Ladung vorteilhaft gespeichert werden kann.
Die Kontextauswahlschaltungen 102_1 bis 102_m in 1 bestehen jeweils aus einem Satz einer Vielzahl von Elementen. Ein Kontextauswahlsignal, das einen der Sätze auswählt, wird in jede der Kontextauswahlschaltungen 102_1 bis 102_m eingegeben. Insbesondere bestehen die Kontextauswahlschaltungen 102_1 bis 102_m aus Sätzen jeweiliger Transistoren 116_1 bis 116_m, jeweiliger Transistoren 117_1 bis 117_m und jeweiliger Knoten 118_1 bis 118_m. Zum Beispiel beinhaltet die Kontextauswahlschaltung 102_1 den Transistor 116_1, den Transistor 117_2 und den Knoten 118_1.
Ein Gate des Transistors 116_1 ist mit einer Stromversorgungsleitung VL verbunden, die mit einem hohen Stromversorgungspotential versorgt wird, und entweder eine Source oder ein Drain des Transistors 116_1 ist mit einer Auswahlleitung CL_1 verbunden, in die ein Kontextauswahlsignal eingegeben wird. Wenn ein Kontextauswahlsignal ein H-Niveau-Potential aufweist, wird ein H-Niveau-Potential in den Knoten 118_1 geschrieben, wenn der Transistor 116_1 angeschaltet ist, und der Transistor 116_1 wird abgeschaltet. Wenn ein Kontextauswahlsignal ein L-Niveau-Potential aufweist, weist das Potential des Knotens 118_1 ein L-Niveau auf, so dass der Durchlasszustand des Transistors 116_1 so gesteuert wird, dass er aufrechterhalten wird. Auf ähnliche Weise sind die Transistoren 116_2 bis 116_m mit den jeweiligen Auswahlleitungen CL_2 bis CL_m und der Stromversorgungsleitung VL verbunden. Die Transistoren 116_1 bis 116_m können auch als dritte Transistoren bezeichnet werden.
Bei der Stromversorgungsleitung VL handelt es sich um eine Leitung, in die ein Signal eines konstanten H-Niveau-Potentials eingegeben wird. Die Stromversorgungsleitung VL kann auch einfach als Leitung bezeichnet werden.
Bei den Auswahlleitungen CL_1 bis CL_m handelt es sich um Leitungen, in die ein Kontextauswahlsignal eingegeben wird. Beispielsweise werden Kontextauswahlsignale, die in die Auswahlleitungen CL_1 bis CL_m eingegeben werden, in die Knoten 118_1 bis 118_m geschrieben, wenn die Transistoren 116_1 bis 116_m angeschaltet werden. Beispielsweise wird bei der Kontextauswahlschaltung 102_1, wenn ein in die Auswahlleitung CL_1 eingegebenes Kontextauswahlsignal H-Niveau-Potential aufweist, das H-Niveau-Potential in den Knoten 118_1 geschrieben, so dass ein Potentialunterschied zwischen einer Source und einem Drain 0 wird, und daher wird der Transistor 116_1 abgeschaltet. Wenn ein in die Auswahlleitung CL_1 eingegebenes Kontextauswahlsignal ein L-Niveau-Potential aufweist, bleibt der Transistor 116_1 angeschaltet, wobei das L-Niveau-Potential in den Knoten 118_1 geschrieben wird. Die Auswahlleitungen CL_1 bis CL_m können auch einfach als Leitungen bezeichnet werden.
Ein Gate des Transistors 117_1 ist elektrisch mit der/dem anderen der Source und dem Drain des Transistors 116_1 verbunden, entweder eine Source oder ein Drain des Transistors 117_1 ist mit der/dem anderen der Source und des Drains des Transistors 112_1 verbunden, und die/der andere der Source und des Drains des Transistors 117_1 ist mit dem Ausgabeanschluss OUT verbunden. Ein Durchlasszustand/Sperrzustand des Transistors 117_1 wird durch das Potential des Knotens 118_1 gesteuert. Auf eine ähnliche Weise ist ein Gate des Transistors 117_2 elektrisch mit der/dem anderen einer Source und eines Drains des Transistors 116_2 verbunden, entweder eine Source oder ein Drain des Transistors 117-2 ist mit der/dem anderen einer Source und eines Drains des Transistors 112_2 verbunden, und die/der andere der Source und des Drains des Transistors 117_2 ist mit dem Ausgabeanschluss OUT verbunden; und ein Gate des Transistors 117_m ist elektrisch mit der/dem anderen einer Source und eines Drains des Transistors 116_m verbunden, entweder eine Source oder ein Drain des Transistors 117_m ist mit der/dem anderen einer Source und eines Drains des Transistors 112_m verbunden, und der andere der Source und des Drains des Transistors 117_m ist mit dem Ausgabeanschluss OUT verbunden. Die Transistoren 117_1 bis 117_m können auch als vierte Transistoren bezeichnet werden.
Bei den Transistoren 116_1 bis 116_m handelt es sich vorzugsweise um Transistoren mit einem niedrigem Leckstrom in einem Sperrzustand (Sperrstrom) wie die Transistoren 111_1 bis 111_m.
Bei den Strukturen der Kontextauswahlschaltungen 102_1 bis 102_m in 1 sind die Auswahlleitungen CL1 bis CL_m und die Knoten 118_1 bis 118_m über die Transistoren 116_1 bis 116_m verbunden. Die Leitungszustände der Transistoren 116_1 bis 116_m bestimmen, ob sich die Knoten 118_1 bis 118_m in einem elektrisch schwebenden Zustand befinden. Insbesondere werden die Transistoren 116_1 bis 116_m abgeschaltet, wenn ein Kontextauswahlsignal H-Niveau-Potential aufweist und ein H-Niveau-Potential in die Knoten 118_1 bis 118_m geschrieben wird. Es ist besonders zu bevorzugen, dass in einer Periode, in der die Transistoren 116_1 bis 116_m abgeschaltet sind, Transistoren mit einem niedrigerem Sperrstrom als Schalter verwendet werden, die eine Potentialänderung unterdrücken, die von dem Übergang einer elektrischen Ladung an den Knoten 118_1 bis 118_m begleitet wird.
Die Transistoren 116_1 bis 116_m und die Transistoren 117_1 bis 117_m sind in 1 zwar n-Kanal-Transistoren, können aber p-Kanal-Transistoren sein.
Der Knoten 118_1 entspricht einem Knoten, an dem die/der andere der Source und des Drains des Transistors 116_1 und das Gate des Transistors 117_1 miteinander verbunden sind. Auf ähnliche Weise entspricht dem Knoten 118_2 einem Knoten, an dem die/der andere der Source und des Drains des Transistors 116_2 und dem Gate des Transistors 117_2 miteinander verbunden sind; und der Knoten 118_m entspricht einem Knoten, an dem die/der andere der Source und des Drains des Transistors 116_m und dem Gate des Transistors 117_m miteinander verbunden sind.
Das programmierbare Schaltelement 100 in 1 ist konfiguriert, eine Schaltungsstruktur aufzuweisen, bei der sich die Gates der Transistoren 112_1 bis 112_m und der Transistoren 117_1 bis 117_m zwischen dem Eingabeanschluss IN und dem Ausgabeanschluss OUT in einer Periode, in der ein Signal in den Eingabeanschluss IN des programmierbaren Schaltelementes eingegeben wird, in einem elektrisch schwebenden Zustand befinden. Diese Struktur ermöglicht, dass die Spannung des Gates durch einen Verstärkungseffekt als Reaktion auf ein Signal, das zwischen programmierbaren logischen Elementen angelegt wird, verstärkt wird. Dies kann eine Verringerung der Amplitudenspannung unterdrücken.
Es sei angemerkt, dass ein elektrisch schwebender Zustand in dieser Beschreibung den Zustand bezeichnet, in dem ein Element elektrisch isoliert ist und elektrisch mit keinem anderen Element oder keiner anderen Leitung verbunden ist. Wenn sich beispielsweise ein Knoten in einem elektrisch schwebenden Zustand befindet, tritt kaum elektrische Ladung in den Knoten ein oder wird kaum von dem Knoten abgegeben, so dass das Potential durch kapazitive Kopplung wegen einer Kapazitätskomponente, die an dem Knoten gebildet wird, erhöht oder verringert wird.
Insbesondere wird der Fall der Konfigurationsdaten-Speicherschaltung 101_1 und der Kontextauswahlschaltung 102_1 beschrieben. In diesem Fall sind die Gates des Transistors 112_1 und des Transistors 117_1, die Übertragung eines Signals auf das programmierbare Schaltelement 100 steuern, mit dem Transistor 111_1 und dem Transistor 116_1 verbunden, so dass die Transistoren 111_1 und 116_1 in einer Periode, in der ein Signal zwischen dem Eingabeanschluss IN und dem Ausgabeanschluss OUT des programmierbaren Schaltelementes 100 angelegt wird, abgeschaltet werden können. Die Gates des Transistors 112_1 und des Transistors 117_1, die Übertragung des Signals zwischen dem Eingabeanschluss IN und dem Ausgabeanschluss OUT steuern, werden in einen elektrisch schwebenden Zustand versetzt, was zu einem Verstärkungseffekt führt.
Es sei angemerkt, dass ein Verstärkungseffekt bedeutet, dass das Potential eines Gates eines Transistors mit verschiedenen Kapazitäten zur gleichen Zeit wie die Versetzung des Gates in den elektrisch schwebenden Zustand und die Veränderung des Potentials entweder einer Source oder eines Drains von einem L-Niveau auf H-Niveau erhöht wird. Ein Verstärkungseffekt kann zwischen dem Fall, in dem ein L-Niveau-Potential in einem mit dem Gate verbundenen Knoten gehalten wird, und dem Fall, in dem ein H-Niveau-Potential in dem mit dem Gate verbundenen Knoten gehalten wird, den Grad der Erhöhung des Potentials eines Gates infolge einer Änderung des Potentials entweder einer Source oder eines Drains variieren.
Hier werden eine Arbeitsweise und eine Wirkung in dem programmierbaren Schaltelement 100 in 1 zum Zeitpunkt, zu dem ein Verstärkungseffekt verursacht wird, indem das Gate des Transistors in einen elektrisch schwebenden Zustand versetzt wird, beschrieben. Es sei angemerkt, dass nachstehend der Fall beschrieben wird, in dem in der Konfigurationsdaten-Speicherschaltung 101_1 und der Kontextauswahlschaltung 102_1 in 1 ein Verstärkungseffekt verursacht wird. Das Gleiche gilt für die Konfigurationsdaten-Speicherschaltungen 101_2 bis 101_m und die Kontextauswahlschaltungen 102_2 bis 102_m.
Wenn sich in der Konfigurationsdaten-Speicherschaltung 101_1 in 1 der Knoten 113_1 in dem schwebenden Zustand befindet, wird das Potential des Knotens 113_1 mit verschiedenen Kapazitäten des Transistors 112_1 zur gleichen Zeit wie die Veränderung eines Signals von einem L-Niveau auf einen H-Niveau, das in den Eingabeanschluss IN eingegeben wird, erhöht.
In dem Fall, in dem in den Knoten 113_1 geschriebene Konfigurationsdaten „0” sind, hier in dem Fall, in dem ein L-Niveau-Potential in dem Knoten 113_1 gehalten wird, tragen Kapazität C1, die zwischen dem Gate und der/dem einen der Source und des Drains des Transistors 112_1 erzeugt wird, und Kapazität C1', die zwischen dem Gate und der/dem einen der Source und des Drains des Transistors 112_1 erzeugt wird, zur Erhöhung des Potentials des Knotens 113_1 bei, weil sich der Transistor 112_1 in dem schwachen Umschaltungsmodus befindet.
Im Gegensatz dazu tragen in dem Fall, in dem in den Knoten 113_1 geschriebene Konfigurationsdaten „1” sind, hier in dem Fall, in dem ein L-Niveau-Potential in dem Knoten 113_1 gehalten wird, Kapazität C2, die zwischen dem Gate und einem Kanalbildungsbereich des Transistors 112_1 erzeugt wird, ebenso wie die Kapazität C1 und die Kapazität C1' zur Erhöhung des Potentials des Knotens 113_1 bei, weil sich der Transistor 112_1 in dem starken Umschaltungsmodus befindet.
Daher ist dann, wenn Konfigurationsdaten ein H-Niveau-Potential sind, die Kapazität des Transistors 112, die zur Erhöhung des Potentials des Knotens 113_1 beiträgt, größer als wenn die Konfigurationsdaten ein L-Niveau-Potential sind. Somit wird in den Konfigurationsdaten-Speicherschaltungen 101_1 bis 101_m ein Verstärkungseffekt, bei dem das Potential des Knotens 113_1 gleichzeitig mit einer Änderung des Potentials eines in den Eingabeanschluss IN eingegebenen Signals erhöht wird, in stärkerem Maße erhalten werden, wenn Konfigurationsdaten ein H-Niveau-Potential sind, als wenn Konfigurationsdaten ein L-Niveau-Potential sind.
Der oben beschriebene Verstärkungseffekt erhöht die Schaltgeschwindigkeit der Konfigurationsdaten-Speicherschaltung 101_1, wenn Konfigurationsdaten ein H-Niveau-Potential sind, und schaltet den Transistor 112_1 ab, wenn Konfigurationsdaten ein L-Niveau-Potential sind.
Auf ähnliche Weise wird dann, wenn sich der Knoten 118_1 in einem elektrisch schwebenden Zustand befindet, in der Kontextauswahlschaltung 102_1 in 1 das Potential des Knotens 118_1 von verschiedenen Kapazitäten des Transistors 117_1 gleichzeitig mit einer Änderung des Signals, das in einen Knoten zwischen dem Transistor 112_1 und dem Transistor 117_1 eingegeben wird, von L-Niveau auf H-Niveau erhöht.
In dem Fall, in dem ein in den Knoten 118_1 geschriebenes Kontextauswahlsignal „0” ist, hier in dem Fall, in dem ein L-Niveau-Potential in den Knoten 118_1 geschrieben wird, tragen Kapazität C3, die zwischen dem Gate und der/dem einen der Source und des Drains des Transistors 117_1 erzeugt wird, und Kapazität C3', die zwischen dem Gate und der/dem einen der Source und des Drains des Transistors 117_1 erzeugt wird, zur Erhöhung des Potentials des Knotens 118_1 bei, weil sich der Transistor 117_1 in dem schwachen Umschaltungsmodus befindet.
Im Gegensatz dazu tragen in dem Fall, in dem ein in den Knoten 118_1 geschriebenes Kontextauswahlsignal „1” ist, hier in dem Fall, in dem ein L-Niveau-Potential in den Knoten 118_1 geschrieben wird, Kapazität C4, die zwischen dem Gate und einem Kanalbildungsbereich des Transistors 117_1 erzeugt wird, ebenso wie die Kapazität C3 und die Kapazität C3' zur Erhöhung des Potentials des Knotens 118_1 bei, weil sich der Transistor 117_1 in dem starken Umschaltungsmodus befindet.
Daher ist dann, wenn ein Kontextauswahlsignal ein H-Niveau-Potential ist, die Kapazität des Transistors 117, die zur Erhöhung des Potentials des Knotens 118 beiträgt, größer als wenn ein Kontextauswahlsignal ein L-Niveau-Potential sind. Somit wird in den Kontextauswahlschaltungen 102_1 bis 102_m ein Verstärkungseffekt, bei dem das Potential des Knotens 118_1 gleichzeitig mit einer Änderung des Potentials eines Signals, das an einen Knoten zwischen dem Transistor 112_1 und dem Transistor 117_1 angelegt wird, erhöht wird, in stärkerem Maße erhalten werden, wenn ein Kontextauswahlsignal ein H-Niveau-Potential ist, als wenn ein Kontextauswahlsignal ein L-Niveau-Potential ist.
Der oben beschriebene Verstärkungseffekt erhöht die Schaltgeschwindigkeit der Kontextauswahlschaltung 102_1, wenn ein Kontextauswahlsignal ein H-Niveau-Potential ist, und schaltet den Transistor 117_1 ab, wenn ein Kontextauswahlsignal ein L-Niveau-Potential ist.
Um die Integrationsdichte zu erhöhen, wird ein n-Kanal-Transistor als Transistor verwendet, der in einem programmierbaren Schaltelement einer allgemeinen PLD enthalten ist und als Schalter dient. Der Schalter weist jedoch das Problem auf, dass sich die Schaltgeschwindigkeit verringert, weil das Potential eines Signals, das durch ein Gate des n-Kanal-Transistors hindurchgeht, wegen der Schwellenspannung verringert wird. Es wurde ein Verfahren vorgeschlagen, bei dem eine Übersteuerung (ein Betrieb mit Anlegen eines hohen Potentials an ein Gate eines n-Kanal-Transistors) verwendet wird, um die Schaltgeschwindigkeit zu erhöhen; Einsatz dieses Verfahrens könnte jedoch die Zuverlässigkeit des als Schalter verwendeten n-Kanal-Transistors verschlechtern. Jedoch kann dann, wenn bei einer Ausführungsform der vorliegenden Erfindung Konfigurationsdaten und ein Kontextauswahlsignal H-Niveau-Potentiale sind, der Verstärkungseffekt die Schaltgeschwindigkeit der Konfigurationsdaten-Speicherschaltung 101_1 und der Kontextauswahlschaltung 102_1 erhöhen, ohne Übersteuerung zu verwenden; folglich ist es unnötig, die Zuverlässigkeit zu opfern, um die Schaltgeschwindigkeit zu erhöhen.
Anders als im Falle der Literatur 1 (K. C. Chun, P. Jain, J. H. Lee und C. H. Kim, „A 3T Gain Cell Embedded DRAM Utilizing Preferential Boosting for High Density and Low Power On-Die Caches”, IEEE Journal of Solid-State Circuits, Vol. 46, Nr. 6, Seiten 1495–1505, Juni 2011) und der Literatur 2 (F. Eslami und M. Sima, „Capacitive Boosting for FPGA Interconnection Networks”, Int. Conf. an Field Programmable Logic and Applications, 2011, Seiten 453–458) wird erwartet, dass das programmierbare Schaltelement 100 mit der Struktur nach dieser Ausführungsform eine weitere vorteilhafte Wirkung aufweist.
Da die Literatur 1 darauf basiert, dass ein DRAM verwendet wird, ist die Anzahl der Speicherzellen groß und eine Lese-Bitleitung (read bit line: RBL), die mit einem Ausgang der Speicherzelle verbunden ist, weist eine große parasitäre Kapazität auf. Im Gegensatz dazu wird im Falle des programmierbaren Schaltelementes 100 ein in den Ausgabeanschluss eingegebenes Signal einem Eingabeanschluss eines programmierbaren logischen Elementes zugeführt; daher ist parasitäre Kapazität des Ausgabeanschlusses des programmierbaren Schaltelementes 100 kleiner als diejenige bei der Literatur 1. Dementsprechend stellt das programmierbare Schaltelement 100 auch einen Sekundär-Verstärkungseffekt zur Verfügung, bei dem das Potential des in den Ausgabeanschluss eingegebenen Signals durch Erhöhung des Potentials des Knotens 118_1 von der Kapazität C3, die zwischen dem Gate und der/dem einen der Source und des Drains des Transistors 117_1 erzeugt wird, und die Kapazität C3', die zwischen dem Gate und der/dem anderen der Source und des Drains des Transistors 117_1 erzeugt wird, noch weiter erhöht wird. Das heißt, dass der oben beschriebene Sekundär-Verstärkungseffekt die Schaltgeschwindigkeit des programmierbaren Schaltelementes 100 noch weiter erhöhen kann. Außerdem kann das programmierbare Schaltelement 100 das erhöhte Potential des Knotens mit weniger Transistoren als in der Literatur 2 aufrechterhalten.
Wie oben beschrieben, kann eine Ausführungsform der vorliegenden Erfindung eine Schaltungsstruktur aufweisen, bei der sich ein Gate eines Transistors zwischen einem Eingabeanschluss und einem Ausgabeanschluss eines programmierbaren Schaltelementes in einer Periode, in der ein Signal in das programmierbare Schaltelement eingegeben wird, in einem elektrisch schwebenden Zustand befindet. Diese Struktur ermöglicht, dass die Spannung des Gates durch einen Verstärkungseffekt als Reaktion auf ein zwischen programmierbaren logischen Elementen angelegtes Signal verstärkt wird. Dies kann die Verringerung der Amplitudenspannung unterdrücken.
Diese Ausführungsform kann jeweils in Kombination mit einer beliebigen der anderen Ausführungsformen implementiert werden.
(Ausführungsform 2)
Bei dieser Ausführungsform werden ein Schaltungsstrukturbeispiel für eine PLD, ein Schaltungsstrukturbeispiel für einen Schalterstromkreis, der das programmierbare Schaltelement bei der Ausführungsform 1 beinhaltet, und ein Schaltungsstrukturbeispiel für ein programmierbares logisches Element beschrieben.
<Strukturbeispiel für PLD>
Ein Strukturbeispiel für eine PLD einer Ausführungsform der vorliegenden Erfindung wird beschrieben. 2A stellt einen Teil einer Struktur einer PLD 130 einer Ausführungsform der vorliegenden Erfindung dar.
In 2A ist die PLD 130 mit einer ersten Spalte 140_1, die eine Vielzahl von programmierbaren logischen Elementen 131 aufweist, einer zweiten Spalte 140_2, die eine Vielzahl von programmierbaren logischen Elementen 131 aufweist, und einer dritten Spalte 140_3, die eine Vielzahl von programmierbaren logischen Elementen 131 aufweist, versehen. 2A stellt ein Beispiel dar, in dem die erste Spalte 140_1, die zweite Spalte 140_2 und die dritte Spalte 140_3 in dieser Reihenfolge von links parallel platziert sind.
Ferner sind in 2A eine Vielzahl von Leitungen 132, eine Vielzahl von Leitungen 133, eine Vielzahl von Leitungen 134, eine Vielzahl von Leitungen 135, eine Vielzahl von Leitungen 136, eine Vielzahl von Leitungen 137 und eine Vielzahl von Leitungen 138 in der PLD 130 bereitgestellt.
Erste Ausgabeanschlüsse der programmierbaren logischen Elemente 131 in der ersten Spalte 140_1 sind mit der Vielzahl von Leitungen 132 verbunden. Zweite Ausgabeanschlüsse der programmierbaren logischen Elemente 131 in der ersten Spalte 140_1 sind mit der Vielzahl von Leitungen 133 verbunden.
Erste Ausgabeanschlüsse der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 sind mit der Vielzahl von Leitungen 135 verbunden. Zweite Ausgabeanschlüsse der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 sind mit der Vielzahl von Leitungen 136 verbunden.
Erste Ausgabeanschlüsse der programmierbaren logischen Elemente 131 in der dritten Spalte 140_3 sind mit der Vielzahl von Leitungen 134 verbunden. Zweite Ausgabeanschlüsse der programmierbaren logischen Elemente 131 in der dritten Spalte 140_3 sind mit der Vielzahl von Leitungen 138 verbunden.
Es sei angemerkt, dass die Anzahl der ersten Ausgabeanschlüsse und die Anzahl der zweiten Ausgabeanschlüsse des programmierbaren logischen Elementes 131 nicht auf eins beschränkt ist, und die Anzahl der ersten Ausgabeanschlüsse und/oder die Anzahl der zweiten Ausgabeanschlüsse mehr als eins sein können/kann. Es sei auch angemerkt, dass ein Ausgabeanschluss stets unabhängig von der Anzahl der ersten Ausgabeanschlüsse und der Anzahl der zweiten Ausgabeanschlüsse mit einer Leitung verbunden ist. Wenn eine Spalte Y programmierbare logische Elemente 131 (Y ist eine natürliche Zahl) beinhaltet, beinhaltet somit die PLD 130 mindestens Y Leitungen, die mit den ersten Ausgabeanschlüssen verbunden sind, und Y Leitungen, die mit den zweiten Ausgabeanschlüssen verbunden sind.
Die erste Spalte 140_1 ist zwischen der Vielzahl von Leitungen 132 und der Vielzahl von Leitungen 133 platziert. Die zweite Spalte 140_2 ist zwischen der Vielzahl von Leitungen 135 und der Vielzahl von Leitungen 136 platziert. Die dritte Spalte 140_3 ist zwischen der Vielzahl der Leitungen 134 und der Vielzahl der Leitungen 138 platziert.
Die Vielzahl von Leitungen 135, die mit den ersten Ausgabeanschlüssen des programmierbaren logischen Elementes 131 in der zweiten Spalte 140_2 verbunden sind, ist sowohl zwischen der ersten Spalte 140_1 und der zweiten Spalte 140_2 als auch zwischen der ersten Spalte 140_1 und einer Spalte (nicht gezeigt) der programmierbaren logischen Elemente 131, die an der linken Seite der ersten Spalte 140_1 in 2A angeordnet sind, bereitgestellt. Die Vielzahl von Leitungen 134, die mit den ersten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der dritten Spalte 140_3 verbunden sind, ist sowohl zwischen der ersten Spalte 140_1 und der zweiten Spalte 140_2 als auch zwischen der zweiten Spalte 140_2 und der dritten Spalte 140_3 bereitgestellt. Die Vielzahl von Leitungen 137, die mit den ersten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 (nicht gezeigt) verbunden sind, die an der rechten Seite der dritten Spalte 140_3 in 2A angeordnet sind, ist sowohl zwischen der zweiten Spalte 140_2 und der dritten Spalte 140_3 als auch zwischen der dritten Spalte 140_3 und einer Spalte (nicht gezeigt) der programmierbaren logischen Elemente 131, die an der rechten Seite der dritten Spalte 140_3 angeordnet sind, bereitgestellt.
Wenn man die Aufmerksamkeit auf eine N-te Spalte (N ist eine natürliche Zahl von 3 oder mehr) richtet, sind eine Vielzahl von Leitungen, die mit den ersten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der N-ten Spalte verbunden sind, sowohl zwischen der N-ten Spalte und einer (N – 1)-ten Spalte als auch zwischen der (N – 1)-ten Spalte und einer (N – 2)-ten Spalte bereitgestellt. In dem Fall, in dem N 2 ist, ist eine Vielzahl von Leitungen, die mit den ersten Ausgabeanschlüssen des programmierbaren logischen Elementes 131 in der zweiten Spalte verbunden sind, sowohl zwischen der zweiten Spalte und der ersten Spalte als auch zwischen der ersten Spalte und einem IO bereitgestellt. Der IO hat eine Funktion einer Schnittstelle, die Eingabe von Signalen in die programmierbaren logischen Elemente 131 von außerhalb der PLD oder Ausgabe von Signalen aus den programmierbaren logischen Elementen 131 nach außerhalb der PLD steuert.
Bei einer Ausführungsform der vorliegenden Erfindung sind dann, wenn man die Aufmerksamkeit auf die (N – 1)-te Spalte (N ist eine natürliche Zahl von 3 oder mehr) richtet, eine Vielzahl von Leitungen, die mit den ersten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der (N – 1)-ten Spalte verbunden sind, eine Vielzahl von Leitungen, die mit den ersten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der N-ten Spalte verbunden sind, und eine Vielzahl von Leitungen, die mit den zweiten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der (N – 2)-ten Spalte verbunden sind, mit einer Vielzahl von Eingabeanschlüssen der programmierbaren logischen Elemente 131 in der (N – 1)-ten Spalte über Schalterstromkreise 110 verbunden.
Insbesondere sind im Falle von 2A beispielsweise die Vielzahl von Leitungen 135, die mit den ersten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der zweiten Spalte 1402 verbunden sind, die Vielzahl von Leitungen 134, die mit den ersten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der dritten Spalte 140_3 verbunden sind, und die Vielzahl von Leitungen 133, die mit den zweiten Ausgabeanschlüssen der programmierbaren logischen Elemente 131 in der ersten Spalte 140_1 verbunden sind, mit einer Vielzahl von Eingabeanschlüssen der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 über die Schalterstromkreise 110 verbunden.
2B ist ein Schaltplan des Schalterstromkreises 110, der die Verbindung zwischen der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 bzw. der Vielzahl von Leitungen 135 und der Vielzahl von Eingabeanschlüssen der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 in 2A steuert. Die Vielzahl von Leitungen 124 ist in 2B mit der Vielzahl von Eingabeanschlüssen der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 verbunden.
Der Schalterstromkreis 110 beinhaltet die Vielzahl von programmierbaren Schaltelementen bei der Ausführungsform 1. 2C stellt ein spezifisches Strukturbeispiel für den Schalterstromkreis 110 in 2B dar. Der Schalterstromkreis 110 in 2B beinhaltet drei programmierbare Schaltelemente: ein programmierbares Schaltelement 150_1, ein programmierbares Schaltelement 150_2 und ein programmierbares Schaltelement 150_3, wie in 2C dargestellt.
2C stellt den Schalterstromkreis 110 dar, der drei Leitungen 124 entspricht, und zeigt daher den Fall, in dem der Schalterstromkreis 110 die drei programmierbaren Schaltelemente beinhaltet: das programmierbare Schaltelement 150_1, das programmierbare Schaltelement 150_2 und das programmierbare Schaltelement 150_3. Die Anzahl der programmierbaren Schaltelemente in dem Schalterstromkreis 110 kann abhängig von der Anzahl von Eingabeanschlüssen der programmierbaren logischen Elemente 131 bestimmt werden.
2B und 2C stellen als typisches Beispiel den Schalterstromkreis 110 dar, der die Verbindung zwischen der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135 sowie der Vielzahl von Leitungen 124 steuert; ein anderer Schalterstromkreis 110, der eine Verbindung zwischen einer Vielzahl von Leitungen und einer Vielzahl von Leitungen in 2A steuert, hat eine Struktur, die der obigen Struktur ähnlich ist.
Als Nächstes stellt 3 ein spezifischeres Strukturbeispiel für den Schalterstromkreis 110 in 2C dar. 3 stellt eine spezifische Verbindungsbeziehung zwischen der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135 und dem Schalterstromkreis 110 dar. Wie in 3 dargestellt, steuert jedes der programmierbaren Schaltelemente eine Verbindung zwischen allen der Vielzahl von Leitungen 133, 134 und 135 und einer der Vielzahl von Leitungen 124.
Insbesondere stellt 3 ein Beispiel dar, in dem die Vielzahl von Leitungen 133 eine Leitung 133_1, eine Leitung 133_2 und eine Leitung 133_3 umfasst, die Vielzahl von Leitungen 134 eine Leitung 134_1, eine Leitung 134_2 und eine Leitung 134_3 umfasst, die Vielzahl von Leitungen 135 eine Leitung 135_1, eine Leitung 135_2 und eine Leitung 135_3 umfasst, und die Vielzahl von Leitungen 124 eine Leitung 124_1, eine Leitung 124_2 und eine Leitung 124_3 umfasst. Ferner sind in 3 das programmierbare Schaltelement 150_1, das programmierbare Schaltelement 150_2 und das programmierbare Schaltelement 150_3 bereitgestellt.
4 stellt ein spezifisches Strukturbeispiel für die programmierbaren Schaltelemente 150_1 bis 150_3 in 2C und 3 dar. Wie in 4 dargestellt, beinhaltet jedes programmierbare Schaltelement 150 eine Vielzahl von programmierbaren Schaltelementen 100_1 bis 100_k. Die programmierbaren Schaltelemente 100_1 bis 100_k in 4 entsprechen jeweils dem programmierbaren Schaltelement 100 in 1, das eine Schaltungsstruktur aufweist, bei der ein Kontext mit zwei Arten von Kontextauswahlsignalen geändert werden kann.
Die programmierbaren Schaltelemente 100_1 bis 100_k sind mit Eingabeanschlüssen IN_1 bis IN_k (k ist eine natürliche Zahl von 2 oder mehr) versehen. Konfigurationsdaten, die in der Konfigurationsdaten-Speicherschaltung 101_1 oder der Konfigurationsdaten-Speicherschaltung 101_2 gespeichert sind, werden als Reaktion auf zwei Arten von Kontextauswahlsignalen, die in die Auswahlleitung CL_1 und die Auswahlleitung CL_2 eingegeben werden, ausgewählt, so dass eine Verbindung zwischen einem beliebigen der Eingabeanschlüsse IN_1 bis IN_k und dem Ausgabeanschluss OUT umgeschaltet werden kann.
Insbesondere wird dann, wenn in dem programmierbaren Schaltelement 150 in 4 ein in die Auswahlleitung CL_1 eingegebenes Kontextauswahlsignal ein H-Niveau-Potential aufweist, eine Umschaltung einer Verbindung zwischen den Eingabeanschlüssen IN_1 bis IN_k und dem Ausgabeanschluss OUT gemäß Konfigurationsdaten, die in der Konfigurationsdaten-Speicherschaltung 101_1 gespeichert sind, gesteuert. Wenn ein Kontextauswahlsignal, das in die Auswahlleitung CL_2 eingegeben wird, ein H-Niveau-Potential aufweist, wird eine Umschaltung einer Verbindung zwischen den Eingabeanschlüssen IN_1 bis IN_k und dem Ausgabeanschluss OUT gemäß Konfigurationsdaten, die in der Konfigurationsdaten-Speicherschaltung 101_2 gespeichert sind, gesteuert.
In 3 steuert das programmierbare Schaltelement 150_1 die Verbindung zwischen der Leitung 124_1 und allen der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135. Insbesondere weist das programmierbare Schaltelement 150_1 Funktionen auf, um gemäß Konfigurationsdaten und einem Kontextauswahlsignal eine der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135 auszuwählen, und die ausgewählte Leitung mit der Leitung 124_1 zu verbinden.
In dem Fall, in dem das programmierbare Schaltelement 150 in 4 als das programmierbare Schaltelement 150_1 in 3 verwendet wird, entsprechen die Vielzahl von Leitungen 133, die Vielzahl von Leitungen 134 und die Vielzahl von Leitungen 135 in 3 den Eingabeanschlüssen IN_1 bis IN_k in 4, und die Leitung 124_1 in 3 entspricht dem Ausgabeanschluss OUT in 4.
Das programmierbare Schaltelement 150_2 steuert die Verbindung zwischen der Leitung 124_2 und allen der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135. Insbesondere weist das programmierbare Schaltelement 150_2 Funktionen auf, um gemäß Konfigurationsdaten und einem Kontextauswahlsignal eine der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135 auszuwählen, und die ausgewählte Leitung mit der Leitung 124_2 zu verbinden.
In dem Fall, in dem das programmierbare Schaltelement 150 in 4 als das programmierbare Schaltelement 150_2 in 3 verwendet wird, entsprechen die Vielzahl von Leitungen 133, die Vielzahl von Leitungen 134 und die Vielzahl von Leitungen 135 in 3 den Eingabeanschlüssen IN_1 bis IN_k in 4, und die Leitung 124_2 in 3 entspricht dem Ausgabeanschluss OUT in 4.
Das programmierbare Schaltelement 150_3 steuert die Verbindung zwischen der Leitung 124_3 und allen der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135. Insbesondere weist das programmierbare Schaltelement 150_3 Funktionen auf, um gemäß Konfigurationsdaten und einem Kontextauswahlsignal eine der Vielzahl von Leitungen 133, der Vielzahl von Leitungen 134 und der Vielzahl von Leitungen 135 auszuwählen, und die ausgewählte Leitung mit der Leitung 124_3 zu verbinden.
In dem Fall, in dem das programmierbare Schaltelement 100 in 1 als das programmierbare Schaltelement 150_3 in 3 verwendet wird, entsprechen die Vielzahl von Leitungen 133, die Vielzahl von Leitungen 134 und die Vielzahl von Leitungen 135 in 3 den Eingabeanschlüssen IN_1 bis IN_k in 4, und die Leitung 124_3 in 3 entspricht dem Ausgabeanschluss OUT in 4.
Wie oben beschrieben, wird bei einer Ausführungsform der vorliegenden Erfindung eine der Vielzahl von Leitungen, wie der Leitungen 133, der Leitungen 134 und der Leitungen 135, die mit dem Ausgabeanschluss des programmierbaren logischen Elementes 131 verbunden sind, gemäß Konfigurationsdaten und einem Kontextauswahlsignal ausgewählt, und die ausgewählte Leitung wird über das programmierbare Schaltelement 150 mit einer Leitung, wie der Leitung 124 verbunden, die mit dem Eingabeanschluss des programmierbaren logischen Elementes 131 verbunden ist. Bei der Struktur in 2A sind der Schalterstromkreis 110, der das programmierbare Schaltelement 150 mit der vorstehenden Struktur aufweist, und die vorstehenden verschiedenen Leitungen, deren Verbindung durch den Schalterstromkreis 110 gesteuert wird, zwischen den Spalten, die die programmierbaren logischen Elemente 131 beinhalten, wie der ersten Spalte 140_1, der zweiten Spalte 140_2 und der dritten Spalte 140_3, bereitgestellt, wodurch eine Verbindung zwischen einem der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 und einem anderen der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 durch eines der programmierbaren Schaltelemente 150 gesteuert werden kann. Ferner kann eine Verbindung zwischen einem der programmierbaren logischen Elemente 131 in der ersten Spalte 140_1 und einem der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 durch eines der programmierbaren Schaltelemente 150 gesteuert werden. Darüber hinaus kann eine Verbindung zwischen einem der programmierbaren logischen Elemente 131 in der zweiten Spalte 140_2 und einem der programmierbaren logischen Elemente 131 in der dritten Spalte 140_3 durch eines der programmierbaren Schaltelemente 150 gesteuert werden. Folglich ermöglicht die Struktur in 2A, dass die PLD 130 eine kleine Anzahl von Schaltern in einer Routing-Ressource aufweist, während sie hohe Gestaltungsfreiheit aufweist.
<Strukturbeispiel für PLE>
5A stellt das programmierbare logische Element 131 einer Ausführungsform dar. Das programmierbare logische Element 131 in 5A beinhaltet eine Lookup-Tabelle (LUT) 160, ein Flip-Flop 161 und einen Konfigurationsspeicher 162. Der Konfigurationsspeicher 162 hat Funktionen zur Speicherung von Konfigurationsdaten, die von einem Speicherelement übertragen werden, und zur Ausgabe der Konfigurationsdaten, die als Reaktion auf ein Kontextauswahlsignal ausgewählt werden. Eine logische Schaltung, die von der LUT 160 bestimmt wird, hängt von den Inhalten von Konfigurationsdaten ab, die von dem Konfigurationsspeicher 162 übertragen werden. Wenn die Konfigurationsdaten bestimmt werden, wird ein Ausgabewert der LUT 160 bezüglich Eingabewerten einer Vielzahl von Eingabesignalen, die an Eingabeanschlüsse 163 angelegt werden, bestimmt. Dann gibt die LUT 160 ein Signal aus, das den Ausgabewert enthält. Das Flip-Flop 161 hält das Signal, das von der LUT 160 ausgegeben wird, und gibt ein Ausgabesignal entsprechend dem Signal von einem ersten Ausgabeanschluss 164 und einem zweiten Ausgabeanschluss 165 in Synchronisation mit einem Taktsignal CLK aus.
Die Art des Flipflops 161 kann von Konfigurationsdaten bestimmt werden. Insbesondere kann das Flipflop 161 eine beliebige Funktion eines D-Flipflops, eines T-Flipflops, eines JK-Flipflops oder eines RS-Flipflops gemäß den Konfigurationsdaten aufweisen.
5B stellt das programmierbare logische Element 131 einer anderen Ausführungsform dar. Das programmierbare logische Element 131 in 5B beinhaltet einen Multiplexer 168 und einen Konfigurationsspeicher 169 zusätzlich zu den Bestandteilen des programmierbaren logischen Elementes 131 in 5A. In 5B werden ein Ausgabesignal aus der LUT 160 und ein Ausgabesignal aus dem Flipflop 161 in den Multiplexer 168 eingegeben. Der Multiplexer 168 hat Funktionen zur Auswahl und zur Ausgabe eines der zwei Ausgabesignale gemäß Konfigurationsdaten, die in dem Konfigurationsspeicher 169 gespeichert sind, und einem Kontextauswahlsignal. Das Ausgabesignal des Multiplexers 168 wird von dem ersten Ausgabeanschluss 164 und dem zweiten Ausgabeanschluss 165 ausgegeben.
<Strukturbeispiel für LUT>
Als Nächstes wird ein Strukturbeispiel für die LUT 160 beschrieben, die in dem programmierbaren logischen Element 131 enthalten ist. Die LUT 160 kann unter Verwendung einer Vielzahl von Multiplexern ausgebildet werden. Konfigurationsdaten können in einen beliebigen von Eingabeanschlüssen und Steueranschlüssen der Vielzahl von Multiplexern eingegeben werden.
6A stellt die LUT 160 einer Ausführungsform dar, die in dem programmierbaren logischen Element 131 enthalten ist.
In 6A beinhaltet die LUT 160 sieben Multiplexer mit zwei Eingängen (two-input multiplexer) (Multiplexer 31 bis 37). Eingabeanschlüsse der Multiplexer 31 bis 34 entsprechen Eingabeanschlüssen M1 bis M8 der LUT 160.
Steueranschlüsse der Multiplexer 31 bis 34 sind elektrisch miteinander verbunden und entsprechen einem Eingabeanschluss in 3 der LUT 160. Ausgabeanschlüsse der Multiplexer 31 und 32 sind mit zwei Eingabeanschlüssen des Multiplexers 35 verbunden. Ausgabeanschlüsse der Multiplexer 33 und 34 sind elektrisch mit zwei Eingabeanschlüssen des Multiplexers 36 verbunden. Steueranschlüsse der Multiplexer 35 und 36 sind elektrisch miteinander verbunden und entsprechen einem Eingabeanschluss in 2 der LUT 160. Ausgabeanschlüsse der Multiplexer 35 und 36 sind elektrisch mit zwei Eingabeanschlüssen des Multiplexers 37 verbunden. Ein Steueranschluss des Multiplexers 37 entspricht einem Eingabeanschluss in 1 der LUT 160. Ein Ausgabeanschluss out des Multiplexers 37 entspricht einem Ausgabeanschluss OUT der LUT 160.
Die Art von logischer Operation, die mit der LUT 160 durchgeführt wird, kann auf eine derartige Weise bestimmt werden, dass Ausgabesignale, die den in einem Konfigurationsspeicher gespeicherten Konfigurationsdaten entsprechen, von dem Konfigurationsspeicher in die Eingabeanschlüsse M1 bis M8 eingegeben werden.
Wenn beispielsweise Ausgabesignale, die Konfigurationsdaten entsprechen, die in dem Konfigurationsspeicher gespeichert sind und digitale Werte „0”, „1 ”, „0”, „1”, „0”, „1”, „1” und „1” haben, aus dem Konfigurationsspeicher in die Eingabeanschlüsse M1 bis M8 der LUT 160 in 6A eingegeben werden, kann die Funktion einer Einsatzschaltung in 6C erhalten werden.
6B stellt die LUT 160 einer anderen Ausführungsform dar, die in dem programmierbaren logischen Element 131 enthalten ist.
In 6B besteht die LUT 160 aus drei Multiplexern mit zwei Eingabeanschlüssen (Multiplexern 41 bis 43) und einer OR-Schaltung 44 mit zwei Eingabeanschlüssen.
Ausgabeanschlüsse der Multiplexer 41 und 42 sind mit zwei Eingabeanschlüssen des Multiplexers 43 verbunden. Ein Ausgabeanschluss der OR-Schaltung 44 ist mit einem Steueranschluss des Multiplexers 43 verbunden. Ein Ausgabeanschluss des Multiplexers 43 entspricht dem Ausgabeanschluss OUT der LUT 160.
Die Art von logischer Operation, die von der LUT 160 durchgeführt wird, kann bestimmt werden, wenn ein Ausgabesignal, das in einem Konfigurationsspeicher gespeicherten Konfigurationsdaten entspricht, aus dem Konfigurationsspeicher in einen beliebigen von einem Steueranschluss A1 und Eingabeanschlüssen A2 und A3 des Multiplexers 41, einem Steueranschluss A6 und Eingabeanschlüssen A4 und A5 des Multiplexers 42 und Eingabeanschlüssen A7 und A8 der OR-Schaltung 44 eingegeben wird.
Wenn beispielsweise Ausgabesignale, die Konfigurationsdaten entsprechen, die in dem Konfigurationsspeicher gespeichert sind und digitale Werte „0”, „1”, „0”, „0” und „0” haben, aus dem Konfigurationsspeicher in den Eingabeanschluss A2, den Eingabeanschluss A4, den Eingabeanschluss A5, den Steueranschluss A6 und den Eingabeanschluss A8 der LUT 160 in 6B eingegeben werden, kann die Funktion zur Einsatzschaltung in 6C erhalten werden. Bei der obigen Struktur entsprechen der Steueranschluss A1, der Eingabeanschluss A3 und der Eingabeanschluss A7 dem Eingabeanschluss in 1, dem Eingabeanschluss in 2 bzw. dem Eingabeanschluss in 3.
Es sei angemerkt, dass 6A und 6B Beispiele für die LUT 160 darstellen, die Multiplexer mit zwei Eingabeanschlüssen beinhaltet; alternativ kann die LUT 160 Multiplexer mit drei oder mehr Eingabeanschlüssen beinhalten.
Die LUT 160 kann ferner auch eine/einen oder alle von einer Diode, einem Widerstand, einer logischen Schaltung (oder einem logischen Element) und einem Schalter zusätzlich zu den Multiplexern beinhalten. Für die logische Schaltung (oder das logische Element) kann ein Puffer, ein Wechselrichter, eine NAND-Schaltung, eine NOR-Schaltung, ein Tri-State-Puffer, ein getakteter Wechselrichter oder dergleichen verwendet werden. Der Schalter kann beispielsweise ein analoger Schalter oder ein Transistor sein.
Der Fall in 6C, in dem eine logische Operation mit drei Eingabeanschlüssen und einem Ausgabeanschluss mittels der LUT 160 in 6A oder 6B durchgeführt wird, ist hier beschrieben; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Durch angemessenes Auswählen der Struktur der LUT 160 und der einzugebenden Konfigurationsdaten kann eine logische Operation mit vier oder mehr Eingabeanschlüssen und zwei oder mehr Ausgabeanschlüssen durchgeführt werden.
Wie oben beschrieben, kann in Kombination mit der Ausführungsform 1 eine Ausführungsform der vorliegenden Erfindung eine Schaltungsstruktur bereitstellen, bei der ein Gate eines Transistors zwischen einem Eingabeanschluss und einem Ausgabeanschluss eines programmierbaren Schaltelementes in einer Periode, in der ein Signal in das programmierbare Schaltelement eingegeben wird, in einen elektrisch schwebenden Zustand versetzt. Diese Struktur ermöglicht es einem Signal, das an ein programmierbares logisches Element angelegt wird, die Spannung eines Gates zu steuern, so dass sie durch einen Verstärkungseffekt verstärkt wird. Dies kann die Verringerung der Amplitudenspannung unterdrücken.
Diese Ausführungsform kann jeweils in Kombination mit einer beliebigen der anderen Ausführungsformen implementiert werden.
(Ausführungsform 3)
Bei dieser Ausführungsform werden spezifische Arbeitsweisen bei der Schaltungsstruktur bei der Ausführungsform 1 beschrieben.
Zuerst stellt 7A ein Schaltungsstrukturbeispiel dar, in dem Verbindung zwischen programmierbaren logischen Elementen derart verändert wird, dass zwei Konfigurationsdaten in dem programmierbaren Schaltelement mit der Schaltungsstruktur in 1 gespeichert werden und die Konfigurationsdaten durch ein Kontextauswahlsignal ausgewählt werden.
Ein programmierbares Schaltelement 200 in 7A beinhaltet Konfigurations-Datenspeicherschaltungen 101A und 101B sowie Kontextauswahlschaltungen 102A und 102B.
Die Konfigurationsdaten-Speicherschaltung 101A beinhaltet einen Transistor 111A, einen Transistor 112A, einen Knoten 113A und einen Kondensator 114A. Die Konfigurationsdaten-Speicherschaltung 101B beinhaltet einen Transistor 111B, einen Transistor 112B, einen Knoten 113B und einen Kondensator 114B.
Die Kontextauswahlschaltung 102A beinhaltet einen Transistor 116A, einen Transistor 117A und einen Knoten 118A. Die Kontextauswahlschaltung 102B beinhaltet einen Transistor 116B, einen Transistor 117B und einen Knoten 118B.
In 7A ist „OS” neben dem Transistor 111A, dem Transistor 111B, dem Transistor 116A und dem Transistor 1166 geschrieben, um darauf hinzudeuten, dass die Transistoren jeweils eine Oxidhalbleiterschicht beinhalten.
Eine Wortleitung WL_A ist mit einem Gate des Transistors 111A verbunden. Eine Auswahlleitung CL_A ist entweder mit einer Source oder mit einem Drain des Transistors 116A verbunden. Eine Wortleitung WL_B ist mit einem Gate des Transistors 111B verbunden. Eine Auswahlleitung CL_B ist entweder mit einer Source oder mit einem Drain des Transistors 116B verbunden. Eine Bitleitung BL ist entweder mit einer Source oder mit einem Drain des Transistors 111A und entweder einer Source oder einem Drain des Transistors 111B verbunden. Eine Stromversorgungsleitung VL ist mit Gates des Transistors 116A und des Transistors 116B verbunden.
Für den Transistor 111A und den Transistor 111B kann man auf die Beschreibungen der Transistoren 111_1 bis 111_m in 1 Bezug nehmen. Für den Transistor 112A und den Transistor 112B kann man auf die Beschreibungen der Transistoren 112_1 bis 112_m in 1 Bezug nehmen. Eine Schaltung, die den Knoten 113A, den Kondensator 114A, den Knoten 113B und den Kondensator 114B beinhaltet, entspricht einer Schaltung, die die Knoten 113_1 bis 113_m in 1 beinhaltet, und für die Knoten und den Kondensator kann man auf die Beschreibungen der Knoten 113_1 bis 113_m Bezug nehmen.
Für den Transistor 116A und den Transistor 116B kann man auf die Beschreibungen der Transistoren 116_1 bis 116_m in 1 Bezug nehmen. Für den Transistor 117A und den Transistor 1176 kann man auf die Beschreibungen der Transistoren 117_1 bis 117_m in 1 Bezug nehmen. Für den Knoten 118A und den Knoten 118B kann man auf die Beschreibungen der Knoten 118_1 bis 118_m in 1 Bezug nehmen.
Für die Wortleitung WL_A und die Wortleitung WL_B kann man auf die Beschreibungen der Wortleitungen WL_1 bis WL_m in 1 Bezug nehmen. Ein Wortsignal, das den Leitungszustand des Transistors 116A steuert, wird in die Wortleitung WL_A eingegeben, und ein Wortsignal, das den Leitungszustand des Transistors 116B steuert, wird in die Wortleitung WL_B eingegeben.
Für die Auswahlleitung CL_A und die Auswahlleitung CL_B kann man auf die Beschreibungen der Transistoren CL_1 bis CL_m in 1 Bezug nehmen. Ein Kontextauswahlsignal, das in den Knoten 118A zu schreiben ist, wird in die Auswahlleitung CL_A eingegeben, und ein Kontextauswahlsignal, das in den Knoten 118B zu schreiben ist, werden in die Auswahlleitung CL_B eingegeben.
Für die Bitleitung BL kann man auf die Beschreibung der Bitleitung BL in 1 Bezug nehmen. In die Bitleitung BL in 7A werden Konfigurationsdaten, die in dem Knoten 113A und dem Kondensator 114A zu speichern sind, und Konfigurationsdaten, die in dem Knoten 113B und dem Kondensator 114B zu speichern sind, eingegeben.
Für die Stromversorgungsleitung VL kann man auf die Beschreibung der Stromversorgungsleitung VL in 1 Bezug nehmen.
Ein Blockschema einer Schaltung in 7B stellt eine vereinfachte Schaltungsstruktur des programmierbaren Schaltelementes 200 in 7A dar. In dem Blockschema in 7B sind Bezugszeichen geschrieben, um Verbindungsbeziehung mit aus 7A extrahierten Peripherieleitungen zu zeigen; die mit Anschlüssen verbundenen Leitungen, die den Bezugszeichen entsprechen, sind mit dem Element in 7A verbunden. 8 wird unter Verwendung des Schaltungsblocks in 7B beschrieben. Die Stromversorgungsleitung VL, die mit jedem programmierbaren Schaltelement verbunden ist, ist nicht abgebildet.
8 stellt programmierbare Schaltelemente 200_1 bis 200_8, programmierbare Schaltelemente 201_1 bis 201_8 und Schaltungsblöcke der programmierbaren logischen Elemente 131_1 und 131_2 dar.
Wortleitungen WL_A1 bis WL_A8, Wortleitung WL_B1 bis WL_B8, Bitleitungen BL1 und BL2, Eingabeanschlüsse IN1 und IN2, Ausgabeanschlüsse OUT1 bis OUT8 sowie die Auswahlleitungen CL_A und CL_B sind mit den programmierbaren Schaltelementen 200_1 bis 200_8 und den programmierbaren Schaltelementen 201_1 bis 201_8 verbunden, wie in 8 dargestellt.
Die programmierbaren logischen Elemente 131_1 und 131_2 beinhalten jeweils Eingabeanschlüsse in 1 bis in 4 und einen Ausgabeanschluss out, und sind mit den programmierbaren Schaltelementen 200_1 bis 200_8 und den programmierbaren Schaltelementen 201_1 bis 201_8 verbunden, wie in 8 dargestellt.
Als Nächstes stellt 9 Knoten und Leitungen in dem programmierbaren Schaltelement 200_1 und dem programmierbaren Schaltelement 200_2 dar, die in einem Zeitdiagramm der Schaltungsstruktur in 8 verwendet werden, das in 10 gezeigt ist.
Beispielsweise wird in dem Zeitdiagramm in 10 ein Knoten in dem programmierbaren Schaltelement 200_1 in 9, der dem Knoten 113A in 7A entspricht, als Knoten N11_A bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_1 in 9, der dem Knoten 118A in 7A entspricht, wird als Knoten N21_A bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_1 in 9 zwischen dem Transistor 112A und dem Transistor 117A in 7A wird als Knoten N31_A bezeichnet.
In dem Zeitdiagramm in 10 wird ein Knoten in dem programmierbaren Schaltelement 200_1 in 9, der dem Knoten 113B in 7A entspricht, als Knoten N11_B bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_1 in 9, der dem Knoten 118B in 7B entspricht, wird als Knoten N21_B bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_1 in 9 zwischen dem Transistor 112B und dem Transistor 117B in 7A wird als Knoten N31_B bezeichnet.
In dem Zeitdiagramm in 10 wird ein Knoten in dem programmierbaren Schaltelement 200_2 in 9, der dem Knoten 113A in 7A entspricht, als Knoten N12_A bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_2 in 9, der dem Knoten 118A in 7A entspricht, wird als Knoten N22_A bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_2 in 9 zwischen dem Transistor 112A und dem Transistor 117A in 7A wird als Knoten N32_A bezeichnet.
In dem Zeitdiagramm in 10 wird ein Knoten in dem programmierbaren Schaltelement 200_2 in 9, der dem Knoten 1136 in 7A entspricht, als Knoten N12_B bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_1 in 9, der dem Knoten 1186 in 7A entspricht, wird als Knoten N22_6 bezeichnet. Ein Knoten in dem programmierbaren Schaltelement 200_2 in 9 zwischen dem Transistor 1126 und dem Transistor 1176 in 7A wird als Knoten N32_B bezeichnet.
10 zeigt ein Zeitdiagramm entsprechend der Schaltungsdiagramme in 8 und 9.
In 10 wird zuerst Konfiguration eines ersten Kontextes zu einem Zeitpunkt T100 angefangen.
Insbesondere weist zu einem Zeitpunkt T101 die Wortleitung WL_A1 ein H-Niveau-Potential auf, und das Potential der Bitleitung BL wird in den Knoten N11_A geschrieben. Dann weist zu einem Zeitpunkt T102 die Wortleitung WL_A2 ein H-Niveau-Potential auf, und das Potential der Bitleitung BL wird in den Knoten N12_A geschrieben. Nachdem das Schreiben abgeschlossen worden ist, weist jede Wortleitung ein L-Niveau-Potential auf, so dass der Knoten N11_A und der Knoten N12_A in einen elektrisch schwebenden Zustand versetzt werden.
Als Nächstes wird Konfiguration eines zweiten Kontextes zu einem Zeitpunkt T200 angefangen.
Insbesondere weist zu einem Zeitpunkt T201 die Wortleitung WL_B1 ein H-Niveau-Potential auf und das Potential der Bitleitung BL wird in den Knoten N11_B geschrieben. Dann weist zu einem Zeitpunkt T202 die Wortleitung WL_B2 ein H-Niveau-Potential auf und das Potential der Bitleitung BL wird in den Knoten N12_B geschrieben. Nachdem Schreiben abgeschlossen worden ist, weist jede Wortleitung ein L-Niveau-Potential auf, so dass sich der Knoten N11_B und der Knoten N12_B in einem elektrisch schwebenden Zustand befinden.
Durch die obigen Arbeitsweisen werden die Konfigurationen des ersten Kontextes und des zweiten Kontextes abgeschlossen.
Als Nächstes wird ab einem Zeitpunkt T300 der erste Kontext von einem Benutzer ausgewählt.
Insbesondere werden dann, wenn der erste Kontext von dem Benutzer zu einem Zeitpunkt T301 ausgewählt wird, die Auswahlleitung CL_A und die Auswahlleitung CL_B auf ein H-Niveau-Potential bzw. ein L-Niveau-Potential eingestellt. Das hat zur Folge, dass der Knoten N21_A und der Knoten N22_A jeweils ein H-Niveau-Potential aufweisen und in einen elektrisch schwebenden Zustand versetzt werden. Der Knoten N21_B und der Knoten N22_B weisen jeweils ein L-Niveau-Potential auf.
Wenn zu einem Zeitpunkt T302 in den Eingabeanschluss IN1 ein H-Niveau-Potential eingegeben wird, wird die Spannung des Knotens N11_A, der sich in einem elektrisch schwebenden Zustand befindet, durch einen Verstärkungseffekt verstärkt. Daher wird das Potential des Knotens N31_A um die Schwellenspannung des Transistors 112A nicht verringert, sondern wird erhöht. Da das Potential des Knotens N31_A erhöht wird, wird die Spannung des Knotens N21_A, der sich in einem elektrisch schwebenden Zustand befindet, durch einen Verstärkungseffekt verstärkt. Daher wird das Potential des Ausgabeanschlusses OUT1 um die Schwellenspannung des Transistors 117A nicht verringert, sondern weist ein H-Niveau-Potential auf.
Ferner werden dann, wenn zu dem Zeitpunkt T302 in den Eingabeanschluss IN1 ein H-Niveau-Potential eingegeben wird, die Spannungen des Knotens N11_B und des Knotens N12_A, die sich in einem elektrisch schwebenden Zustand befinden, durch einen Verstärkungseffekt verstärkt. Jedoch ist dann, wenn der Knoten N11_B und der Knoten N12_A jeweils ein L-Niveau-Potential aufweisen, ein Verstärkungseffekt nicht so erheblich wie derjenige, wenn der Knoten N11_B und der Knoten N12_A jeweils ein H-Niveau-Potential aufweisen; daher werden die Spannungen des Knotens N11_B und des Knotens N12_A kaum verstärkt. Aus diesem Grund bleiben der Knoten N31_B und der Knoten N32_A jeweils auf einem L-Niveau-Potential.
Ferner wird dann, wenn zu dem Zeitpunkt T302 in den Eingabeanschluss IN1 ein H-Niveau-Potential eingegeben wird, die Spannung des Knotens N12_B, der sich in einem elektrisch schwebenden Zustand befindet, durch einen Verstärkungseffekt verstärkt. Dementsprechend weist der Knoten N32_B ein H-Niveau-Potential auf. Da der Knoten N22_B ein L-Niveau-Potential aufweist, bleibt jedoch der Ausgabeanschluss OUT2 auf einem L-Niveau-Potential.
Als Nächstes wird ab einem Zeitpunkt T400 der zweite Kontext von einem Benutzer ausgewählt.
Insbesondere werden dann, wenn der zweite Kontext von dem Benutzer zu einem Zeitpunkt T401 ausgewählt wird, die Auswahlleitung CL_A und die Auswahlleitung CL_B auf ein L-Niveau-Potential bzw. ein H-Niveau-Potential eingestellt. Das hat zur Folge, dass der Knoten N21_B und der Knoten N22_B jeweils ein H-Niveau-Potential aufweisen und in einen elektrisch schwebenden Zustand versetzt werden. Der Knoten N21_A und der Knoten N22_A weisen jeweils ein L-Niveau-Potential auf.
Wenn zu einem Zeitpunkt T402 in den Eingabeanschluss IN1 ein H-Niveau-Potential eingegeben wird, wird die Spannung des Knotens N12_B, der sich in einem elektrisch schwebenden Zustand befindet, durch einen Verstärkungseffekt verstärkt. Daher wird das Potential des Knotens N32_B um die Schwellenspannung des Transistors 112B nicht verringert, sondern wird erhöht. Da das Potential des Knotens N32_B erhöht wird, wird die Spannung des Knotens N22_B, der sich in einem elektrisch schwebenden Zustand befindet, durch einen Verstärkungseffekt verstärkt. Daher wird das Potential des Ausgabeanschlusses OUT2 um die Schwellenspannung des Transistors 117B nicht verringert, sondern wird erhöht.
Ferner werden dann, wenn zu dem Zeitpunkt T402 in den Eingabeanschluss IN1 ein H-Niveau-Potential eingegeben wird, die Spannungen des Knotens N11_B und des Knotens N12_A, die sich in einem elektrisch schwebenden Zustand befinden, durch einen Verstärkungseffekt verstärkt. Jedoch ist dann, wenn der Knoten N11_B und der Knoten N12_A jeweils ein L-Niveau-Potential aufweisen, ein Verstärkungseffekt nicht so erheblich wie derjenige, wenn der Knoten N11_B und der Knoten N12_A jeweils ein H-Niveau-Potential aufweisen; daher werden die Spannungen des Knotens N11_B und des Knotens N12_A kaum verstärkt. Aus diesem Grund bleiben der Knoten N31_B und der Knoten N32_A jeweils auf einem L-Niveau-Potential.
Ferner wird dann, wenn zu dem Zeitpunkt T402 in den Eingabeanschluss IN1 ein H-Niveau-Potential eingegeben wird, die Spannung des Knotens N11_A, der sich in einem elektrisch schwebenden Zustand befindet, durch einen Verstärkungseffekt verstärkt. Dementsprechend weist der Knoten N31_A ein H-Niveau-Potential auf. Da der Knoten N21_A ein L-Niveau-Potential aufweist, bleibt jedoch der Ausgabeanschluss OUT1 auf einem L-Niveau-Potential.
Diese Ausführungsform kann jeweils in Kombination mit einer beliebigen der anderen Ausführungsformen implementiert werden.
(Ausführungsform 4)
Bei dieser Ausführungsform werden Nachprüfergebnisse eines Verstärkungseffektes beschrieben, die durch Schaltungsberechnung bei den Strukturen von programmierbaren Schaltelementen in einer PLD einer Ausführungsform der vorliegenden Erfindung und Vergleichsbeispielen erhalten wurden.
Zur Schaltungsberechnung wurde ein analoger Schaltungssimulator „SmartSpice”, hergestellt von Silvaco, Inc., verwendet, und Wellenformen von Signalen, die zwischen einem Eingabeanschluss und einem Ausgabeanschluss von programmierbaren Schaltelementen mit unterschiedlichen Strukturen übertragen werden, wurden verglichen und bewertet.
Die Schaltungsstruktur in 11A wurde mit den Schaltungsstrukturen in 12A und 13A verglichen. Die Schaltungsstruktur in 11A entspricht einem Teil der Schaltungsstruktur in 7A bei der obigen Ausführungsform.
Die Schaltungsstruktur in 12A, die ein Vergleichsbeispiel ist, unterscheidet sich von der Schaltungsstruktur in 7A darin, dass der Transistor 116A nicht bereitgestellt ist. Die Schaltungsstruktur in 13A unterscheidet sich von der Schaltungsstruktur in 7A, in der der Transistor 111A, der Transistor 116A und die Wortleitung WL nicht bereitgestellt sind.
11B, 12B und 13B zeigen Zeitdiagramme von Signalen, die in eine Wortleitung WL, eine Auswahlleitung CL, eine Bitleitung BL und einen Eingabeanschluss IN in 11A, 12A und 13A eingegeben werden.
In 11B, 12B und 13B ist das Signal, das in den Eingabeanschluss IN eingegeben wird, ein Rechteckwellensignal mit einer Frequenz von 1 MHz.
In 11A und 12A ist „OS” neben dem Transistor 111A und dem Transistor 116A geschrieben, um darauf hinzudeuten, dass sie Transistoren sind, die jeweils eine Oxidhalbleiterschicht beinhalten (nachstehend zu OS-Transistoren abgekürzt). Bei dem Transistor 112A und dem Transistor 117A in 11A, 12A und 13A handelt es sich um Transistoren, die jeweils eine Siliziumhalbleiterschicht beinhalten (nachstehend mit Si-Transistoren abgekürzt).
Parameter, die bei Schaltungsberechnung der Schaltungsstrukturen in 11A, 12A sowie 13A verwendet wurden, werden nachfolgend angegeben.
Bedingungen zum Anlegen der Spannung zur Schaltungsberechnung sind wie folgt: Ein H-Niveau-Potential ist 2,5 V, und ein L-Niveau-Potential ist 0 V. Die Größe des Si-Transistors ist wie folgt: Die Kanallänge L beträgt 0,5 μm, und die Kanalbreite W beträgt 15 μm. Die Größe des OS-Transistors ist wie folgt: Die Kanallänge L beträgt 1 μm, und die Kanalbreite W beträgt 4 μm. Eigenschaftenparameter des Si-Transistors und des OS-Transistors, die zur Schaltungsberechnung verwendet wurden, sind Werte, die von einer realen Vorrichtung extrahiert wurden. Die Kapazität des Kondensators 114A ist 4 fF.
Als Nächstes werden Vorgänge zur Schaltungsberechnung in 11B, 12B und 13B beschrieben.
Zuerst waren die anfänglichen Werte der Potentiale von Signalen, die Leitungen zugeführt wurden, und der elektrischen Ladung in Knoten bei Schaltungsstrukturen in 11A, 12A und 13A L-Niveau-Potentiale, wobei angenommen wurde, dass eine Stromversorgungsspannung noch nicht angelegt war.
Dann wurde ein H-Niveau-Potential einer Stromversorgungsleitung VL bei der Schaltungsstruktur in 11A zugeführt.
Als Nächstes wurde bei den Schaltungsstrukturen in 11A und 12A in der Annahme eines Konfigurationsvorgangs das Potential, das der Wortleitung WL zugeführt wurde, von L-Niveau auf H-Niveau umgeschaltet. Gleichzeitig mit der Umschaltung des Potentials der Wortleitung WL wurde ein Potential, das der Bitleitung BL zugeführt wurde, von L-Niveau auf H-Niveau umgeschaltet. Daher wurde ein H-Niveau-Potential in dem Knoten 113A bei den Schaltungsstrukturen in 11A und 12A gespeichert. Danach wurden die Potentiale, die der Wortleitung WL und der Bitleitung BL zugeführt wurden, von H-Niveau auf L-Niveau umgeschaltet, so dass die Konfiguration abgeschlossen wurde.
Als Nächstes wurde bei den Schaltungsstrukturen in 11A, 12A und 13A in der Annahme der Auswahl eines Kontextes das Potential der Auswahlleitung CL von L-Niveau auf H-Niveau umgeschaltet. In 11A wurde der Transistor 116A angeschaltet, wodurch ein H-Niveau-Potential in den Knoten 118A geschrieben wurde. In 12A und 13A wurde ein H-Niveau-Potential direkt in den Knoten 118A geschrieben. Danach wurde das Potential der Auswahlleitung CL bei einem H-Niveau-Potential aufrechterhalten, und das Potential des Knotens 118A wurde auf H-Niveau erhöht, so dass der Transistor 116A abgeschaltet wurde.
Dann wurde ein Rechteckwellensignal in den Eingabeanschluss eingegeben, wodurch bei den Schaltungsstrukturen in 11A, 12A und 13A ein Rechteckwellensignal von dem Ausgabeanschluss OUT ausgegeben wurde, da sich die Transistoren 112A und 117A in einem Durchlasszustand befinden.
In 14 sind Ergebnisse der Schaltungsberechnung gezeigt, in der die horizontale Achse die Zeit darstellt und die senkrechte Achse die Spannung eines von dem Ausgabeanschluss ausgegebenen Signals darstellt. 14 zeigt eine Wellenform eines Signals 501 (quadratische Punkte), das von dem Ausgabeanschluss OUT in 11A ausgegeben wird, eine Wellenform eines Signals 502 (kreisförmige Punkte), das von dem Ausgabeanschluss OUT in 12A ausgegeben wird, und eine Wellenform eines Signals 503 (dreieckige Punkte), das von dem Ausgabeanschluss OUT in 13A ausgegeben wird. Die gerundeten Wellenformen der Signale, die von den Ausgabeanschlüssen bei den Schaltungsstrukturen ausgegeben werden, deuten auf einen Einfluss von einem Verstärkungseffekt hin.
Als Ergebnis der Schaltungsberechnung zeigt 14, dass bei der Schaltungsstruktur in 11A, die einer Ausführungsform der vorliegenden Erfindung entspricht, die Signalwellenformen fast nicht abgeschwächt wurden, während Signalwellenformen bei den Schaltungsstrukturen in 12A und 13A abgeschwächt wurden.
Diese Ausführungsform kann jeweils in Kombination mit einer beliebigen der anderen Ausführungsformen implementiert werden.
(Ausführungsform 5)
Bei dieser Ausführungsform wird ein Oxidhalbleiter beschrieben, der für die Halbleiterschicht in dem Transistor mit einem geringen Sperrstrom bei der obigen Ausführungsform verwendet werden kann.
Ein Oxidhalbleiter, der für einen Kanalbildungsbereich in der Halbleiterschicht des Transistors verwendet wird, enthält vorzugsweise mindestens Indium (In) oder Zink (Zn). Insbesondere enthält der Oxidhalbleiter vorzugsweise sowohl In als auch Zn. Der Oxidhalbleiter enthält vorzugsweise zusätzlich zu In und Zn einen Stabilisator, der an Sauerstoff fest gebunden wird. Der Oxidhalbleiter enthält vorzugsweise als Stabilisator mindestens ein Element von Gallium (Ga), Zinn (Sn), Zirconium (Zr), Hafnium (Hf) und Aluminium (Al).
Als anderer Stabilisator kann/können eine oder mehrere Arten von Lanthanoiden, wie Lanthan (La), Cer (Ce), Praseodym (Pr), Neodym (Nd), Samarium (Sm), Europium (Eu), Gadolinium (Gd), Terbium (Tb), Dysprosium (Dy), Holmium (Ho), Erbium (Er), Thulium (Tm), Ytterbium (Yb) und Lutetium (Lu), enthalten sein.
Als Oxidhalbleiter, der für die Halbleiterschicht des Transistors verwendet wird, kann beispielsweise ein beliebiges Oxid der nachfolgenden Oxide verwendet werden: Indiumoxid, Zinnoxid, Zinkoxid, ein In-Zn-basiertes Oxid, ein Sn-Zn-basiertes Oxid, ein Al-Zn-basiertes Oxid, ein Zn-Mg-basiertes Oxid, ein Sn-Mg-basiertes Oxid, ein In-Mg-basiertes Oxid, ein In-Ga-basiertes Oxid, ein In-Ga-Zn-basiertes Oxid (auch als IGZO bezeichnet), ein In-Al-Zn-basiertes Oxid, ein In-Sn-Zn-basiertes Oxid, ein Sn-Ga-Zn-basiertes Oxid, ein Al-Ga-Zn-basiertes Oxid, ein Sn-Al-Zn-basiertes Oxid, ein In-Hf-Zn-basiertes Oxid, ein In-Zr-Zn-basiertes Oxid, ein In-Ti-Zn-basiertes Oxid, ein In-Sc-Zn-basiertes Oxid, ein In-Y-Zn-basiertes Oxid, ein In-La-Zn-basiertes Oxid, ein In-Ce-Zn-basiertes Oxid, ein In-Pr-Zn-basiertes Oxid, ein In-Nd-Zn-basiertes Oxid, ein In-Sm-Zn-basiertes Oxid, ein In-Eu-Zn-basiertes Oxid, ein In-Gd-Zn-basiertes Oxid, ein In-Tb-Zn-basiertes Oxid, ein In-Dy-Zn-basiertes Oxid, ein In-Ho-Zn-basiertes Oxid, ein In-Er-Zn-basiertes Oxid, ein In-Tm-Zn-basiertes Oxid, ein In-Yb-Zn-basiertes Oxid, ein In-Lu-Zn-basiertes Oxid, ein In-Sn-Ga-Zn-basiertes Oxid, ein In-Hf-Ga-Zn-basiertes Oxid, ein In-Al-Ga-Zn-basiertes Oxid, ein In-Sn-Al-Zn-basiertes Oxid, ein In-Sn-Hf-Zn-basiertes Oxid und ein In-Hf-Al-Zn-basiertes Oxid.
Beispielsweise wird vorzugsweise ein In-Ga-Zn-basiertes Oxid mit einem Atomverhältnis von In:Ga:Zn = 1:1:1, In:Ga:Zn = 3:1:2 oder In:Ga:Zn = 2:1:3 oder ein Oxid mit einer Zusammensetzung verwendet, die den obigen Zusammensetzungen nahekommt.
Wenn der Oxidhalbleiterfilm, der die Halbleiterschicht bildet, eine große Menge an Wasserstoff enthält, werden der Wasserstoff und der Oxidhalbleiter aneinander gebunden, so dass ein Teil des Wasserstoffs als Donator dient und ein als Ladungsträger dienendes Elektron erzeugt. Das hat zur Folge, dass sich die Schwellenspannung des Transistors in negativer Richtung verschiebt. Daher wird vorzugsweise nach der Ausbildung des Oxidhalbleiterfilms eine Dehydratisierungsbehandlung (Dehydrierungsbehandlung) durchgeführt, um Wasserstoff oder Feuchtigkeit von dem Oxidhalbleiterfilm zu entfernen, so dass der Oxidhalbleiterfilm hochrein wird, um möglichst geringe Verunreinigungen zu enthalten.
Es sei angemerkt, dass Sauerstoff in dem Oxidhalbleiterfilm durch die Dehydratisierungsbehandlung (Dehydrierungsbehandlung) verringert werden kann. Daher wird Sauerstoff vorzugsweise dem Oxidhalbleiterfilm zugesetzt, um die Sauerstofffehlstellen auszufüllen, die durch die Dehydratisierungsbehandlung (De hydrierungsbehandlung) an dem Oxidhalbleiterfilm zugenommen haben. In dieser Beschreibung und dergleichen kann eine Zuführung von Sauerstoff zu dem Oxidhalbleiterfilm als Sauerstoffzusatzbehandlung bezeichnet werden, und Erhöhen des Sauerstoffgehalts eines Oxidhalbleiterfilms auf einen Wert, der höher als derjenige in der stöchiometrischen Zusammensetzung ist, kann als Behandlung zum Erzeugen eines Sauerstoffüberschuss-Zustands bezeichnet werden.
Auf diese Weise wird Wasserstoff oder Feuchtigkeit aus dem Oxidhalbleiterfilm durch die Dehydratisierungsbehandlung (Dehydrierungsbehandlung) entfernt, und Sauerstofffehlstellen darin werden durch die Sauerstoffzusatzbehandlung ausgefüllt, wodurch der Oxidhalbleiterfilm zu einem i-Typ-(intrinsischen) oder im Wesentlichen i-Typ-(intrinsischen) Oxidhalbleiterfilm werden kann, der einem i-Typ-Oxidhalbleiterfilm sehr ähnlich ist. Es sei angemerkt, dass „im Wesentlichen intrinsisch” bedeutet, dass der Oxidhalbleiterfilm sehr geringe (nahezu null) Ladungsträger, die von Donatoren stammen, enthält und eine Ladungsträgerdichte von niedriger als oder gleich 1 × 10¹⁷/cm³, niedriger als oder gleich 1 × 10¹⁶/cm³, niedriger als oder gleich 1 × 10¹⁵/cm³, niedriger als oder gleich 1 × 10¹⁴/cm³ oder niedriger als oder gleich 1 × 10¹³/cm³ aufweist.
Ferner kann der Transistor mit einem i-Typ-(intrinsischen) oder im Wesentlichen i-Typ-Oxidhalbleiterfilm sehr vorteilhafte Sperrstrom-Eigenschaften aufweisen. Beispielsweise kann der Drain-Strom zum Zeitpunkt, zu dem sich der Transistor mit einem Oxidhalbleiterfilm im Sperrzustand befindet, bei Raumtemperatur (ungefähr 25°C) niedriger als oder gleich 1 × 10^–18 A, bevorzugt niedriger als oder gleich 1 × 10^–21 A und stärker bevorzugt 1 × 10^–24 A, sein; oder bei 85°C niedriger als oder gleich 1 × 10^–15 A, bevorzugt 1 × 10^–18 A, stärker bevorzugt niedriger als oder gleich 1 × 10^–21 A, sein. Ein Sperrzustand eines Transistors bezeichnet bei einem n-Kanal-Transistor einen Zustand, in dem eine Gate-Spannung viel niedriger ist als die Schwellenspannung. Besonders ist dann, wenn die Gate-Spannung um 1 V oder mehr, 2 V oder mehr oder 3 V oder mehr niedriger ist als die Schwellenspannung, der Transistor abgeschaltet.
Eine Struktur eines Oxidhalbleiterfilms wird nachstehend beschrieben.
Ein Oxidhalbleiterfilm wird grob als einkristalliner Oxidhalbleiterfilm und nicht einkristalliner Oxidhalbleiterfilm unterteilt. Der nicht einkristalline Oxidhalbleiterfilm umfasst einen beliebigen Film von einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm, einem polykristallinen Oxidhalbleiterfilm, einem Film aus einem kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline Oxide semiconductor: CAAC-OS) und dergleichen. Der nicht einkristalline Oxidhalbleiterfilm umfasst einen beliebigen Film von einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm, einem polykristallinen Oxidhalbleiterfilm, einem Film aus einem kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline Oxide semiconductor: CAAC-OS) und dergleichen.
Der amorphe Oxidhalbleiterfilm weist eine ungeordnete Atomanordnung und keine kristalline Komponente auf. Ein typisches Beispiel dafür ist ein Oxidhalbleiterfilm, in dem auch in einem mikroskopischen Bereich kein Kristallbereich besteht, und der ganze Film ist amorph.
Der mikrokristalline Oxidhalbleiterfilm enthält beispielsweise einen Mikrokristall (auch als Nanokristall bezeichnet) mit einer Größe von größer als oder gleich 1 nm und kleiner als 10 nm. Daher weist der mikrokristalline Oxidhalbleiterfilm einen höheren Grad von Atomordnung auf als der amorphe Oxidhalbleiterfilm. Dementsprechend ist die Dichte der Defektzustände des mikrokristallinen Oxidhalbleiterfilms niedriger als diejenige des amorphen Oxidhalbleiterfilms.
Der CAAC-OS-Film ist einer von Oxidhalbleiterfilmen, die eine Vielzahl von Kristallbereichen enthalten, und die meisten Kristallbereiche passen jeweils in einen Würfel mit einer Kantenlänge von weniger als 100 nm. Deswegen gibt es einen Fall, in dem ein Kristallbereich in dem CAAC-OS-Film in einen Würfel mit einer Kantenlänge von weniger als 10 nm, weniger als 5 nm oder weniger als 3 nm passt. Die Dichte der Defektzustände des CAAC-OS-Films ist niedriger als diejenige des mikrokristallinen Oxidhalbleiterfilms. Der CAAC-OS-Film wird nachstehend ausführlich beschrieben.
In einem Transmissionselektronenmikroskop-(TEM-)Bild des CAAC-OS-Films ist eine Grenze zwischen Kristallbereichen, d. h. eine Korngrenze, nicht deutlich wahrzunehmen. Folglich ist es weniger wahrscheinlich, dass in dem CAAC-OS-Film die Elektronenbeweglichkeit wegen der Korngrenze verringert wird.
Nach dem TEM-Bild des CAAC-OS-Films, der in einer Richtung, die im Wesentlichen parallel zu einer Probenoberfläche ist (Querschnitts-TEM-Bild, cross-sectional TEM image), betrachtet wird, sind Metallatome geschichtet in den Kristallbereichen angeordnet. Jede Metallatomlage weist eine Gestalt auf, die der Form einer Oberfläche, über der der CAAC-OS-Film ausgebildet ist (nachstehend wird eine Oberfläche, über der der CAAC-OS-Film ausgebildet ist, als Ausbildungsoberfläche bezeichnet), oder der Form einer nach oben weisenden Oberfläche des CAAC-OS-Films entspricht, und jede Metallatomlage ist parallel zu der Ausbildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS-Films angeordnet.
Andererseits sind nach dem TEM-Bild des CAAC-OS-Films, der in einer Richtung, die im Wesentlichen senkrecht zu der Probenoberfläche ist, betrachtet wird (Flächen-TEM-Bild, plan TEM image), Metallatome in einer dreieckigen oder hexagonalen Anordnung in den Kristallbereichen angeordnet. Zwischen unterschiedlichen Kristallbereichen gibt es jedoch keine Regelmäßigkeit der Anordnung der Metallatome.
Aus den Ergebnissen des Querschnitts-TEM-Bildes und des Flächen-TEM-Bildes findet man eine Ausrichtung in den Kristallbereichen in dem CAAC-OS-Film.
Ein CAAC-OS-Film wird einer Strukturanalyse mittels eines Röntgenbeugungs-(X-ray diffraction, XRD-)Gerätes unterzogen. Wenn beispielsweise der CAAC-OS-Film, der einen InGaZnO₄-Kristall enthält, durch ein Out-of-Plane-Verfahren (out-of-plane method) analysiert wird, erscheint oft ein Peak bei einem Beugungswinkel (2θ) von zirka 31°. Dieser Peak stammt von der (009)-Ebene des InGaZnO₄-Kristalls, was darauf hindeutet, dass Kristalle in dem CAAC-OS-Film eine Ausrichtung bezüglich der c-Achse aufweisen und dass die c-Achsen in einer Richtung ausgerichtet sind, die im Wesentlichen senkrecht zu der Ausbildungsoberfläche oder der nach oben weisenden Oberfläche des CAAC-OS-Films ist.
Andererseits erscheint dann, wenn der CAAC-OS-Film durch ein In-Plane-Verfahren (in-plane method), bei dem ein Röntgenstrahl in einer Richtung, die im Wesentlichen senkrecht zur c-Achse ist, in eine Probe eintritt, analysiert wird, oft ein Peak bei 2θ von zirka 56°. Dieser Peak stammt von der (110)-Ebene des InGaZnO₄-Kristalls. Hier wird die Analyse (ϕ-Scan) unter Bedingungen durchgeführt, bei denen die Probe um einen Normalenvektor einer Probenoberfläche als Achse (Achse) gedreht wird, wobei 2θ auf zirka 56° festgelegt wird. In dem Fall, in dem die Probe ein einkristalliner Oxidhalbleiterfilm aus InGaZnO₄ ist, erscheinen sechs Peaks. Die sechs Peaks stammen von Kristallebenen, die der (110)-Ebene entsprechen. Dagegen ist im Falle eines CAAC-OS-Films ein Peak nicht deutlich wahrzunehmen, auch wenn ein ϕ-Scan durchgeführt wird, wobei 2θ auf zirka 56° festgelegt wird.
Nach den obigen Ergebnissen sind in dem CAAC-OS-Film mit Ausrichtung bezüglich der c-Achse die c-Achsen in einer Richtung, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche ist, ausgerichtet, während die Richtungen von a-Achsen und b-Achsen zwischen Kristallbereichen unterschiedlich sind. Jede Metallatomlage, die im Querschnitts-TEM-Bild als geschichtet angeordnet betrachtet wird, entspricht daher einer Ebene, die parallel zur a-b-Ebene des Kristalls ist.
Es sei angemerkt, dass der Kristallbereich gleichzeitig mit einer Abscheidung des CAAC-OS-Films oder durch eine Kristallisierungsbehandlung, wie eine Wärmebehandlung, gebildet wird. Wie zuvor beschrieben worden ist, ist die c-Achse des Kristalls in einer Richtung ausgerichtet, die parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche ist. Deshalb könnte beispielsweise in dem Fall, in dem eine Form des CAAC-OS-Films durch Ätzen oder dergleichen geändert wird, die c-Achse nicht immer parallel zu einem Normalenvektor einer Ausbildungsoberfläche oder einem Normalenvektor einer nach oben weisenden Oberfläche des CAAC-OS-Films sein.
Ferner ist der Grad der Kristallinität in dem CAAC-OS-Film nicht notwendigerweise gleichmäßig. Zum Beispiel ist in dem Fall, in dem das Kristallwachstum zum Ausbilden des CAAC-OS-Films von der näheren Umgebung der nach oben weisenden Oberfläche des Films an beginnt, der Grad der Kristallinität in der näheren Umgebung der nach oben weisenden Oberfläche unter Umständen höher als derjenige in der näheren Umgebung der Ausbildungsoberfläche. Ferner wird dann, wenn dem CAAC-OS-Film eine Verunreinigung zugesetzt wird, die Kristallinität in einem Bereich, dem die Verunreinigung zugesetzt wird, geändert, und der Grad der Kristallinität in dem CAAC-OS-Film variiert abhängig von Bereichen.
Es sei angemerkt, dass dann, wenn der CAAC-OS-Film mit einem InGaZnO₄-Kristall durch ein Out-of-Plane-Verfahren analysiert wird, auch ein Peak bei 2θ von zirka 36° zusätzlich zu dem Peak bei 2θ von zirka 31° betrachtet werden kann. Der Peak bei 2θ von zirka 36° deutet darauf hin, dass ein Kristall ohne Ausrichtung bezüglich der c-Achse in einem Teil des CAAC-OS-Films enthalten ist. Es ist bevorzugt, dass in dem CAAC-OS-Film ein Peak bei 2θ von zirka 31° erscheint und kein Peak bei 2θ von zirka 36° erscheint.
Bei einem Transistor, bei dem der CAAC-OS-Film verwendet wird, ist Schwankung der elektrischen Eigenschaften aufgrund einer Bestrahlung mit sichtbarem Licht oder UV-Licht gering. Folglich weist der Transistor hohe Zuverlässigkeit auf.
Es sei angemerkt, dass ein Oxidhalbleiterfilm ein geschichteter Film sein kann, der beispielsweise zwei oder mehr Filme von einem amorphen Oxidhalbleiterfilm, einem mikrokristallinen Oxidhalbleiterfilm und einem CAAC-OS-Film beinhaltet.
Diese Ausführungsform kann jeweils in Kombination mit einer beliebigen der anderen Ausführungsformen implementiert werden.
(Ausführungsform 6)
Bei dieser Ausführungsform wird eine Querschnittsstruktur eines Transistors, der in einem Schaltungsabschnitt in einem programmierbaren Schaltelement bei der PLD einer Ausführungsform der offenbarten Erfindung verwendet wird, anhand von Zeichnungen beschrieben.
15 stellt einen Teil einer Querschnittsstruktur eines Schaltungsabschnittes einer Ausführungsform der vorliegenden Erfindung dar. In 15 sind der Transistor 111A, der Kondensator 114A und der Transistor 112A bei der Ausführungsform 3 dargestellt.
Bei dieser Ausführungsform wird der Fall beschrieben, in dem der Transistor 112A in einem einkristallinen Siliziumsubstrat ausgebildet ist und der Transistor 111A, in dem ein Oxidhalbleiter für seine Aktivschicht verwendet wird, über dem Transistor 112A ausgebildet wird. Der Transistor 112A kann als Aktivschicht einen Halbleiter-Dünnfilm aus Silizium, Germanium oder dergleichen in einem amorphen, mikrokristallinen, polykristallinen oder einkristallinen Kristallzustand beinhalten. Alternativ kann die Aktivschicht in dem Transistor 112A unter Verwendung eines Oxidhalbleiters ausgebildet werden. In dem Fall, in dem ein Oxidhalbleiter für Aktivschichten aller Transistoren verwendet wird, ist der Transistor 111A nicht notwendigerweise über dem Transistor 112A angeordnet, und die Transistoren 111A und 112A können in der gleichen Schicht ausgebildet sein.
In dem Fall, in dem der Transistor 112A unter Verwendung eines dünnen Siliziumfilms ausgebildet wird, kann ein beliebiges der folgenden Materialien verwendet werden: amorphes Silizium, das durch ein Sputterverfahren oder ein Gasphasenabscheidungsverfahren, wie ein Plasma-CVD-Verfahren, gebildet ist; polykristallines Silizium, das durch Kristallisierung von amorphem Silizium durch eine Behandlung, wie Laserglühen, erhalten wird; einkristallines Silizium, das durch Trennung eines Oberflächenbereichs eines einkristallinen Siliziumwafers durch eine Implantation von Wasserstoffionen oder dergleichen in den Siliziumwafer erhalten wird; und dergleichen.
In dem Fall, in dem unter Transistoren in den programmierbaren Schaltelementen 100 bei der Ausführungsform 1 die Transistoren 111A und 116A aus einem Oxidhalbleiter ausgebildet sind und die anderen Transistoren einschließlich des Transistors 112A aus Silizium ausgebildet sind, ist die Anzahl von Transistoren aus einem Oxidhalbleiter kleiner als diejenige von Transistoren aus Silizium. Deshalb werden die Transistoren 111A und 116A über den Transistoren aus Silizium geschichtet, wodurch Designregeln der Transistoren 111A und 116A flexibel sein können.
Die Chip-Fläche der PLD kann mit einem solchen Register verringert werden, in dem ein Transistor aus Silizium und ein Transistor aus einem Oxidhalbleiter übereinander geschichtet sind. Da in einem Schaltungsblock die Anzahl von Transistoren aus Silizium größer ist als diejenige von Transistoren aus einem Oxidhalbleiter, hängt die reale Chip-Fläche der PLD von der Anzahl von Transistoren aus Silizium ab.
Obwohl ein Oxidhalbleiterfilm durch ein Sputterverfahren oder ein chemisches Plasma-Gasphasenabscheidungs-(chemical vapor deposition: CVD-)Verfahren ausgebildet werden kann, können derartige Filme auch durch ein anderes Verfahren, z. B. ein thermisches CVD-Verfahren, ausgebildet werden. Ein metallorganisches chemisches Gasphasenabscheidungs-(metal organic chemical vapor deposition: MOCVD-)Verfahren oder ein Atomlagenabscheidungs-(atomic layer deposition: ALD-)Verfahren kann als Beispiel für ein thermisches CVD-Verfahren verwendet werden.
Ein thermisches CVD-Verfahren hat einen Vorteil, dass kein Defekt wegen eines Plasmaschadens erzeugt wird, da kein Plasma zum Ausbilden eines Films benutzt wird.
Die Abscheidung durch ein thermisches CVD-Verfahren kann derart durchgeführt werden, dass ein Quellengas und ein Oxidator gleichzeitig einer Kammer zugeführt werden, dass der Druck in der Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird, und dass sie miteinander in der Nähe des Substrats oder über dem Substrat reagieren.
Die Abscheidung durch ein ALD-Verfahren kann derart durchgeführt werden, dass der Druck in einer Kammer auf einen atmosphärischen Druck oder einen verringerten Druck eingestellt wird, dass Quellengase zur Reaktion nacheinander in die Kammer eingeführt werden und dann die Folge der Gaseinführung wiederholt wird. Beispielsweise werden zwei oder mehrere Arten von Quellengasen nacheinander der Kammer zugeführt, indem die Umschaltventile (auch als Hochgeschwindigkeitsventile bezeichnet) umgeschaltet werden. Zum Beispiel wird ein erstes Quellengas eingeführt, ein Inertgas (z. B. Argon oder Stickstoff) oder dergleichen wird gleichzeitig mit oder nach dem Einführen des ersten Gases eingeführt, damit die Quellengase nicht gemischt werden, und dann wird ein zweites Quellengas eingeführt. Es sei angemerkt, dass in dem Fall, in dem das erste Quellengas und das Inertgas gleichzeitig eingeführt werden, das Inertgas als Trägergas dient und das Inertgas auch gleichzeitig mit dem Einführen des zweiten Quellengases eingeführt werden kann. Alternativ kann das erste Quellengas durch Evakuierung statt des Einführens des Inertgases abgesaugt werden, und dann kann das zweite Quellengas eingeführt werden. Das erste Quellengas wird an eine Oberfläche des Substrats adsorbiert, um eine erste Schicht auszubilden. Dann wird das zweite Quellengas eingeführt, um mit der ersten Schicht zu reagieren; als Ergebnis wird eine zweite Schicht über der ersten Schicht geschichtet, so dass ein dünner Film ausgebildet wird. Die Folge der Gaseinführung wird mehrfach wiederholt, bis eine gewünschte Dicke erzielt wird, wodurch ein dünner Film mit ausgezeichneter Stufenabdeckung ausgebildet werden kann. Die Dicke des dünnen Films kann durch die Anzahl der Wiederholungen der Folge der Gaseinführung reguliert werden; deshalb ermöglicht ein ALD-Verfahren, dass die Filmdicke genau reguliert wird, und ist also zum Herstellen eines feinen FET geeignet.
Die verschiedenen Filme, wie der leitende Film und der Halbleiterfilm, die bei der obigen Ausführungsform beschrieben worden sind, können durch ein thermisches CVD-Verfahren, wie ein MOCVD-Verfahren oder ein ALD-Verfahren, ausgebildet werden. In dem Fall, in dem ein In-Ga-Zn-O-Film ausgebildet wird, werden beispielsweise Trimethylindium, Trimethylgallium und Dimethylzink verwendet. Es sei angemerkt, dass die chemische Formel von Trimethylindium In(CH₃)₃ ist. Die chemische Formel von Trimethylgallium ist Ga(CH₃)₃. Die chemische Formel von Dimethylzink ist Zn(CH₃)₂. Ohne Beschränkung auf die obige Kombination kann Triethylgallium (chemische Formel: Ga(C₂H₅)₃) statt des Trimethylgalliums verwendet werden, und Diethylzink (chemische Formel: Zn(C₂H₅)₂) kann statt des Dimethylzinks verwendet werden.
Zum Beispiel werden in dem Fall, in dem ein Wolframfilm mittels einer Abscheidungseinrichtung unter Verwendung von ALD ausgebildet wird, ein WF₆-Gas und ein B₂H₆-Gas nacheinander mehrfach eingeführt, um einen anfänglichen Wolframfilm auszubilden, und dann werden ein WF₆-Gas und ein H₂-Gas gleichzeitig eingeführt, so dass ein Wolframfilm ausgebildet wird. Es sei angemerkt, dass ein SiH₄-Gas statt eines B₂H₆-Gases verwendet werden kann.
Zum Beispiel werden in dem Fall, in dem ein Oxidhalbleiterfilm, z. B. ein In-Ga-Zn-O-Film, mittels einer Abscheidungseinrichtung unter Verwendung von ALD ausgebildet wird, ein In(CH₃)₃-Gas und ein O₃-Gas nacheinander mehrfach eingeführt, um eine InO-Schicht auszubilden, ein Ga(CH₃)₃-Gas und ein O₃-Gas werden gleichzeitig eingeführt, um eine GaO-Schicht auszubilden, und dann werden ein Zn(CH₃)₂-Gas und ein O₃-Gas gleichzeitig eingeführt, um eine ZnO-Schicht auszubilden. Es sei angemerkt, dass die Reihenfolge dieser Schichten nicht auf dieses Beispiel beschränkt ist. Eine Mischverbindungsschicht, wie eine In-Ga-O-Schicht, eine In-Zn-O-Schicht oder eine Ga-Zn-O-Schicht, kann durch Mischen von einem beliebigen dieser Gase ausgebildet werden. Es sei angemerkt, dass ein H₂O-Gas, das durch Bubbling (Sprudeln oder Aufwallen) mit einem Inertgas, wie Ar, erhalten wird, statt eines O₃-Gases verwendet werden kann; es ist jedoch bevorzugt, ein O₃-Gas zu verwenden, da es keinen H enthält. Alternativ kann statt eines In(CH₃)₃-Gases ein In(C₂H₅)₃-Gas verwendet werden. Statt eines Ga(CH₃)₃-Gases kann ein Ga(C₂H₅)₃-Gas verwendet werden. Statt eines Ga(CH₃)₃-Gases kann ein In(C₂H₅)₃-Gas verwendet werden. Als weitere Alternative kann ein Zn(CH₃)₂-Gas verwendet werden.
In 15 ist der n-Kanal-Transistor 112A unter Verwendung eines Halbleitersubstrates 800 ausgebildet.
Das Halbleitersubstrat 800 kann beispielsweise ein Siliziumsubstrat mit n-Typ- oder p-Typ-Leitfähigkeit, ein Germaniumsubstrat, ein Silizium-Germaniumsubstrat, ein Verbindungshalbleiter (z. B. ein GaAs-Substrat, ein InP-Substrat, ein GaN-Substrat, ein SiC-Substrat, ein GaP-Substrat, ein GaInAsP-Substrat oder ein ZnSe-Substrat) oder dergleichen sein. 15 stellt ein Beispiel dar, in dem ein einkristallines Siliziumsubstrat mit n-Typ-Leitfähigkeit verwendet wird.
Der Transistor 112A ist elektrisch von den anderen Transistoren durch einen Elementisolations-Isolierfilm 801 isoliert. Der Elementisolations-Isolierfilm 801 kann durch ein selektives Oxidationsverfahren, wie ein Verfahren der lokalen Oxidation von Silizium (local oxidation of silicon: LOCOS), ein Grabenisolationsverfahren oder dergleichen, ausgebildet werden.
Insbesondere weist der Transistor 112A Verunreinigungsbereiche 802 und 803 auf, die in dem Halbleitersubstrat 800 ausgebildet sind und als Source- und Drain-Bereiche dienen, eine Gate-Elektrode 804 und einen Gate-Isolierfilm 805, der zwischen dem Halbleitersubstrat 800 und der Gate-Elektrode 804 bereitgestellt ist. Die Gate-Elektrode 804 überlappt einen Kanalbildungsbereich zwischen den Verunreinigungsbereichen 802 und 803, wobei der Gate-Isolierfilm 805 zwischen der Gate-Elektrode 804 und dem Kanalbildungsbereich angeordnet ist.
Ein Isolierfilm 809 ist über dem Transistor 112A bereitgestellt. Öffnungen sind in dem Isolierfilm 809 ausgebildet. In den Öffnungen sind eine Leitung 810 in Kontakt mit dem Verunreinigungsbereich 802, eine Leitung 811 in Kontakt mit dem Verunreinigungsbereich 803 und eine Leitung 812 in Kontakt mit der Gate-Elektrode 804 ausgebildet.
Die Leitung 810 ist mit einer Leitung 815 über dem Isolierfilm 809 verbunden. Die Leitung 811 ist mit einer Leitung 816 über dem Isolierfilm 809 verbunden. Die Leitung 812 ist mit einer Leitung 817 über dem Isolierfilm 809 verbunden.
Ein Isolierfilm 820 ist über den Leitungen 815 bis 817 ausgebildet. Eine Öffnung ist in dem Isolierfilm 820 ausgebildet, und eine Leitung 821 ist in der Öffnung derart ausgebildet, dass sie mit der Leitung 817 verbunden ist.
In 15 sind der Transistor 111A und der Kondensator 114A über dem Isolierfilm 820 ausgebildet.
Der Transistor 111A beinhaltet die folgenden Filme: einen Halbleiterfilm 830, der einen Oxidhalbleiter enthält, über dem Isolierfilm 820; leitende Filme 832 und 833, die als Source- und Drain-Elektroden dienen und über dem Halbleiterfilm 830 bereitgestellt sind; einen Gate-Isolierfilm 831 über dem Halbleiterfilm 830, dem leitenden Film 832 und dem leitenden Film 833; und eine Gate-Elektrode 834, die über dem Gate-Isolierfilm 831 angeordnet ist und den Halbleiterfilm 830 in dem Bereich zwischen den leitenden Filmen 832 und 833 überlappt. Der leitende Film 833 ist mit der Leitung 821 verbunden.
Ein leitender Film 835 ist über dem Gate-Isolierfilm 831 derart bereitgestellt, dass er den leitenden Film 833 überlappt. Ein Bereich, in dem der leitende Film 835 den leitenden Film 833 überlappt, wobei der Gate-Isolierfilm 831 dazwischen angeordnet ist, dient als der Kondensator 114A.
Obwohl der Kondensator 114A über dem Isolierfilm 820 zusammen mit dem Transistor 111A in 15 angeordnet ist, kann der Kondensator 114A unter dem Isolierfilm 820 zusammen mit dem Transistor 112A bereitgestellt sein.
Ein Isolierfilm 841 ist über dem Transistor 111A und dem Kondensator 114A bereitgestellt. Eine Öffnung ist in dem Isolierfilm 841 ausgebildet. Ein leitender Film 843 in Kontakt mit der Gate-Elektrode 834 in der Öffnung ist über dem Isolierfilm 841 angeordnet.
In 15 beinhaltet der Transistor 111A die Gate-Elektrode 834 an mindestens einer Seite des Halbleiterfilms 830. Alternativ kann der Transistor 111A ein Paar von Gate-Elektroden beinhalten, wobei der Halbleiterfilm 830 dazwischen angeordnet ist.
In dem Fall, in dem der Transistor 111A ein Paar von Gate-Elektroden beinhaltet, wobei der Halbleiterfilm 830 dazwischen angeordnet ist, kann einer der Gate-Elektroden ein Signal zum Steuern des Durchlass-/Sperrzustandes des Transistors 111A zugeführt werden, und der anderen der Gate-Elektroden kann ein Potential aus einem anderen Element zugeführt werden. Im letzteren Fall können dem Paar von Elektroden Potentiale auf dem gleichen Niveau zugeführt werden, oder ein festes Potential, wie ein Erdpotential, kann nur der anderen der Gate-Elektroden zugeführt werden. Wenn das Niveau eines der anderen der Gate-Elektroden zugeführten Potentials gesteuert wird, kann die Schwellenspannung des Transistors 111A gesteuert werden.
Der Halbleiterfilm 830 ist nicht auf einen einzigen Oxidhalbleiterfilm beschränkt und kann eine andere Struktur aus einer Vielzahl von Oxidhalbleiterfilmen aufweisen, die übereinander geschichtet sind. Zum Beispiel stellt 16A ein Strukturbeispiel für den Transistor 111A dar, bei dem der Halbleiterfilm 830 eine dreischichtigen Struktur aufweist.
Der Transistor 111A in 16A beinhaltet den Halbleiterfilm 830 über dem Isolierfilm 820 oder dergleichen; einen leitenden Film 832 und einen leitenden Film 833, die elektrisch mit dem Halbleiterfilm 830 verbunden sind; einen Gate-Isolierfilm 831; und eine Gate-Elektrode 834, die über dem Gate-Isolierfilm 831 derart angeordnet ist, dass sie den Halbleiterfilm 830 überlappt.
Als der Halbleiterfilm 830 in dem Transistor 111A sind Oxidhalbleiterschichten 830a bis 830c in dieser Reihenfolge von der Seite des Isolierfilms 820 übereinander geschichtet.
Bei den Oxidhalbleiterschichten 830a bis 830c handelt es sich jeweils um einen Oxidfilm, der mindestens ein Element von Metallelementen in der Oxidhalbleiterschicht 830b enthält. Die Energie am unteren Ende des Leitungsbandes der Oxidhalbleiterschichten 830a und 830c liegt um 0,05 eV oder mehr, 0,07 eV oder mehr, 0,1 eV oder mehr, oder 0,15 eV oder mehr und 2 eV oder weniger, 1 eV oder weniger, 0,5 eV oder weniger, oder 0,4 eV oder weniger näher am Vakuumniveau als diejenige der Oxidhalbleiterschicht 830b. Die Oxidhalbleiterschicht 830b enthält vorzugsweise mindestens Indium, um die Ladungsträgerbeweglichkeit zu erhöhen.
Die Oxidhalbleiterschicht 830c kann über dem leitenden Film 832 und dem leitenden Film 833 bereitgestellt sein, um den Gate-Isolierfilm 831 zu überlappen, wie dies in 16B dargestellt ist.
Diese Ausführungsform kann jeweils in Kombination mit den jeweiligen anderen Ausführungsformen implementiert werden.
(Ausführungsform 7)
Bei dieser Ausführungsform werden anhand von 17A und 17B sowie 18A bis 18E Beispiele beschrieben, in denen eine Schaltung mit der PLD bei der obigen Ausführungsform auf eine elektronische Komponente und ein elektronisches Gerät mit der elektronischen Komponente angewendet wird.
17A zeigt ein Beispiel, in dem eine Halbleitervorrichtung mit der PLD bei der obigen Ausführungsform als elektronische Komponente verwendet wird. Es sei angemerkt, dass eine elektronische Komponente auch als Halbleiterpaket oder IC-Paket bezeichnet wird. Diese elektronische Komponente hat verschiedene Normen und Namen abhängig von einer Anschlussextraktionsrichtung und einer Anschlussform. Daher werden bei dieser Ausführungsform Beispiele für die elektronische Komponente beschrieben.
Ein Schaltungsabschnitt mit dem Transistor in 15 bei der Ausführungsform 6 wird durch einen Aufbauvorgang (post-process: Nachbehandlung) fertiggestellt, in dem der Schaltungsabschnitt mit einer Vielzahl von abtrennbaren Komponenten auf einer gedruckten Leiterplatte kombiniert ist.
Die Nachbehandlung kann durch Schritte in 17A vollendet werden. Insbesondere wird dann, nachdem ein Elementsubstrat durch die Vorbehandlung (pre-process) (Schritt S1) fertiggestellt worden ist, eine Rückfläche des Substrates geschliffen (Schritt S2). Das Substrat wird in diesem Schritt dünner gemacht, um Verkrümmung oder dergleichen des Substrates wegen der Vorbehandlung und die Größe der Komponente selbst zu verringern.
Ein Vereinzelungs-Schritt, bei dem die Rückfläche des Substrates geschliffen wird, wird durchgeführt, um das. Substrat in eine Vielzahl von Chips zu trennen. Dann wird ein Schritt zum Chipbonden durchgeführt, in dem getrennte Chips einzeln aufgenommen werden, um montiert und mit einem Leiterrahmen verbunden zu werden (Schritt S3). Um in dem Würfelbindeschritt einen Chip und einen Leiterrahmen zu verbinden, wird jeweils ein Verfahren, wie Harzbonden oder automatisches Tape-Bonden, abhängig von Produkten ausgewählt. Es sei angemerkt, dass in dem Schritt zum Chipbonden ein Chip an einem Interposer montiert werden kann, so dass er verbunden wird.
Als Nächstes wird Drahtbonden zur elektrischen Verbindung eines Leiters des Leiterrahmens und einer Elektrode auf einem Chip über eine Metalldraht durchgeführt (Schritt S4). Als Metalldraht kann ein Silberdraht oder ein Golddraht verwendet werden. Für das Drahtbonden kann Ballbonden oder Keilbonden eingesetzt werden.
Ein Drahtbonden unterzogener Chip wird einem Verformungsschritt zur Kapselung des Chips mit einem Epoxidharz oder dergleichen unterzogen (Schritt S5). Durch den Verformungsschritt wird die Innenseite der elektronischen Komponente mit einem Harz gefüllt, so dass der Schaltungsabschnitt und der Draht, die in der Komponente eingebaut sind, vor mechanischer Kraft von außen geschützt werden können, und Verschlechterung der Eigenschaften wegen der Feuchtigkeit oder Staub verringert werden können.
Anschließend wird der Leiter des Leiterrahmens plattiert. Dann wird der Leiter geschnitten und in eine vorbestimmte Form verarbeitet (Schritt S6). Durch den Plattiervorgang kann Korrosion des Leiters verhindert werden, und ein Löten zur Montierung der elektronischen Komponente auf einer gedruckten Leiterplatte in einem nachfolgenden Schritt kann mit hoher Zuverlässigkeit durchgeführt werden.
Als Nächstes wird ein Druckvorgang (Markierung) auf einer Oberfläche der Baueinheit durchgeführt (Schritt S7). Dann wird durch einen letzten Prüfschritt (Schritt S8) die elektronische Komponente mit dem Schaltungsabschnitt, der die PLD beinhaltet, fertiggestellt (Schritt S9).
Die oben beschriebene elektronische Komponente kann den Schaltungsabschnitt mit der PLD bei der obigen Ausführungsform aufweisen. Daher kann die elektronische Komponente eine verringerte Schaltungsfläche und eine erhöhte Betriebsgeschwindigkeit aufweisen.
17B ist eine perspektivische schematische Ansicht einer fertiggestellten elektronischen Komponente. 17B ist eine perspektivische schematische Ansicht eines flachen Quad-Flat-Packages (quad flat package: QFP) als Beispiel für die elektronische Komponente. Ein Leiter 701 und ein Schaltungsabschnitt 703 einer elektronischen Komponente 700 sind in 17B dargestellt. Die elektronische Komponente 700 in 17B ist beispielsweise auf einer gedruckten Leiterplatte 702 montiert. Eine Vielzahl der elektronischen Komponenten 700 werden in Kombination verwendet und sind elektrisch miteinander an der gedruckten Leiterplatte 702 verbunden, so dass eine Halbleitervorrichtung fertiggestellt wird. Eine fertiggestellte Halbleitervorrichtung 704 ist in einem elektronischen Gerät oder dergleichen bereitgestellt.
Als Nächstes werden Anwendungen der obigen elektronischen Komponente bei elektronischen Geräten, wie einem Computer, einem tragbaren Informationsendgerät (z. B. einem Mobiltelefon, einer tragbaren Spielkonsole, einer Audio-Wiedergabevorrichtung und dergleichen), elektronischem Papier, einem Fernsehgerät (auch als Fernseher oder Fernseh-Empfänger bezeichnet) und einer digitalen Videokamera, beschrieben.
18A stellt ein tragbares Informationsendgerät mit einem Gehäuse 901, einem Gehäuse 902, einem ersten Anzeigeabschnitt 903a, einem zweiten Anzeigeabschnitt 903b und dergleichen dar. Die Halbleitervorrichtung mit der PLD bei der obigen Ausführungsform ist mindestens in einem Teil der Gehäuse 901 und 902 bereitgestellt. Daher kann das tragbare Informationsendgerät eine verringerte Schaltungsfläche und eine erhöhte Betriebsgeschwindigkeit aufweisen.
Es sei angemerkt, dass der erste Anzeigeabschnitt 903a ein Touchscreen ist, und dass beispielsweise, wie an der linken Seite in 18A dargestellt, durch einen Auswahlknopf 904, der auf dem ersten Anzeigeabschnitt 903a angezeigt wird, ausgewählt werden kann, welche der „Berührungseingabe” und „Tastatureingabe” durchgeführt wird. Da die Auswahlknöpfe mit verschiedenen Größen angezeigt werden können, kann das tragbare Informationsendgerät leicht von Personen jeder Generation verwendet werden. Wenn beispielsweise „Berührungseingabe” ausgewählt wird, wird eine Tastatur 905 auf dem ersten Anzeigeabschnitt 903a angezeigt, wie an der rechten Seite in 18A dargestellt. Bei einer solchen Struktur kann, wie im Falle einer Verwendung eines herkömmlichen Informationsendgerätes, beispielsweise ein Text durch Tastatureingabe schnell eingegeben werden.
Einer des ersten Anzeigeabschnittes 903a und des zweiten Anzeigeabschnittes 903b kann von dem tragbaren Informationsendgerät abgetrennt werden, wie an der rechten Seite in 18A dargestellt. Indem der erste Anzeigeabschnitt 903a mit einer Berührungseingabefunktion versehen wird, kann man das Informationsendgerät leicht tragen, weil das Gewicht weiterhin verringert werden kann, und mit einer Hand bedienen, während die andere Hand das Gehäuse 902 stützt.
Das tragbare Informationsendgerät in 18A hat eine Funktion zum Anzeigen verschiedener Arten von Daten (z. B. eines Standbildes, eines Bewegtbildes und eines Textbildes) auf dem Anzeigeabschnitt, eine Funktion zum Anzeigen eines Kalenders, eines Datums, der Zeit oder dergleichen auf dem Anzeigeabschnitt, eine Funktion zum Bedienen oder Bearbeiten der Daten, die auf dem Anzeigeabschnitt angezeigt werden, eine Funktion zum Steuern der Verarbeitung mit verschiedenen Arten von Software (Programmen) und dergleichen. Ferner können ein externer Verbindungsanschluss (ein Ohrhöreranschluss, ein USB-Anschluss oder dergleichen), ein Aufzeichnungsmedium-Steckplatz und dergleichen auf der Rückfläche oder der Seitenfläche des Gehäuses bereitgestellt sein.
Das tragbare Informationsendgerät in 18A kann Daten drahtlos senden und empfangen. Durch drahtlose Kommunikation können gewünschte Buchdaten oder dergleichen von einem E-Book-Server erworben und heruntergeladen werden.
Ferner kann das Gehäuse 902 in 18A mit einer Antenne, einer Mikrofonfunktion oder einer drahtlosen Kommunikationsfunktion versehen werden, um als Mobiltelefon benutzt zu werden.
18B stellt ein E-Book-Lesegerät 910 dar, in dem elektronisches Papier eingebaut ist. Das E-Book-Lesegerät beinhaltet zwei Gehäuse, nämlich ein Gehäuse 911 und ein Gehäuse 912. Das Gehäuse 911 und das Gehäuse 912 sind mit einem Anzeigeabschnitt 913 bzw. einem Anzeigeabschnitt 914 versehen. Die Gehäuse 911 und 912 sind durch einen Gelenkabschnitt 915 verbunden und können mit dem Gelenkabschnitt 915 als Achse geöffnet oder geschlossen werden. Das Gehäuse 911 ist mit einem Netzschalter 916, einer Bedienungstaste 917, einem Lautsprecher 918 und dergleichen versehen. Das Gehäuse 911 und/oder das Gehäuse 912 sind/ist mit einer Halbleitervorrichtung, die die PLD beinhaltet, bei der obigen Ausführungsform versehen. Daher kann das E-Book-Lesegerät eine verringerte Schaltungsfläche und eine erhöhte Betriebsgeschwindigkeit aufweisen.
18C stellt ein Fernsehgerät mit einem Gehäuse 921, einem Anzeigeabschnitt 922, einem Ständer 923 und dergleichen dar. Das Fernsehgerät 920 kann mit einem Schalter des Gehäuses 921 und einer Fernbedienung 924 bedient werden. Eine Halbleitervorrichtung mit der PLD bei der obigen Ausführungsform ist in dem Gehäuse 921 und der Fernbedienung 924 bereitgestellt. Daher kann das Fernsehgerät eine verringerte Schaltungsfläche und eine erhöhte Betriebsgeschwindigkeit aufweisen.
18D stellt ein Smartphone dar, in dem ein Hauptkörper 930 mit einem Anzeigeabschnitt 931, einem Lautsprecher 932, einem Mikrofon 933, Bedienungstasten 934 und dergleichen versehen ist. Eine Halbleitervorrichtung mit der PLD bei der obigen Ausführungsform ist in dem Hauptkörper 930 bereitgestellt. Daher kann das Smartphone eine verringerte Schaltungsfläche und eine erhöhte Betriebsgeschwindigkeit aufweisen.
18E stellt eine Digitalkamera mit einem Hauptkörper 941, einem Anzeigeabschnitt 942, einem Bedienungsschalter 943 und dergleichen dar. Eine Halbleitervorrichtung, die die in der obigen Ausführungsform beschriebene PLD enthält, ist in dem Hauptkörper 941 bereitgestellt. Daher kann die Digitalkamera eine verringerte Schaltungsfläche und eine erhöhte Betriebsgeschwindigkeit aufweisen.
Wie oben beschrieben, ist eine beliebige der PLD der obigen Ausführungsformen in den elektronischen Geräten bei dieser Ausführungsform bereitgestellt. Daher können die elektronischen Geräte eine verringerte Schaltungsfläche und eine erhöhte Betriebsgeschwindigkeit aufweisen.
(Ausführungsform 8)
Bei dieser Ausführungsform wird ein Anwendungsbeispiel beschrieben, in dem die oben beschriebene programmierbare logische Vorrichtung zur Softwareverarbeitung in einem tragbaren Endgerät verwendet wird.
Ein Kommunikationsprotokoll (Spezifikationen) zur Kommunikation für tragbare Endgeräte kann verändert werden, wenn sich beispielsweise herausstellt, dass ein anderes Kommunikationsprotokoll die Kommunikation stört, und daher das Arbeitsfrequenzband verändert wird. Eine verkürzte Periode eines Produktentwicklungszyklus und schneller Fortschritt der Kommunikationstechnologie erfordern Entwicklung neuer Produkte für ein neues Kommunikationsprotokoll in der Phase, in der das Kommunikationsprotokoll noch nicht bestimmt ist. Aus diesem Grund kann in dem Fall, in dem eine Kommunikation-LSI aus einer zweckbestimmten LSI (ASIC: application specific integrated circuit) ausgebildet wird, eine Änderung einer Maske, Wiederherstellung einer zweckbestimmten LSI oder dergleichen aufgrund einer Änderung eines Kommunikationsprotokolls viel kosten. In dem Fall, in dem eine Verarbeitung einer Kommunikation-LSI durch eine Softwareverarbeitung einer CPU durchgeführt wird, ist es schwierig, dem Kommunikationsprotokoll (Spezifikationen) genügende Verarbeitungsleistung zu gewinnen, und der Stromverbrauch könnte sich erhöhen.
Daher ist es wirkungsvoll, dass ein tragbares Endgerät eingesetzt wird, das die in der obigen Ausführungsform beschriebene programmierbare logische Vorrichtung als Kommunikation-LSI beinhaltet, und eine Schaltungsstruktur einer programmierbaren logischen Vorrichtung, die einen OS-Speicher beinhaltet, bei einer Änderung eines Kommunikationsprotokolls entsprechend einem neuen Kommunikationsprotokoll geändert wird, so dass eine Bildverarbeitung mit einer für das Kommunikationsprotokoll geeigneten Schaltungsstruktur durchgeführt werden kann.
Die programmierbare logische Vorrichtung bei der obigen Ausführungsform erfordert kein Überschreiben von Konfigurationsdaten beim Starten, was schnelles Hochfahren eines tragbaren Endgerätes ermöglicht. Das ist insbesondere für ein tragbares Endgerät zu bevorzugen, in dem die Stromversorgung häufig unterbrochen wird, um den Stromverbrauch zu verringern, und schnelles Hochfahren für die Tastatureingabe von einem Benutzer gewünscht wird. Es ist wirkungsvoll, dass in einer Kommunikation-LSI Kommunikationssignale bei regulären Intervallen beobachtet werden, und dass die Kommunikation-LSI voll betrieben wird, wenn ein Kommunikationssignal erkannt wird. Daher ist es vorteilhaft, dass eine Kommunikation-LSI den Betrieb schnell anfängt.
Erläuterung der Bezugszeichen

A1: Steueranschluss, A2: Eingabeanschluss, A3: Eingabeanschluss, A4: Eingabeanschluss, A5: Eingabeanschluss, A6: Steueranschluss, A7: Eingabeanschluss, A8: Eingabeanschluss, BL: Bitleitung, BL1: Bitleitung, C1: Kapazität, C2: Kapazität, C3: Kapazität, C4: Kapazität, CL: Auswahlleitung, CL_A: Auswahlleitung, CL_B: Auswahlleitung, CL_m: Auswahlleitung, CL_1: Auswahlleitung, CL_2: Auswahlleitung, CL1: Auswahlleitung, in1: Eingabeanschluss, in2: Eingabeanschluss, in3: Eingabeanschluss, in4: Eingabeanschluss, IN: Eingabeanschluss, IN_k: Eingabeanschluss, IN_1: Eingabeanschluss, IN1: Eingabeanschluss, M1: Eingabeanschluss, M8: Eingabeanschluss, N11_A: Knoten, N11_B: Knoten, N12_A: Knoten, N12_B: Knoten, N21_A: Knoten, N21_B: Knoten, N22_A: Knoten, N22_B: Knoten, N31_A: Knoten, N31_B: Knoten, N32_A: Knoten, N32_B: Knoten, OUT: Ausgabeanschluss, OUT1: Ausgabeanschluss, OUT2: Ausgabeanschluss, OUT8: Ausgabeanschluss, out: Ausgabeanschluss, T100: Zeitpunkt, T101: Zeitpunkt, T102: Zeitpunkt, T200: Zeitpunkt, T201: Zeitpunkt, T300: Zeitpunkt, T301: Zeitpunkt, T302: Zeitpunkt, T400: Zeitpunkt, T401: Zeitpunkt, T402: Zeitpunkt, WL: Wortleitung, WL_A: Wortleitung, WL_B: Wortleitung, WL_A1: Wortleitung, WL_A2: Wortleitung, WL_A8: Wortleitung, WL_B1: Wortleitung, WL_B2: Wortleitung, WL_B8: Wortleitung, WL_m: Wortleitung, WL_1: Wortleitung, WL_2: Wortleitung, 31: Multiplexer, 32: Multiplexer, 33: Multiplexer, 34: Multiplexer, 35: Multiplexer, 36: Multiplexer, 37: Multiplexer, 41: Multiplexer, 42: Multiplexer, 43: Multiplexer, 44: OR-Schaltung, 100: programmierbares Schaltelement, 100_k: programmierbares Schaltelement, 100_1: programmierbares Schaltelement, 101_m: Konfigurationsdaten-Speicherschaltung, 101_1: Konfigurationsdaten-Speicherschaltung, 101_2: Konfigurationsdaten-Speicherschaltung, 101A: Konfigurationsdaten-Speicherschaltung, 101B: Konfigurationsdaten-Speicherschaltung, 102_m: Kontextauswahlschaltung, 102_1: Kontextauswahlschaltung, 102_2: Kontextauswahlschaltung, 102A: Kontextauswahlschaltung, 102B: Kontextauswahlschaltung, 110: Schalterstromkreis, 111_m: Transistor, 111_1: Transistor, 111_2: Transistor, 111A: Transistor, 111B: Transistor, 112: Transistor, 112_m: Transistor, 112_1: Transistor, 112_2: Transistor, 112A: Transistor, 112B: Transistor, 113_m: Knoten, 113_1: Knoten, 113_2: Knoten, 113A: Knoten, 113B: Knoten, 114A: Kondensator, 114B: Kondensator, 116: Transistor, 116_m: Transistor, 116_1: Transistor, 116_2: Transistor, 116A: Transistor, 116B: Transistor, 117: Transistor, 117_m: Transistor, 117_1: Transistor, 117_2: Transistor, 117A: Transistor, 117B: Transistor, 118: Knoten, 118_m: Knoten, 118_1: Knoten, 118_2: Knoten, 118A: Knoten, 118B: Knoten, 124: Leitung, 124_1: Leitung, 124_2: Leitung, 124_3: Leitung, 130: PLD, 131: programmierbares logisches Element, 131_1: programmierbares logisches Element, 132: Leitung, 133: Leitung, 133_1: Leitung, 133_2: Leitung, 133_3: Leitung, 134: Leitung, 134_1: Leitung, 134_2: Leitung, 134_3: Leitung, 135: Leitung, 135_1: Leitung, 135_2: Leitung, 135_3: Leitung, 136: Leitung, 137: Leitung, 138: Leitung, 140_1: Spalte, 140_2: Spalte, 140_3: Spalte, 150: programmierbares Schaltelement, 150_1: programmierbares Schaltelement, 150_2: programmierbares Schaltelement, 150_3: programmierbares Schaltelement, 160: LUT, 161: Flip-Flop, 162: Konfigurationsspeicher, 163: Eingabeanschluss, 164: Ausgabeanschluss, 165: Ausgabeanschluss, 168: Multiplexer, 169: Konfigurationsspeicher, 200: programmierbares Schaltelement, 200_1: programmierbares Schaltelement, 200_2: programmierbares Schaltelement, 200_8: programmierbares Schaltelement, 201_1: programmierbares Schaltelement, 201_8: programmierbares Schaltelement, 501: Signal, 502: Signal, 503: Signal, 700: elektronische Komponente, 701: Leiter, 702: gedruckte Leiterplatte, 703: Schaltungsabschnitt, 704: Halbleitervorrichtung, 800: Halbleitersubstrat, 801: Elementisolations-Isolierfilm, 802: Verunreinigungsbereich, 803: Verunreinigungsbereich, 804: Gate-Elektrode, 805: Gate-Isolierfilm, 809: Isolierfilm, 810: Leitung, 811: Leitung, 812: Leitung, 815: Leitung, 816: Leitung, 817: Leitung, 820: Isolierfilm, 821: Leitung, 830: Halbleiterfilm, 831: Gate-Isolierfilm, 832: leitender Film, 833: leitender Film, 834: Gate-Elektrode, 835: leitender Film, 841: Isolierfilm, 843: leitender Film, 901: Gehäuse, 902: Gehäuse, 903a: Anzeigeabschnitt, 903b: Anzeigeabschnitt, 904: Auswahlknopf, 905: Tastatur, 910: E-Book-Lesegerät, 911: Gehäuse, 912: Gehäuse, 913: Anzeigeabschnitt, 914: Anzeigeabschnitt, 915: Gelenkabschnitt, 916: Netzschalter, 917: Bedienungstaste, 918: Lautsprecher, 920: Fernsehgerät, 921: Gehäuse, 922: Anzeigeabschnitt, 923: Ständer, 924: Fernbedienung, 930: Hauptkörper, 931: Anzeigeabschnitt, 932: Lautsprecher, 933: Mikrofon, 934: Bedienungstaste, 941: Hauptkörper, 942: Anzeigeabschnitt, 943: Bedienungsschalter

Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2013-025087 , eingereicht beim japanischen Patentamt am 13. Februar 2013, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht wird.

Claims

Programmierbare logische Vorrichtung, die umfasst: ein programmierbares Schaltelement, das umfasst: einen Eingabeanschluss; einen Ausgabeanschluss; einen ersten Transistor; einen zweiten Transistor; einen dritten Transistor; und einen vierten Transistor, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, wobei ein erster Anschluss des zweiten Transistors elektrisch mit dem Eingabeanschluss verbunden ist, wobei ein zweiter Anschluss des zweiten Transistors und ein erster Anschluss des vierten Transistors elektrisch miteinander verbunden sind; wobei ein erster Anschluss des dritten Transistors elektrisch mit einem Gate des vierten Transistors verbunden ist, und wobei ein zweiter Anschluss des vierten Transistors elektrisch mit dem Ausgabeanschluss verbunden ist.
Programmierbare logische Vorrichtung nach Anspruch 1, wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst, und wobei der dritte Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst.
Programmierbare logische Vorrichtung nach Anspruch 2, wobei der Oxidhalbleiter des Kanalbildungsbereichs des ersten Transistors In, Ga und Zn umfasst, und wobei der Oxidhalbleiter des Kanalbildungsbereichs des dritten Transistors In, Ga und Zn umfasst.
Programmierbare logische Vorrichtung nach Anspruch 1, die ferner ein erstes programmierbares logisches Element und ein zweites programmierbares logisches Element umfasst, wobei ein Ausgabeanschluss des ersten programmierbaren logischen Elementes elektrisch mit dem Eingabeanschluss des programmierbaren Schaltelementes verbunden ist, und wobei ein Eingabeanschluss des zweiten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des programmierbaren Schaltelementes verbunden ist.
Programmierbare logische Vorrichtung nach Anspruch 4, wobei das erste programmierbare logische Element einen ersten Konfigurationsspeicher umfasst, der konfiguriert ist, erste Konfigurationsdaten zu speichern, wobei eine Funktion des ersten programmierbaren logischen Elementes gemäß den ersten Konfigurationsdaten geändert wird, wobei das zweite programmierbare logische Element einen zweiten Konfigurationsspeicher umfasst, der konfiguriert ist, zweite Konfigurationsdaten zu speichern, wobei eine Funktion des zweiten programmierbaren logischen Elementes gemäß den zweiten Konfigurationsdaten geändert wird, wobei das programmierbare Schaltelement einen Knoten umfasst, der konfiguriert ist, dritte Konfigurationsdaten zu speichern, und wobei eine Verbindung zwischen dem Eingabeanschluss des programmierbaren Schaltelementes und dem Ausgabeanschluss des programmierbaren Schaltelementes gemäß den dritten Konfigurationsdaten geändert wird.
Programmierbare logische Vorrichtung nach Anspruch 1, wobei das programmierbare Schaltelement umfasst: ein programmierbares Schaltelement, das umfasst: einen fünften Transistor; einen sechsten Transistor; einen siebten Transistor; und einen achten Transistor, wobei ein erster Anschluss des fünften Transistors elektrisch mit einem Gate des sechsten Transistors verbunden ist, wobei ein erster Anschluss des sechsten Transistors elektrisch mit dem Eingabeanschluss verbunden ist, wobei ein zweiter Anschluss des sechsten Transistors und ein erster Anschluss des achten Transistors elektrisch miteinander verbunden sind; wobei ein erster Anschluss des siebten Transistors elektrisch mit einem Gate des achten Transistors verbunden ist, wobei ein zweiter Anschluss des achten Transistors elektrisch mit dem Ausgabeanschluss verbunden ist, wobei ein zweiter Anschluss des ersten Transistors und ein zweiter Anschluss des ersten Transistors elektrisch miteinander verbunden sind, und wobei ein Gate des dritten Transistors und ein Gate des siebten Transistors elektrisch miteinander verbunden sind.
Programmierbare logische Vorrichtung nach Anspruch 6, die ferner ein erstes programmierbares logisches Element und ein zweites programmierbares logisches Element umfasst, wobei ein Ausgabeanschluss des ersten programmierbaren logischen Elementes elektrisch mit dem Eingabeanschluss des programmierbaren Schaltelementes verbunden ist, und wobei ein Eingabeanschluss des zweiten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des programmierbaren Schaltelementes verbunden ist.
Halbleitervorrichtung, die die programmierbare logische Vorrichtung nach Anspruch 1 umfasst.
Programmierbare logische Vorrichtung, die umfasst: ein erstes programmierbares Schaltelement und ein zweites programmierbares Schaltelement, die jeweils umfassen: einen Eingabeanschluss; einen Ausgabeanschluss; einen ersten Transistor; einen zweiten Transistor; einen dritten Transistor; und einen vierten Transistor, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, wobei ein erster Anschluss des zweiten Transistors elektrisch mit dem Eingabeanschluss verbunden ist, wobei ein zweiter Anschluss des zweiten Transistors und ein erster Anschluss des vierten Transistors elektrisch miteinander verbunden sind; wobei ein erster Anschluss des dritten Transistors elektrisch mit einem Gate des vierten Transistors verbunden ist, wobei ein zweiter Anschluss des vierten Transistors elektrisch mit dem Ausgabeanschluss verbunden ist, wobei der Eingabeanschluss des ersten programmierbaren Schaltelementes und der Eingabeanschluss des zweiten programmierbaren Schaltelementes elektrisch miteinander verbunden sind, und wobei ein zweiter Anschluss des ersten Transistors des ersten programmierbaren Schaltelementes und ein zweiter Anschluss des ersten Transistors des zweiten programmierbaren Schaltelementes elektrisch miteinander verbunden sind.
Programmierbare logische Vorrichtung nach Anspruch 9, wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst, und wobei der dritte Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst.
Programmierbare logische Vorrichtung nach Anspruch 6, die ferner ein erstes programmierbares logisches Element, ein zweites programmierbares logisches Element und ein drittes programmierbares logisches Element umfasst, wobei ein Ausgabeanschluss des ersten programmierbaren logischen Elementes elektrisch mit dem ersten programmierbaren Schaltelement und dem Eingabeanschluss des zweiten programmierbaren Schaltelementes verbunden ist, wobei ein Eingabeanschluss des zweiten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des ersten programmierbaren Schaltelementes verbunden ist, und wobei ein Eingabeanschluss des dritten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des zweiten programmierbaren Schaltelementes verbunden ist.
Programmierbare logische Vorrichtung nach Anspruch 11, wobei das erste programmierbare logische Element einen ersten Konfigurationsspeicher umfasst, der konfiguriert ist, erste Konfigurationsdaten zu speichern, wobei eine Funktion des ersten programmierbaren logischen Elementes gemäß den ersten Konfigurationsdaten geändert wird, wobei das zweite programmierbare logische Element einen zweiten Konfigurationsspeicher umfasst, der konfiguriert ist, zweite Konfigurationsdaten zu speichern, wobei eine Funktion des zweiten programmierbaren logischen Elementes gemäß den zweiten Konfigurationsdaten geändert wird, wobei das dritte programmierbare logische Element einen dritten Konfigurationsspeicher umfasst, der konfiguriert ist, dritte Konfigurationsdaten zu speichern, wobei eine Funktion des dritten programmierbaren logischen Elementes gemäß den dritten Konfigurationsdaten geändert wird, wobei das erste programmierbare Schaltelement einen Knoten umfasst, der konfiguriert ist, vierte Konfigurationsdaten zu speichern, wobei eine Verbindung zwischen dem Eingabeanschluss des ersten programmierbaren Schaltelementes und dem Ausgabeanschluss des ersten programmierbaren Schaltelementes gemäß den vierten Konfigurationsdaten geändert wird, wobei das zweite programmierbare Schaltelement einen Knoten umfasst, der konfiguriert ist, fünfte Konfigurationsdaten zu speichern, und wobei eine Verbindung zwischen dem Eingabeanschluss des zweiten programmierbaren Schaltelementes und dem Ausgabeanschluss des zweiten programmierbaren Schaltelementes gemäß den fünften Konfigurationsdaten geändert wird.
Programmierbare logische Vorrichtung nach Anspruch 9, wobei das erste programmierbare Schaltelement und das zweite programmierbare Schaltelement jeweils umfassen: ein programmierbares Schaltelement, das umfasst: einen fünften Transistor; einen sechsten Transistor; einen siebten Transistor; und einen achten Transistor, wobei ein erster Anschluss des fünften Transistors elektrisch mit einem Gate des sechsten Transistors verbunden ist, wobei ein erster Anschluss des sechsten Transistors elektrisch mit dem Eingabeanschluss verbunden ist, wobei ein zweiter Anschluss des sechsten Transistors und ein erster Anschluss des achten Transistors elektrisch miteinander verbunden sind; wobei ein erster Anschluss des siebten Transistors elektrisch mit einem Gate des achten Transistors verbunden ist, wobei ein zweiter Anschluss des achten Transistors elektrisch mit dem Ausgabeanschluss verbunden ist, wobei ein zweiter Anschluss des ersten Transistors und ein zweiter Anschluss des fünften Transistors elektrisch miteinander verbunden sind, und wobei ein Gate des dritten Transistors und ein Gate des siebten Transistors elektrisch miteinander verbunden sind.
Programmierbare logische Vorrichtung nach Anspruch 13, die ferner ein erstes programmierbares logisches Element, ein zweites programmierbares logisches Element und ein drittes programmierbares logisches Element umfasst, wobei ein Ausgabeanschluss des ersten programmierbaren logischen Elementes elektrisch mit dem ersten programmierbaren Schaltelement und dem Eingabeanschluss des zweiten programmierbaren Schaltelementes verbunden ist, wobei ein Eingabeanschluss des zweiten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des ersten programmierbaren Schaltelementes verbunden ist, und wobei ein Eingabeanschluss des dritten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des zweiten programmierbaren Schaltelementes verbunden ist.
Programmierbare logische Vorrichtung, die umfasst: ein erstes programmierbares Schaltelement und ein zweites programmierbares Schaltelement, die jeweils umfassen: einen Eingabeanschluss; einen Ausgabeanschluss; einen ersten Transistor; einen zweiten Transistor; einen dritten Transistor; und einen vierten Transistor, wobei ein erster Anschluss des ersten Transistors elektrisch mit einem Gate des zweiten Transistors verbunden ist, wobei ein erster Anschluss des zweiten Transistors elektrisch mit dem Eingabeanschluss verbunden ist, wobei ein zweiter Anschluss des zweiten Transistors und ein erster Anschluss des vierten Transistors elektrisch miteinander verbunden sind; wobei ein erster Anschluss des dritten Transistors elektrisch mit einem Gate des vierten Transistors verbunden ist, wobei ein zweiter Anschluss des vierten Transistors elektrisch mit dem Ausgabeanschluss verbunden ist, wobei der Ausgabeanschluss des ersten programmierbaren Schaltelementes und der Ausgabeanschluss des zweiten programmierbaren Schaltelementes elektrisch miteinander verbunden sind, und wobei ein zweiter Anschluss des dritten Transistors des ersten programmierbaren Schaltelementes und ein zweiter Anschluss des dritten Transistors des zweiten programmierbaren Schaltelementes elektrisch miteinander verbunden sind.
Programmierbare logische Vorrichtung nach Anspruch 15, wobei der erste Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst, und wobei der dritte Transistor einen Kanalbildungsbereich umfasst, der einen Oxidhalbleiter umfasst.
Programmierbare logische Vorrichtung nach Anspruch 15, die ferner ein erstes programmierbares logisches Element, ein zweites programmierbares logisches Element und ein drittes programmierbares logisches Element umfasst, wobei ein Ausgabeanschluss des ersten programmierbaren logischen Elementes elektrisch mit dem ersten programmierbaren Schaltelement verbunden ist, wobei ein Eingabeanschluss des zweiten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des ersten programmierbaren Schaltelementes verbunden ist, und wobei ein Eingabeanschluss des dritten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des ersten programmierbaren Schaltelementes und dem Ausgabeanschluss des zweiten programmierbaren Schaltelementes verbunden ist.
Programmierbare logische Vorrichtung nach Anspruch 17, wobei das erste programmierbare logische Element einen ersten Konfigurationsspeicher umfasst, der konfiguriert ist, erste Konfigurationsdaten zu speichern, wobei eine Funktion des ersten programmierbaren logischen Elementes gemäß den ersten Konfigurationsdaten geändert wird, wobei das zweite programmierbare logische Element einen zweiten Konfigurationsspeicher umfasst, der konfiguriert ist, zweite Konfigurationsdaten zu speichern, wobei eine Funktion des zweiten programmierbaren logischen Elementes gemäß den zweiten Konfigurationsdaten geändert wird, wobei das dritte programmierbare logische Element einen dritten Konfigurationsspeicher umfasst, der konfiguriert ist, dritte Konfigurationsdaten zu speichern, wobei eine Funktion des dritten programmierbaren logischen Elementes gemäß den dritten Konfigurationsdaten geändert wird, wobei das erste programmierbare Schaltelement einen Knoten umfasst, der konfiguriert ist, vierte Konfigurationsdaten zu speichern, wobei eine Verbindung zwischen dem Eingabeanschluss des ersten programmierbaren Schaltelementes und dem Ausgabeanschluss des ersten programmierbaren Schaltelementes gemäß den vierten Konfigurationsdaten geändert wird, wobei das zweite programmierbare Schaltelement einen Knoten umfasst, der konfiguriert ist, fünfte Konfigurationsdaten zu speichern, und wobei eine Verbindung zwischen dem Eingabeanschluss des zweiten programmierbaren Schaltelementes und dem Ausgabeanschluss des zweiten programmierbaren Schaltelementes gemäß den fünften Konfigurationsdaten geändert wird.
Programmierbare logische Vorrichtung nach Anspruch 15, wobei das erste programmierbare Schaltelement und das zweite programmierbare Schaltelement jeweils umfassen: ein programmierbares Schaltelement, das umfasst: einen fünften Transistor; einen sechsten Transistor; einen siebten Transistor; und einen achten Transistor, wobei ein erster Anschluss des fünften Transistors elektrisch mit einem Gate des sechsten Transistors verbunden ist, wobei ein erster Anschluss des sechsten Transistors elektrisch mit dem Eingabeanschluss verbunden ist, wobei ein zweiter Anschluss des sechsten Transistors und ein erster Anschluss des achten Transistors elektrisch miteinander verbunden sind; wobei ein erster Anschluss des siebten Transistors elektrisch mit einem Gate des achten Transistors verbunden ist, wobei ein zweiter Anschluss des achten Transistors elektrisch mit dem Ausgabeanschluss verbunden ist, wobei ein zweiter Anschluss des ersten Transistors und ein zweiter Anschluss desfünften Transistors elektrisch miteinander verbunden sind, und wobei ein Gate des dritten Transistors und ein Gate des siebten Transistors elektrisch miteinander verbunden sind.
Programmierbare logische Vorrichtung nach Anspruch 19, die ferner ein erstes programmierbares logisches Element, ein zweites programmierbares logisches Element und ein drittes programmierbares logisches Element umfasst, wobei ein Ausgabeanschluss des ersten programmierbaren logischen Elementes elektrisch mit dem ersten programmierbaren Schaltelement verbunden ist, wobei ein Eingabeanschluss des zweiten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des ersten programmierbaren Schaltelementes verbunden ist, und wobei ein Eingabeanschluss des dritten programmierbaren logischen Elementes elektrisch mit dem Ausgabeanschluss des ersten programmierbaren Schaltelementes und dem Ausgabeanschluss des zweiten programmierbaren Schaltelementes verbunden ist.