DE112009005533B4 - Verfahren zur Bildung von gestapelten Trench-Kontakten - Google Patents

Verfahren zur Bildung von gestapelten Trench-Kontakten Download PDF

Info

Publication number
DE112009005533B4
DE112009005533B4 DE112009005533.8T DE112009005533T DE112009005533B4 DE 112009005533 B4 DE112009005533 B4 DE 112009005533B4 DE 112009005533 T DE112009005533 T DE 112009005533T DE 112009005533 B4 DE112009005533 B4 DE 112009005533B4
Authority
DE
Germany
Prior art keywords
trench contact
forming
contact opening
layer
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009005533.8T
Other languages
English (en)
Other versions
DE112009005533A5 (de
Inventor
Bernard Sell
Oleg Golonzka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009005533A5 publication Critical patent/DE112009005533A5/de
Application granted granted Critical
Publication of DE112009005533B4 publication Critical patent/DE112009005533B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Ausbilden eines Transistors (100) auf einem Substrat (102), umfassend:Ausbilden einer Gatestruktur (104) mit einer Gateelektrodenschicht auf dem Substrat (102);Ausbilden eines ersten Source/Drain-Gebiets (103) auf einer ersten Seite der Gatestruktur(104);Ausbilden eines ersten Abstandhalters (106) auf der ersten Seite der Gatestruktur (104) und in direktem Kontakt mit der Gatestruktur (104);Ausbilden eines zweiten Abstandhalters (106) auf einer zweiten Seite der Gatestruktur (104) und in direktem Kontakt mit der Gatestruktur (104);Ausbilden einer ersten Nitridätzstoppschicht (108) an einer ersten Seite des ersten Abstandhalters (106);Ausbilden einer zweiten Nitridätzstoppschicht (108) an einer zweiten Seite des zweiten Abstandhalters (106);Ausbilden einer ersten ILD-Schicht (110) an einer ersten Seite der ersten Nitridätzstoppschicht (108) und an einer ersten Seite der zweiten Nitridätzstoppschicht (108);Ausbilden eines zweiten Source/Drain-Gebiets (103) auf einer zweiten Seite der Gatestruktur (104);Ausbilden einer Stoppschicht (112) auf der Gatestruktur (104) und einer Schutzschicht (114) auf der Stoppschicht (112);Ätzen einer ersten Trench-Kontakt-Öffnung in der ersten ILD-Schicht (110) zum Freilegen von mindestens einem Teil des ersten Source-Gebiets (103), wobei Teile der ersten Nitridätzstoppschicht (108) und der ersten ILD-Schicht (110) an dem ersten Abstandhalter (106) verbleiben;Ausbilden einer ersten Salizidschicht (118) auf einer Oberseite des ersten Source/Drain-Gebiets (103) durch die erste Trench-Kontakt-Öffnung;Füllen der ersten Trench-Kontakt-Öffnung mit einem ersten Kontaktmetall (120) zum Ausbilden eines ersten Trench-Kontakts;Ätzen einer zweiten Trench-Kontakt-Öffnung in der ersten ILD-Schicht (110), die zumindest einen Teil des zweiten Source/Drain-Gebiets (103) freilegt;Ausbilden einer zweiten Salizidschicht (118) auf einem oberen Abschnitt des zweiten Source/Drain-Gebiets (103) durch die zweite Trench-Kontakt-Öffnung;Füllen der zweiten Trench-Kontakt-Öffnung mit dem ersten Kontaktmetall (120) zum Ausbilden eines zweiten Trench-Kontakts;Entfernen der Schutzschicht (114) und der Stoppschicht (112);Ausbilden einer Gateätzstoppschicht (124) auf der Gatestruktur (104) und dem ersten Kontaktmetall (120);Ausbilden einer zweiten ILD-Schicht über der ersten Gateätzstoppschicht (124) ;Ätzen einer dritten Trench-Kontakt-Öffnung in der zweiten ILD-Schicht, die zumindest einen Teil des ersten Trench-Kontakts freilegt, wobei die dritte Trench-Kontakt-Öffnung eine Konusgestalt aufweist, sodass ein unterer Abschnitt der dritten Trench-Kontakt-Öffnung in der Breite schmaler als ein oberer Abschnitt der dritten Trench-Kontakt-Öffnung ist;Füllen der dritten Trench-Kontakt-Öffnung mit einem zweiten Kontaktmetall (128) zum Ausbilden eines dritten Trench-Kontakts;Ätzen einer vierten Trench-Kontakt-Öffnung in der zweiten ILD-Schicht (126), die zumindest einen Teil des zweiten Trench-Kontakts freilegt, wobei die vierte Trench-Kontakt-Öffnung eine Konusgestalt aufweist, sodass ein unterer Abschnitt der vierten Trench-Kontakt-Öffnung in der Breite schmaler als ein oberer Abschnitt der vierten Trench-Kontakt-Öffnung ist; undFüllen der vierten Trench-Kontakt-Öffnung mit dem zweiten Kontaktmetall (128) zum Ausbilden eines vierten Trench-Kontakts.

Description

  • HINTERGRUND DER ERFINDUNG
  • Kurzschlüsse zwischen Kontakt und Gate werden zu einem zunehmend größeren Problem für integrierte Schaltungen mit verkleinerten Abmessungen. Während ein Metall-Gate-Prozess, der ein Salizid durch das Kontaktloch bildet, bei der Reduzierung von genannten Kurzschlüssen förderlich sein kann, ist ein Kontaktprozess, der den Kontakt-zu-Gate-Justagerand vergrößert, notwendig, um die Kurzschlüsse zwischen Kontakt und Gate auf ein herstellbares Niveau zu reduzieren.
  • US 2007/0 099 414 A1 offenbart eine Gatestruktur mit angrenzendem Abstandhalter. An diesen schließt sich ein Liner an. Dieser wird durch eine Öffnung beziehungsweise eine Barriere begrenzt. Unterhalb der Öffnung beziehungsweise Barriere ist ein Kontaktbereich angeordnet. Dieser besteht aus einem Nickelsilizid. Der Kontaktbereich erstreckt sich unter der Barriere und dem Liner, nicht jedoch unter dem Abstandhalter. Kontaktbereich und Barriere liegen bereits vor, wenn Öffnung und Barriere erstellt werden.
  • Figurenliste
  • Während die Beschreibung mit Ansprüchen endet, die dasjenige herausstellen und klar beanspruchen, was als die vorliegende Erfindung angesehen wird, werden die Vorteile dieser Erfindung anhand der folgenden Beschreibung der Erfindung in Verbindung mit den beigefügten Zeichnungen leicht erfasst werden, in denen:
    • 1a - 1g Strukturen gemäß einer Ausführungsform der vorliegenden Erfindung repräsentieren.
  • AUSFÜHRLICHE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die, erläuternd, spezielle Ausführungsformen zeigen, in denen die Erfindung realisiert werden kann. Diese Ausführungsformen werden ausreichend beschrieben, damit Fachleute auf dem Gebiet die Erfindung praktizieren können. Es versteht sich, dass die zahlreichen Ausführungsformen der Erfindung, auch wenn sie unterschiedlich sind, sich nicht notwendigerweise gegenseitig ausschließen. Zum Beispiel kann ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die hierin in Verbindung mit einer Ausführungsform beschrieben ist, in anderen Ausführungsformen implementiert werden, ohne aus dem Geist und Bereich der Erfindung zu gelangen. Zusätzlich versteht es sich, dass die Position oder Anordnung von einzelnen Elementen in jeder offenbarten Ausführungsform modifiziert werden kann, ohne aus dem Geist und Bereich der Erfindung zu gelangen. Die folgende ausführliche Beschreibung soll somit nicht in einem beschränkenden Sinne verwendet werden, und der Schutzbereich der vorliegenden Erfindung ist nur durch die beigefügten Ansprüche, geeignet interpretiert, gemeinsam mit dem gesamten Bereich von Äquivalenten, zu denen die Ansprüche berechtigt sind, definiert. In den Zeichnungen beziehen sich gleiche Zahlen auf dieselben oder ähnliche Funktionalität in allen Ansichten.
  • Es werden Verfahren und zugehörige Strukturen zur Bildung einer mikroelektronischen Struktur beschrieben. Diese Verfahren können Ausbilden einer Kontaktöffnung in einem ersten ILD, das auf einem Substrat angeordnet ist, wobei ein Source/Drain-Kontaktbereich freiliegt, Ausbilden eines Silizids auf dem Source/Drain-Kontaktbereich, Ausbilden eines ersten Kontaktmetalls in der Kontaktöffnung zum Füllen der Kontaktöffnung, Polieren des ersten Kontaktmetalls zum Planarisieren einer Oberseite des ersten Kontaktmetalls mit einer Oberseite eines auf dem Substrat angeordneten Gates, Aufbringen eines zweiten ILD auf der Oberseite des Gates, Ausbilden einer zweiten Kontaktöffnung in dem zweiten ILD und Ausbilden eines zweiten Kontaktmetalls in der zweiten Kontaktöffnung enthalten, wobei die ersten und zweiten Kontaktöffnungen leitend gekoppelt sind. Verfahren gemäß der vorliegenden Erfindung vergrößern den Kontakt-zu-Gate-Justagerand und reduzieren Kurzschlüsse zwischen Kontakt und Gate.
  • Verfahren gemäß der vorliegenden Erfindung werden in 1a - 1g dargestellt. 1a zeigt einen Querschnitt eines Abschnitts einer Transistorstruktur 100, die ein Substrat 102 und ein Gate 104 umfasst, das ein Metall-Gate in einigen Ausführungsformen umfassen kann, und derartige Metall-Gate-Materialien wie zum Beispiel Hafnium, Zirkonium, Titan, Wolfram oder Aluminium oder Kombinationen derselben umfassen kann. Das Gate 104 kann eine Oberseite 105 umfassen. Das Substrat 102 kann aus Materialien, wie zum Beispiel Silizium, Silizium-auf-Isolator, Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Galliumantimonid oder Kombinationen derselben, umfassen, ohne aber darauf beschränkt zu sein.
  • Die Transistorstruktur 100 kann ferner ein Abstandhaltermaterial 106 umfassen, das an das Gate 104 angrenzen und damit in direktem Kontakt stehen kann. Das Abstandhaltermaterial 106 kann in einigen Fällen ein dielektrisches Material, wie zum Beispiel Siliziumdioxid- und/oder Siliziumnitrid-Materialien, umfassen, ohne aber darauf beschränkt zu sein. Die Transistorstruktur 100 kann ferner eine Nitridätzstoppschicht (nitride etch stop layer (nesl)) 108 umfassen, die an das Abstandhaltermaterial 106 angrenzen und damit in direktem Kontakt stehen kann. Die nesl 108 kann als eine Ätzstoppschicht in einigen Ausführungen dienen. Die Transistorstruktur 100 kann ferner ein erstes Zwischenschichtdielektrikum (Interlayer Dielectric (ILD)) 110 umfassen, das als eine Isolierschicht in einigen Ausführungsformen dienen kann, und kann in einigen Fällen an die nesl 108 angrenzen und damit in direktem Kontakt stehen.
  • Eine Opferstoppschicht 112 kann auf der Oberseite 105 des Gates 104 ausgebildet sein, die ein Nitrid- und/oder ein Siliziumcarbid-Material in einigen Fällen umfassen kann (1b). Eine Schutzschicht 114 kann auf der Stoppschicht 112 unter Verwendung irgendeines geeigneten Strukturierungsprozesses, wie zum Beispiel eines Photolithographieprozesses, ausgebildet sein. Die Schutzschicht 114 kann ausgebildet werden, um eine Öffnung 116, wie zum Beispiel eine Trench-Kontakt-Öffnung 115, für ein Source/Drain-Gebiet 103 des Substrats 100 zu definieren. Ein Teil der Stoppschicht 112 und ein Teil des ILD 110 können auf Oberseiten des Gates 104, des angrenzenden Abstandhaltermaterials und auf der angrenzenden nesl, die auf dem Substrat angeordnet sind, angeordnet sein.
  • In einer Ausführungsform kann ein Trockenätzprozess zum Ausbilden der Öffnung 116 verwendet werden, in der Teile der Stoppschicht 112 und des ersten ILD 110 entfernt werden können. In einer Ausführungsform kann der Ätzprozess ein Oxidätzen umfassen, das selektiv für die Nitridätzstoppschicht (nesl) 108 und das Abstandhaltermaterial 106 sein kann, und das erste ILD 110 in einer im wesentlichen anisotropen Weise entfernen kann, wodurch die nesl 108 und das Abstandhaltermaterial 106 im wesentlichen in Kontakt bleiben. Mit anderen Worten kann das Oxid-ILD mit einer viel höheren Ätzrate in der Ätzprozesschemie als das Abstandhaltermaterial 106 und die nesl 108 ätzen. In einer Ausführungsform kann ein Teil der Stoppschicht 112 und ein Teil des ILD 110 entfernt werden, die auf Oberseiten des Gates 104, des angrenzenden Abstandhaltermaterials 106 und auf der angrenzenden nesl 108 angeordnet sind, um die Kontaktöffnung 116 zu bilden.
  • Der Strukturierungsprozess kann zu einer Lageabweichung der Schutzschicht 114 führen, wobei die Schutzschicht 114 so falsch positioniert sein kann, dass ein Abschnitt 113 des Abstandhaltermaterials 110 während der Bildung der Öffnung 115 freiliegen kann und ein Abschnitt 111 des ersten ILD 110 mit der Schutzschicht 114 bedeckt bleiben kann. Das Ausmaß der Lageabweichung der Schutzschicht 114 kann in Abhängigkeit von der speziellen Anwendung variieren, aber erheblicher werden, wenn das Seitenverhältnis der Öffnung 116 zunimmt. Zum Beispiel werden mikroelektronische Bausteine, die kleine Geometrien umfassen, mit höherer Wahrscheinlichkeit einen Kurzschluss zwischen dem Kontakt und dem Gate aufgrund von Schutzschicht 114-Lageabweichung bilden.
  • Nachfolgend kann die Nitridätzstoppschicht 108, die auf einem Abschnitt des Source/Drain-Gebiets 103 des Substrats 100 angeordnet ist, zum Beispiel unter Verwendung eines Nitridätzprozesses entfernt werden, so dass ein Source/Drain-Kontaktbereich 107 freigelegt werden kann (1c). Alternativ kann die Nitridätzstoppschicht 108 auf dem Substrat 102 nicht vorhanden sein und muss somit die nesl 108 nicht entfernt werden. In einer anderen Ausführungsform kann das nesl-Ätzen in Abhängigkeit von der Selektivität des ILD-Entfernprozesses optional sein, so dass, wenn das ILD-Ätzen selektiv für das Substrat ist, das nesl-Ätzen nicht durchgeführt werden muss.
  • Eine Tiefe 117 in den freiliegenden bzw. freigelegten Abschnitt 113 des Abstandhaltermaterials 106 kann durch das nesl 108-Ätzen und/oder das ILD-Ätzen aufgrund der Lageabweichung der Schutzschicht 114 ausgebildet werden. Die Tiefe 117, die erzeugt werden kann, kann in Abhängigkeit von den besonderen Prozessparametern variieren. In einer Ausführungsform korreliert/korrespondiert die Tiefe 117 mit einer Ätzzeit des Kontaktätzens (nesl- und/oder ILD-Ätzen). Die Schutzschicht 114 kann dann entfernt werden und ein Salizid 118 kann auf/in dem Source/Drain-Kontaktbereich 107 unter Verwendung irgendeines geeigneten Salizidprozesses, wie dies auf dem Gebiet bekannt ist, zum Beispiel eines Nickelsalizidprozesses und/oder eines anderen derartigen Salizidprozesses, ohne aber darauf beschränkt zu sein, ausgebildet werden (1d).
  • Ein erstes Kontaktmetall 120 kann auf dem Salizid 118 ausgebildet werden und kann die Öffnung 116 füllen (1e). In einer Ausführungsform kann das erste Kontaktmetall 120 unter Verwendung eines Prozesses ausgebildet werden, der gute Lückenfülleigenschaften besitzt, um sicherzustellen, dass es wenige bis gar keine Leerstellen (voids) gibt, die in der Kontaktöffnung 116 ausgebildet sind. Ein derartiger Prozess kann einen zum Beispiel chemischen Dampfabscheidungs (Chemical Vapor Deposition (CVD))-Prozess enthalten. Ein Polierprozess 123, wie zum Beispiel ein chemischer mechanischer Polier (Chemical Mechanical Polishing (CMP))-Prozess, kann nachfolgend zum Entfernen des ersten Kontaktmetalls 120 (1f) und der Stoppschicht 112 durchgeführt werden. Das erste Kontaktmetall kann in einigen Fällen mindestens eines von Wolfram, Titan, Titannitrid und Titanwolfram umfassen, aber kann gemäß der besonderen Anwendung irgendein geeignetes Kontaktmaterial umfassen.
  • In einer Ausführungsform kann das erste Kontaktmetall 120 mit einer planarisierten Oberseite 121 des Gates 104 planarisiert sein, d. h., das es durch den Polierprozess 123 so poliert sein kann, dass eine Oberseite 122 des ersten Kontaktmetalls 120 mit der planarisierten Oberseite 121 des Gates 104 planar sein kann. Der Polierprozess 123 muss eine ausreichende Überpolierzeit aufweisen, so dass irgendwelche Längsträger (Stringer), die das Kontaktmetall 120 mit dem Gate 104 verbinden könnten, entfernt werden. Der Polierprozess 123 entfernt zusätzlich die Tiefe 117 des freiliegenden Abschnitts 113 des Abstandhaltermaterials 106, das sich aufgrund der Lageabweichung der Schutzschicht 114 ergab (siehe 1c). In einer Ausführungsform kann das erste Kontaktmetall 120 ein nicht-konisches erstes Kontaktmetall 120 umfassen.
  • Eine zusätzliche Gateätzstoppschicht 124 kann auf der planarisierten Oberseite 121 des Gates 104 und auf der Oberseite 122 des Kontaktmetalls 120 ausgebildet werden (1g). Ein zweites ILD 126 kann auf der zusätzlichen Gateätzstoppschicht 124 ausgebildet werden. Eine zweite Öffnung kann ausgebildet werden (nicht gezeigt), die mit einem zweiten Kontaktmetall 128 gefüllt werden kann, das mit dem ersten Kontaktmetall 120 leitend gekoppelt sein und damit einen Ohmschen Kontakt bilden kann, und das auf der Oberseite 122 des ersten Kontaktmetalls angeordnet sein kann. Die zweite Öffnung kann so ausgebildet sein, dass das zweite Kontaktmetall 128 konisch sein kann, und ein unterer Abschnitt 129 des zweiten Kontaktmetalls 128 kann im Vergleich mit einem oberen Abschnitt 130 des zweiten Kontaktmetalls 128 sehr klein sein, da das Salizid nicht durch diese zweite Öffnung ausgebildet werden muss.
  • In einer Ausführungsform weist der obere Abschnitt 130 einen größeren Durchmesser 131 als ein Durchmesser 132 des unteren Abschnitts 129 des zweiten Kontaktmetalls 128 auf. Der große Konus des zweiten Kontaktmetalls 128 kann das Kontakt-zu-Gate-Justagefenster im Vergleich mit Einzelkontaktprozessen im Stand der Technik erheblich vergrößern. Somit kann eine gestapelte Kontaktstruktur 133 ausgebildet werden, die höher als das Gate 104 ist. Der Metall-zu-Metall-Kontakt der ersten Kontaktstruktur 120 und der zweiten Kontaktstruktur 128 bietet viel mehr Flexibilität bezüglich der Gestalt der gestapelten Kontaktstruktur 133 (die eine vertikal gestapelte Doppelkontaktstruktur umfassen kann) in einer Transistorstruktur, wodurch das Ausmaß des Lageabweichungsfehlerprozessfensters vergrößert wird, ohne die Möglichkeit des Berührens (Kurzschließens) des Gates 104 zu schaffen.
  • Ausführungsformen der vorliegenden Erfindung ermöglichen ein einfaches, einzigartiges Verfahren zum Integrieren eines gestapelten Trench-Kontakts in einem Metall-Gate-Prozess, wie zum Beispiel einem Doppel-Metall-Gate-Prozess, das den Kontakt-zu-Gate-Justagerand vergrößert und das Seitenverhältnis des Kontakts während eines Salizidprozesses verringert. In einer Ausführungsform besteht die Source/Drain-Trench-Kontaktstruktur aus zwei vertikal gestapelten Kontakten. Das Metall-Gate kann vor dem ersten Source/Drain-Kontakt ausgebildet werden, ein Salizid kann ausgebildet werden, nachdem der erste Source/Drain-Kontakt geöffnet ist und bevor die zweite Source/Drain-Kontakt-Öffnung ausgebildet ist. Kontaktprozesse im Stand der Technik haben einen Einzel-Trench-Kontakt-Prozess verwendet, der nicht auf sehr kleine Technologieknoten (Technology Nodes) skalierbar sein kann.
  • Weitere Vorteile der vorliegenden Erfindung bestehen darin, dass die Ausbildung von größeren Kontakten mit besserem Kontakt-zu-Gate-Justagerand mit relativ geringen Prozessänderungen im Vergleich mit Verarbeitung im Stand der Technik ermöglicht wird. Die Ausführungsformen der vorliegenden Erfindung ermöglichen ein vergrößertes Prozessfenster für Kontaktlageabweichung, das nicht zu einer Änderung der Überlappungskapazität eines mikroelektronischen Bausteins, wie zum Beispiel eines Transistors, der gemäß den Verfahren der vorliegenden Erfindung hergestellt ist, führen wird.

Claims (7)

  1. Verfahren zum Ausbilden eines Transistors (100) auf einem Substrat (102), umfassend: Ausbilden einer Gatestruktur (104) mit einer Gateelektrodenschicht auf dem Substrat (102); Ausbilden eines ersten Source/Drain-Gebiets (103) auf einer ersten Seite der Gatestruktur(104); Ausbilden eines ersten Abstandhalters (106) auf der ersten Seite der Gatestruktur (104) und in direktem Kontakt mit der Gatestruktur (104); Ausbilden eines zweiten Abstandhalters (106) auf einer zweiten Seite der Gatestruktur (104) und in direktem Kontakt mit der Gatestruktur (104); Ausbilden einer ersten Nitridätzstoppschicht (108) an einer ersten Seite des ersten Abstandhalters (106); Ausbilden einer zweiten Nitridätzstoppschicht (108) an einer zweiten Seite des zweiten Abstandhalters (106); Ausbilden einer ersten ILD-Schicht (110) an einer ersten Seite der ersten Nitridätzstoppschicht (108) und an einer ersten Seite der zweiten Nitridätzstoppschicht (108); Ausbilden eines zweiten Source/Drain-Gebiets (103) auf einer zweiten Seite der Gatestruktur (104); Ausbilden einer Stoppschicht (112) auf der Gatestruktur (104) und einer Schutzschicht (114) auf der Stoppschicht (112); Ätzen einer ersten Trench-Kontakt-Öffnung in der ersten ILD-Schicht (110) zum Freilegen von mindestens einem Teil des ersten Source-Gebiets (103), wobei Teile der ersten Nitridätzstoppschicht (108) und der ersten ILD-Schicht (110) an dem ersten Abstandhalter (106) verbleiben; Ausbilden einer ersten Salizidschicht (118) auf einer Oberseite des ersten Source/Drain-Gebiets (103) durch die erste Trench-Kontakt-Öffnung; Füllen der ersten Trench-Kontakt-Öffnung mit einem ersten Kontaktmetall (120) zum Ausbilden eines ersten Trench-Kontakts; Ätzen einer zweiten Trench-Kontakt-Öffnung in der ersten ILD-Schicht (110), die zumindest einen Teil des zweiten Source/Drain-Gebiets (103) freilegt; Ausbilden einer zweiten Salizidschicht (118) auf einem oberen Abschnitt des zweiten Source/Drain-Gebiets (103) durch die zweite Trench-Kontakt-Öffnung; Füllen der zweiten Trench-Kontakt-Öffnung mit dem ersten Kontaktmetall (120) zum Ausbilden eines zweiten Trench-Kontakts; Entfernen der Schutzschicht (114) und der Stoppschicht (112); Ausbilden einer Gateätzstoppschicht (124) auf der Gatestruktur (104) und dem ersten Kontaktmetall (120); Ausbilden einer zweiten ILD-Schicht über der ersten Gateätzstoppschicht (124) ; Ätzen einer dritten Trench-Kontakt-Öffnung in der zweiten ILD-Schicht, die zumindest einen Teil des ersten Trench-Kontakts freilegt, wobei die dritte Trench-Kontakt-Öffnung eine Konusgestalt aufweist, sodass ein unterer Abschnitt der dritten Trench-Kontakt-Öffnung in der Breite schmaler als ein oberer Abschnitt der dritten Trench-Kontakt-Öffnung ist; Füllen der dritten Trench-Kontakt-Öffnung mit einem zweiten Kontaktmetall (128) zum Ausbilden eines dritten Trench-Kontakts; Ätzen einer vierten Trench-Kontakt-Öffnung in der zweiten ILD-Schicht (126), die zumindest einen Teil des zweiten Trench-Kontakts freilegt, wobei die vierte Trench-Kontakt-Öffnung eine Konusgestalt aufweist, sodass ein unterer Abschnitt der vierten Trench-Kontakt-Öffnung in der Breite schmaler als ein oberer Abschnitt der vierten Trench-Kontakt-Öffnung ist; und Füllen der vierten Trench-Kontakt-Öffnung mit dem zweiten Kontaktmetall (128) zum Ausbilden eines vierten Trench-Kontakts.
  2. Verfahren nach Anspruch 1, wobei die dritte Trench-Kontakt-Öffnung ferner einen unteren Abschnitt aufweist, der in der Breite schmaler als ein oberer Abschnitt des ersten Trench-Kontakts ist.
  3. Verfahren nach Anspruch 1, wobei die vierte Trench-Kontakt-Öffnung ferner einen unteren Abschnitt aufweist, der in der Breite schmaler als ein oberer Abschnitt des zweiten Trench-Kontakts ist.
  4. Verfahren nach Anspruch 1, wobei die Gateelektrodenschicht Hafnium, Zirkonium, Titan, Tantal oder Aluminium umfasst.
  5. Verfahren nach Anspruch 1, wobei das Substrat Silizium, Silizium-auf-Isolator, Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid umfasst.
  6. Verfahren nach Anspruch 1, wobei die ersten und zweiten Abstandhalter Siliziumdioxid oder Siliziumnitrid umfassen.
  7. Verfahren nach Anspruch 1, wobei die ersten und zweiten Salizidschichten Nickelsalizid umfassen.
DE112009005533.8T 2008-06-30 2009-06-26 Verfahren zur Bildung von gestapelten Trench-Kontakten Active DE112009005533B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/215,991 US8803245B2 (en) 2008-06-30 2008-06-30 Method of forming stacked trench contacts and structures formed thereby
US12/215,991 2008-06-30

Publications (2)

Publication Number Publication Date
DE112009005533A5 DE112009005533A5 (de) 2015-08-06
DE112009005533B4 true DE112009005533B4 (de) 2021-11-18

Family

ID=41446408

Family Applications (4)

Application Number Title Priority Date Filing Date
DE112009000970.0T Active DE112009000970B4 (de) 2008-06-30 2009-06-26 Verfahren zur Bildung von gestapelten Trench-Kontakten und damit gebildete Strukturen
DE112009005533.8T Active DE112009005533B4 (de) 2008-06-30 2009-06-26 Verfahren zur Bildung von gestapelten Trench-Kontakten
DE112009005544.3T Active DE112009005544B3 (de) 2008-06-30 2009-06-26 Verfahren zur Bildung von gestapelten Trench-Kontakten und damit gebildete Strukturen
DE112009005531.1T Ceased DE112009005531A5 (de) 2008-06-30 2015-08-06 Verfahren zur Bildung von gestapelten Trench-Kontakten und damit gebildete Strukturen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112009000970.0T Active DE112009000970B4 (de) 2008-06-30 2009-06-26 Verfahren zur Bildung von gestapelten Trench-Kontakten und damit gebildete Strukturen

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE112009005544.3T Active DE112009005544B3 (de) 2008-06-30 2009-06-26 Verfahren zur Bildung von gestapelten Trench-Kontakten und damit gebildete Strukturen
DE112009005531.1T Ceased DE112009005531A5 (de) 2008-06-30 2015-08-06 Verfahren zur Bildung von gestapelten Trench-Kontakten und damit gebildete Strukturen

Country Status (6)

Country Link
US (11) US8803245B2 (de)
JP (1) JP5467616B2 (de)
KR (1) KR101252927B1 (de)
CN (4) CN104617146B (de)
DE (4) DE112009000970B4 (de)
WO (1) WO2010002718A2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
US8741718B2 (en) * 2012-01-17 2014-06-03 International Business Machines Corporation Local interconnects compatible with replacement gate structures
CN103839907B (zh) * 2012-11-21 2016-08-31 瀚宇彩晶股份有限公司 主动元件阵列基板及其电路堆叠结构
DE112013006607T5 (de) * 2013-03-29 2015-10-29 Intel Corporation Transistorarchitektur mit erweiterten vertieften Abstandhalter- und Source/Drain-Regionen und Verfahren zu deren Herstellung
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9123563B2 (en) 2014-01-17 2015-09-01 Taiwan Semiconductor Manufacturing Company Limited Method of forming contact structure of gate structure
CN105845064B (zh) * 2015-01-14 2019-02-15 南京瀚宇彩欣科技有限责任公司 电路堆叠结构
US9627316B1 (en) * 2015-12-15 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor devices having interconnect structures and manufacturing method thereof
US10249502B2 (en) 2016-01-22 2019-04-02 International Business Machines Corporation Low resistance source drain contact formation with trench metastable alloys and laser annealing
US9991205B2 (en) 2016-08-03 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US10236215B1 (en) * 2017-10-24 2019-03-19 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
US10651284B2 (en) 2017-10-24 2020-05-12 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
DE102018102448B4 (de) * 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale
US10957589B2 (en) * 2017-11-30 2021-03-23 Mediatek Inc. Self-aligned contact and method for forming the same
CN109994429B (zh) * 2017-12-29 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110265297A (zh) * 2018-03-12 2019-09-20 应用材料公司 多色自对准触点选择性蚀刻
US10811309B2 (en) * 2018-12-04 2020-10-20 Nanya Technology Corporation Semiconductor structure and fabrication thereof
CN112397577B (zh) * 2019-08-14 2024-05-03 长鑫存储技术有限公司 半导体器件结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099414A1 (en) 2005-10-31 2007-05-03 Kai Frohberg Semiconductor device comprising a contact structure based on copper and tungsten

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2403996A (en) 1941-12-09 1946-07-16 Bell Telephone Labor Inc Electron discharge apparatus
JPH07263551A (ja) 1994-03-24 1995-10-13 Toshiba Corp 半導体装置の製造方法
JPH0955499A (ja) 1995-08-11 1997-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JP3522926B2 (ja) 1995-12-04 2004-04-26 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JPH1126757A (ja) 1997-06-30 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
AU764441B2 (en) * 1998-02-09 2003-08-21 Genset S.A. cDNAs encoding secreted proteins
US6004878A (en) 1998-02-12 1999-12-21 National Semiconductor Corporation Method for silicide stringer removal in the fabrication of semiconductor integrated circuits
JP4501164B2 (ja) 1998-05-01 2010-07-14 ソニー株式会社 半導体記憶装置
KR100339683B1 (ko) * 2000-02-03 2002-06-05 윤종용 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
JP3828332B2 (ja) * 2000-03-27 2006-10-04 株式会社東芝 強誘電体メモリ
JP2002043544A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100356775B1 (ko) 2000-12-11 2002-10-18 삼성전자 주식회사 2중층의 캐핑 패턴을 사용하여 반도체 메모리소자를형성하는 방법 및 그에 의해 형성된 반도체 메모리소자
JP3970102B2 (ja) * 2001-06-28 2007-09-05 キヤノン株式会社 画像処理装置、画像処理方法、及びプログラム
KR100450671B1 (ko) * 2002-02-26 2004-10-01 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
JP2004152878A (ja) * 2002-10-29 2004-05-27 Toshiba Corp 半導体記憶装置及びその製造方法
KR100587635B1 (ko) 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
JP2005026641A (ja) 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法
US7033931B2 (en) 2003-08-01 2006-04-25 Agere Systems Inc. Temperature optimization of a physical vapor deposition process to prevent extrusion into openings
JP4606006B2 (ja) * 2003-09-11 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI250558B (en) 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
JP4567314B2 (ja) * 2003-10-24 2010-10-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100543471B1 (ko) * 2003-12-30 2006-01-20 삼성전자주식회사 노어형 플래시 메모리 셀의 콘택 구조 형성방법
KR20050079795A (ko) 2004-02-06 2005-08-11 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100562650B1 (ko) 2004-06-25 2006-03-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100585180B1 (ko) * 2005-02-21 2006-05-30 삼성전자주식회사 동작 전류가 개선된 반도체 메모리 소자 및 그 제조방법
TWI296145B (en) 2005-03-09 2008-04-21 Powerchip Semiconductor Corp Non-volatile memory and fabricating method thereof
KR100625188B1 (ko) * 2005-05-10 2006-09-15 삼성전자주식회사 반도체 소자의 제조방법
JP4703324B2 (ja) * 2005-08-30 2011-06-15 株式会社東芝 半導体装置
JP2007134705A (ja) 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2007141905A (ja) 2005-11-15 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
US7569466B2 (en) 2005-12-16 2009-08-04 International Business Machines Corporation Dual metal gate self-aligned integration
US20070141798A1 (en) 2005-12-20 2007-06-21 Intel Corporation Silicide layers in contacts for high-k/metal gate transistors
KR100753155B1 (ko) * 2006-05-09 2007-08-30 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7470615B2 (en) * 2006-07-26 2008-12-30 International Business Machines Corporation Semiconductor structure with self-aligned device contacts
JP5140972B2 (ja) 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US7879718B2 (en) * 2006-12-27 2011-02-01 Spansion Llc Local interconnect having increased misalignment tolerance
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
US7393751B1 (en) * 2007-03-13 2008-07-01 International Business Machines Corporation Semiconductor structure including laminated isolation region
US8119470B2 (en) * 2007-03-21 2012-02-21 Texas Instruments Incorporated Mitigation of gate to contact capacitance in CMOS flow
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
US7947606B2 (en) * 2008-05-29 2011-05-24 Infineon Technologies Ag Methods of forming conductive features and structures thereof
US8803245B2 (en) * 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070099414A1 (en) 2005-10-31 2007-05-03 Kai Frohberg Semiconductor device comprising a contact structure based on copper and tungsten

Also Published As

Publication number Publication date
US11721630B2 (en) 2023-08-08
US10297549B2 (en) 2019-05-21
US9293579B2 (en) 2016-03-22
CN101981662A (zh) 2011-02-23
US9559060B2 (en) 2017-01-31
JP5467616B2 (ja) 2014-04-09
DE112009000970B4 (de) 2020-06-18
US9437546B2 (en) 2016-09-06
DE112009000970T5 (de) 2011-02-17
CN104934369A (zh) 2015-09-23
JP2011520297A (ja) 2011-07-14
US20230326860A1 (en) 2023-10-12
DE112009005544B3 (de) 2023-01-12
US20220246529A1 (en) 2022-08-04
WO2010002718A2 (en) 2010-01-07
WO2010002718A3 (en) 2010-05-06
US20170141039A1 (en) 2017-05-18
US10784201B2 (en) 2020-09-22
US20160126191A1 (en) 2016-05-05
US20190237404A1 (en) 2019-08-01
CN104934369B (zh) 2018-09-18
CN104617146B (zh) 2019-12-10
US9922930B2 (en) 2018-03-20
US20180315710A1 (en) 2018-11-01
KR20100120699A (ko) 2010-11-16
US20200365513A1 (en) 2020-11-19
KR101252927B1 (ko) 2013-04-09
CN104617146A (zh) 2015-05-13
US20090321942A1 (en) 2009-12-31
DE112009005531A5 (de) 2015-08-06
DE112009005533A5 (de) 2015-08-06
US20160336271A1 (en) 2016-11-17
US20150108567A1 (en) 2015-04-23
US20140252464A1 (en) 2014-09-11
US11335639B2 (en) 2022-05-17
US8803245B2 (en) 2014-08-12
CN104658998A (zh) 2015-05-27
US9252267B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
DE112009005533B4 (de) Verfahren zur Bildung von gestapelten Trench-Kontakten
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102013104197B3 (de) Gate Kontaktstruktur für FinFET und Verfahren zur Herstellung
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102005034182B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102019210597B4 (de) Verfahren zum Bilden von Abstandhaltern neben Gatestrukturen einer Transistorvorrichtung und integriertes Schaltungsprodukt
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102009006798A1 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102006053435B4 (de) Speicherzellenanordnungen und Verfahren zum Herstellen von Speicherzellenanordnungen
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102007061882B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit vergrabenem Kanal und integrierte Schaltung mit vergrabenem Kanal
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102014019447A1 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen
DE10246682A1 (de) Halbleiter-Vorrichtung
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102021115165A1 (de) Selbstausgerichtete durchkontaktierungsbildung unter verwendung von abstandhaltern
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP1869711A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE112008000100T5 (de) Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 112009000970

Country of ref document: DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final