CN103839907B - 主动元件阵列基板及其电路堆叠结构 - Google Patents

Abstract

本发明揭露一种电路堆叠结构，其中电路堆叠结构包含导线层、撑持部与保护层。导线层包含多个间隔排列的金属线，撑持部分别位于任二相邻的金属线间的间隙内，且与金属线电性绝缘。保护层覆盖导线层与撑持部，通过撑持部的支持，使得保护层的顶面对应撑持部的区域与对应各金属线的区域齐平。

Description

主动元件阵列基板及其电路堆叠结构

技术领域

本发明有关于一种电路堆叠结构，且特别是有关于一种主动元件阵列基板的电路堆叠结构。

背景技术

图1为已知一种主动元件阵列基板10的局部上视图。如图1所示，此主动元件阵列基板10包含一玻璃基板20、一驱动芯片30、多条数据线40与多条扫描线50。数据线40、扫描线50与驱动芯片30皆配置于玻璃基板20上。此驱动芯片30一方面耦接数据线40与扫描线50，另一方面透过玻璃基板20上的一过渡线路区60连接一可挠式电路板接垫区80。过渡线路区60位于驱动芯片30与可挠式电路板接垫区80之间，其内的走线延续自可挠式电路板接垫区80到驱动芯片30的走线，以便交换信号于驱动芯片30与可挠式电路板接垫区80之间。然而，因为过渡线路区60无任何防刮设计，因此时常有刮伤问题产生。

图2为图1的2-2剖面图。如图2所示，具体而言，过渡线路区60包含一电路堆叠结构70，配置于玻璃基板20(glass)上，其由下至上依序包含一绝缘层71(GI)、一导线层72(metal)与一保护层75(passivation)。导线层72包含多个间隔配置于绝缘层71上的金属线73，保护层75覆盖于导线层72上。由于任二相邻金属线73之间具有间隙74，使得形成保护层75时，保护层75会依据各金属线73与其间隙74的凹凸特征而分别成型对应的隆起部76与凹陷部77。

然而，由于此电路堆叠结构70上的隆起部76与凹陷部77彼此存在着若干形式上的差异，例如高低落差不同或接触面积不同的差异，使得此过渡线路区60的保护层75遭受硬物划过时，容易导致凹陷部77形成受力集中点，或者，隆起部76承受过大的摩擦力，如此，将无法有效保护导线层72线路，且提高导线层72被破坏的风险，进而增加制造或维修成本。

发明内容

本发明提供一种主动元件阵列基板及其电路堆叠结构，用以极小化此过渡线路区上的隆起部与凹陷部彼此存在的差异，例如高低落差或接触面积不同的差异，以降低此过渡线路区上遭受硬物划过所产生的破坏力，降低其内线路遭受破坏的风险。

在本发明的一实施方式中，此种主动元件阵列基板包含一玻璃基板、一驱动芯片、一可挠式电路板接垫区、一过渡线路区。驱动芯片配置于玻璃基板上。可挠式电路板接垫区配置于玻璃基板上。过渡线路区介于驱动芯片与可挠式电路板接垫区之间，包含一电路堆叠结构。电路堆叠结构沿玻璃基板表面分为多个交替排列的第一区域与第二区域。电路堆叠结构包含一第一导线层、多个第一撑持部与一保护层。第一导线层叠设于玻璃基板上，包含多个间隔配置的第一金属线。各第一金属线与其中一第一区域的区域范围相符，且连接可挠式电路板接垫区与驱动芯片。任二相邻的第一金属线间的间隙的区域范围与其中一第二区域的区域范围相符。第一撑持部分别配置于第二区域内，且与第一金属线、可挠式电路板接垫区以及驱动芯片电性绝缘。保护层覆盖于第一导线层与第一撑持部上。如此，通过第一撑持部的支撑，保护层位于第一区域的顶面与保护层位于第二区域的顶面齐平。

由于这些第一撑持部被埋设于任二相邻的第一金属线间的间隙内，使得保护层形成后，保护层位于第二区域的顶面大致与保护层位于第一区域的顶面等高，尽可能垫高前述已知结构中于对应任二相邻金属线之间所分别产生的凹陷部，以致缩小了前述已知结构中隆起部与凹陷部彼此存在的高低落差。如此，便可消除前述已知结构中此过渡线路区上的凹陷部会形成受力集中点的特征，进而保护线路减少刮伤风险，以提高合格率。

在本发明的另一实施方式中，此种主动元件阵列基板包含一玻璃基板、一驱动芯片、一可挠式电路板接垫区、一过渡线路区。驱动芯片配置于玻璃基板上。可挠式电路板接垫区配置于玻璃基板上。过渡线路区介于驱动芯片与可挠式电路板接垫区之间，包含一电路堆叠结构。电路堆叠结构包含一第三绝缘层、一第一导线层、多个第六撑持部与一保护层。第三绝缘层位于玻璃基板上。第一导线层叠设于玻璃基板上，包含多个间隔配置的第一金属线，各第一金属线连接可挠式电路板接垫区与驱动芯片。第六撑持部呈狭长状，平行地排列于第三绝缘层上，且与第一金属线、可挠式电路板接垫区以及驱动芯片电性绝缘。保护层覆盖于第一导线层与第六撑持部上，以致保护层的一顶面形成多个对齐这些第六撑持部的凸部。

由于这些第六撑持部被间隔地埋设于电路堆叠结构中，利用这些第六撑持部的段差可于形成后的保护层顶面形成凹凸不平表面，故，缩小了前述已知结构中隆起部与凹陷部彼此存在的摩擦度不一致的差异，因而可借此降低硬物划过所产生的摩擦力，保护线路减少刮伤风险，以提高合格率。

在本发明的又一实施方式中，此种主动元件阵列基板包含一玻璃基板、一驱动芯片、一可挠式电路板接垫区、一过渡线路区。驱动芯片配置于玻璃基板上。可挠式电路板接垫区配置于玻璃基板上。过渡线路区介于驱动芯片与可挠式电路板接垫区之间，包含一电路堆叠结构。电路堆叠结构包含一第一导线层、一第四绝缘层、一第二导线层与一保护层。第一导线层包含多个第一金属线。第一金属线间隔配置于玻璃基板上，且连接可挠式电路板接垫区与该驱动芯片。第四绝缘层覆盖于玻璃基板与第一金属线上，包含多个间隔配置于绝缘层的贯穿口。贯穿口仅显露出第一金属线。第二导线层包含多个第二金属线。第二金属线间隔地配置于第四绝缘层上。各第二金属线填入贯穿口并于贯穿口内接触对应的第一金属线。保护层覆盖于第四绝缘层与第二金属线上，以致保护层的一顶面形成多个分别对齐贯穿口的凹口。

由于第四绝缘层上形成多个贯穿口，使得形成后的第二金属线以及保护层顶面都具有对应这些贯穿口的凹凸不平表面，故，缩小了前述已知结构中隆起部与凹陷部彼此存在的接触面积不一致的差异，因而可借此降低硬物划过保护层的接触面积，降低硬物刮伤线路的风险，以提高合格率。此外，由于各第二金属线电性导接其中第一金属线，使得对过渡线路区所施加的电流可平均通过第一金属线及第二金属线，故，因此可降低阻值。

综上所述，由于本发明可实现极小化前述已知结构中过渡线路区上的隆起部与凹陷部彼此存在的差异，使其借此降低遭受硬物划过所产生的摩擦力，有助降低其内线路遭受破坏的风险，进而提高合格率、避免制造或维修成本的增加。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的详细说明如下：

图1为已知一种主动元件阵列基板的局部上视图；

图2为图1的2-2剖面图；

图3为本发明主动元件阵列基板于一实施方式的局部上视图；

图4为图3于第一实施例的I-I剖面图；

图5为图3于第一实施例的一变化下的I-I剖面图；

图6为本发明主动元件阵列基板于第一实施例的另一变化下的剖面图；

图7为图3于第二实施例的一变化下的I-I剖面图；

图8为图3于第二实施例的另一变化下的I-I剖面图；

图9为本发明主动元件阵列基板于第二实施例的又一变化下的剖面图；

图10为本发明主动元件阵列基板于第二实施例的再一变化下的剖面图；

图11为图3于第三实施例的一变化下的I-I剖面图；

图12为图3于第三实施例的另一变化下的I-I剖面图；

图13为本发明主动元件阵列基板于第三实施例的一变化下的剖面图；

图14为本发明主动元件阵列基板于另一实施方式的局部上视图；

图15为图14于第四实施例的II-II剖面图；

图16为图14于第五实施例的II-II剖面图；

图17为本发明主动元件阵列基板于又一实施方式的局部上视图；

图18为图17于第六实施例的III-III剖面图。

【主要元件符号说明】

10：主动元件阵列基板

20：玻璃基板

30：驱动芯片

40：数据线

50：扫描线

60：过渡线路区

70：电路堆叠结构

71：绝缘层

72：导线层

73：金属线

74：间隙

75：保护层

76：隆起部

77：凹陷部

80：可挠式电路板接垫区

100、101、102：主动元件阵列基板

110、111、112：玻璃基板

120、121、122：驱动芯片

130、131、132：像素阵列

140、141、142：扫描线区

150、151、152：数据线区

160、161、162：可挠式电路板接垫区

200、201、202：过渡线路区

300、301、302：电路堆叠结构

400、401、402、403、404、405：第一导线层

410、411、412、413、414、415：第一金属线

420：隆起

430：凹陷处

500、501、502：第二导线层

510、511：第二金属线

610、611：第一绝缘层

620、621：第二绝缘层

623：凹入部

624、625：贯穿口

630、631：第三绝缘层

632：凹槽

640：第四绝缘层

700、710、711：第一撑持部

720、721：第二撑持部

730：第三撑持部

740：第四撑持部

750：第五撑持部

760、761：第六撑持部

800、801、802、803、804、805：保护层

820A、820B、821、822A、822B、823：凸部

830、831：凹口

A：第一区域

B：第二区域

D1、D2：最小垂直距离

G1：第一间隙

G2：第二间隙

M：凹陷标记

具体实施方式

以下将以附图及详细说明清楚说明本发明的精神，如熟悉此技术的人员在了解本发明的实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。

本发明提供一种主动元件阵列基板及其电路堆叠结构，用以缩短前述已知结构中隆起部与凹陷部彼此存在的差异，例如高低落差、摩擦程度或接触面积不同的差异，以降低此过渡线路区遭受硬物划过所产生的破坏力，降低其内线路遭受破坏的风险。

以下将根据上述描述揭露出数个实施方式，以进一步阐明本发明通过极小化前述已知结构中隆起部与凹陷部彼此差异的精神，然而，以下各实施方式于说明书的例子仅为说明，本发明并不仅限于此。设计人员可依上述精神选择适当的技术手段来达成前述已知结构中隆起部与凹陷部之间的差异。

图3为本发明主动元件阵列基板100于一实施方式的局部上视图。请参阅图1、图3。此主动元件阵列基板100包含一玻璃基板110、一驱动芯片120、一像素阵列130、一扫描线区140(scan line)、一数据线区150(source line或data line)以及一可挠式电路板接垫区(FPC pad)160。数据线区150、扫描线区140、像素阵列130、驱动芯片120与可挠式电路板接垫区160皆配置于玻璃基板110上。数据线区150内有多条数据线，位于像素阵列130的一侧，扫描线区140内有多条扫描线，可分为二部分，分别位于数据线区150的二相对侧，并朝像素阵列130的二侧延伸，且数据线区150内的数据线(图中未示)以及扫描线区140内的扫描线(图中未示)皆耦接于此驱动芯片120的同侧。可挠式电路板接垫区160位于驱动芯片120相对扫描线区140的另侧，且透过玻璃基板110上的一过渡线路区200连接驱动芯片120。过渡线路区200位于驱动芯片120与可挠式电路板接垫区160之间，其内的走线延续自可挠式电路板接垫区160到驱动芯片120的走线，以便交换信号于驱动芯片120与可挠式电路板接垫区160之间。

图4为图3于第一实施例的I-I剖面图。请参阅图3、图4。所述过渡线路区200包含一电路堆叠结构300。电路堆叠结构300沿玻璃基板110表面的延伸方向分为多个交替排列的第一区域A与第二区域B。电路堆叠结构300包含一第一导线层400、一绝缘层(于此第一实施例中后称第一绝缘层610)、多个第一撑持部700与一保护层800。

第一导线层400包含多个第一金属线410，这些第一金属线410彼此间隔排列，故，任二相邻的第一金属线410间具有一第一间隙G1，而且每一第一金属线410两端分别连接可挠式电路板接垫区160与驱动芯片120。每一第一区域A的范围被定义为恰等于每一第一金属线410由可挠式电路板接垫区160朝驱动芯片120所延伸的区域面积，且每一第一区域A的深度是由保护层800至玻璃基板110。每一第二区域B的范围被定义为恰等于任一上述第一间隙G1由可挠式电路板接垫区160朝驱动芯片120所延伸的区域面积。各第一撑持部700分别配置于任二相邻的第一金属线410间的第一间隙G1(即第二区域B)内，且与第一金属线410、可挠式电路板接垫区160以及驱动芯片120电性绝缘。第一绝缘层610夹设于保护层800与玻璃基板110之间。保护层800覆盖于第一导线层400、第一绝缘层610与这些第一撑持部700上，位于电路堆叠结构300相对玻璃基板110的最外侧，且保护层800于第一区域A的顶面大致与保护层800于第二区域B的顶面齐平。

如此，便可缩小了前述已知结构中隆起部与凹陷部彼此存在的高低落差，有助消除前述已知结构中凹陷部被形成受力集中点的问题，进而保护线路、减少刮伤风险，以提高合格率。

请参阅图3、图4。第一实施例中，第一绝缘层610配置于玻璃基板110上，例如，直接地位于玻璃基板110上。第一导线层400位于第一绝缘层610上，换句话说，第一绝缘层610位于第一导线层400与玻璃基板110之间，甚至第一绝缘层610直接地位于第一导线层400与玻璃基板110之间。

各第一撑持部700位于第一导线层400内，且与各第一金属线410共处同层平面，意即，各第一撑持部700的一底面至一基准平面(例如玻璃基板110顶面)的最小垂直距离D1与各第一金属线410的一底面至此基准平面(例如玻璃基板110顶面)的最小垂直距离D2相等。

此外，此实施例中，保护层800覆盖第一绝缘层610、第一撑持部700与各第一金属线410时，保护层800于各第二区域B中覆盖第一撑持部700，且于各第一撑持部700的二相对侧直接接触第一绝缘层610，以便阻绝各第一撑持部700与其两侧第一金属线410的实体接触。

制作时，第一绝缘层610、第一导线层400(第一金属线410与第一撑持部700)与保护层800依序形成于玻璃基板110上，通过各第一撑持部700与第一金属线410作基础，形成后的保护层800于各第一区域A以及第二区域B的顶面形成相对的突起状，以确保保护层800于第一区域A的顶面大致与保护层800于第二区域B的顶面齐平。此外，由于保护层800填补了各第一撑持部700的二相对侧与其两侧第一金属线410之间的凹陷处430，使得保护层800的顶面亦反映出对齐各凹陷处430的凹陷标记M，故保护层800顶面的任二相邻的凹陷标记M之间便可定义出保护层800于各第二区域B的顶面。

须了解到，在此实施例的变化中，各第一撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料，然而，本发明不仅限于此。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图5为图3于第一实施例的一变化下的I-I剖面图。请参阅图3、图5。基于图4的特征下，在第一实施例的一变化中，第一撑持部710完全填满于第一间隙G1内，并实体接触其两侧第一金属线410，由于第一撑持部710为非导体材质，故，第一撑持部710与其两侧的第一金属线410电性绝缘。

由于各第一撑持部710完全填满于第一间隙G1内，并且各第一撑持部710与其两侧的第一金属线410共平面，故，当保护层800形成后，保护层800位于第一区域A的顶面与保护层800位于第二区域B的顶面共平面。

须了解到，在此实施例的变化中，各第一撑持部的材质可为绝缘材料或半导体材料，如非晶硅等，然而，本发明不仅限于此。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图6为本发明主动元件阵列基板于第一实施例的另一变化下的剖面图。请参阅图6。在第一实施例的另一变化中，电路堆叠结构300还包含多个间隔配置的第三撑持部730。这些第三撑持部730排列于第一绝缘层610上。在此变化中，这些第三撑持部730仅位于第一绝缘层610的第一区域A内。更具体地，这些第三撑持部730呈直线状，彼此平行地排列于第一绝缘层610的第一区域A内，且被各第一金属线410所包覆，即这些第三撑持部730内嵌于各第一金属线410内。

如此，制作时，第一绝缘层610、第一导线层400与保护层800依序形成于玻璃基板110上，通过各第三撑持部730作基础，使得各第一金属线410的顶面与保护层800于第一区域A的顶面皆反映出对应这些第三撑持部730的凹凸不平的粗糙表面，例如各第一金属线410的顶面形成多个对齐且匹配这些第三撑持部730的隆起420，保护层800于第一区域A的顶面形成多个对齐且匹配这些第三撑持部730的凸部820A。通过各第一撑持部700作基础，使得保护层800于第二区域B的顶面皆反映出对应这些第一撑持部700的凹凸不平表面，例如保护层800于第二区域B的顶面形成对齐且匹配第一撑持部700的凸部820B。这些凸部820A、820B相互间隔地分布于保护层800的第一区域A与第二区域B内，且这些凸部820A、820B的顶面皆大致齐平。

如此，由于保护层的顶面形成凹凸不平表面，更可缩小了前述已知结构中隆起部与凹陷部彼此存在的摩擦度不一致的差异，因而更可借此降低遭受硬物划过所产生的摩擦力，保护线路减少刮伤风险，以提高合格率。

须了解到，在此实施例的变化中，各第一撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料，各第三撑持部的材质可为半导体材料，如非晶硅等，然而，本发明不仅限于此。各第一撑持部的厚度(或高度)与各第三撑持部的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部及第三撑持部呈条状，分别为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部及第三撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图7为图3于第二实施例的一变化下的I-I剖面图。请参阅图3、图7。此第二实施例中，各第一撑持部700与各第一金属线411共处同层平面，且绝缘层(于此第二实施例中后称第二绝缘层620)覆盖第一撑持部700与各第一金属线411，且位于第一导线层401与保护层801之间。

在第二实施例的一变化中，当第二绝缘层620于各第二区域B中覆盖第一撑持部700时，第二绝缘层620于各第一撑持部700的二相对侧直接接触玻璃基板110，以便阻绝各第一撑持部700与其两侧第一金属线411的实体接触。

如此，制作时，第一导线层401(第一金属线411与第一撑持部700)、第二绝缘层620与保护层801依序形成于玻璃基板110上，通过各第一金属线411与第一撑持部700作基础，形成后的第二绝缘层620与保护层801皆于各第一区域A以及第二区域B的顶面形成相对的突起状，以确保保护层801于第一区域A的顶面大致与保护层801于第二区域B的顶面齐平。

另外，由于第二绝缘层620填补了各第一撑持部700的二相对侧与其两侧第一金属线411之间的凹陷处430，使得第二绝缘层620的顶面亦形成对齐各凹陷处430的凹入部623。故，当保护层801被形成后，保护层801顶面亦反映出多个与这些凹入部623大致一一对齐的凹陷标记M。如此，保护层801顶面的任二相邻的凹陷标记M之间便定义出保护层801于各第二区域B的顶面。

须了解到，在此实施例的变化中，各第一撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料，然而，本发明不仅限于此。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部700呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图8为图3于第二实施例的另一变化下的I-I剖面图。请参阅图3、图8。基于图7的特征下，第二实施例的另一变化中，电路堆叠结构300还包含一第二导线层501与多个第二撑持部720。第二导线层501位于第二绝缘层620与保护层801之间，例如，直接地位于第二绝缘层620与保护层801之间。第二导线层501包含多个第二金属线510。这些第二金属线510彼此间隔排列于第二绝缘层620上，故，任二相邻的第二金属线510间具有一第二间隙G2，各第二间隙G2大致对齐其中一第一间隙G1。每一第二金属线510两端分别连接可挠式电路板接垫区160与驱动芯片120(图3)。每一第二金属线510由可挠式电路板接垫区160朝驱动芯片120所延伸的区域面积亦等于每一第一区域A的范围。任二相邻的第二金属线510间的第二间隙G2恰等于每一第二区域B的范围。各第二撑持部720分别配置于任二相邻的第二金属线510间的第二间隙G2(即第二区域B)内，且与第二金属线510、可挠式电路板接垫区160以及驱动芯片120电性绝缘，例如避免实体接触。如此，更通过第一撑持部700与第二撑持部720的支撑，使得保护层801于第一区域A的顶面大致更与保护层801于第二区域B的顶面齐平。

保护层801覆盖第二撑持部720、各第二金属线510与第二绝缘层620。当保护层801于各第二区域B中覆盖第二撑持部720时，保护层801于各第二撑持部720的二相对侧直接接触第二绝缘层620，以便阻绝各第二撑持部720与其两侧第二金属线510的实体接触。

须了解到，在此实施例的变化中，各第一撑持部、第二撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料，然而，本发明不仅限于此。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，各第二撑持部的厚度(或高度)与各第二金属线的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部、第二撑持部呈条状，为一伪金属线图案(Dummypattern)，其长度小于各第一金属线、第二金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部、第二撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图9为本发明主动元件阵列基板于第二实施例的又一变化下的剖面图。

请参阅图9。基于图8的特征下，第二实施例的又一变化中，电路堆叠结构300还包含多个间隔配置的第四撑持部740。这些第四撑持部740不分第一区域A与第二区域B，而间隔地排列于该第二绝缘层620上。更具体地，这些第四撑持部740呈直线状，彼此平行地排列于第二绝缘层620上，且被各第二金属线510以及第二撑持部721所包覆，即部分的这些第四撑持部740内嵌于各第二金属线510内，另部分的这些第四撑持部740内嵌于各第二撑持部721内。

如此，通过第四撑持部740作基础，形成后的第二金属线510与保护层801皆于各第一区域A的顶面形成相对的突起状，以及形成后的第二撑持部721与保护层801皆于各第二区域B的顶面形成相对的突起状，使得保护层801的顶面形成多个相互间隔的凸部821。这些凸部821皆分布于保护层801的第一区域A与第二区域B内，分别对齐这些第四撑持部740，且这些凸部821的顶面皆大致齐平。

如此，由于保护层的顶面形成凹凸不平表面，故，更可缩小了前述已知结构中隆起部与凹陷部彼此存在的摩擦度不一致的差异，因而更可借此降低遭受硬物划过所产生的摩擦力，保护线路减少刮伤风险，以提高合格率。

须了解到，在此实施例的变化中，各第一撑持部、第二撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料，各第四撑持部的材质可为半导体材料，如非晶硅等，然而，本发明不仅限于此。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，各第二撑持部的厚度(或高度)与各第二金属线的厚度(或高度)相同，然而，本发明不仅限于此。所有第四撑持部的厚度(或高度)彼此相同，然而，本发明不仅限于此。各第一撑持部、第二撑持部呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线、第二金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部、第二撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图10为本发明主动元件阵列基板于第二实施例的再一变化下的剖面图。请参阅图10。在第二实施例的再一变化中，第二绝缘层620于各第一区域A中包含多个间隔排列的贯穿口624。这些贯穿口624于此变化中仅配置于第二绝缘层620的各第一区域A中。各第二金属线510被形成于第二绝缘层620的各第一区域A时，通过贯穿口624的容纳空间，各第二金属线510填入贯穿口624内并于贯穿口624内接触与其同区域的第一金属线411。

由于第二绝缘层620的贯穿口624，形成后的第二金属线510与保护层801皆于第一区域A的顶面形成相对的凹陷状，具体来说，各第二金属线510的顶部的各第一区域A中分别会形成多个相互间隔的凹入部623。这些凹入部623大致一一对齐这些贯穿口624，当保护层801被形成时，保护层801于第一区域A的顶面中便形成多个与这些凹入部623大致一一对齐的凹口830。再者，由于第一撑持部700作基础，形成后的保护层801于各第二区域B的顶面形成相对的突起状，使得保护层801于第一区域A的顶面恰大致与保护层801于第二区域B的顶面齐平。

如此，由于保护层801顶面具有对应这些贯穿口624的凹口830，因此缩小了硬物划过保护层801的接触面积，降低硬物刮伤线路的风险，以提高合格率。此外，由于第二金属线510电性导接第一金属线411，过渡线路区200内的电流可平均通过第一金属线411及第二金属线510，故，因此可降低阻值。

须了解到，在此实施例的变化中，各第一撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，然而，本发明不仅限于此。所有贯穿孔的深度彼此相同，然而，本发明不仅限于此。各第一撑持部呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图11为图3于第三实施例的一变化下的I-I剖面图。请参阅图3、图11。各第一撑持部711配置于玻璃基板110上。绝缘层(于第三实施例中后称第一绝缘层611)覆盖各第一撑持部711，各第一金属线412配置于第一绝缘层611与保护层802之间，使得第一绝缘层611于各第一区域A内配置于第一导线层402与玻璃基板110之间，于各第二区域B内配置于各第一撑持部711与保护层802之间。如此，第三实施例中，由于各第一撑持部711不位于第一导线层402内，故，各第一撑持部711与各第一金属线412不共处同层平面，亦即，各第一撑持部711的一底面至一基准平面(例如玻璃基板110底面)的最小垂直距离D1与各第一金属线412的一底面至此基准平面(例如玻璃基板110底面)的最小垂直距离D2不为相等。

此外，由于第一绝缘层611覆盖各第一撑持部711，且各第一金属线412配置于第一绝缘层611与保护层802之间，使得第一绝缘层611可于各第二区域B中阻绝各第一撑持部711与其二相邻的所述第一金属线412的实体接触。

须了解到，在此实施例的变化中，各第一撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图12为图3于第三实施例的另一变化下的I-I剖面图。请参阅图3、图12。在第三实施例的另一变化中，这些第一金属线412分别配置于玻璃基板110上。绝缘层(于第三实施例中后称第二绝缘层621)覆盖于玻璃基板110与各第一金属线412上，例如，直接地覆盖玻璃基板110与各第一金属线412。各第一撑持部711位于第二绝缘层621上，且介于第二绝缘层621与保护层802之间，故，各第一撑持部711与各第一金属线412非共处同层平面。

此外，第二绝缘层621于各第一区域A内位于第一导线层402与保护层802之间，且于各第二区域B中位于玻璃基板110与第一撑持部711之间，以致任二相邻的第一金属线412被于各第二区域B中被直接实体分离。

再者，由于第二绝缘层621位于任二相邻的第一金属线412之间，使得各第一撑持部711无法与此二相邻的第一金属线412实体接触。

如此，由于保护层802填补了各第一撑持部711的二相对侧与第二绝缘层621之间的凹陷处430，使得保护层802的顶面亦反映出对齐各凹陷处430的凹陷标记M，如此，保护层802顶面的任二相邻的凹陷标记M之间便定义出保护层802于各第二区域B的顶面。

须了解到，在此实施例的变化中，各第一撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图13为本发明主动元件阵列基板于第三实施例的一变化下的剖面图。请参阅图13。基于图12的特征下，在第三实施例的此变化中，电路堆叠结构300还包含多个间隔配置的第五撑持部750。这些第五撑持部750排列于第二绝缘层621上。在此变化中，这些第五撑持部750仅位于第二绝缘层621的第一区域A内。更具体地，这些第五撑持部750呈直线状，彼此平行地排列于第二绝缘层621的的第一区域A内，且被保护层802所包覆，即这些第五撑持部750内嵌于保护层802内。

如此，制作时，第一导线层402、第二绝缘层621、这些第五撑持部750与第一撑持部711，与保护层802依序形成于玻璃基板110上，通过各第一撑持部711与第五撑持部750作基础，使得保护层802的顶面反映出对应这些第五撑持部750与第一撑持部711的凹凸不平表面，即让保护层802的顶面形成多个相互间隔的凸部822A、822B。这些凸部822A、822B皆分布于保护层802的第一区域A与第二区域B内，且这些凸部822A、822B的顶面皆大致齐平。

如此，由于保护层的顶面形成凹凸不平表面，更可缩小了前述已知结构中隆起部与凹陷部彼此存在的摩擦度不一致的差异，因而更可借此降低遭受硬物划过所产生的摩擦力，保护线路减少刮伤风险，以提高合格率。

须了解到，在此实施例的变化中，各第一撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料，各第五撑持部的材质可为半导体材料，如非晶硅等，然而，本发明不仅限于此。各第一撑持部的厚度(或高度)与各第一金属线的厚度(或高度)相同，然而，本发明不仅限于此。所有第五撑持部的厚度(或高度)相同，然而，本发明不仅限于此。各第一撑持部呈条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第一撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图14为本发明主动元件阵列基板101于另一实施方式的局部上视图。

请参阅图1、图14。此主动元件阵列基板101包含一玻璃基板111、一驱动芯片121、一像素阵列131、一扫描线区141(scan line)、一数据线区151(source line或data line)以及一可挠式电路板接垫区161。数据线区151、扫描线区141、像素阵列131、驱动芯片121与可挠式电路板接垫区161皆配置于玻璃基板111上。数据线区151、扫描线区141、像素阵列131、驱动芯片121与可挠式电路板接垫区161的细节与相对关系与上述图3的相关描述相同，故，在此不再加以赘述。

图15为图14于第四实施例的II-II剖面图。请参阅图14、图15。所述过渡线路区201包含一电路堆叠结构301。电路堆叠结构301包含一第一导线层403、一第三绝缘层630、多个第六撑持部760与一保护层803。第一导线层403与第三绝缘层630皆配置于玻璃基板111上。第一导线层403包含多个间隔配置的第一金属线413，任二相邻的第一金属线413间具有一第一间隙G1，而且每一第一金属线413两端分别连接可挠式电路板接垫区161与驱动芯片121(图14)。第六撑持部760呈狭长状，平行地排列于第三绝缘层630上，且与第一金属线413、可挠式电路板接垫区161以及驱动芯片121电性绝缘。保护层803覆盖于第一导线层403、第三绝缘层630、这些第六撑持部760上，位于电路堆叠结构301相对玻璃基板111的最外侧，通过各第六撑持部760作基础，使得保护层803的顶面反映出多个与这些第六撑持部760大致一一对齐的凸部823。

如此，由于保护层的顶面形成凹凸不平表面，故，可缩小了前述已知结构中隆起部与凹陷部彼此存在的摩擦度不一致的差异，因而更可借此降低遭受硬物划过所产生的摩擦力，保护线路减少刮伤风险，以提高合格率。

请参阅图14、图15。在另一实施方式的第四实施例中，第三绝缘层630直接且全面地设于玻璃基板111上，且位于第一金属线413与玻璃基板111之间。第一导线层403位于第三绝缘层630与保护层803之间，甚至，这些第一金属线413直接地位于第三绝缘层630与保护层803之间。

由于这些第六撑持部760与这些第一金属线413皆配置于第三绝缘层630上，甚至，第六撑持部760与第一金属线413皆直接位于第三绝缘层630上，且第六撑持部760内嵌于第一金属线413与保护层803内。故，各第六撑持部760与第一金属线413共处同层平面，意即，各第一撑持部760的一底面至一基准平面(例如玻璃基板111顶面)的最小垂直距离D1与各第一金属线413的一底面至此基准平面(例如玻璃基板111顶面)的最小垂直距离D2相等。同样地，由于第三绝缘层630直接且全面地设于玻璃基板111上，且第六撑持部760配置于第三绝缘层630上，使得这些第六撑持部760彼此共处同层平面。

此外，此实施例中，保护层803覆盖第三绝缘层630、各第一金属线413与第六撑持部760时，保护层803于第一间隙G1中包覆至少一第六撑持部760，且于此第六撑持部760的二相对侧直接接触第三绝缘层630，以便阻绝此第六撑持部760与其两侧第一金属线413的实体接触。

制作时，第三绝缘层630、第六撑持部760、第一导线层403与保护层803依序形成于玻璃基板111上，通过各第六撑持部760与第一金属线413作基础，形成后的保护层803于其顶面形成这些凸部823。

须了解到，在此实施例的变化中，各第六撑持部的材质为半导体材料如非晶硅等，然而，本发明不仅限于此。所有第六撑持部的厚度(或高度)不需彼此一致。各第六撑持部呈线条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第六撑持部的两端不致接触可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图16为图14于第五实施例的II-II剖面图。请参阅图14、图16。在另一实施方式的第五实施例中，第一导线层404位于玻璃基板111与第三绝缘层631之间，甚至，这些第一金属线414直接地位于玻璃基板111与第三绝缘层631之间。第六撑持部761间隔地配置于第三绝缘层631与保护层804之间，且内嵌于保护层804内。

如此，由于各第六撑持部761不位于第一导线层404内，故，各第六撑持部761与各第一金属线414不共处同层平面，亦即，各第六撑持部761的一底面至一基准平面(例如玻璃基板111的一底面)的最小垂直距离D1与各第一金属线414的一底面至此基准平面(例如玻璃基板111的一底面)的最小垂直距离D2不为相等。

此外，第三绝缘层631位于第一导线层404与保护层804之间，包覆这些第一金属线414，且于第一间隙G1内接触玻璃基板111，并阻绝其二相邻的第一金属线414的实体接触。

制作时，第一导线层404、第三绝缘层631、第六撑持部761与保护层804依序形成于玻璃基板111上，通过各第六撑持部761与第一金属线414作基础，形成后的保护层803于其顶面形成这些凸部823。

由于第三绝缘层631填补了任二相邻第一金属线414之间的凹陷处430，使得第三绝缘层631于对应第一间隙G1处形成了对应凹陷处430的凹槽632，而至少一第六撑持部761位于此凹槽632内，使得这些第六撑持部761彼此不共处同层平面。

须了解到，在此实施例的变化中，各第六撑持部的材质可为导电金属或非金属，如非晶硅等半导体材料。所有第六撑持部的厚度(或高度)不限须彼此一致。各第六撑持部呈线条状，为一伪金属线图案(Dummy pattern)，其长度小于各第一金属线从驱动芯片延伸至可挠式电路板接垫区的长度，以确保第六撑持部的两端不致导接可挠式电路板接垫区与驱动芯片，然而，本发明不仅限于此。

图17为本发明主动元件阵列基板102于又一实施方式的局部上视图。请参阅图1、图17。此主动元件阵列基板102包含一玻璃基板112、一驱动芯片122、一像素阵列132、一扫描线区142(scan line)、一数据线区152(sourceline或data line)以及一可挠式电路板接垫区162。数据线区152、扫描线区142、像素阵列132(图1)、驱动芯片122与可挠式电路板接垫区162皆配置于玻璃基板112上。数据线区152、扫描线区142、像素阵列132(图1)、驱动芯片122与可挠式电路板接垫区162的细节与相对关系与上述图3的相关描述相同，故，在此不再加以赘述。

图18为图17于第六实施例的III-III剖面图。请参阅图17、图18。所述过渡线路区202包含一电路堆叠结构302。电路堆叠结构302包含一第一导线层405、一第二导线层502、一第四绝缘层640与一保护层805。第一导线层405、第二导线层502与第四绝缘层640皆配置于玻璃基板112上。第一导线层405包含多个间隔配置的第一金属线415，任二相邻的第一金属线415间具有一第一间隙G1，而且每一第一金属线415两端分别连接可挠式电路板接垫区162与驱动芯片122(图17)。

第四绝缘层640覆盖于玻璃基板112与第一金属线415上，包含多个间隔配置于第四绝缘层640的贯穿口625。这些贯穿口625仅显露出第一金属线415，意指第四绝缘层640对应第一间隙G1的位置没有设置贯穿口。第二导线层502包含多个间隔配置的第二金属线511。任二相邻的第二金属线511间具有一第二间隙G2，各第二金属线511大致对齐第一金属线415，且各第二间隙G2大致对齐第一间隙G1。这些第二金属线511间隔地配置于第四绝缘层640上，且各第二金属线511大致对齐第一金属线415，通过贯穿口625的容纳空间，各第二金属线511填入贯穿口625内并于贯穿口625内接触对应的第一金属线415。保护层805覆盖于第四绝缘层640与第二金属线511上，位于电路堆叠结构302相对玻璃基板112的最外侧，且通过各贯穿口625的容纳空间，保护层805的一顶面形成多个分别对齐贯穿口625的凹口831。

制作时，制作时，第一导线层405、第四绝缘层640、第二导线层502与保护层805依序形成于玻璃基板112上，其中在第四绝缘层640形成于第一导线层405与玻璃基板112上后，这些贯穿口625被形成于第四绝缘层640对应各第一金属线415的位置，使得单一个第一金属线415便面对一至多个贯穿口625，形成后的第二金属线511便填补，甚至填满于贯穿口625内，以与第一金属线415电性导接。

由于第四绝缘层640的贯穿口625，形成后的第二金属线511与保护层805皆于其对应的顶面形成相对的凹陷状，具体来说，各第二金属线511的顶部会形成多个相互间隔的凹入部623。这些凹入部623大致一一对齐这些贯穿口625，当保护层805被形成时，保护层805于对应位置的顶面便形成多个与这些凹入部623大致一一对齐的凹口831。

如此，由于保护层805顶面具有对应这些贯穿口625的凹口831，因此缩小了硬物划过保护层805的接触面积，降低硬物刮伤线路的风险，以提高合格率。

此外，由于第二金属线511电性导接第一金属线415，过渡线路区202内的电流可平均通过第一金属线415及第二金属线511，故，因此可降低阻值。

综上所述，由于本发明可实现极小化前述已知结构中过渡线路区上的隆起部与凹陷部彼此存在的差异，使其借此降低遭受硬物划过所产生的摩擦力，有助降低其内线路遭受破坏的风险，进而提高合格率、避免制造或维修成本的增加。

本发明所揭露如上的各实施例中，并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (20)

1.一种电路堆叠结构，其特征在于，配置于一主动元件阵列基板上，具有交替排列的第一区域与第二区域，该电路堆叠结构包含：

一第一导线层，叠设于该主动元件阵列基板的一玻璃基板上，包含多个间隔配置的第一金属线，每一所述第一金属线与一该第一区域的区域范围相符，任二相邻的所述第一金属线间的间隙的区域范围与一该第二区域的区域范围相符；

多个第一撑持部，分别位于所述第二区域内，且与所述第一金属线电性绝缘；以及

一保护层，覆盖于该第一导线层与所述多个第一撑持部上，其中至少通过所述多个第一撑持部的支撑，以致于该保护层位于该第一区域的顶面与该保护层位于该第二区域的顶面齐平。

2.根据权利要求1所述的电路堆叠结构，其特征在于，每一所述第一撑持部与每一所述第一金属线共处同层平面。

3.根据权利要求1所述的电路堆叠结构，其特征在于，每一所述第一撑持部完全填满于该二相邻的第一金属线之间的该间隙内。

4.根据权利要求1所述的电路堆叠结构，其特征在于，还包含：

一第一绝缘层，位于该第一导线层与该玻璃基板之间，

其中该保护层于该第二区域内接触该第一绝缘层，并阻绝每一所述第一撑持部与其二相邻的所述第一金属线的实体接触。

5.根据权利要求4所述的电路堆叠结构，其特征在于，还包含：

多个第三撑持部，呈直线状，位于所述第一区域中、彼此平行且间隔地排列于该第一绝缘层上，且内嵌于每一所述第一金属线内。

6.根据权利要求1所述的电路堆叠结构，其特征在于，还包含：

一第二绝缘层，位于该第一导线层与该保护层之间，

其中该第二绝缘层于该第二区域内接触该玻璃基板，并阻绝每一所述第一撑持部与其二相邻的所述第一金属线的实体接触。

7.根据权利要求6所述的电路堆叠结构，其特征在于，还包含：

一第二导线层，位于该第二绝缘层与该保护层之间，包含多个间隔配置的第二金属线，每一所述第二金属线与一该第一区域的区域范围相符，任二相邻的所述第二金属线间的间隙的区域范围与一该第二区域的区域范围相符；以及

多个第二撑持部，配置于该第二绝缘层与该保护层之间以及位于所述第二区域内，且与所述多个第二金属线电性绝缘。

8.根据权利要求7所述的电路堆叠结构，其特征在于，还包含：

多个第四撑持部，间隔地排列于该第二绝缘层上，位于所述第一区域与第二区域内，且分别内嵌于所述第二金属线与所述第二撑持部内。

9.根据权利要求7所述的电路堆叠结构，其特征在于，该保护层的顶面包含多个相互间隔的凹口，

该第二绝缘层仅于每一所述第一区域中包含多个间隔排列的贯穿口，其中每一所述第二金属线填入所述多个贯穿口并于所述多个贯穿口内接触该第一金属线。

10.根据权利要求1所述的电路堆叠结构，其特征在于，每一所述第一撑持部与每一所述第一金属线不共处同层平面。

11.根据权利要求10所述的电路堆叠结构，其特征在于，每一所述第一撑持部位于该玻璃基板上；以及

该电路堆叠结构还包含：

一第一绝缘层，于每一所述第一区域内位于该第一导线层与该玻璃基板之间、于每一所述第二区域内位于每一所述第一撑持部与该保护层之间，并阻绝每一所述第一撑持部与其二相邻的所述第一金属线的实体接触。

12.根据权利要求10所述的电路堆叠结构，其特征在于，每一所述第一金属线位于该玻璃基板上；以及

该电路堆叠结构还包含：

一第二绝缘层，于每一所述第一区域内位于该第一导线层与该保护层之间、于每一所述第二区域内位于该玻璃基板与该第一撑持部之间，并阻绝每一所述第一撑持部与其二相邻的所述第一金属线的实体接触。

13.根据权利要求12所述的电路堆叠结构，其特征在于，还包含：

多个第五撑持部，呈直线状，位于所述第一区域中、彼此平行且间隔地排列于该第二绝缘层上，且内嵌于该保护层内。

14.一种电路堆叠结构，其特征在于，配置于一主动元件阵列基板上，该电路堆叠结构包含：

一第三绝缘层，位于该主动元件阵列基板的一玻璃基板上；

一第一导线层，叠设于该第三绝缘层上，包含多个间隔配置的第一金属线；

多个第六撑持部，呈狭长状，平行地排列于该第三绝缘层上，且与所述第一金属线电性绝缘；以及

一保护层，覆盖于该第一导线层与所述多个第六撑持部上。

15.根据权利要求14所述的电路堆叠结构，其特征在于，该第三绝缘层位于所述多个第一金属线与该玻璃基板之间，且所述多个第六撑持部与所述多个第一金属线皆直接位于该第三绝缘层上，其中所述多个第六撑持部内嵌于所述多个第一金属线与该保护层内。

16.根据权利要求14所述的电路堆叠结构，其特征在于，该保护层于任二相邻的所述第一金属线之间的间隙内直接接触该第三绝缘层，并包覆一该第六撑持部，且阻绝该二相邻的第一金属线的实体接触。

17.根据权利要求14所述的电路堆叠结构，其特征在于，该第三绝缘层位于该第一导线层与该保护层之间，包覆所述多个第一金属线，且于任二相邻的所述第一金属线之间的间隙内接触该玻璃基板，并阻绝该二相邻的第一金属线的实体接触。

18.根据权利要求14所述的电路堆叠结构，其特征在于，该保护层还覆盖该第三绝缘层，且所述多个第六撑持部内嵌于该保护层内。

19.一种电路堆叠结构，其特征在于，配置于一主动元件阵列基板上，包含：

一第一导线层，包含多个第一金属线，所述多个第一金属线间隔配置于该主动元件阵列基板的一玻璃基板上；

一第四绝缘层，覆盖于该玻璃基板与所述多个第一金属线上，包含多个间隔配置于该第四绝缘层的贯穿口，所述多个贯穿口仅显露出该第一金属线；

一第二导线层，包含多个第二金属线，所述多个第二金属线间隔地配置于该第四绝缘层上，其中每一所述第二金属线填入所述多个贯穿口并于所述多个贯穿口接触对应的该第一金属线；以及

一保护层，覆盖于该第四绝缘层与所述第二金属线上，以致该保护层的一顶面形成多个分别对齐所述多个贯穿口的凹口。

20.根据权利要求19所述的电路堆叠结构，其特征在于，每一所述第二金属线的一顶面形成多个凹入部，每一所述凹入部同时对准一该贯穿口与一该凹口。