JP5467616B2 - 積層トレンチコンタクトを形成する方法 - Google Patents

積層トレンチコンタクトを形成する方法 Download PDF

Info

Publication number
JP5467616B2
JP5467616B2 JP2011509802A JP2011509802A JP5467616B2 JP 5467616 B2 JP5467616 B2 JP 5467616B2 JP 2011509802 A JP2011509802 A JP 2011509802A JP 2011509802 A JP2011509802 A JP 2011509802A JP 5467616 B2 JP5467616 B2 JP 5467616B2
Authority
JP
Japan
Prior art keywords
contact
gate
metal
ild
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011509802A
Other languages
English (en)
Other versions
JP2011520297A (ja
Inventor
セル、バーンハード
ゴロンズカ、オレグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2011520297A publication Critical patent/JP2011520297A/ja
Application granted granted Critical
Publication of JP5467616B2 publication Critical patent/JP5467616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

コンタクト−ゲート間の短絡は、集積回路の寸法が増減する中、益々大きな問題となっている。コンタクトホールにサリサイド（ｓａｌｉｃｉｄｅ）を形成する金属ゲートプロセスはこのような短絡を低減する上で有益であるが、コンタクト−ゲート間の短絡を製造可能な水準にまでさらに引き下げるべく、コンタクト−ゲート位置合わせマージンを大きくするコンタクトプロセスが必要となる。
本明細書に結論として付す請求項は本発明と見なすものを具体的に示唆していると共に明確に請求しているが、本発明の利点は、添付図面を参照しつつ以下に記載する本発明の説明を読むことによってより明らかとなり得る。添付図面は以下の通りである。
本発明の実施形態に係る構造を示す図である。 本発明の実施形態に係る構造を示す図である。 本発明の実施形態に係る構造を示す図である。 本発明の実施形態に係る構造を示す図である。 本発明の実施形態に係る構造を示す図である。 本発明の実施形態に係る構造を示す図である。 本発明の実施形態に係る構造を示す図である。
以下に記載する詳細な説明では、本発明を実施可能である具体的な実施形態を例示する添付図面を参照する。これらの実施形態については、当業者が本発明を実施できる程度に十分に詳細に説明する。本発明のさまざまな実施形態は、互いに相違点を有するものの、必ずしも全く共通点を有さないわけではないと理解されたい。例えば、本明細書で説明される特定の特徴、構造、または特性は、一の実施形態と関連付けられるが、本発明の思想および範囲を逸脱することなく、他の実施形態でも実装されるとしてよい。また、開示された各実施形態で説明される各構成要素の位置または配置は、本発明の思想および範囲を逸脱することなく、変更され得るものと理解されたい。このため、以下に記載する詳細な説明は、本発明を限定するものと解釈されるべきではなく、本発明の範囲は特許請求の範囲によってのみ定義されるものであって、請求項のあらゆる均等物に基づき適切に解釈されるべきである。図中で同様の参照番号を用いる場合、複数の図面にわたっていても同一または同様の機能を指すものとする。
マイクロ電子構造を形成する方法および対応して形成される構造を説明する。当該方法は、基板上に配設されている第１のＩＬＤにコンタクト開口を形成して、ソース／ドレインコンタクト領域を露出させる段階と、ソース／ドレインコンタクト領域上にシリサイドを形成する段階と、コンタクト開口内に第１のコンタクト金属を形成してコンタクト開口を充填する段階と、第１のコンタクト金属を研磨して、第１のコンタクト金属の上面を平坦化して、基板上に配設されているゲートの上面と同一平面とする段階と、ゲートの上面に第２のＩＬＤを成膜する段階と、第２のＩＬＤに第２のコンタクト開口を形成する段階と、第２のコンタクト開口に第２のコンタクト金属を形成する段階とを備え、第１のコンタクト開口および第２のコンタクト開口は、互いに伝導的に結合される。本発明に係る方法によれば、コンタクト−ゲート位置合わせマージンが大きくなると同時に、コンタクト−ゲート短絡が低減する。
本発明に係る方法を図１Ａから図１Ｇに図示する。図１Ａは、基板１０２およびゲート１０４を備えるトランジスタ構造１００の一部分の断面を示す図である。ゲート１０４は、一部の実施形態において、金属ゲートを含むとしてよく、例えば、ハフニウム、ジルコニウム、チタン、タンタル、あるいはアルミニウム、または、これらの組み合わせ等の金属ゲート材料を含むとしてよい。ゲート１０４は、上面１０５を含むとしてよい。基板１０２は、これらに限定されないが、シリコン、シリコン・オン・インシュレータ、ゲルマニウム、アンチモン化インジウム、テルル化鉛、ヒ化インジウム、リン化インジウム、ヒ化ガリウム、アンチモン化ガリウム、または、これらの組み合わせ等の材料から形成されているとしてよい。
トランジスタ構造１００はさらに、スペーサ材料１０６を含むとしてよい。スペーサ材料１０６は、ゲート１０４に隣接して設けられて、ゲート１０４と直に接触しているとしてよい。スペーサ材料１０６は、場合によっては、これらに限定されないが、二酸化シリコンおよび／または窒化シリコン材料等の誘電材料を含むとしてよい。トランジスタ構造１００はさらに、窒化物エッチストップ層（ｎｅｓｌ）１０８を備えるとしてよい。ｎｅｓｌ１０８は、スペーサ材料１０６に隣接して設けられて、スペーサ材料１０６と直に接触しているとしてよい。ｎｅｓｌ１０８は、一部の実施形態において、エッチストップ層として機能するとしてよい。トランジスタ構造１００はさらに、第１の層間誘電体（ＩＬＤ）１１０を備えるとしてよい。ＩＬＤ１１０は、一部の実施形態において絶縁層として機能するとしてよく、場合によっては、ｎｅｓｌ１０８に隣接して設けられており、ｎｅｓｌ１０８に直に接触しているとしてよい。
ゲート１０４の上面１０５には犠牲ストップ層１１２が形成されるとしてよい。犠牲ストップ層１１２は、場合によっては、窒化物および／または炭化ケイ素材料を含むとしてよい（図１Ｂを参照のこと）。ストップ層１１２の上には、例えば、フォトリソグラフィープロセス等の任意の適切なパターニングプロセスを利用して、レジスト層１１４を形成するとしてよい。レジスト層１１４は、基板１００のソース／ドレイン領域１０３用の開口１１６、例えば、トレンチコンタクト開口１１５を画定することを目的として形成されるとしてよい。ストップ層１１２の一部分およびＩＬＤ１１０の一部分は、基板上に配設されているゲート１０４、隣接するスペーサ材料、および隣接するｎｅｓｌの上面には配設されているとしてよい。
ある実施形態によると、ドライエッチングプロセスを用いて開口１１６を形成するとしてよい。開口１１６では、ストップ層１１２の一部分および第１のＩＬＤ１１０の一部分が除去されているとしてよい。ある実施形態によると、エッチングプロセスは、窒化物エッチストップ層（ｎｅｓｌ）１０８およびスペーサ材料１０６に対して選択的な性質を持つ酸化物エッチングを含むとしてよく、略異方的に第１のＩＬＤ１１０を除去してｎｅｓｌ１０８およびスペーサ材料１０６は実質的にそのままとしてよい。つまり、酸化物であるＩＬＤは、エッチングプロセスにおいて、スペーサ材料１０６およびｎｅｓｌ１０８よりもはるかに高いエッチングレートでエッチングされるとしてよい。ある実施形態によると、ゲート１０４、隣接するスペーサ１０６、および隣接するｎｅｓｌ１０８の上面に配設されているストップ層１１２の一部分およびＩＬＤ１１０の一部分を除去して、コンタクト開口１１６を形成するとしてよい。
パターニングプロセスを実行すると、レジスト層１１４の位置合わせに失敗する場合がある。つまり、レジスト層１１４の位置がずれて、開口１１５を形成している間に、スペーサ材料１０６の一部分１１３が露出して、第１のＩＬＤ１１０の一部分１１１がレジスト層１１４で被覆されたままとなる場合がある。レジスト層１１４の位置ずれの量は、場合によって異なるが、開口１１６のアスペクト比が大きくなるにつれて増加し得る。例えば、小さい構成要素を含むマイクロ電子デバイスでは、レジスト層１１４の位置ずれに起因してコンタクトとゲートとの間で短絡が発生する可能性がより高くなる。
この後、基板１００のソース／ドレイン領域１０３の部分に配設されている窒化物エッチストップ層１０８を、窒化物エッチングプロセスを用いて、例えば、ソース／ドレインコンタクト領域１０７が露出するように（図１Ｃを参照のこと）除去するとしてよい。これに代えて、窒化物エッチストップ層１０８は基板１０２には設けられていないので、ｎｅｓｌ１０８を除去する必要はないとしてもよい。別の実施形態によると、ｎｅｓｌのエッチングは、選択的に実行されるＩＬＤ除去プロセスに応じて実行するか否かが決まる任意の工程であるとしてよく、ＩＬＤエッチングが基板に対して選択的な性質を持つ場合、ｎｅｓｌエッチングは実行する必要がない。
レジスト層１１４の位置がずれているために、ｎｅｓｌ１０８のエッチングおよび／またはＩＬＤのエッチングを実行すると、スペーサ材料１０６の露出部分１１３には凹部１１７が形成される場合がある。形成される凹部１１７の深さは、具体的な処理パラメータに応じて変わり得る。ある実施形態によると、凹部１１７の深さは、コンタクトエッチング（ｎｅｓｌおよび／またはＩＬＤのエッチング）のエッチング時間と相互に関連する／対応する。その後レジスト層１１４を除去して、関連技術分野で公知の任意の適切なサリサイドプロセス、例えば、これらに限定されないが、ニッケルサリサイドプロセスおよび／またはその他の同様のサリサイドプロセスを用いて、サリサイド１１８をソース／ドレインコンタクト領域１０７上／内に形成するとしてよい（図１Ｄを参照のこと）。
サリサイド１１８の上には第１のコンタクト金属１２０を形成して、開口１１６を充填するとしてよい（図１Ｅを参照のこと）。ある実施形態によると、第１のコンタクト金属１２０は、コンタクト開口１１６内に形成されるボイドをほとんどまたは完全に無くすように、間隙充填特性が良好なプロセスを用いて形成されるとしてよい。このようなプロセスとしては、例えば、化学気相成長（ＣＶＤ）プロセスが挙げられるとしてよい。この後例えば化学機械研磨（ＣＭＰ）プロセス等の研磨プロセス１２３を実行して、第１のコンタクト金属１２０（図１Ｆを参照のこと）およびストップ層１１２を除去するとしてよい。第１のコンタクト金属は、場合によってはタングステン、チタン、窒化チタン、およびチタンタングステンのうち少なくとも１つを含むとしてよいが、具体的な用途に応じて任意の適切なコンタクト材料を含むとしてよい。
ある実施形態によると、第１のコンタクト金属１２０は平坦化されて、ゲート１０４の平坦な上面１２１と同一平面になるとしてよい。つまり、研磨プロセス１２３で研磨されると、第１のコンタクト金属１２０の上面１２２はゲート１０４の平坦な上面１２１と同一平面となる。研磨プロセス１２３は、コンタクト金属１２０とゲート１０４とを接続している可能性のあるストリンガーを全て除去するべく、過剰研磨に十分な時間をかける必要がある。研磨プロセス１２３によればさらに、レジスト層１１４の位置ずれによってスペーサ材料１０６の露出部分１１３に形成された凹部１１７（戻って図１Ｃを参照のこと）が除去される。ある実施形態によると、第１のコンタクト金属１２０は、非テーパー状の第１のコンタクト金属１２０を含むとしてよい。
ゲート１０４の平坦な上面１２１およびコンタクト金属１２０の上面１２２に、別のゲートエッチストップ層１２４を形成するとしてよい（図１Ｇを参照のこと）。別のゲートエッチストップ層１２４の上に、第２のＩＬＤ１２６を形成するとしてよい。第２の開口を形成して（不図示）、第２のコンタクト金属１２８で充填するとしてよい。第２のコンタクト金属１２８は、第１のコンタクト金属１２０と伝導的に結合されているとしてよく、且つ、第１のコンタクト金属１２０とオーミック接合を形成しているとしてよい。第２のコンタクト金属１２８は、第１のコンタクト金属の上面１２２に配設されているとしてよい。第２の開口は、第２のコンタクト金属１２８がテーパー状になり、第２のコンタクト金属１２８の下側部分１２９が、第２のコンタクト金属１２８の上側部分１３０に比べて非常に小さくなるように、形成されるとしてよい。これは、この第２の開口にはサリサイドを形成する必要がないためである。
ある実施形態によると、第２のコンタクト金属１２８の上側部分１３０の直径１３１は、下側部分１２９の直径１３２よりも大きい。第２のコンタクト金属１２８のテーパー比を大きくすると、先行技術に係る単一コンタクトプロセスに比べて、コンタクト−ゲート位置合わせ許容範囲を大幅に大きくすることができる。このようにして、ゲート１０４よりも高さのある積層コンタクト構造１３３が形成されるとしてよい。第１のコンタクト構造１２０と第２のコンタクト構造１２８との間を金属−金属接合とすることによって、トランジスタ構造内の積層コンタクト構造１３３（垂直方向に積層された二重コンタクト構造を含む）の形状についてはるかに高い自由度が得られる。このため、ゲート１０４に接触する（短絡を発生させる）可能性を発生させることなく、位置合わせ誤差の許容範囲を大きくすることができる。
本発明の実施形態によれば、積層トレンチコンタクトと、例えば、二重金属ゲートプロセス等の金属ゲートプロセスとを組み合わせる簡単且つ特異な方法が得られる。当該方法によれば、コンタクト−ゲート位置合わせマージンを大きくすることができると共に、サリサイドプロセスで形成されるコンタクトのアスペクト比を小さくすることができる。ある実施形態によると、ソースドレイントレンチコンタクト構造は、垂直方向に積層された２つのコンタクトから形成される。金属ゲートは、第１のソース／ドレインコンタクトの前に形成されるとしてよく、サリサイドは、第１のソース／ドレインコンタクトが開口された後、且つ、第２のソース／ドレインコンタクト開口が形成される前に形成されるとしてよい。先行技術に係るコンタクトプロセスでは、一段階でトレンチコンタクトが形成されるプロセスを用いているが、当該コンタクトプロセスは非常に小さい技術ノードには応用できない。
本発明のその他の利点には、先行技術に係るプロセスに比べて比較的小規模のプロセス変更で、コンタクト−ゲート位置合わせマージンを大きくしつつ、形成するコンタクトを大きくできることが挙げられる。本発明の実施形態によれば、本発明に係る方法に従って製造されたトランジスタ等のマイクロ電子デバイスのオーバーラップ容量を変更することなく、コンタクト位置ずれの許容範囲を大きくすることができる。
上記の説明では本発明に係る方法で利用され得る工程および材料を具体的に挙げたが、当業者であれば、多くの変更例および代替例が実施可能であることに想到するであろう。したがって、特許請求の範囲で定義される本発明の思想および範囲には、このような変更例、変形例、代替例、および追加例が全て含まれるものと考えられたい。また、マイクロ電子構造のある側面については関連技術分野で公知と考えられる。このため、本明細書に添付した図面には、例となるマイクロ電子構造のうち、本発明の実施に関連する部分のみを図示していると考えられたい。このように、本発明は本明細書に記載した構造に限定されない。

Claims (13)

  1. 基板上に配設されている第１のＩＬＤにコンタクト開口を形成して、ソース／ドレインコンタクト領域を露出させる段階と、
    前記ソース／ドレインコンタクト領域上にシリサイドを形成する段階と、
    前記シリサイド上に第１のコンタクト金属を形成して前記コンタクト開口を充填する段階と、
    前記第１のコンタクト金属を研磨して、前記第１のコンタクト金属の上面を平坦化して、前記基板上に配設されているゲートの上面と同一平面とし、前記コンタクト開口における位置合わせ誤差に対応して、前記ゲートに隣接して配設されているスペーサ材料に形成される凹部が除去される段階と、
    前記ゲートの前記上面に第２のＩＬＤを成膜する段階と、
    前記第２のＩＬＤに第２のコンタクト開口を形成する段階と、
    前記第２のコンタクト開口に第２のコンタクト金属を形成する段階と
    を備え、
    前記第２のコンタクト金属は、前記第１のコンタクト金属と伝導的に結合され、
    前記第１のＩＬＤにコンタクト開口を形成する段階は、前記基板のソースドレイン領域上に配設されている窒化物エッチストップ層のうち前記コンタクト開口において露出した部分を除去して前記ソース／ドレインコンタクト領域を露出させる段階をさらに有する方法。
  2. 前記コンタクト開口は、ドライエッチングプロセスを用いて前記第１のＩＬＤの一部を除去することによって形成さ
    れ、前記ＩＬＤは、前記スペーサ材料および前記スペーサ材料に隣接して配設されている窒化物エッチストップ層よりも高いエッチングレートでエッチングされる請求項１に記載の方法。
  3. 前記ＩＬＤの下方に配設されている窒化物エッチストップ層の一部を除去する段階と、
    前記基板上に配設されているゲート、隣接するスペーサ材料、および隣接する窒化物エッチストップ層の上面に配設されている前記ＩＬＤの前記一部を除去する段階と
    をさらに備える請求項１または２に記載の方法。
  4. 前記第２のコンタクト金属は、テーパー状である請求項１から３のいずれか一ｓ項に記載の方法。
  5. 前記第１のコンタクト金属および前記第２のコンタクト金属は、積層コンタクト構造を形成する請求項１から４のいずれか一項に記載の方法。
  6. 窒化物エッチストップ層の一部を除去し、基板上に配設されているゲート、ゲートに隣接するスペーサ材料、および前記スペーサ材料に隣接する窒化物エッチストップ層の上面に配設されている第１のＩＬＤの一部を除去して、コンタクト開口を形成する段階と、
    前記窒化物エッチストップ層のうち前記コンタクト開口において露出した部分を除去して、前記基板内のソース／ドレインコンタクト領域を露出させる段階と、
    前記ソース／ドレインコンタクト領域上にシリサイドを形成する段階と、
    前記コンタクト開口内に第１のコンタクト金属を形成する段階と、
    前記第１のコンタクト金属を研磨して、前記第１のコンタクト金属を平坦化することによって前記ゲートの上面と同一平面として、スペーサ材料の凹部を除去する段階と、
    前記ゲートの前記上面と同一平面に第２のＩＬＤを成膜する段階と、
    前記第２のＩＬＤに第２のコンタクト開口を形成する段階と、
    前記第２のコンタクト開口内に第２のコンタクト金属を形成する段階と
    を備える方法。
  7. 前記スペーサ材料の凹部は、コンタクトエッチングのエッチング時間に対応する請求項６に記載の方法。
  8. 前記第１のコンタクト金属は、非テーパー状のコンタクト金属を含む請求項６または７に記載の方法。
  9. 前記第２のコンタクト金属は、下側部分および上側部分を含み、前記下側部分の直径は、前記上側部分の直径よりも小さい請求項６から８のいずれか一項に記載の方法。
  10. 前記第１のコンタクト金属および前記第２のコンタクト金属は、互いに伝導的に結合され、積層コンタクト構造を含む請求項６から９のいずれか一項に記載の方法。
  11. 前記ゲートは、金属ゲートを含む請求項６から１０のいずれか一項に記載の方法。
  12. 前記金属ゲートは、二重金属ゲートを含むトランジスタの一部を含む請求項１１に記載の方法。
  13. 前記シリサイドは、前記第１のＩＬＤにコンタクト開口が形成された後、且つ、前記第２のコンタクト開口が形成される前に形成される請求項１から１２のいずれか一項に記載の方法。
JP2011509802A 2008-06-30 2009-06-26 積層トレンチコンタクトを形成する方法 Active JP5467616B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/215,991 US8803245B2 (en) 2008-06-30 2008-06-30 Method of forming stacked trench contacts and structures formed thereby
US12/215,991 2008-06-30
PCT/US2009/048764 WO2010002718A2 (en) 2008-06-30 2009-06-26 Method of forming stacked trench contacts and structures formed thereby

Publications (2)

Publication Number Publication Date
JP2011520297A JP2011520297A (ja) 2011-07-14
JP5467616B2 true JP5467616B2 (ja) 2014-04-09

Family

ID=41446408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011509802A Active JP5467616B2 (ja) 2008-06-30 2009-06-26 積層トレンチコンタクトを形成する方法

Country Status (6)

Country Link
US (11) US8803245B2 (ja)
JP (1) JP5467616B2 (ja)
KR (1) KR101252927B1 (ja)
CN (4) CN104617146B (ja)
DE (4) DE112009000970B4 (ja)
WO (1) WO2010002718A2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
US8741718B2 (en) * 2012-01-17 2014-06-03 International Business Machines Corporation Local interconnects compatible with replacement gate structures
CN103839907B (zh) * 2012-11-21 2016-08-31 瀚宇彩晶股份有限公司 主动元件阵列基板及其电路堆叠结构
DE112013006607T5 (de) * 2013-03-29 2015-10-29 Intel Corporation Transistorarchitektur mit erweiterten vertieften Abstandhalter- und Source/Drain-Regionen und Verfahren zu deren Herstellung
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9123563B2 (en) 2014-01-17 2015-09-01 Taiwan Semiconductor Manufacturing Company Limited Method of forming contact structure of gate structure
CN105845064B (zh) * 2015-01-14 2019-02-15 南京瀚宇彩欣科技有限责任公司 电路堆叠结构
US9627316B1 (en) * 2015-12-15 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor devices having interconnect structures and manufacturing method thereof
US10249502B2 (en) 2016-01-22 2019-04-02 International Business Machines Corporation Low resistance source drain contact formation with trench metastable alloys and laser annealing
US9991205B2 (en) 2016-08-03 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US10236215B1 (en) * 2017-10-24 2019-03-19 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
US10651284B2 (en) 2017-10-24 2020-05-12 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
DE102018102448B4 (de) * 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale
US10957589B2 (en) * 2017-11-30 2021-03-23 Mediatek Inc. Self-aligned contact and method for forming the same
CN109994429B (zh) * 2017-12-29 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110265297A (zh) * 2018-03-12 2019-09-20 应用材料公司 多色自对准触点选择性蚀刻
US10811309B2 (en) * 2018-12-04 2020-10-20 Nanya Technology Corporation Semiconductor structure and fabrication thereof
CN112397577B (zh) * 2019-08-14 2024-05-03 长鑫存储技术有限公司 半导体器件结构及其制作方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2403996A (en) 1941-12-09 1946-07-16 Bell Telephone Labor Inc Electron discharge apparatus
JPH07263551A (ja) 1994-03-24 1995-10-13 Toshiba Corp 半導体装置の製造方法
JPH0955499A (ja) 1995-08-11 1997-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JP3522926B2 (ja) 1995-12-04 2004-04-26 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JPH1126757A (ja) 1997-06-30 1999-01-29 Toshiba Corp 半導体装置及びその製造方法
AU764441B2 (en) * 1998-02-09 2003-08-21 Genset S.A. cDNAs encoding secreted proteins
US6004878A (en) 1998-02-12 1999-12-21 National Semiconductor Corporation Method for silicide stringer removal in the fabrication of semiconductor integrated circuits
JP4501164B2 (ja) 1998-05-01 2010-07-14 ソニー株式会社 半導体記憶装置
KR100339683B1 (ko) * 2000-02-03 2002-06-05 윤종용 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
JP3828332B2 (ja) * 2000-03-27 2006-10-04 株式会社東芝 強誘電体メモリ
JP2002043544A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100356775B1 (ko) 2000-12-11 2002-10-18 삼성전자 주식회사 2중층의 캐핑 패턴을 사용하여 반도체 메모리소자를형성하는 방법 및 그에 의해 형성된 반도체 메모리소자
JP3970102B2 (ja) * 2001-06-28 2007-09-05 キヤノン株式会社 画像処理装置、画像処理方法、及びプログラム
KR100450671B1 (ko) * 2002-02-26 2004-10-01 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
JP2004152878A (ja) * 2002-10-29 2004-05-27 Toshiba Corp 半導体記憶装置及びその製造方法
KR100587635B1 (ko) 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
JP2005026641A (ja) 2003-07-04 2005-01-27 Nec Electronics Corp 半導体装置およびその製造方法
US7033931B2 (en) 2003-08-01 2006-04-25 Agere Systems Inc. Temperature optimization of a physical vapor deposition process to prevent extrusion into openings
JP4606006B2 (ja) * 2003-09-11 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI250558B (en) 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
JP4567314B2 (ja) * 2003-10-24 2010-10-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100543471B1 (ko) * 2003-12-30 2006-01-20 삼성전자주식회사 노어형 플래시 메모리 셀의 콘택 구조 형성방법
KR20050079795A (ko) 2004-02-06 2005-08-11 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100562650B1 (ko) 2004-06-25 2006-03-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100585180B1 (ko) * 2005-02-21 2006-05-30 삼성전자주식회사 동작 전류가 개선된 반도체 메모리 소자 및 그 제조방법
TWI296145B (en) 2005-03-09 2008-04-21 Powerchip Semiconductor Corp Non-volatile memory and fabricating method thereof
KR100625188B1 (ko) * 2005-05-10 2006-09-15 삼성전자주식회사 반도체 소자의 제조방법
JP4703324B2 (ja) * 2005-08-30 2011-06-15 株式会社東芝 半導体装置
DE102005052000B3 (de) 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
JP2007134705A (ja) 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2007141905A (ja) 2005-11-15 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
US7569466B2 (en) 2005-12-16 2009-08-04 International Business Machines Corporation Dual metal gate self-aligned integration
US20070141798A1 (en) 2005-12-20 2007-06-21 Intel Corporation Silicide layers in contacts for high-k/metal gate transistors
KR100753155B1 (ko) * 2006-05-09 2007-08-30 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7470615B2 (en) * 2006-07-26 2008-12-30 International Business Machines Corporation Semiconductor structure with self-aligned device contacts
JP5140972B2 (ja) 2006-09-12 2013-02-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US7879718B2 (en) * 2006-12-27 2011-02-01 Spansion Llc Local interconnect having increased misalignment tolerance
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
US7393751B1 (en) * 2007-03-13 2008-07-01 International Business Machines Corporation Semiconductor structure including laminated isolation region
US8119470B2 (en) * 2007-03-21 2012-02-21 Texas Instruments Incorporated Mitigation of gate to contact capacitance in CMOS flow
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
US7947606B2 (en) * 2008-05-29 2011-05-24 Infineon Technologies Ag Methods of forming conductive features and structures thereof
US8803245B2 (en) * 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby

Also Published As

Publication number Publication date
US11721630B2 (en) 2023-08-08
US10297549B2 (en) 2019-05-21
US9293579B2 (en) 2016-03-22
CN101981662A (zh) 2011-02-23
US9559060B2 (en) 2017-01-31
DE112009000970B4 (de) 2020-06-18
US9437546B2 (en) 2016-09-06
DE112009000970T5 (de) 2011-02-17
CN104934369A (zh) 2015-09-23
JP2011520297A (ja) 2011-07-14
DE112009005533B4 (de) 2021-11-18
US20230326860A1 (en) 2023-10-12
DE112009005544B3 (de) 2023-01-12
US20220246529A1 (en) 2022-08-04
WO2010002718A2 (en) 2010-01-07
WO2010002718A3 (en) 2010-05-06
US20170141039A1 (en) 2017-05-18
US10784201B2 (en) 2020-09-22
US20160126191A1 (en) 2016-05-05
US20190237404A1 (en) 2019-08-01
CN104934369B (zh) 2018-09-18
CN104617146B (zh) 2019-12-10
US9922930B2 (en) 2018-03-20
US20180315710A1 (en) 2018-11-01
KR20100120699A (ko) 2010-11-16
US20200365513A1 (en) 2020-11-19
KR101252927B1 (ko) 2013-04-09
CN104617146A (zh) 2015-05-13
US20090321942A1 (en) 2009-12-31
DE112009005531A5 (de) 2015-08-06
DE112009005533A5 (de) 2015-08-06
US20160336271A1 (en) 2016-11-17
US20150108567A1 (en) 2015-04-23
US20140252464A1 (en) 2014-09-11
US11335639B2 (en) 2022-05-17
US8803245B2 (en) 2014-08-12
CN104658998A (zh) 2015-05-27
US9252267B2 (en) 2016-02-02

Similar Documents

Publication Publication Date Title
JP5467616B2 (ja) 積層トレンチコンタクトを形成する方法
KR101971349B1 (ko) 콘택트 플러그 및 그 형성 방법
US20180337113A1 (en) Semiconductor Device with Multi Level Interconnects and Method of Forming the Same
TWI622097B (zh) 具有選擇性蝕刻終止襯墊之自對準閘極下接接觸
CN107068757B (zh) Finfet器件及其形成方法
US10204828B1 (en) Enabling low resistance gates and contacts integrated with bilayer dielectrics
SG182041A1 (en) Semiconductor devices having through-contacts and related fabrication methods
EP3229263A1 (en) Semiconductor device and fabrication method thereof
TWI641147B (zh) 半導體裝置及其製造方法
KR102462439B1 (ko) 반도체 소자의 제조 방법
CN110911493A (zh) 集成电路装置及其形成方法
TWI765292B (zh) 半導體裝置及其形成方法
US20160020144A1 (en) Method for fabricating semiconductor device
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR20050065169A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140123

R150 Certificate of patent or registration of utility model

Ref document number: 5467616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250