DE10322742A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE10322742A1
DE10322742A1 DE10322742A DE10322742A DE10322742A1 DE 10322742 A1 DE10322742 A1 DE 10322742A1 DE 10322742 A DE10322742 A DE 10322742A DE 10322742 A DE10322742 A DE 10322742A DE 10322742 A1 DE10322742 A1 DE 10322742A1
Authority
DE
Germany
Prior art keywords
layer
zone
voltage
diode
pch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10322742A
Other languages
English (en)
Other versions
DE10322742B4 (de
Inventor
Mitsutaka Hano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10322742A1 publication Critical patent/DE10322742A1/de
Application granted granted Critical
Publication of DE10322742B4 publication Critical patent/DE10322742B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Bootstrap-Schaltung umfasst mindestens eine ladbare Halbleiterelementzone (D3, 6) und eine Driftzone (Rn, 8) einer Hochspannungsinsel. Ein Übergang zwischen der ladbaren Halbleiterelementzone und der Driftzone der Hochspannungsinsel ist isoliert. Die Driftzone der Hochspannunginsel besitzt n+-Schichten (11, 12), die auf einer Hochspannungsseite und an einem Öffnungsabschnitt in einer n--Halbleiterschicht (106) einer Hochspannungsinsel vorgesehen sind. Somit kann ein EIN-Betrieb eines parasitären Transistors verhindert werden, um dadurch einen Stromverbrauch der Schaltungen zu senken.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung zum Ansteuern einer Leistungsvorrichtung und im Spezielleren auf eine Halbleitervorrichtung einer schaltungsintegrierten MOS-Struktur mit Hochspannungsfestigkeit, welche eine Leistungsvorrichtung wie einen Wechselrichter ansteuert und unter Verwendung eines Bootstrap-Schaltungssystems einen Betrieb eines parasitären Transistors verhindert.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In einem herkömmlichen Bootstrap-Diodensystem wurde, obwohl eine Bootstrap-Diode im Allgemeinen außerhalb eines IC-Chips mit Hochspannungsfestigkeit (in Folgenden als „hochspaunnungsfester IC-Chip" oder einfach „IC-Chip" bezeichnet) vorgesehen ist, ein Bootstrap-Diodensystem entwickelt, bei dem die Bootstrap-Diode auf dem hochspannungsfesten IC-Chip angebracht ist, um eine einzelne Chipstruktur zu erzielen.
  • Der hochspannungsfeste IC-Chip eines herkömmlichen Bootstrap-Schaltungssystems wird mit Bezug auf die 27 und 28 beschrieben. 27 ist eine Schnittansicht, die eine herkömmliche Bootstrap-Diode zeigt, und 28 ist ein herkömmlicher schematischer Schaltungsaufbau, bei dem eine Leistungsvorrichtung (z.B. ein Stromwandler) an den hochspannungsfesten IC-Chip mit der darauf angebrachten, in 27 gezeigten Bootstrap-Diode angeschlossen ist.
  • Das in 27 gezeigte Bootstrap-Diodensystem umfasst einen Bootstrap-Diodenabschnitt 101 und eine CMOS-Zone 102 zum Ansteuern einer Hochspannungsseite, die auf einem hochspannungsfesten IC-Chip angebracht sind. Eine n– -Halbleiterschicht 106 ist auf einem p– -Substrat 105 ausgebildet, und eine p– -Wanne 103 und eine p+ -Diffusionsschicht 104 einer Zwischenisolierschicht sind beabstandet voneinander in der n– -Halbleiterschicht 106 vorgesehen.
  • Auf diese Weise kann eine Stromversorgungsspannung Vcc zwischen der p– -Wanne 103 und der p+ -Diffusionsschicht 104 angelegt werden, und eine Hochspannungsdiode kann als Bootstrap-Diode (D101) verwendet werden. Zusätzlich ist das p– -Substrat 105 auf dem hochspannungsfesten IC-Chip im Allgemeinen an ein Massepotential (GND) angeschlossen.
  • Mit Bezug auf 28 bezeichnet C1 einen externen Bootstrap-Kondensator (im Folgenden als „externer Kondensator" bezeichnet). Ein oberer (hochspannungsseitiger) Leistungstransistor T1 und ein unterer (niederspannungsseitiger) Leistungstransistor T2 sind zwischen einem Hochspannungsanschluss HV und der Masse GND in Reihe geschaltet, und die Transistoren T1 und T2 weisen jeweils besondere Substratdioden D1 und D2 auf.
  • Wie in der Figur gezeigt ist, umfasst der hochspannungsfeste IC-Chip eine hochspannungsseitige Steuerschaltung 111, eine niederspannungsseitige Steuerschaltung 112, eine Pegelverschiebungsschaltung 113, eine Verzögerungsschaltung 114 und eine Bootstrap-Diode D101 mit einem Hochspannungsfestigkeit, und der hochspannungsfeste IC-Chip ist so an eine Leistungsvorrichtung angeschlossen, die von den Transistoren T1 und T2 u. dgl. gebildet ist, dass die Leistungsvorrichtung angesteuert wird.
  • Ein Anschluss des externen Kondensators C1 ist über die Bootstrap-Diode D101 auf dem IC-Chip an eine Stromversorgungsspannung Vcc angeschlossen. Wenn ein Ausgangsanschluss OUT unter der Bedingung in etwa auf einem Massepotential gehalten wird, dass der untere Transistor T2 in einem leitenden Zustand (EIN) ist, wird ein Ladestrom an den externen Kondensator C1 angelegt, und der externe Kondensator C1 speichert eine Ladespannung V1, die um einen Spannungsabfall etwas niedriger ist als die Stromversorgungsspannung Vcc. Somit wird die niederspannungsseitige Steuerschaltung 112 durch die relativ niedrige Stromversorgungsspannung Vcc angesteuert, und die hochspannungsseitige Steuerschaltung 111 wird durch die im externen Kondensator C1 geladene Spannung V1 angesteuert.
  • Wie vorstehend beschrieben, ist nach dem in den 27 und 28 gezeigten hochspannungsfesten IC-Chip eine Anode 107 der Bootstrap-Diode D101 über einen Begrenzungswiderstand R1 an die Stromversorgungsspannung Vcc angeschlossen, eine Kathode 108 davon ist an einen Schwebepotentialabsolutspannungsanschluss VB auf der Hochspannungsseite angeschlossen. Der externe Kondensator C1 ist zwischen dem Schwebepotentialabsolutspannungsanschluss VB auf der Hochspannungsseite und einem Schwebepotentialversatzspannungsanschluss VS (d.h. dem Ausgangsanschluss OUT) auf der Hochspannungsseite angeschlossen.
  • Wenn in diesem Aufbau der Transistor T2 auf der Niederspannungsseite, welcher ein Ausgangselement eines Stromwandlers ist, einschaltet, wird der externe Kondensator C1 über die hochspannungsseitige Bootstrap-Diode D101 geladen, und die Steuerschaltung 111 auf der Hochspannungsseite wird von der im externen Kondensator C1 geladenen Spannung V1 angesteuert. Somit ist ein System bereitgestellt, bei dem es nicht notwendig ist, zusätzlich eine schwebende Stromversorgung auf der Hochspannungsseite vorzusehen.
  • Als weiteres Beispiel eines herkömmlichen Aufbaus ist eine Ladeschaltung mit Bootstrap-Kapazität in dem japanischen Patent mit der Offenlegungsnr. 9-65571 (1997), Veröffentlichungsblatt (siehe Abschnitte [0009] bis [0014], 3 bis 5) (darauf Bezug nehmend als Patenschrift 1) offenbart, bei der eine Vorrichtung zum Verhindern eines EIN-Betriebs eines parasitären Transistors einer integrierten LDMOS-Struktur während des Übergangs vorgesehen ist, und es wird ein integrierter LDMOS-Transistor eingesetzt, der gewährleistet, dass ein Ausfall der integrierten Vorrichtung verhindert wird, und eine Zeiteinstellung eines niedrigeren Leistungselements ist mit derjenigen des LDMOS synchronisiert.
  • In dem Bootstrap-Schaltungssystem mit der Bootstrap-Diode D101, die, wie in den 27 und 28 gezeigt, auf dem hochspannungsfesten IC-Chip angebracht ist, ist jedoch eine RESURF-Struktur vorgesehen, um eine Hochspannung eines Potentials der Anode 107 der Diode D101 zu halten, welche um die Stromversorgungsspannung höher ist als diejenige des p– -Substrats 105. Wenn in diesem Fall die Stromversorgungsspannung Vcc angelegt wird, schaltet ein parasitärer PNP-Transistor 109 ein, und ein Stromverstärkungsfaktor HFE des parasitären PNP-Transistors wird aufgrund einer niedrigen Grundionenkonzentration von diesem groß, was zu dem Problem führt, dass über die p– -Wanne 103 und die n– -Halbleiterschicht 106 ein sehr großer Strom von der Anode 107 zum p– -Substrat 105 fließt.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde gemacht, um die oben genannten Probleme zu lösen, und sie hat als Aufgabe, eine Halbleitervorrichtung auf einem IC-Chip mit Hochspannungsfestigkeit bereitzustellen, indem ein Bootstrap-System eingesetzt wird, bei dem ein parasitärer Transistor am Einschalten gehindert wird und ein Stromverbrauch einer Schaltung reduziert werden kann.
  • Im Spezielleren ist es eine Hauptaufgabe der vorliegenden Erfindung, den Betrieb des parasitären PNP-Transistors so weit wie möglich zu verhindern, indem Funktionen von Hochspannung aufrechterhaltenden und ladenden Vorgängen durch unterschiedliche Elemente übernommen werden, deren Übergang isoliert ist. Und zwar, weil der Hochspannungsaufrechterhaltungsteil, obwohl er die RESURF-Struktur aufweist, die n– -Driftschicht ist, und deshalb der parasitäre PNP-Transistor nicht angeregt wird.
  • Zusätzlich sind als das Halbleiterelement zum Laden ungefähr zwei Arten, wie beispielsweise eine Diodenart und eine pch-MOS-Transistorart angebracht, und um den Betrieb des parasitären PNP-Transistors in jeder Art so weit wie möglich zu verhindern, wird eine Grundionenkonzentration angehoben, indem eine eingebettete n+ -Schicht hinzugefügt wird, so dass ein Stromverstärkungsfaktor HFE des parasitären PNP-Transistors reduziert ist.
  • Um die oben angesprochene Aufgabe zu erfüllen, sieht die vorliegende Erfindung eine Halbleitervorrichtung zum Ansteuern einer Leistungsvorrichtung vor. Die Halbleitervorrichtung besteht aus einer Bootstrap-Schaltung, die ein Leistungselement auf einer Niederspannungsseite der Leistungsvorrichtung ansteuert und eine Stromversorgungsspannung für eine Hochspannungsansteuerungsseite einem Bootstrap-Kondensator zuführt, der zwischen einem Schwebepotentialabsolutspannungsanschluss der Hochspannungsansteuerungsseite und einem Schwebepotentialversatzspannungsanschluss der Hochspannungsansteuerungsseite angeschlossen ist.
  • Die Bootstrap-Schaltung umfasst mindestens eine ladbare Halbleiterelementzone und einen Hochspannung aufrechterhaltenden Abschnitt, wobei ein Übergang zwischen dem ladbaren Halbleiterelementabschnitt und dem Hochspannung aufrecht erhaltenden Abschnitt isoliert ist. Der Hochspannung aufrechterhaltende Abschnitt besteht aus einer n– -Driftschicht mit n+ -Schichten, die auf einer Hochspannungsseite und an einem Öffnungsabschnitt in einer n– -Halbleiterschicht einer Hochspannungsinsel vorgesehen sind. Zusätzlich ist ein Paar von p+ -Schichten, deren Potential dasselbe ist wie beim p– -Substrat, auf beiden Seiten der n+ -Schicht des Hochspannungsinselöffnungsabschnitts vorgesehen.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese und weitere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung zusammen mit deren bevorzugten Ausführungsformen mit Bezug auf die beigefügten Zeichnungen klar ersichtlich:
  • 1 ist eine schematische Schaltungsansicht, die einen Aufbau einer Halbleitervorrichtung zeigt, die an eine Leistungsvorrichtung nach Ausführungsform 1 der vorliegenden Erfindung angeschlossen ist;
  • 2 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 1 der vorliegenden Erfindung zeigt;
  • 3 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 2 der vorliegenden Erfindung zeigt;
  • 4 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 3 der vorliegenden Erfindung zeigt;
  • 5 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach einer Modifizierung von Ausführungsform 3 der vorliegenden Erfindung zeigt;
  • 6 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 4 der vorliegenden Erfindung zeigt;
  • 7 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach einer Modifizierung von Ausführungsform 4 der vorliegenden Erfindung zeigt;
  • 8 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 5 der vorliegenden Erfindung zeigt;
  • 9 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 6 der vorliegenden Erfindung zeigt;
  • 10 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung der Halbleitervorrichtung nach Ausführungsform 7 der vorliegenden Erfindung zeigt;
  • 11 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach einer Modifizierung von Ausführungsform 7 der vorliegenden Erfindung zeigt;
  • 12 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 8 der vorliegenden Erfindung zeigt;
  • 13 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach einer Modifizierung von Ausführungsform 8 der vorliegenden Erfindung zeigt;
  • 14 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 9 der vorliegenden Erfindung zeigt;
  • 15 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 10 der vorliegenden Erfindung zeigt;
  • 16 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 11 der vorliegenden Erfindung zeigt;
  • 17 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 12 der vorliegenden Erfindung zeigt;
  • 18 ist eine Schaltungsschemaansicht, die einen Aufbau einer Halbleitervorrichtung zeigt, die mit einer Leistungsvorrichtung nach Ausführungsform 13 der vorliegenden Erfindung verbunden ist;
  • 19 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung der Halbleitervorrichtung nach Ausführungsform 13 der vorliegenden Erfindung zeigt;
  • 20 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 14 der vorliegenden Erfindung zeigt;
  • 21 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer Halbleitervorrichtung nach Ausführungsform 15 der vorliegenden Erfindung zeigt;
  • 22 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung der Halbleitervorrichtung nach Ausführungsform 15 der vorliegenden Erfindung zeigt;
  • 23 ist eine Schaltungsschemaansicht, die einen Aufbau einer Halbleitervorrichtung zeigt, die mit einer Leistungsvorrichtung nach Ausführungsform 16 der vorliegenden Erfindung verbunden ist;
  • 24 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung der Halbleitervorrichtung nach Ausführungsform 16 der vorliegenden Erfindung zeigt;
  • 25 ist eine Schaltungsschemaansicht, die einen Aufbau einer Halbleitervorrichtung zeigt, die mit einer Leistungsvorrichtung nach Ausführungsform 17 der vorliegenden Erfindung verbunden ist;
  • 26 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung der Halbleitervorrichtung nach Ausführungsform 17 der vorliegenden Erfindung zeigt;
  • 27 ist eine Schnittansicht, die einen wesentlichen Teil einer Bootstrap-Schaltung einer herkömmlichen Halbleitervorrichtung zeigt; und
  • 28 ist eine Schaltungsschemaansicht, die einen Aufbau einer herkömmlichen Halbleitervorrichtung zeigt, die mit einer Leistungsvorrichtung verbunden ist.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGS-FORMEN
  • Bevor die Beschreibung erfolgt, muss festgehalten werden, dass Ausführungsformen nach der vorliegenden Erfindung nachstehend mit Bezug auf die 1 bis 26 durch Darstellung eines Bootstrap-Systems beschrieben werden, bei dem ein ladbarer Halbleiterelementabschnitt und eine n– -Driftschicht zum Aufrechterhalten einer Hochspannung, wobei ihr Übergang isoliert ist, auf einem monolithischen IC-Chip mit Hochspannungsfestigkeit, d.h. einem hochspannungsfesten IC-Chip, auf einer Einzelchipstruktur angebracht sind.
  • Dennoch ist die vorliegende Erfindung nicht darauf beschränkt und kann auch auf eine Halbleitervorrichtung angewandt werden, die mit einem anderen MOS-Transistor o. dgl ausgestattet ist. Zusätzlich wird festgehalten, dass dieselben Bezugszahlen und -zeichen in den Zeichnungen durchgehend gemeinsamen Komponenten zugeteilt sind und sich überschneidende Beschreibungen der Kürze halber weggelassen werden.
  • (Ausführungsform 1)
  • Ausführungsform 1 nach der vorliegenden Erfindung wird mit Bezug auf die 1 und 2 beschrieben. 1 zeigt einen Schaltungsschemaaufbau nach Ausführungsform 1 der vorliegenden Erfindung, bei dem eine Halbleitervorrichtung und eine Leistungsvorrichtung verbunden sind. 2 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 1 der vorliegenden Erfindung.
  • Nach einem in den 1 und 2 gezeigten Aufbau eines Bootstrap-Systems sind eine Diodenzone 6 einer Diode D3 und einer n– -Rn-Driftschichtzone 8 unter Verwendung einer Hochspannungsinsel auf einem monolithischen IC-Chip mit Hochspannungsfestigkeit angebracht. In diesem System ist die n– -Rn-Driftschicht dazu vorgesehen, eine Hochspannung so aufrechtzuerhalten, dass die n– -Rn-Driftschicht zwischen einem Kathodenanschluss 22 einer Diode D3 und einem Anschluss 11 einer Schwebepotentialabsolutspannung VB einer hochspannungsseitigen Steuerschaltung 111 angeschlossen ist.
  • Obere (hochspannungsseitige) und untere (niederspannungsseitige) Leistungstransistoren T1 und T2 arbeiten in einem Schaltmodus für einen sich wiederholenden Zyklus mit einer vorbestimmten hohen Frequenz, und jeder Transistor schaltet jeweils während zwei unterschiedlichen Phasen für einen Zyklus ein. Eine spezielle Diode D1 des oberen Transistors T1 begrenzt eine positive Übergangsspannung, die an einem Ausgangsanschluss OUT entsteht, wenn der untere Transistor T2 abschaltet, und eine spezielle Diode D2 des unteren Transistors T2 begrenzt eine negative Übergangsspannung, die am Ausgangsanschluss OUT entsteht, wenn der obere Transistor T1 abschaltet.
  • Die hochspannungsseitige Steuerschaltung 111 spricht zur Ansteuerung des oberen Transistors auf ein vorbestimmtes Befehlssignal an, welches von einem Eingangsanschluss HIN auf der Hochspannungsseite über eine Pegelverschiebungsschaltung 113 angelegt wird, und schaltet den oberen Transistor 1 während einer bestimmten Phasenperiode über einen Ausgangsanschluss HO auf der Hochspannungsseite ein.
  • Auf ähnliche Weise spricht eine niederspannungsseitige Steuerschaltung 112 zum Ansteuern des unteren Transistors auf ein vorbestimmtes Befehlssignal an, welches von einem Eingangsanschluss LIN auf der Niederspannungsseite über eine Verzögerungsschaltung 114 angelegt wird, und schaltet den unteren Transistor T2 während einer bestimmten Phasenperiode über einen Ausgangsanschluss LO auf der Niederspannungsseite ein. In dieser Anordnung ist jeweils ein Anschluss der Steuerschaltung 112, der Pegelverschiebungsschaltung 113 und der Verzögerungsschaltung 114 an ein Massepotential GND angeschlossen.
  • Ein Anschluss eines externen Kondensators C1, welcher zwischen einen VB- und einen VS-Anschluss geschaltet ist, wird über die n– -Rn-Driftschicht und die Diodenzone 6 der Diode D3 auf dem monolithischen IC-Chip an eine Stromversorgungsspannung Vcc (von beispielsweise 15V) angeschlossen. Ein Ladestrom wird dann an den externen Kondensator C1 unter der Bedingung angelegt, wenn der Ausgangsanschluss OUT in etwa auf dem Massepotential gehalten wird, dass der untere Transistor T2 in einem leitenden Zustand (EIN) ist, und der externe Kondensator C1 hält eine Ladespannung V1 aufrecht, die um einen Spannungsabfall (VF) etwas niedriger ist als die Stromversorgungsspannung Vcc.
  • Auf diese Weise wird also die niederspannungsseitige Steuerschaltung 112 durch die relativ niedrige Stromversorgungsspannung Vcc angesteuert, und die hochspannungsseitige Steuerschaltung 111 wird durch die Spannung V1 angesteuert, die im externen Kondensator C1 geladen ist.
  • Auf diese Weise ist bei der in den 1 und 2 gezeigten monolithischen IC mit Hochspannungsfestigkeit eine p+ -Anodenschicht 21 in der Diodenzone 6 der Diode D3 an die Stromversorgungsspannung Vcc angeschlossen, und eine n+ -Kathodenschicht 22 in der Diodenzone 6 der Diode D3 ist an die n– -Rn-Driftschicht angeschlossen, und ein Strom wird an den externen Kondensator C1 über die n– -Rn-Driftschicht angelegt, so dass der externe Kondensator C1 wie die Spannung V1 geladen ist. Somit ist es durch die Verwendung der im externen Kondensator C1 als Stromversorgungsspannung für die hochspannungsseitige Steuerschaltung 111 geladene Spannung V1 nicht notwendig, zusätzlich eine schwebende Stromversorgung auf der Hochspannungsseite im Bootstrap-System vorzusehen.
  • In dieser Anordnung umfasst der Schnittaufbau der in 2 gezeigten Bootstrap-Schaltung die Diodenzone 6 der Diode D3, eine n– Rn-Driftschichtzone 8 einer Hochspannungsinsel, und eine CMOS-Transistorzone 9 zum Ansteuern der Hochspannungsseite, und eine eingebettete n+ -Schicht 10 ist zwischen einer n– -Halbleiterschicht 106 und einem p– -Substrat 105 in der Diodenzone 6 der Diode D3 untergebracht.
  • In der n– -Driftschichtzone 8 der Hochspannungsinsel sind p+ -Schichten 13 und 14 mit demselben Potential wie demjenigen des p– -Substrats 105 vorgesehen, um eine Sperrschicht zu vergrößern, damit eine elektrische Feldkonzentration einer n+ -Zone 12 gesenkt wird. Zusätzlich ist eine p+ -Diffusionszone 18 in der n– -Halbleiterschicht 106 als Zwischenisolierschicht so tief ausgebildet, dass sie das p– -Substrat 105 erreicht, so dass die p+ -Diffusionszone 18 den Übergang der Diodenzone 6 der Diode D3 und der n– -Driftschichtzone 8 der Hochspannungsinsel isoliert.
  • Wie aus dem Schnittaufbau der so ausgebildeten Bootstrap-Schaltung ersichtlich werden kann, umfasst die Diodenzone 6 der Diode D3 die p+ -Anodenschicht 21 und die n+ -Kathodenschicht 22 in der darin befindlichen n– -Halbleiterschicht 106, und die eingebettete n+ -Schicht 10 ist zwischen der n– -Halbleiterschicht 106 und dem p– -Substrat 105 in der Diodenzone 6 der Diode 3 untergebracht.
  • Auf diese Weise ist eine Grundionenkonzentration erhöht, so dass ein Stromverstärkungsfaktor HFE eines in 27 in einem herkömmlichen parasitären PNP-Transistoraufbau gezeigten parasitären PNP-Transistors 109 gesenkt werden und ein EIN-Betrieb des parasitären PNP-Transistors bei weitem besser verhindert werden kann als beim herkömmlichen Aufbau. Im Ergebnis wird ein Strom daran gehindert, von der p+ -Anodenschicht 21 über die n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 zum p– -Substrat 105 zu fließen.
  • Die n– Driftschichtzone 8 der Hochspannungsinsel besitzt einen Aufbau, bei dem ein schwebender Mehrfachmagnetwiderstand (MFFP) doppelt eingebettet ist. Im Spezielleren ist die n– -Rn-Driftschichtzone 8 der Hochspannungsinsel zwischen der n+ -Schicht 11 auf der Hochspannungsseite und der n+ -Schicht 12 eines Öffnungsabschnitts in der n– Halbleiterschicht 106 in der Hochspannungsinsel vorgesehen, und die n+ -Schicht 12 ist durch das Paar der p+ -Schichten 13 und 14 umgeben, das fest auf dasselbe Potential eingestellt ist wie das p– -Substrat (Massepotential GND).
  • Auf diese Weise ist die Sperrschicht vergrößert und die elektrische Feldkonzentration der n+ -Schicht 12 des Öffnungsabschnitts kann gesenkt werden. Somit wird, wenn das Leistungselement auf der Hochspannungsseite einschaltet, während ein Leistungselement auf der Niederspannungsseite abschaltet, das Potential der n+ -Schicht 12 des Öffnungsabschnitts zu einem schwebenden Potential, welches so gesteuert werden kann, dass es ein niedriges Potential ist (ca. 40 V oder darunter), so dass eine Hochspannung, d.h. 600 V oder darüber, aufrechterhalten werden kann.
  • Wie vorstehend beschrieben, kann im Bootstrap-System der Ausführungsform 1 nach der vorliegenden Erfindung, da die Diodenzone 6 der Diode D3 und die n- -Driftschichtzone 8 der Hochspannungsinsel auf dem hochspannungsfesten IC-Chip angebracht sind, der Stromverbrauch einer Schaltung wirksam gesenkt werden. Da zusätzlich, wie in 2 gezeigt, der Übergang des Diodenbereichs 6 der Diode D3 und die n– Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert ist, können sie auf dem monolithischen IC-Chip angebracht werden.
  • (Ausführungsform 2)
  • Ausführungsform 2 der vorliegenden Erfindung wird mit Bezug auf 3 beschrieben. 3 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 2 der vorliegenden Erfindung, und ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 1 und 2 gezeigten Ausführungsform 1. Ausführungsform 2 unterscheidet sich dadurch von Ausführungsform 1, dass, während das Paar der p+ -Schichten 13 und 14 in der n– -Rn-Driftschichtzone 8 in 2 in der Ausführungsform 1 gezeigt ist, die p+ -Schicht 13 weggelassen wurde und nur eine p+ -Schicht 14 in der in 3 gezeigten Ausführungsform 2 vorgesehen ist.
  • In dem Aufbau, bei dem die p+ -Schicht 13 weggelassen wurde, dient die p+ -Diffusionszone 18, welche den Übergang der Diodenzone 6 der Diode D3 und die n– -Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert, auch als p+ -Schicht 13, um die elektrische Feldkonzentration der n+ -Schicht 12 zu senken.
  • Da die p+ -Schicht 13 weggelassen wurde, kann deshalb ein Bereich der n– -Driftschichtzone 8 der Hochspannungsinsel im IC-Chip um einen Bereich verkleinert werden, der genau dieser weggelassenen p+ -Schicht 13 entspricht.
  • (Ausführungsform 3)
  • Ausführungsform 3 der vorliegenden Erfindung wird mit Bezug auf die 4 und 5 beschrieben. Die 4 und 5 zeigen einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 3 der vorliegenden Erfindung bzw, deren Modifizierung. Ihre Grundstrukturen sind im Wesentlichen dieselben wie diejenige von der in den 1 und 2 gezeigten Ausführungsform 1.
  • Ausführungsform 3 unterscheidet sich dadurch von Ausführungsform 1, dass eine zusätzliche, eingebettete p+ -Schicht 19 zwischen der n– -Halbleiterschicht 106 einer Hochspannungsinsel und dem p– -Substrat in der n– Rn-Driftschichtzone 8 einer Hochspannungsinsel entsprechend dem wie in 4 gezeigten Aufbau von Ausführungsform 3 der vorliegenden Erfindung untergebracht ist. Nach der in 5 gezeigten Modifizierung ist eine eingebettete p+ Schicht 19 in der n– -Halbleiterschicht 106 in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel eingebettet.
  • Im Spezielleren wird bei dem in 2 gezeigten Aufbau von Ausführungsform 1 der vorliegenden Erfindung, wenn das Leistungselement auf der Hochspannungsseite einschaltet, und das Leistungselement auf der Niederspannungsseite abschaltet, das Potential der n+ -Öffnungsschicht 12 in der n– -Rn-Driftschichtzone 8 auf der Hochspannungsinsel zu einem schwebenden Potential, was ein Problem aufwerfen kann, nämlich dass eine Stehspannung der Diode D3 überschritten wird.
  • Dann ist noch, wie in den 4 und 5 gezeigt, nach der Ausführungsform 3 der vorliegenden Erfindung, die eingebettete p+ -Schicht 19 zwischen der n– -Halbleiterschicht 106 der Hochspannungsinsel und dem p– -Substrat untergebracht bzw. ist die p+ -Schicht 19 in der n– -Halbleiterschicht 106 der Hochspannungsinsel eingebettet. Somit kann eine wirksame Sperrschicht unter der n+ -Schicht 12 verkleinert werden, und das Potential der n+ -Zone 12 kann daran gehindert werden, hoch anzusteigen.
  • (Ausführungsform 4)
  • Ausführungsform 4 der vorliegenden Erfindung wird mit Bezug auf die 6 und 7 beschrieben. Die 6 und 7 zeigen einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 4 der vorliegenden Erfindung bzw. deren Modifizierung. Ihre Grundstrukturen sind im Wesentlichen dieselben wie diejenigen von der in den 4 und 5 gezeigten Ausführungsform 3. Ausführungsform 4 unterscheidet sich dadurch von Ausführungsform 3, dass das in Ausführungsform 2 beschriebene Merkmal mit demjenigen von Ausführungsform 3 der vorliegenden Erfindung kombiniert und in Ausführungsform 4 angewandt wird.
  • Im Spezielleren ist im in den 4 und 5 gezeigten Aufbau von Ausführungsform 3 der vorliegenden Erfindung, während ein Paar von p+ -Schichten 13 und 14, das fest auf dasselbe Potential eingestellt ist wie das p– -Substrat, in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel vorgesehen ist, nach dem in den 6 und 7 gezeigten Aufbau von Ausführungsform 4 der vorliegenden Erfindung die p+ -Schicht 13 weggelassen, und es ist nur die p+ -Schicht 14 vorgesehen, und die eingebettete p+ -Schicht 19 ist zwischen der n– -Halbleiterschicht 106 einer Hochspannungsinsel untergebracht, und das (in 6 gezeigte) p– -Substrat 105 bzw. die eingebettete p+ -Schicht 19 ist in der n– -Halbleiterschicht 106 der Hochspanungsinsel (in 7 gezeigt) in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel eingebettet.
  • In dem Aufbau, bei dem die p+ -Schicht 13 weggelassen wurde, dient die p+ -Diffusionszone 18, welche den Übergang der Diodenzone 6 der Diode D3 und der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert, auch als p+ -Schicht 13, um die elektrische Feldkonzentration der n+ -Schicht 12 zu senken. Da die p+ -Schicht 13 weggelassen wurde, kann deshalb ein Bereich der n– -Driftschichtzone 8 der Hochspannungsinsel im IC-Chip um einen Bereich verkleinert werden, der genau dieser weggelassenen p+ -Schicht 13 entspricht.
  • Zusätzlich wird nach der in den 4 und 5 gezeigten Ausführungsform 3 und nach der in den 6 und 7 gezeigten Ausführungsform 4 der vorliegenden Erfindung in einer bevorzugten Ausführungsform als Verfahren zum Ausbilden der eingebetteten p+ -Schicht 19 in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel ein Hochenergieionenimplantationsverfahren zum Implantieren und Ausbilden der eingebetteten p+ -Schicht 19 in der n– -Halbleiterschicht 106 eingesetzt.
  • In einer anderen bevorzugten Ausführungsform kann als Verfahren zum Ausbilden der eingebetteten p+ -Schicht 19 in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel ein Verfahren zum zweimaligen Aufbauen einer Epitaxialschicht eingesetzt werden, welche die n– -Rn-Driftschichtzone 8 der Hochspannungsinsel wird. Im Spezielleren wird, nachdem sich eine erste Epitaxialschicht aufgebaut hat, eine Störstelle der p-Art implantiert, die eingebettete p+ -Schicht 19 wird in der n– -Halbleiterschicht 106 der Hochspannungsinsel ausgebildet, und dann wird eine zweite Epitaxialschicht aufgebaut. Auf diese Weise kann die wirksame Sperrschicht genau unter der n+ -Schicht 12 verkleinert werden, und es wird möglich, zu verhindern, dass das Potential der n+ -Zone 12 hoch ansteigt.
  • (Ausführungsform 5)
  • Ausführungsform 5 der vorliegenden Erfindung wird mit Bezug auf 8 beschrieben. 8 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 5 der vorliegenden Erfindung, und ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in 2 gezeigten Ausführungsform 1. Ausführungsform 5 der vorliegenden Erfindung sieht ein weiteres bevorzugtes Ausführungsbeispiel zum Verhindern, dass das Potential einer n+ -Schicht 12 hoch ansteigt, vor, welches sich dadurch von demjenigen der Ausführungsform 1 unterscheidet, dass p– -Wannenschichten 23 und 24 in der in 8 gezeigten n– -Rn-Driftschichtzone 8 einer Hochspannungsinsel eingebettet sind.
  • Im Spezielleren umgeben die p– -Wannenschichten 23 und 24 untere und seitliche Abschnitte eines Paars der p+ -Schichten 13 und 14, deren Potential jeweils fest auf dasselbe Poential wie das p– -Substrat eingestellt ist, um dadurch die elektrische Feldkonzentration der n+ – Schicht 12 zu senken.
  • Somit kann eine wirksame Sperrschicht in der Nachbarschaft der n+ -Schicht 12 verkleinert werden, und das Potential der n+ -Schicht 12 wird daran gehindert, hoch anzusteigen. Es wird festgehalten, dass, selbst wenn die eine oder andere der p– -Wannenschichten 23 und 24 eingebettet wird, derselbe Effekt erzielt werden kann.
  • (Ausführungsform 6)
  • Ausführungsform 6 der vorliegenden Erfindung wird mit Bezug auf 9 beschrieben. 9 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 6 der vorliegenden Erfindung, und ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in 8 gezeigten Ausführungsform 5.
  • Ausführungsform 6 unterscheidet sich dadurch von Ausführungsform 5, dass, während die p– -Wannenschichten 23 und 24 so vorgesehen sind, dass sie in der in 8 gezeigten Ausführungsform 5 die unteren und seitlichen Abschnitte des Paars der p+ -Schichten 13 und 14 in der n– -Rn-Driftschichtzone 8 umgeben, die p+ -Schicht 13 und die p– -Wannenschicht 23 entfernt sind, und nur die p+ -Schicht 14 und die p– Wannenschicht 24 genau unter diesen in der Ausführungsform 6 ausgebildet sind, wie in 9 gezeigt ist.
  • In dem Aufbau, bei dem die p+ -Schicht 13 und die p– -Wannenschicht 23 weggelassen wurden, dient die p+ -Diffusionszone 18, welche den Übergang der Diodenzone 6 der Diode D3 und der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert, auch als p+ -Schicht 13, um wie im zuvor erwähnten Aufbau die elektrische Feldkonzentration der n+ -Schicht 12 zu senken. Da die p+ -Schicht 13 und die p– -Wannenschicht 23 weggelassen wurden, kann deshalb ein Bereich der n– -Driftschichtzone 8 der Hochspannungsinsel im IC-Chip um einen Bereich verkleinert werden, der den weggelassenen Bereichen entspricht.
  • (Ausführungsform 7)
  • Ausführungsform 7 der vorliegenden Erfindung wird mit Bezug auf die 10 und 11 beschrieben. Die 10 und 11 zeigen einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 7 der vorliegenden Erfindung bzw. deren Modifizierung. Ihre Grundstrukturen sind im Wesentlichen dieselben wie diejenige von der in der 8 gezeigten Ausführungsform 5. Die in den 10 und 11 gezeigte Ausführungsform 7 unterscheidet sich dadurch von Ausführungsform 5, dass das in 4 oder 5 gezeigte Merkmal von Ausführungsform 3 mit demjenigen der in 8 gezeigten Ausführungsform 5 kombiniert ist.
  • Im Spezielleren sind nach Ausführungsform 7 der vorliegenden Erfindung die p– -Wannenschichten 23 und 24 so eingebettet, dass sie die unteren und seitlichen Abschnitte eines Paars der p+ -Schichten 13 und 14 umgeben, deren Potential fest auf dasselbe wie im p– -Substrat eingestellt ist, und die eingebettete p+ -Schicht 19 ist zwischen der n– -Halbleiterschicht 106 einer Hochspannungsinsel und dem p– -Substrat 105 (in 10 gezeigt) untergebracht, bzw. ist die eingebettete p+ -Schicht 19 in der n– -Halbleiterschicht 106 der Hochspannungsinsel (in 11 gezeigt) eingebettet.
  • Somit kann eine wirksame Sperrschicht genau unter der n+ -Schicht 12 und in der Nachbarschaft der n+ -Schicht 12 verkleinert werden, und das Potential der n+ -Schicht 12 wird daran gehindert, hoch anzusteigen. Es wird festgehalten, dass, selbst wenn nur eine der p– -Wannenschichten 23 und 24 eingebettet wird, derselbe Effekt erzielt werden kann.
  • (Ausführungsform 8)
  • Ausführungsform 8 der vorliegenden Erfindung wird mit Bezug auf die 12 und 13 beschrieben. Die 12 und 13 zeigen einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 8 der vorliegenden Erfindung bzw. deren Modifizierung.
  • Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 10 und 11 gezeigten Ausführungsform 7.
  • Ausführungsform 8 unterscheidet sich dadurch von Ausführungsform 7, dass, während die p– -Wannenschichten 23 und 24 so vorgesehen sind, dass sie in der Ausführungsform 7 die unteren und seitlichen Abschnitte des Paars der p+ -Schichten 13 und 14 umgeben, die p+ -Schicht 13 und die p– -Wannenschicht 23 entfernt sind, und in der Ausführungsform 8 sind nur die p+ -Schicht 14 und die p-Wannenschicht 24 ausgebildet, wie in den 12 und 13 gezeigt ist.
  • In dem Aufbau, bei dem die p+ -Schicht 13 und die p– -Wannenschicht 23 weggelassen wurden, dient die p+ -Diffusionszone 18, welche den Übergang der Diodenzone 6 der Diode D3 und der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert, auch als p+ -Schicht 13, um die elektrische Feldkonzentration der n+ -Schicht 12 zu senken. Da die p+ -Schicht 13 und die p– -Wannenschicht 23 weggelassen wurden, kann deshalb ein Bereich der n– -Driftschichtzone 8 der Hochspannungsinsel im IC-Chip um einen Bereich verkleinert werden, der den weggelassenen Bereichen entspricht.
  • Zusätzlich ist in dieser Ausführungsform 8 wie in Ausführungsform 7 der vorliegenden Erfindung die p+ -Schicht 19 zwischen der n– -Halbleiterschicht 105 einer Hochspannungsinsel und dem p– -Substrat 105 (in 12 gezeigt) untergebracht, bzw. ist die eingebettete p+ -Schicht 19 in der n– -Halbleiterschicht 106 der Hochspannungsinsel (in 13 gezeigt) eingebettet.
  • Somit kann eine wirksame Sperrschicht genau unter der n+ -Schicht 12 und in der Nachbarschaft der n+ -Schicht 12 verkleinert werden, und das Potential der n+ -Schicht 12 wird daran gehindert, hoch anzusteigen.
  • (Ausführungsform 9)
  • sAusführungsform 9 der vorliegenden Erfindung wird mit Bezug auf 14 beschrieben. 14 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 9 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 1 und 2 gezeigten Ausführungsform 1.
  • Ausführungsform 9 unterscheidet sich dadurch von Ausführungsform 1, dass nach der in 14 gezeigten Ausführungsform 9 der vorliegenden Erfindung die n+ -Schicht 22 einen eingebetteten Abschnitt besitzt, der in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 vorgesehen ist, welcher in der n– -Halbleiterschicht 106 so tief eingebettet ist, dass er teilweise mit der eingebetteten n+ -Schicht 10 in Kontakt ist.
  • Auf diese Weise wird eine Grundionenkonzentration weiter erhöht, so dass der Stromverstärkungsfaktor HFE des parasitären PNP-Transistors 109 und ein EIN-Betrieb des parasitären PNP-Transistors verhindert werden kann. Im Ergebnis kann ein Strom daran gehindert werden, von der p+ -Anodenschicht 21 über die n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 zum p– -Substrat 105 zu fließen.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau der Diodenzone 6 der Diode D3 in der Ausführungsform 9 der vorliegenden Erfindung von demjenigen der Ausführungsform 1 der vorliegenden Erfindung unterscheidet. Deshalb kann diese Ausführungsform 9 auf die Ausführungsformen 2 bis 8 angewandt werden, bei denen die Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel anders sind, wenn auch deren Abbildungen weggelassen wurden.
  • (Ausführungsform 10)
  • Ausführungsform 10 der vorliegenden Erfindung wird mit Bezug auf 15 beschrieben. 15 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 10 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 1 und 2 gezeigten Ausführungsform 1.
  • Ausführungsform 10 unterscheidet sich dadurch von Ausführungsform 1, dass nach dieser in der 15 gezeigten Ausführungsform 10, eine p– -Wanne 25 einschließlich der Diode D3 in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 vorgesehen ist, und die p+ -Anodenschicht 21 und die n+ -Kathodenschicht 22 in der p– -Wanne 25 vorgesehen sind, und die eingebettete n+ -Schicht 10 zwischen der n- Halbleiterschicht 106 und dem p– -Substrat 105 untergebracht ist.
  • Somit kann wie in Ausführungsform 1 der vorliegenden Erfindung ein EIN-Betrieb eines parasitären PNP-Transistors verhindert werden. Im Ergebnis kann ein Strom daran gehindert werden, über die n– -Halbleiterschicht 105 in der Diodenzone 6 der Diode D3 zum p– -Substrat 105 zu fließen.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau der Diodenzone 6 der Diode D3 in der Ausführungsform 10 der vorliegenden Erfindung von demjenigen der Ausführungsform 1 der vorliegenden Erfindung unterscheidet. Deshalb kann diese Ausführungsform 10 auf die Ausführungsformen 2 bis 8 angewandt werden, bei denen die Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel anders sind, wenn auch deren Abbildungen weggelassen wurden.
  • (Ausführungsform 11)
  • Ausführungsform 11 der vorliegenden Erfindung wird mit Bezug auf 16 beschrieben. 16 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 11 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in 15 gezeigten Ausführungsform 10.
  • Ausführungsform 11 unterscheidet sich dadurch von Ausführungsform 10, dass nach der wie in 16 gezeigten Ausführungsform 11 darüber hinaus eine n+ -Schicht 26 in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 vorgesehen und an die p+ -Anodenschicht 21 in der p– -Wanne 25 in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 angeschlossen ist.
  • Somit kann der Stromverstärkungsfaktor HFE eines parasitären PNP-Transistors 109 weiter gesenkt und ein EIN-Betrieb des parasitären PNP-Transistors verhindert werden. Im Ergebnis kann ein Strom daran gehindert werden, von der p+ -Anodenschicht 21 über die n– -Halbleiterschicht 105 in der Diodenzone 6 der Diode D3 zum p– -Substrat 105 zu fließen.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau der Diodenzone 6 der Diode D3 in der Ausführungsform 11 der vorliegenden Erfindung von demjenigen der Ausführungsform 10 der vorliegenden Erfindung unterscheidet. Deshalb kann diese Ausführungsform 11 auf die Ausführungsformen 2 bis 8 angewandt werden, bei denen die Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel anders sind, wenn auch deren Abbildungen weggelassen wurden.
  • (Ausführungsform 12)
  • Ausführungsform 12 der vorliegenden Erfindung wird mit Bezug auf 17 beschrieben. 17 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 12 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in 16 gezeigten Ausführungsform 11. Ausführungsform 12 unterscheidet sich dadurch von Ausführungsform 11, dass die Merkmale von Ausführungsform 9 und Ausführungsform 11 der vorliegenden Erfindung nach dieser Ausführungsform 12 kombiniert sind.
  • Im Spezielleren ist nach der in 16 gezeigten Ausführungsform 11 die p– -Wanne 25 in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 vorgesehen, die p+ -Anodenschicht 21 und die n+ -Kathodenschicht 22 sind in der p– Wanne 25 vorgesehen, die eingebettete n+ -Schicht 10 ist zwischen der n– Halbleiterschicht 106 und dem p– -Substrat 105 untergebracht, darüber hinaus ist die n+ -Schicht 26 in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 vorgesehen und an die p+ -Anodenschicht 21 in der p– -Wanne 25 in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 angeschlossen.
  • Hingegen besitzt nach der in 17 gezeigten Ausführungsform 12 die n+ -Schicht 26 einen eingebetteten Abschnitt, der in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 vorgesehen ist, und der eingebettete Abschnitt der n+ -Schicht 26 ist so tief eingebettet, dass er teilweise mit der eingebetteten n+ -Schicht 10 in der n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 in Kontakt ist.
  • Auf diese Weise wird eine Grundionenkonzentration weiter erhöht, so dass ein Stromverstärkungsfaktor HFE eines parasitären PNP-Transistors 109 weiter gesenkt und ein EIN-Betrieb des parasitären PNP-Transistors verhindert werden kann. Im Ergebnis kann ein Strom daran gehindert werden, von der p+ -Anodenschicht 21 über die n– -Halbleiterschicht 106 in der Diodenzone 6 der Diode D3 zum p– -Substrat 105 zu fließen.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau der Diodenzone 6 der Diode D3 in der Ausführungsform 12 der vorliegenden Erfindung von demjenigen der Ausführungsform 11 der vorliegenden Erfindung unterscheidet. Deshalb kann diese Ausführungsform 12 auf die Ausführungsformen 2 bis 8 angewandt werden, bei denen die Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel anders sind, wenn auch deren Abbildungen weggelassen wurden.
  • (Ausführungsform 13)
  • Ausführungsform 13 der vorliegenden Erfindung wird mit Bezug auf die 18 und 19 beschrieben. 18 zeigt einen Schaltungsschemaaufbau nach Ausführungsform 13 der vorliegenden Erfindung, bei dem eine Halbleitervorrichtung und eine Leistungsvorrichtung angeschlossen sind. 19 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 13. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 1 und 2 gezeigten Ausführungsform 1.
  • Ausführungsform 13 der vorliegenden Erfindung unterscheidet sich dadurch von Ausführungsform 1, dass nach der wie in den 18 und 19 gezeigten Ausführungsform 13 ein Bootstrap-System eingesetzt wird, bei dem eine Zone 7 eines pch-MOS-Transistors (Tr7) und eine n– -Rn-Driftschichtzone 8 einer Hochspannungsinsel auf einem monolithischen IC-Chip mit Hochspannungsfestigkeit angebracht sind, eine erste p+ -Schicht 20 in der pch-MOS-Transistorzone 7 an eine Stromversorgungsspannung Vcc angeschlossen ist, eine zweite p+ -Schicht 17 über die n– -Rn-Driftschicht so an den externen Kondensator C1 angeschlossen ist, dass ein Strom über die zweite p+ -Schicht 17 und über die n– -Rn-Driftschicht an den externen Kondensator angelegt und der Kondensator somit geladen wird.
  • In dieser Anordnung ist, wie in 18 gezeigt, ein Anschluss einer Verzögerungsschaltung 114 an ein Gate der pch-MOS-Transistorzone 7 angeschlossen, und der Anschluss jeweils einer niederspannungsseitigen Steuerschaltung 112, einer Pegelverschiebungsschaltung 113 und der Verzögerungsschaltung 114 ist an ein Massepotential GND angeschlossen. Somit schaltet die pch-MOS-Transistorzone 7 synchron mit der Zeiteinstellung des EIN-Betriebs eines Transistors T2 auf der Niederspannungsseite eines Ausgangselements eines Stromwandlers (einer Leistungsvorrichtung) ein.
  • Der externe Kondensator C1 ist zwischen einem VB-Anschluss und einem VS-Anschluss angeschlossen, und ein Anschluss des externen Kondensators C1 ist über die n– -Rn-Driftschicht und über die pch-MOS-Transistorzone 7 auf dem monolithischen IC-Chip an die Stromversorgungsspannung Vcc von z.B. 15 V angeschlossen. Wenn ein niedrigerer Transistor T2 anschaltet und ein Ausgangsanschluss OUT ungefähr auf Massepotential gehalten wird, wird ein Ladestrom an den externen Kondensator C1 angelegt. Der externe Kondensator C1 erhält die Stromversorgungsspannung Vcc als Ladespannung ohne Abfall der Stromversorgungsspannung aufrecht. Auf diese Weise wird die niederspannungsseitige Steuerschaltung 112 durch eine relativ niedrige Stromversorgungsspannung Vcc angesteuert, und die hochspannungsseitige Steuerschaltung 111 wird durch die Spannung Vcc angesteuert, die im externen Kondensator C1 geladen ist.
  • Da, wie zuvor beschrieben, die pch-MOS-Transistorzone synchron mit der Zeiteinstellung des EIN-Betriebs des Transistors T2 auf der Niederspannungsseite der Ausgangsvorrichtung des Stromwandlers anschaltet, wenn der pch-MOS-Transistor 7 anschaltet, wird ein Strom von der an die erste p+ -Schicht 20 in der pch-MOS-Transistorzone 7 angeschlossenen Stromversorgungsspannung Vcc über die n– -Rn-Driftschicht an den externen Kondensator C1 angelegt, und somit wird der externe Kondensator C1 geladen. Somit ist es in dem Bootstrap-System nicht notwendig, zusätzlich eine schwebende Stromversorgung auf der Hochspannungsseite vorzusehen, indem die geladene Spannung Vcc als Stromversorgungsspannung für die hochspannungsseitige Steuerschaltung 111 eingesetzt wird.
  • In dieser Anordnung umfasst der in 19 gezeigte Schnittaufbau der Bootstrap-Schaltung die pch-MOS-Transistorzone 7, die n– -Rn-Driftschichtzone 8 der Hochspannungsinsel und eine CMCOS-Transistorzone 9 zum Ansteuern der Hochspannungsseite, und die eingebettete n+ -Schicht 10 ist zwischen der n– -Halbleiterschicht 106 und dem p– -Substrat 105 in der pch-MOS-Transistorzone 7 untergebracht.
  • Zusätzlich sind p+ -Schichten 13 und 14, deren Potential dasselbe ist wie im p– -Substrat 105, in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel vorgesehen, um dadurch eine Sperrschicht zu vergrößern und eine elektrische Feldkonzentration in einer n+ -Zone 12 zu senken. Darüber hinaus ist eine p+ -Diffusionszone 18, welche den Übergang der pch-MOS-Transistorzone 7 und der n– Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert, als Zwischenisolierschicht so tief ausgebildet, dass sie das p– -Substrat 105 in der n– -Halbleiterschicht 106 erreicht.
  • Wie aus dem Schnittaufbau der vorstehenden Bootstrap-Schaltung deutlich werden kann, umfasst die pch-MOS-Transistorzone 7 die erste p+ -Schicht 20, eine zweite p+ -Schicht 17 und eine n+ -Substratschicht 16 in der n– -Halbleiterschicht 106 in der pch-MOS-Transistorzone 7, und die in die pch-MOS-Transistorzone eingebettete n+ -Schicht 10 ist zwischen der n– -Halbleiterschicht 106 und dem p– -Substrat 105 in der pch-MOS-Transistorzone 7 untergebracht.
  • Im Ergebnis ist eine Grundionenkonzentration erhöht, so dass ein Stromverstärkungsfaktor HFE eines parasitären PNP-Transistors 109 gesenkt werden und ein EIN-Betrieb des parasitären PNP-Transistors bei weitem besser verhindert werden kann als beim herkömmlichen Aufbau. Folglich kann ein Strom daran gehindert werden, von der ersten p+ -Schicht 20 über die n– -Halbleiterschicht 106 in der pch-MOS-Transistorzone 7 zum p– -Substrat 105 zu fließen.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau des ladbaren Halbleitervorrichtungsabschnitts (Tr7-Zone) in der Ausführungsform 13 der vorliegenden Erfindung von derjenigen von Ausführungsform 1 unterscheidet. Deshalb kann diese Ausführungsform 13 auf die Ausführungsformen 2 bis 8 angewandt werden, die andere Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel haben, auch wenn deren Abbildungen weggelassen wurden.
  • (Ausführungsform 14)
  • Ausführungsform 14 der vorliegenden Erfindung wird mit Bezug auf 20 beschrieben. 20 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 14 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 18 und 19 gezeigten Ausführungsform 13.
  • Ausführungsform 14 unterscheidet sich dadurch von Ausführungsform 13, dass nach der in 20 gezeigten Ausführungsform 14 die n+ -Substratschicht 16, die in der n– -Halbleiterschicht 106 in der pch- MOS-Transistorzone 7 vorgesehen ist, einen eingebetteten Abschnitt besitzt, welcher so tief in der n– -Halbleiterschicht 106 eingebettet ist, dass er teilweise mit der eingebetteten n+ -Schicht 10 in Kontakt ist.
  • Im Ergebnis wird die Grundionenkonzentration weiter erhöht, so dass ein Stromverstärkungsfaktor HFE eines parasitären PNP-Transistors 109 gesenkt werden und ein EIN-Betrieb des parasitären PNP-Transistors verhindert werden kann. Folglich kann ein Strom daran gehindert werden, von der ersten p+ -Anodenschicht 20 über die n– -Halbleiterschicht 106 in der pch-MOS-Transistorzone 7 zum p– -Substrat 105 zu fließen.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau des ladbaren Halbleitervorrichtungsabschnitts in der Ausführungsform 14 der vorliegenden Erfindung von derjenigen von Ausführungsform 13 unterscheidet. Deshalb kann diese Ausführungsform 14 auf die Ausführungsformen 2 bis 8 angewandt werden, die andere Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel haben, auch wenn deren Abbildungen weggelassen wurden.
  • (Ausführungsform 15)
  • Ausführungsform 15 der vorliegenden Erfindung wird mit Bezug auf die 21 und 22 beschrieben. 21 zeigt einen Schaltungsschemaaufbau nach Ausführungsform 15 der vorliegenden Erfindung, bei dem eine Halbleitervorrichtung und eine Leistungsvorrichtung angeschlossen sind, und 22 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 15 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 18 und 19 gezeigten Ausführungsform 13.
  • Die in den 21 und 22 gezeigte Ausführungsform 15 unterscheidet sich dadurch von Ausführungsform 13, dass eine Diodenzone 5 einer Diode D5 zusätzlich in der entgegengesetzten Richtung zu einer Hauptdraindiode D4 des pch-MOS-Transistors (Tr7) angebracht ist. In diesem Fall fließt, wenn die pch-MOS-Transistorzone 7 abschaltet, ein Verzögerungsrückstrom durch die Hauptdraindiode D4 zwischen einer zweiten p+ -Schicht 17 und einer n+ -Substratschicht 16 in der pch-MOS-Transistorzone 7.
  • Wie in den 21 und 22 gezeigt, ist die Diodenzone 5 der Diode D5 vorgesehen, um den Verzögerungsrückstrom daran zu hindern, durch die Hauptdraindiode D4 in der pch-MOS-Transistorzone 7 zu fließen, wenn die pch-MOS-Transistorzone 7 vom eingeschalteten in den ausgeschalteten Zustand schaltet. Eine erste p+ -Schicht 20 der pch-MOS-Transistorzone 7 ist an eine p+ -Anodenschicht 27 der Diodenzone 5 der Diode D5 angeschlossen, die wiederum beide an die Stromversorgungsspannung Vcc angeschlossen sind. Die n+ -Substratschicht 16 der pch-MOS-Transistorzone 7 ist an eine n+ -Kathodenschicht 28 der Diodenzone 5 der Diode D5 angeschlossen. Die anderen Strukturen sind dieselben wie in der in den 18 und 19 gezeigten Ausführungsform 13.
  • In dieser Anordnung umfasst der Schnittaufbau der in 22 gezeigten Bootstrap-Schaltung die Diodenzone 5 der Diode D5, die pch-MOS-Transistorzone 7, die n– Rn-Driftschichtzone 8 einer Hochspannungsinsel, und die CMOS-Transistorzone 9 zum Ansteuern der Hochspannungsseite. Eine eingebettete n+ -Schicht 10 ist zwischen der n– -Halbleiterschicht 106 und dem p– -Substrat 105 in der pch-MOS-Transistorzone 7 bzw. der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel eingebettet.
  • Zusätzlich sind in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel p+ -Schichten 13 und 14 vorgesehen, deren Potential dasselbe wie im p– -Substrat 105 ist, um eine Sperrschicht zu vergrößern und eine elektrische Feldkonzentration der n+ -Zone 12 zu senken. Darüber hinaus ist eine p+ -Diffusionszone 18, welche den Übergang der pch-MOS-Transistorzone 7 und der n -Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert, in der n– -Halbleiterschicht 106 als Zwischenisolierschicht so tief ausgebildet, dass sie das p– -Substrat 105 erreicht.
  • Wie aus dem Schnittaufbau der Bootstrap-Schaltung deutlich wird, kann, wenn die pch-MOS-Transistorzone 7 im EIN-Zustand ist, der zwischen dem Anschluss VB und dem Anschluss VS vorgesehene Kondensator C1 mit der Stromversorgungsspannung Vcc geladen werden, und der EIN-Betrieb eines parasitären Transistors kann viel besser gesteuert werden als im Stande der Technik. Somit kann die Bootstrap-Schaltung auf einem monolithischen IC angebracht werden. Dazu kommt, dass, wenn die pch-MOS-Transistorzone 7 im AUS-Zustand ist, ein Entladestrom daran gehindert wird, durch die Hauptdraindiode D4 zu fließen.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau des ladbaren Halbleitervorrichtungsabschnitts in der Ausführungsform 15 der vorliegenden Erfindung von demjenigen der Ausführungsform 13 unterscheidet. Deshalb kann diese Ausführungsform 15 auf die Ausführungsformen 2 bis 8 angewandt werden, bei denen die Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel anders sind, wenn auch deren Abbildungen weggelassen wurden.
  • Was den Aufbau der Diodenzone 5 der Diode D5 betrifft, so kann dieser Aufbau der Diodenzone 5 der Diode D5, anders als der in 22 gezeigte Aufbau, nach dieser Ausführungsform 15 auf die Strukturen der in den Ausführungsformen 9 bis 12 der vorliegenden Erfindung beschriebenen Diode D3 angewandt werden, auch wenn deren Abbildungen weggelassen wurden.
  • Zusätzlich kann, was den Aufbau der pch-MOS-Transistorzone 7 betrifft, anders als der in 22 gezeigte Aufbau, der Aufbau der pch-MOS-Transistorzone 7 nach Ausführungsform 15 auf die in Ausführungsform 14 beschriebene pch-MOS-Transistorzone 7 angewandt werden, wenn auch deren Abbildung nicht gezeigt ist.
  • Darüber hinaus ist nach dem in 22 gezeigten Aufbau, während der Übergang der pch-MOS-Transistorzone 7 und der Diodenzone 5 der Diode D5 isoliert ist, der Aufbau nicht darauf beschränkt, und selbst wenn beide Zonen 5 und 7 in derselben n– -Halbleiterschicht 106 vorkommen, kann dieselbe Wirkung erzielt werden.
  • (Ausführungsform 16)
  • Ausführungsform 16 der vorliegenden Erfindung wird mit Bezug auf die 23 und 24 beschrieben. 23 zeigt einen Schaltungsschemaaufbau nach Ausführungsform 16 der vorliegenden Erfindung, bei dem eine Halbleitervorrichtung und eine Leistungsvorrichtung angeschlossen sind. 24 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 16 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 21 und 22 gezeigten Ausführungsform 15.
  • Ausführungsform 16 unterscheidet sich dadurch von Ausführungsform 15, dass eine Zone 15 eines Begrenzungswiderstands R2 und eine Nch-MOS-Transistorzone 41 zusätzlich auf dem monolithischen IC-Chip mit Hochspannungsfestigkeit nach dieser in den 23 und 24 gezeigten Ausführungsform 16 angebracht sind.
  • In diesem Ausbau ist die Nch-MOS-Transistorzone 41, wie in den 23 und 24 gezeigt, eine Steuerschaltung zum Ansteuern der pch-MOS-Transistorzone 7. Die Zone 15 des Begrenzugswiderstands R2 ist zwischen einem Gate und einer zweiten p+ -Schicht 17 der pch-MOS-Transistorzone 7 angeschlossen, das Gate der pch-MOS-Transistorzone 7 ist über die Nch-MOS-Transistorzone 41 an das Massepotential GND angeschlossen. Eine p+ -Substratschicht 29 und eine n+ -Sourceschicht 30 der Nch-MOS-Transistorzone 41 sind auch an das Massepotential GND angeschlossen.
  • Zusätzlich ist ein Gate der nch-MOS-Transistorzone 41 an einen Anschluss der Verzögerungsschaltung 114 angeschlossen. Weitere Strukturen sind dieselben wie die der in den 21 und 22 gezeigten Ausführungsform 15 der vorliegenden Erfindung.
  • Der Schnittaufbau der in 24 gezeigten Bootstrap-Schaltung umfasst die nch-MOS-Transistorzone 41, die Zone 15 des Begrenzungswiderstands R2, die Zone 5 der Diode D5, die pch-MOS-Transistorzone 7, die n– -Rn-Driftschichtzone 8 einer Hochspannungsinsel, und eine CMOS-Transistorzone 9 zum Ansteuern der Hochspannungsseite. Eine n+ -Schicht 10 ist zwischen der n– -Halbleiterschicht 106 und dem p– -Substrat 105 jeweils in der Nch-MOS-Transistorzone 41, der Zone 15 des Begrenzungswiderstands R2, der Zone 5 der Diode D5 und der pch-MOS-Transistorzone 7 untergebracht.
  • Zusätzlich sind in der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel p+ -Schichten 13 und 14 vorgesehen, deren Potential dasselbe wie im p– -Substrat 105 ist, um eine Sperrschicht zu vergrößern und eine elektrische Feldkonzentration einer n+ -Zone 12 zu senken. Darüber hinaus ist eine p+ -Diffusionszone 18, welche den Übergang der pch-MOS-Transistorzone 7 und der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel isoliert, in der n– -Halbleiterschicht 106 als Zwischenisolierschicht so tief ausgebildet, dass sie das p– -Substrat 105 erreicht.
  • Wie aus dem Schnittaufbau der Bootstrap-Schaltung deutlich wird, kann, wenn die pch-MOS-Transistorzone 7 im EIN-Zustand ist, da der zwischen dem Anschluss VB und dem Anschluss VS vorgesehene Kondensator C1 mit der Stromversorgungsspannung Vcc geladen werden kann, der EIN-Betrieb eines parasitären Transistors viel besser gesteuert werden als im Stande der Technik, und die Bootstrap-Schaltung kann auf einem monolithischen IC angebracht werden.
  • Dazu kommt, dass, wenn die pch-MOS-Transistorzone 7 im AUS-Zustand ist, ein geladener Strom daran gehindert wird, durch die Hauptdraindiode D4 zu fließen. Wenn darüber hinaus ein Ausgangselement (d.h. T1) auf der Hochspannungsseite eines Stromwandlers im EIN-Zustand ist, kann der pch-MOS-Transistor daran gehindert werden, in der zur Laderichtung entgegengesetzten Richtung durchzuschalten.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau des ladbaren Halbleitervorrichtungsabschnitts in der Ausführungsform 16 der vorliegenden Erfindung von demjenigen der Ausführungsform 15 unterscheidet. Deshalb kann diese Ausführungsform 16 auf die Ausführungsformen 2 bis 8 angewandt werden, bei denen die Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel anders sind, wenn auch deren Abbildungen weggelassen wurden.
  • Was den Aufbau der Diodenzone 5 der Diode D5 betrifft, so kann das Merkmal der Diodenzone 5 der Diode D5, anders als der in 24 gezeigte Aufbau, nach dieser Ausführungsform 16 auf die Strukturen der in den Ausführungsformen 9 bis 12 der vorliegenden Erfindung beschriebenen Diode D3 angewandt werden, auch wenn deren Abbildungen weggelassen wurden.
  • Zusätzlich kann, was den Aufbau der pch-MOS-Transistorzone 7 betrifft, anders als der in 24 gezeigte Aufbau, das Merkmal der pch-MOS-Transistorzone 7 nach dieser Ausführungsform 16 auf die in Ausführungsform 14 beschriebene pch-MOS-Transistorzone 7 angewandt werden, wenn auch deren Abbildung nicht gezeigt ist.
  • Darüber hinaus ist nach dem in 24 gezeigten Aufbau, während die Übergänge der Nch-MOS-Transistorzone 41, der Zone 15 des Begrenzungswiderstands R2, der Diodenzone 5 der Diode D5 und der pch-MOS-Transistorzone 7 isoliert sind, die vorliegende Erfindung nicht auf diesen Aufbau beschränkt, und selbst wenn sie in derselben n– -Halbleiterschicht 106 vorkommen, kann dieselbe Wirkung erzielt werden.
  • Darüber hinaus sind die Strukturen der nch-MOS-Transistorzone 41 und der Zone 15 des Begrenzungswiderstands R2 nicht auf diejenigen beschränkt, die in 24 gezeigt sind, und beispielsweise kann als Begrenzungswiderstand ein Basiswiderstand, ein Gate-Widerstand, ein Mehrfachwiderstand oder ein p+ -Isowiderstand eingesetzt werden.
  • (Ausführungsform 17)
  • Ausführungsform 17 der vorliegenden Erfindung wird mit Bezug auf die 25 und 26 beschrieben. 25 zeigt einen Schaltungsschemaaufbau nach Ausführungsform 17 der vorliegenden Erfindung, bei dem eine Halbleitervorrichtung und eine Leistungsvorrichtung angeschlossen sind. 26 zeigt einen Schnittaufbau eines wesentlichen Teils einer Bootstrap-Schaltung nach Ausführungsform 17 der vorliegenden Erfindung. Ihr Grundaufbau ist im Wesentlichen derselbe wie derjenige der in den 23 und 24 gezeigten Ausführungsform 16.
  • Ausführungsform 17 unterscheidet sich dadurch von Ausführungsform 16, dass eine Zone 15 eines Begrenzungswiderstands R2 zwischen einem Gate und einer zweiten p+ -Schicht 17 der pch-MOS-Transistorzone 7 angeschlossen ist, und das Gate der pch-MOS-Transistorzone 7 nur an einen Anschluss der Zone 15 des Begrenzungswiderstands R2 angeschlossen ist.
  • Wie in den 25 und 26 gezeigt ist, ist nach einem Bootstrap-System, bei dem die Zone 15 des Begrenzungswiderstands R2 auf einem IC-Chip mit Hochspannungsfestigkeit angebracht ist, das Gate der pch-MOS-Transistorzone 7 über den Begrenzungswiderstand R2 an die zweite p+ -Schicht 17 der pch-MOS-Transistorzone 7 angeschlossen. Ein Anschluss des externen Kondensators C1, der zwischen einem VB- und einem VS-Anschluss angeschlossen ist, ist über die n– -Rn-Driftschicht und über die pch-MOS-Transistorzone 7 auf dem IC-Chip mit Hochspannungsfestigkeit an die Stromversorgungsspannung von beispielsweise 15 V angeschlossen.
  • In dem Falle, dass ein Ausgangsanschluss OUT auf dem Massepotential gehalten wird, während ein niedrigerer Transistor T2 in einem leitenden (EIN-) Zustand ist, wird dadurch ein Potential des VB-Anschlusses bestimmt. Ist das Potential des VB-Anschlusses Vcc oder darunter, schaltet die pch-MOS-Transistorzone 7 ein und es wird ein Ladestrom an den externen Kondensator C1 angelegt, wodurch der externe Kondensator C1 eine geladene Spannung V2 aufrechterhält, die um einen Schwellenwert niedriger ist als die Stromversorgungsspannung Vcc der pch-MOS-Transistorzone 7. Somit wird eine Steuerschaltung 112 auf der Niederspannungsseite durch eine relativ niedrige Stromversorgungsspannung Vcc angesteuert, und eine Steuerschaltung 111 auf der Hochspannungsseite wird durch die im externen Kondensator C1 geladene Spannung V2 angesteuert.
  • Somit kann, wenn die pch-MOS-Transistorzone 7 im EIN-Zustand ist, die geladene Spannung V2, die um den Schwellenwert der pch-MOS-Transistorzone 7 niedriger ist als die Stromversorgungsspannung Vcc, vom Kondensator C1, der zwischen den Anschlüssen VB und VS angeschlossen ist, aufrechterhalten werden. Dementsprechend kann der EIN-Betrieb eines parasitären Transistors viel besser verhindert werden als im Stande der Technik, und die Bootstrap-Schaltung kann auf dem monolithischen IC-Chip angebracht werden.
  • Zusätzlich kann, wenn die pch-MOS-Transistorzone 7 im AUS-Zustand ist, der geladene Strom daran gehindert werden, durch die Hauptdraindiode D4 auszufließen. Darüber hinaus kann, wenn ein Ausgangselement (d.h. T1) auf der Hochspannungsseite in einem Stromwandler im EIN-Zustand ist, die pch-MOS-Transistorzone 7 daran gehindert werden, in der zur Laderichtung entgegengesetzten Richtung durchzuschalten.
  • Noch weiter darüber hinaus ist es, da es nicht notwendig ist, die Zeiteinstellung des EIN-Betriebs des Transistors T2 auf der Niederspannungsseite des Ausgangselements des Stromwandlers (der Leistungsvorrichtung) mit der pch-MOS-Transistorzone 7 zu synchronisieren, nicht notwendig, eine Steuerschaltung wie eine nch-MOS-Transistorzone 41 zum Ansteuern der pch-MOS-Transistorzone 7 vorzusehen, und es nicht notwendig, eine Verzögerungsschaltung vorzusehen, was erforderlich war, um die Zeiteinstellung des EIN-Betriebs des Transistors T2 auf der Niederspannungsseite des Ausgangselements des Stromwandlers mit der pch-MOS-Transistorzone 7 zu synchronisieren, wodurch ein Schaltungsbereich deutlich verkleinert werden kann.
  • Zusätzlich wird deutlich, dass sich nur der Aufbau des ladbaren Halbleitervorrichtungsabschnitts in der Ausführungsform 17 der vorliegenden Erfindung von demjenigen der Ausführungsform 16 unterscheidet. Deshalb kann diese Ausführungsform 17 auf die Ausführungsformen 2 bis 8 angewandt werden, bei denen die Strukturen der n– -Rn-Driftschichtzone 8 der Hochspannungsinsel anders sind, wenn auch deren Abbildungen weggelassen wurden.
  • Was den Aufbau der Diodenzone 5 der Diode D5 betrifft, so kann das Merkmal der Diodenzone 5 der Diode D5, anders als der in 26 gezeigte Aufbau, nach dieser Ausführungsform 17 auf den Aufbau der in den Ausführungsformen 9 bis 12 der vorliegenden Erfindung beschriebenen Diode D3 angewandt werden, auch wenn deren Abbildungen weggelassen wurden. Zusätzlich kann, was den Aufbau der pch-MOS-Transistorzone 7 betrifft, anders als der in 26 gezeigte Aufbau, das Merkmal der pch-MOS-Transistorzone 7 nach dieser Ausführungsform 17 auf die in Ausführungsform 14 beschriebene pch-MOS-Transistorzone 7 angewandt werden, wenn auch deren Abbildung nicht gezeigt ist.
  • Darüber hinaus ist nach dem in 26 gezeigten Aufbau, während die Übergänge der Zone 15 des Begrenzungswiderstands R2, der pch-MOS-Transistorzone 7 und der Diodenzone 5 der Diode D5 isoliert sind, die vorliegende Erfindung nicht auf diesen Aufbau beschränkt, und selbst wenn sie in derselben n– -Halbleiterschicht 106 vorkommen, kann dieselbe Wirkung erzielt werden.
  • Darüber hinaus ist der Aufbau der Zone 15 des Begrenzungswiderstands R2 nicht auf denjenigen beschränkt, der in 24 gezeigt ist, und beispielsweise kann als Begrenzungswiderstand ein Basiswiderstand, ein Gate-Widerstand, ein Mehrfachwiderstand oder ein p+ -Isowiderstand eingesetzt werden.
  • Wie vorstehend beschrieben, kann nach der vorliegenden Erfindung, da eine Grundionenkonzentration erhöht ist, indem die eingebettete n+ -Schicht hinzugefügt ist, und Funktionen zum Aufrechterhalten der Hochspannung und Ladung von unterschiedlichen Vorrichtungen übernommen werden, indem der Übergang isoliert wird, der Betrieb eines parasitären Transistors so weit wie möglich gesperrt werden, und der EIN-Betrieb des parasitären Transistors kann verhindert werden, wodurch ein Stromverbrauch der Schaltungen gesenkt werden kann.

Claims (16)

  1. Halbleitervorrichtung zum Ansteuern einer Leistungsvorrichtung (T1, T2), umfassend eine Bootstrap-Schaltung, welche ein Leistungselement (T2) auf einer Niederspannungsseite (112) der Leistungsvorrichtung ansteuert und einem Bootstrap-Kondensator (C1) eine Stromversorgungsspannung für eine Hochspannungsansteuerungsseite (9, 111) zuführt, der zwischen einem Schwebepotentialabsolutspannungsanschluss (VB) auf der Hochspannungsansteuerungsseite und einem Schwebepotentialversatzspannungsanschluss (VS) auf der Hochspannungsansteuerungsseite angeschlossen ist, wobei die Bootstrap-Schaltung mindestens eine ladbare Halbleiterelementzone (D3, 6) und einen Hochspannung aufrechterhaltenden Abschnitt (Rn, 8) umfasst, bei der der Übergang zwischen dem ladbaren Halbleiterelementabschnitt und dem Hochspannung aufrechterhaltenden Abschnitt isoliert ist, und der Hochspannung aufrechterhaltende Abschnitt aus einer n– -Driftschicht (Rn) mit n+ -Schichten (11, 12) besteht, die auf einer Hochspannungsseite und an einem Öffnungsabschnitt in einer n– -Halbleiterschicht (106) einer Hochspannungsinsel vorgesehen ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der eine eingebettete n+ -Schicht (10) zwischen der n– -Halbleiterschicht (106) und einem p– -Substrat (105) in der ladbaren Halbleiterelementzone (D3, 6) in der Bootstrap-Schaltung vorgesehen ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der die n– -Driftschicht (Rn, 8) mit einem Paar von p+ -Schichten (13, 14) mit demselben Potential wie demjenigen des p– (106) auf beiden Seiten der n+ -Schicht (12) des Öffnungsabschnitts der Hochspannungsinsel versehen ist.
  4. Halbleitervorrichtung nach Anspruch 3, bei der in der n– Driftschicht (8) eines des Paars von p+ -Schichten (13, 14), das auf beiden Seiten der n+ -Schicht (12) des Öffnungsabschnitts der Hochspannungsinsel vorgesehen ist, eine p+ -Diffusionsschicht (18) ist, welche den Übergang des ladbaren Halbleiterelementabschnitts (6) und des Hochspannung aufrechterhaltenden Abschnitts (8) isoliert, und die p+ -Diffusionsschicht teilweise mit dem p– -Substrat in Kontakt ist.
  5. Halbleitervorrichtung nach Anspruch 3 oder 4, bei der in der n– -Driftschicht (8) mindestens eine der p+ -Schichten (13, 14), die auf beiden Seiten der n+ -Schicht (12) des Öffnungsbereichs der Hochspannungsinsel vorgesehen sind, anders als die p+ -Diffusionsschicht (18) zum Isolieren des Übergangs, mit einer p– Wanne (23, 24) abgedeckt ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, bei der in der n– -Driftschicht (8) eine p+ Schicht (19) mit demselben Potential wie demjenigen des p– -Substrats (105) unmittelbar unterhalb der n+ -Schicht (12) des Öffnungsabschnitts der Hochspannungsinsel so vorgesehen ist, dass die p+ -Schicht (19) zwischen der n– -Halbleiterschicht (106) und dem p– Substrat (105) untergebracht ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der die Bootstrap-Schaltung auf einem monolithischen IC-Chip mit Hochspannungsfestigkeit vorgesehen ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der der ladbare Halbleiterelementabschnitt (D3, 6) der Bootstrap-Schaltung mindestens eine Diodenzone (6, D3) umfasst, eine Anode (21) der Diodenzone an eine Stromversorgungsspannung (Vcc) angeschlossen ist, und eine Kathode (22) der Diodenzone über die n– -Driftschicht (Rn, 8) an einen Schwebepotentialabsolutspannungsanschluss (VB) der Hochspannungsseite angeschlossen ist.
  9. Halbleitervorrichtung nach Anspruch 8, bei der die Diodenzone (D3) eine p+ -Schicht (21) und eine n+ -Schicht (22) in der n– -Halbleiterschicht (106) umfasst, und eine eingebettete n+ -Schicht (10) zwischen der n– -Halbleiterschicht (106) und dem p– -Substrat (105) untergebracht ist, die p+ -Schicht (21) der Diodenzone an eine Stromversorgungsspannung angeschlossen ist, und die n+ -Schicht (22) der Diodenzone an die n+ -Schicht (12) des Hochspannungsinselöffnungsabschnitts angeschlossen ist.
  10. Halbleitervorrichtung nach Anspruch 8, bei der in der Diodenzone (D3, 6) eine p– -Wanne (25) in der n– -Halbleiterschicht (106) vorgesehen ist, die p+ -Schicht (21) und die n+ -Schicht (22) in der p– -Wanne (25) vorgesehen sind, die eingebettete n+ -Schicht (10) zwischen der n– -Halbleiterschicht (106) und dem p– -Substrat (105) vorgesehen ist, die p+ -Schicht (21) der Diode (D3) an die Stromversorgungsspannung angeschlossen ist, und die n+ -Schicht (22) der Diode (D3) an die n+ -Schicht (12) des Öffnungsabschnitts der Hochspannungsinsel angeschlossen ist.
  11. Halbleitervorrichtung nach Anspruch 10, bei der in der Diodenzone (D3, 6) eine n+ -Schicht (26) darüber hinaus in der n– -Halbleiterschicht (106) vorgesehen ist, und die n+ -Schicht (26) in der n– -Halbleiterschicht an die p+ -Schicht (21) in der p– -Wanne (25) angeschlossen ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der der ladbare Halbleiterelementabschnitt (5, 7) der Bootstrap-Schaltung mindestens einen pch-MOS-Transistor (Tr7) umfasst, eine erste p+ -Schicht (20) des pch-MOS-Transistors an die Stromversorgungsspannung angeschlossen ist, und eine zweite p+ -Schicht (17) des pch-MOS-Transistors über die n– -Driftschicht (8) an den Schwebepotentialabsolutspannungsanschluss (VB) der Hochspannungsseite angeschlossen ist.
  13. Halbleitervorrichtung nach Anspruch 12, bei der eine Niederspannungsdiode (D5) zwischen der ersten p+ -Schicht (20) des pch-MOS-Transistors (Tr7) und einem Substrat des pch-MOS-Transistors in der zu einem Verzögerungsrückstrom entgegengesetzten Richtung vorgesehen ist, welcher durch eine Hauptdraindiode (D4) fließt, wenn der pch-MOS-Transistor ausgeschaltet ist.
  14. Halbleitervorrichtung nach Anspruch 12 oder 13, bei der eine Ansteuerungszeiteinstellung des pch-MOS-Transistors (Tr7) mit einer Ansteuerungszeiteinstellung des Leistungselements (T2) auf der Niederspannungsseite synchronisiert ist.
  15. Halbleitervorrichtung nach Anspruch 12 oder 13, bei der die n+ -Schicht (12) des Öffnungsabschnitts der Hochspannungsinsel in der n– -Driftschicht (8) an die zweite p+ -Schicht (17) der pch-MOS-Transistorzone (7) angeschlossen ist, die zweite p+ -Schicht (17) die zweite p+ -Schicht der pch-MOS-Transistorzone ist, und die zweite p+ -Schicht über den Begrenzungswiderstand an das Gate der pch-MOS-Transistorzone angeschlossen ist, und das Gate des pch-MOS-Transistors an nichts sonst als den Begrenzungswiderstand angeschlossen ist.
  16. Halbleitervorrichtung nach Anspruch 9, bei der die in der n– -Halbleiterschicht vorgesehene n+ -Schicht teilweise in Kontakt mit einer eingebetteten n+ -Schicht in dem ladbaren Halbleiterelementabschnitt der Bootstrap-Schaltung ist.
DE10322742A 2002-05-24 2003-05-20 Halbleitervorrichtung Expired - Lifetime DE10322742B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002151106 2002-05-24
JP2002-151106 2002-05-24
JP2003-039885 2003-02-18
JP2003039885A JP4397602B2 (ja) 2002-05-24 2003-02-18 半導体装置

Publications (2)

Publication Number Publication Date
DE10322742A1 true DE10322742A1 (de) 2004-02-12
DE10322742B4 DE10322742B4 (de) 2008-03-20

Family

ID=29552364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10322742A Expired - Lifetime DE10322742B4 (de) 2002-05-24 2003-05-20 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US6825700B2 (de)
JP (1) JP4397602B2 (de)
DE (1) DE10322742B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408228B2 (en) 2003-03-27 2008-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525869A (en) 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
JP4593126B2 (ja) * 2004-02-18 2010-12-08 三菱電機株式会社 半導体装置
JP4610941B2 (ja) * 2004-06-18 2011-01-12 三菱電機株式会社 半導体装置
US7106105B2 (en) * 2004-07-21 2006-09-12 Fairchild Semiconductor Corporation High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator
JP4727964B2 (ja) * 2004-09-24 2011-07-20 株式会社日立製作所 半導体装置
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
US7126388B2 (en) * 2004-12-16 2006-10-24 Semiconductor Components Industries, L.L.C. Power MOSFET driver and method therefor
JP5047653B2 (ja) 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
US8076725B2 (en) * 2007-05-18 2011-12-13 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
KR101578782B1 (ko) * 2009-04-23 2015-12-21 페어차일드코리아반도체 주식회사 전력 반도체 소자
JP5359918B2 (ja) * 2010-02-16 2013-12-04 三菱電機株式会社 半導体装置
JP5488256B2 (ja) * 2010-06-25 2014-05-14 三菱電機株式会社 電力用半導体装置
JP5172907B2 (ja) * 2010-07-26 2013-03-27 三菱電機株式会社 半導体装置
JP5191515B2 (ja) * 2010-09-08 2013-05-08 三菱電機株式会社 半導体装置
JP5191514B2 (ja) * 2010-09-08 2013-05-08 三菱電機株式会社 半導体装置
JP5191516B2 (ja) * 2010-09-08 2013-05-08 三菱電機株式会社 半導体装置
US8558584B2 (en) 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
US8310281B2 (en) 2010-11-30 2012-11-13 Infineon Technologies Ag System and method for driving a cascode switch
US8487664B2 (en) 2010-11-30 2013-07-16 Infineon Technologies Ag System and method for driving a switch
JP5757145B2 (ja) 2011-04-19 2015-07-29 富士電機株式会社 半導体装置
JP5675566B2 (ja) * 2011-11-30 2015-02-25 株式会社 日立パワーデバイス ブートストラップ回路、並びにそれを備えたインバータ装置
JP6132539B2 (ja) * 2012-12-13 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5994939B2 (ja) * 2013-06-14 2016-09-21 富士電機株式会社 半導体装置
JP6197442B2 (ja) 2013-07-26 2017-09-20 三菱電機株式会社 半導体素子の駆動回路
JP6228428B2 (ja) 2013-10-30 2017-11-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6444647B2 (ja) * 2014-08-06 2018-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP6413467B2 (ja) * 2014-08-19 2018-10-31 富士電機株式会社 半導体装置
US20160087529A1 (en) * 2014-09-19 2016-03-24 Sanken Electric Co., Ltd. Bootstrap Circuit
TWI570916B (zh) * 2014-11-17 2017-02-11 旺宏電子股份有限公司 半導體結構
US9331143B1 (en) * 2014-11-20 2016-05-03 Macronix International Co., Ltd. Semiconductor structure having field plates over resurf regions in semiconductor substrate
CN105679812B (zh) * 2014-11-21 2018-12-25 旺宏电子股份有限公司 半导体结构
JPWO2016132418A1 (ja) 2015-02-18 2017-05-25 富士電機株式会社 半導体集積回路
JP6226101B2 (ja) 2015-02-18 2017-11-08 富士電機株式会社 半導体集積回路
US10784372B2 (en) 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor
KR101975630B1 (ko) 2015-04-03 2019-08-29 매그나칩 반도체 유한회사 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법
TWI571040B (zh) * 2015-08-20 2017-02-11 世界先進積體電路股份有限公司 上橋電路
WO2018030008A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体集積回路
CN206946908U (zh) * 2017-06-28 2018-01-30 罗伯特·博世有限公司 高侧栅极驱动器
CN109427771B (zh) * 2017-09-01 2020-10-30 无锡华润上华科技有限公司 一种集成电路芯片及其制作方法、栅驱动电路
CN107910326B (zh) * 2017-10-27 2020-03-31 东南大学 集成在高低压隔离结构上的自举结构及自举电路
JP7139673B2 (ja) 2018-04-26 2022-09-21 富士電機株式会社 半導体装置
JP7300968B2 (ja) * 2019-11-14 2023-06-30 三菱電機株式会社 半導体装置
JP7232208B2 (ja) * 2020-03-19 2023-03-02 株式会社東芝 半導体装置
KR102374129B1 (ko) 2020-07-29 2022-03-11 주식회사 키파운드리 부트스트랩 다이오드를 포함하는 고전압 반도체 소자
EP3993249A1 (de) * 2020-10-28 2022-05-04 NXP USA, Inc. Netzteil zur gewährleistung des sicheren verhaltens einer wechselrichteranwendung
CN113257808B (zh) * 2021-05-17 2023-04-07 成都挚信电子技术有限责任公司 一种芯片衬底外延片
CN117476645B (zh) * 2023-12-26 2024-03-22 杰华特微电子股份有限公司 半导体器件及其制造方法、集成电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US653345A (en) * 1899-12-02 1900-07-10 Theodore J Mayer Diamagnetic separation.
US5502632A (en) 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5373435A (en) 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
DE69533309D1 (de) 1995-05-17 2004-09-02 St Microelectronics Srl Laden eines Bootstrap-Kondensators mittels eines lateralen DMOS-Transistors
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
JP4610786B2 (ja) 2001-02-20 2011-01-12 三菱電機株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408228B2 (en) 2003-03-27 2008-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
US7545005B2 (en) 2003-03-27 2009-06-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
US7777279B2 (en) 2003-03-27 2010-08-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
DE102004014744B4 (de) * 2003-03-27 2013-02-07 Mitsubishi Denki K.K. Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs

Also Published As

Publication number Publication date
US6825700B2 (en) 2004-11-30
DE10322742B4 (de) 2008-03-20
JP2004047937A (ja) 2004-02-12
JP4397602B2 (ja) 2010-01-13
US20030218186A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
DE10322742B4 (de) Halbleitervorrichtung
DE102004059620B4 (de) Halbleitervorrichtung
DE102007063721B4 (de) Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors
DE102013022360B3 (de) Halbbrückenschaltung
DE102005063426B4 (de) Halbleitervorrichtung
EP1175700B1 (de) Halbleiter-bauelement
DE102004014744B4 (de) Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs
DE10046668B4 (de) Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung
DE102006038860B4 (de) Halbleitervorrichtung
DE102004019886A1 (de) Integrierte Hochspannungsschaltung
DE10225860B4 (de) Halbleiterbauteil
DE19814675A1 (de) Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE10223950B4 (de) MOS-Leistungstransistor
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE19622646B4 (de) Integrierte Halbleiterschaltungsvorrichtung
DE2739586A1 (de) Statischer inverter mit isolierschicht-feldeffekttransistoren und verfahren zur herstellung
DE102007055290B4 (de) Halbleitervorrichtung
EP0027919A2 (de) Verfahren zur Herstellung von Hochspannungs-MOS-Transistoren enthaltenden MOS-integrierten Schaltkreisen sowie Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung derartiger Hochspannungs-MOS-Transistoren
DE102019108334A1 (de) ESD-Schutzbauelement und MOS-Transistor mit (zumindest) einem integrierten ESD-Schutzbauelement
DE10350112A1 (de) Fotovoltaisches Festkörperrelais
WO1998012749A2 (de) Emittergesteuerter thyristor
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
DE102011079307B4 (de) Halbleitervorrichtung
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right