CN107910326B - 集成在高低压隔离结构上的自举结构及自举电路 - Google Patents

集成在高低压隔离结构上的自举结构及自举电路 Download PDF

Info

Publication number
CN107910326B
CN107910326B CN201711031515.8A CN201711031515A CN107910326B CN 107910326 B CN107910326 B CN 107910326B CN 201711031515 A CN201711031515 A CN 201711031515A CN 107910326 B CN107910326 B CN 107910326B
Authority
CN
China
Prior art keywords
doping type
bootstrap
drift region
substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711031515.8A
Other languages
English (en)
Other versions
CN107910326A (zh
Inventor
孙伟锋
王浩
张龙
祝靖
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201711031515.8A priority Critical patent/CN107910326B/zh
Publication of CN107910326A publication Critical patent/CN107910326A/zh
Application granted granted Critical
Publication of CN107910326B publication Critical patent/CN107910326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

一种集成在高低压隔离结构上的自举结构及自举电路。自举结构包括兼做高低压隔离结构衬底的第一掺杂类型衬底、兼做漂移区的第二掺杂类型漂移区及兼做衬底接触阱的第一掺杂类型衬底接触阱，在第一掺杂类型衬底接触阱内设有作为衬底接触电极的第一掺杂类型接触区，在第二掺杂类型漂移区上分别设有自举结构正电极和自举结构负电极，自举结构正电极为设在第二掺杂类型漂移区内的一个第二掺杂类型接触区，自举结构负电极为设在第二掺杂类型漂移区内的另一个第二掺杂类型接触区，自举结构正电极与第一掺杂类型接触区相邻。自举电路包括自举结构和自举电容，在自举结构正电极上连接有二极管，自举电容与自举结构负电极连接。

Description

集成在高低压隔离结构上的自举结构及自举电路
技术领域
本发明涉及高压功率集成电路中的高压半桥驱动电路，尤其涉及一种集成在高低压隔离结构上的自举结构及自举电路技术，属于功率半导体驱动技术领域。
背景技术
高压半桥驱动电路可用于各种领域，如电机驱动、电子镇流器、开关电源等领域中有着广泛的应用，它用来驱动两个以图腾柱形式连接的功率开关器件，使其交替导通。未集成自举二极管的半桥驱动芯片典型连接方式如图2所示，其中，VCC为低侧固定电源，HIN和LIN分别为高侧输入信号以及低侧输入信号，COM为地信号，VB为高侧浮动电源，HO和LO分别为高侧输出信号和低侧输出信号，VS为高侧浮动地。通常情况下，为了提高电源的利用效率，半桥驱动芯片采用单电源供电，低侧直接使用直流电源VCC供电，而高侧则处于浮置状态通过外接自举电容供电，当半桥结构中的下管(低侧管)ML导通，上管(高侧管)MH关断时，高侧浮动电源VB电压随高侧浮动地VS电压下降而下降，当VB电压下降到VCC电压以下并且二者压差超过高压自举二极管DB的导通压降时，VCC通过外置的自举二极管DB对自举电容CB进行充电；当上管开启，下管关断时，VB电压随VS电压上升而上升，VB电压远远超过VCC电压，自举二极管DB截止，自举电容CB为高侧电路供电。但是，(1)采用外置的自举二极管增加了系统应用的额外成本，同时也增大了系统布局布线的难度及系统的尺寸。(2)外置的自举二极管为高压二极管，其反向恢复电荷Qrr较大，在反向恢复过程中，会带走自举电容上的电荷，使得高侧供电不足。为了克服以上问题，本发明提出一种可集成在高低压隔离结构上的自举结构及自举电路。
发明内容
技术问题：
针对上述现有技术中存在的问题，本发明提供一种集成在高低压隔离结构上的自举结构及自举电路，该自举结构配合一个二极管，甚至只是一个普通的低压二极管，就能起到自举功能。
技术方案：
本发明采用的技术方案为：
本发明所述的一种集成在高低压隔离结构上的自举结构，包括兼做高低压隔离结构衬底的第一掺杂类型衬底、兼做高低压隔离结构漂移区的第二掺杂类型漂移区及兼做高低压隔离结构衬底接触阱的第一掺杂类型衬底接触阱，在第一掺杂类型衬底接触阱内设有作为衬底接触电极的第一掺杂类型接触区，在第二掺杂类型漂移区上分别设有自举结构正电极和自举结构负电极，所述自举结构正电极为设在第二掺杂类型漂移区内的一个第二掺杂类型接触区，所述自举结构负电极为设在第二掺杂类型漂移区内的另一个第二掺杂类型接触区，并且，自举结构正电极与第一掺杂类型接触区相邻。
本发明所述的一种基于所述自举结构的自举电路，包括自举结构和自举电容，所述自举结构包括兼做高低压隔离结构衬底的第一掺杂类型衬底、兼做高低压隔离结构漂移区的第二掺杂类型漂移区及兼做高低压隔离结构衬底接触阱的第一掺杂类型衬底接触阱，在第一掺杂类型衬底接触阱内设有作为衬底接触电极的第一掺杂类型接触区，在第二掺杂类型漂移区上分别设有自举结构正电极和自举结构负电极，所述自举结构正电极为设在第二掺杂类型漂移区内的一个第二掺杂类型接触区，所述自举结构负电极为设在第二掺杂类型漂移区内的另一个第二掺杂类型接触区，并且，自举结构正电极与第一掺杂类型接触区相邻；在自举结构正电极上连接有二极管且二极管的负极与自举结构正电极连接；所述自举电容与所述自举结构负电极连接。
有益效果：
与现有技术相比，本发明有如下优点：
给本发明所述的自举结构配一个二极管(参照图5)，甚至所配二极管只是一个普通的低压二极管，就能起到自举功能。
本发明还可以进一步解决一下技术问题并具以下优点：
(1)本发明还可以进一步解决因自举结构集成在高低压隔离结构上所致的局部击穿等可靠性问题。
本发明的工艺结构可与现有高压工艺相兼容，它与高低压隔离结构的差别仅仅是低压区，如图3所示。因此，该发明结构可以集成在高低压隔离结构中，版图示意如图4所示，使得系统应用中可以不使用外置自举二极管。此外，由于该发明结构和隔离结构集成在一起，并且击穿位置在高压区的漂移区及高压阱下方的埋层附近(第二掺杂类型埋层03与第二掺杂类型埋层04位置处)，所以，即使存在工艺偏差影响，自举结构与隔离结构的耐压也是一致的，这样两个器件在高压驱动芯片中应用，就不存在“强弱”之分，就不会带来“局部击穿”等这样的可靠性问题。
(2)本发明结构在高压驱动芯片中形成自举功能，只需外接一个普通的低压二极管，如图5所示，其反向恢复电荷比高压二极管小，减小了反向恢复过程中从自举电容上所带走的电荷量。
附图说明
图1所示为本发明结构的剖面结构图。
图2所示为未集成自举二极管的半桥驱动芯片典型连接方式。
图3所示为本发明结构与高低压隔离结构的剖面结构对比图，其中，a部分为本发明结构，b部分为传统的高低压结构。
图4所示为本发明结构集成在高低压隔离结构上的版图示意图。
图5所示为如何利用本发明结构实现驱动芯片的自举功能。
图6所示为本发明结构截止时内部耗尽层示意图。
具体实施方式
实施例1：
一种集成在高低压隔离结构上的自举结构，包括兼做高低压隔离结构衬底的第一掺杂类型衬底01、兼做高低压隔离结构漂移区的第二掺杂类型漂移区06及兼做高低压隔离结构衬底接触阱的第一掺杂类型衬底接触阱08，在第一掺杂类型衬底接触阱08内设有作为衬底接触电极的第一掺杂类型接触区14，在第二掺杂类型漂移区06上分别设有自举结构正电极和自举结构负电极，所述自举结构正电极为设在第二掺杂类型漂移区06内的一个第二掺杂类型接触区11，所述自举结构负电极为设在第二掺杂类型漂移区06内的另一个第二掺杂类型接触区12，并且，自举结构正电极与第一掺杂类型接触区14相邻。在本实施例中，
在第二掺杂类型漂移区06内的一个第二掺杂类型接触区11上连接有正电极金属接触17，在第二掺杂类型漂移区06内的另一个第二掺杂类型接触区12上连接有负电极金属接触18，第一掺杂类型接触区14上连接有衬底接触金属接触16。
在第一掺杂类型衬底01内设有第一掺杂类型埋层02且所述第一掺杂类型埋层BP02位于第二掺杂类型漂移区06与第一掺杂类型衬底接触阱08的交界下方，在第一掺杂类型衬底01内设有第二掺杂类型埋层03且所述第二掺杂类型埋层03位于自举结构负电极下方；第一掺杂类型埋层02延伸到第二掺杂类型漂移区06底部的长度由自举结构的关断电压决定，延伸长度越长，关断电压电压越低。
实施例2：
一种基于所述自举结构的自举电路，包括自举结构和自举电容20，所述自举结构包括兼做高低压隔离结构衬底的第一掺杂类型衬底01、兼做高低压隔离结构漂移区的第二掺杂类型漂移区06及兼做高低压隔离结构衬底接触阱的第一掺杂类型衬底接触阱08，其特征在于，在第一掺杂类型衬底接触阱08内设有作为衬底接触电极的第一掺杂类型接触区14，在第二掺杂类型漂移区06上分别设有自举结构正电极和自举结构负电极，所述自举结构正电极为设在第二掺杂类型漂移区06内的一个第二掺杂类型接触区11，所述自举结构负电极为设在第二掺杂类型漂移区06内的另一个第二掺杂类型接触区12，并且，自举结构正电极与第一掺杂类型接触区14相邻；在自举结构正电极上连接有二极管且二极管的负极与自举结构正电极连接；所述自举电容20与所述自举结构负电极连接。在本实施例中，在第一掺杂类型衬底01内设有第一掺杂类型埋层02且所述第一掺杂类型埋层BP02位于第二掺杂类型漂移区06与第一掺杂类型衬底接触阱08的交界下方，在第一掺杂类型衬底01内设有第二掺杂类型埋层03且所述第二掺杂类型埋层03位于自举结构负电极下方。在自举结构正电极上连接的二极管可为低压二极管
如图5所示，本发明的工作原理如下：本发明结构配合一个普通的低压二极管，本发明结构的金属接触16(即衬底接触电极)与地相连，金属接触17(即自举结构正电极)与普通低压二极管的阴极相连，金属接触18(即自举结构负电极)与VB相连，普通低压二极管的阳极与VCC相连。当VCC的电平高于VB后，将会有电流从VCC经过普通低压二极管、第二掺杂类型漂移区06，流到VB端，给自举电容进行充电。当VB的电位为高压时，普通低压二极管反偏，第二掺杂类型接触区11的电位逐渐升高，因此第二掺杂类型漂移区06与第一掺杂类型衬底接触阱08、第一掺杂类型埋层02及第一掺杂类型衬底01之间的耗尽层会逐渐展宽，直至包围第二掺杂类型接触区11，如图6所示，整个通道截止，并且随着VB电压的持续增大，耗尽层越宽，但第二掺杂类型接触区11的电势不改变，因此，几乎所有的电压被耗尽层承担，低压二极管不会发生击穿，起到了保护前级的作用。
下面结合图1，对本发明做详细说明，一种可集成在高低压隔离结构上的高压自举结构，第一掺杂类型衬底01，在第一掺杂类型衬底01的表面设有第二掺杂类型低压阱05、第二掺杂类型漂移区06和第二掺杂类型高压阱07。在第二掺杂类型低压阱05与第二掺杂类型漂移区06之间设有第一掺杂类型衬底接触阱08。在第二掺杂类型漂移区06和第二掺杂类型高压阱07之间设有第一掺杂类型隔离阱09。在第二掺杂类型漂移区06与第一掺杂类型衬底接触阱08的交界处底部设有第一掺杂类型埋层02。在第二掺杂类型漂移区06的底部靠近第一掺杂类型隔离阱09的一侧设有第二掺杂类型埋层03。在第二掺杂类型高压阱07底部设有第二掺杂类型埋层04。在第二掺杂类型低压阱05表面设有第二掺杂类型接触区10，并与金属接触15相连，形成低压区电极。在第一掺杂类型衬底接触阱08表面设有第一掺杂类型接触区14，并与金属接触16相连，形成衬底接触电极。在第二掺杂类型漂移区06表面靠近第一掺杂类型衬底接触阱08的一侧设有第二掺杂类型接触区11，并与金属接触17相连，形成自举结构正电极。在第二掺杂类型漂移区06表面靠近第一掺杂类型隔离阱09的一侧设有第二掺杂类型接触区12，并与金属接触18相连，形成自举结构负电极。在第二掺杂类型高压阱07表面设有第二掺杂类型接触区13，并与金属接触19相连，形成高压区电极。

Claims (5)

1.一种集成在高低压隔离结构上的自举结构，包括兼做高低压隔离结构衬底的第一掺杂类型衬底(01)、兼做高低压隔离结构漂移区的第二掺杂类型漂移区(06)及兼做高低压隔离结构衬底接触阱的第一掺杂类型衬底接触阱(08)，其特征在于，在第一掺杂类型衬底接触阱(08)内设有作为衬底接触电极的第一掺杂类型接触区(14)，在第二掺杂类型漂移区(06)上分别设有自举结构正电极和自举结构负电极，所述自举结构正电极为设在第二掺杂类型漂移区(06)内的一个第二掺杂类型接触区(11)，所述自举结构负电极为设在第二掺杂类型漂移区(06)内的另一个第二掺杂类型接触区(12)，并且，自举结构正电极与第一掺杂类型接触区(14)相邻，在第一掺杂类型衬底(01)内设有第一掺杂类型埋层(02)且所述第一掺杂类型埋层BP(02)位于第二掺杂类型漂移区(06)与第一掺杂类型衬底接触阱(08)的交界下方，在第一掺杂类型衬底(01)内设有第二掺杂类型埋层(03)且所述第二掺杂类型埋层(03)位于自举结构负电极下方。
2.根据权利要求1所述的集成在高低压隔离结构上的自举结构，其特征在于，在第二掺杂类型漂移区(06)内的一个第二掺杂类型接触区(11)上连接有正电极金属接触(17)，在第二掺杂类型漂移区(06)内的另一个第二掺杂类型接触区(12)上连接有负电极金属接触(18)，第一掺杂类型接触区(14)上连接有衬底接触金属接触(16)。
3.根据权利要求1所述的集成在高低压隔离结构上的自举结构，其特征在于，第一掺杂类型埋层(02)延伸到第二掺杂类型漂移区(06)底部的长度由自举结构的关断电压决定，延伸长度越长，关断电压电压越低。
4.一种基于权利要求1所述自举结构的自举电路，包括自举结构和自举电容(20)，其特征在于，所述自举结构包括兼做高低压隔离结构衬底的第一掺杂类型衬底(01)、兼做高低压隔离结构漂移区的第二掺杂类型漂移区(06)及兼做高低压隔离结构衬底接触阱的第一掺杂类型衬底接触阱(08)，其特征在于，在第一掺杂类型衬底接触阱(08)内设有作为衬底接触电极的第一掺杂类型接触区(14)，在第二掺杂类型漂移区(06)上分别设有自举结构正电极和自举结构负电极，所述自举结构正电极为设在第二掺杂类型漂移区(06)内的一个第二掺杂类型接触区(11)，所述自举结构负电极为设在第二掺杂类型漂移区(06)内的另一个第二掺杂类型接触区(12)，并且，自举结构正电极与第一掺杂类型接触区(14)相邻；在自举结构正电极上连接有二极管且二极管的负极与自举结构正电极连接；所述自举电容(20)与所述自举结构负电极连接，在第一掺杂类型衬底(01)内设有第一掺杂类型埋层(02)且所述第一掺杂类型埋层BP(02)位于第二掺杂类型漂移区(06)与第一掺杂类型衬底接触阱(08)的交界下方，在第一掺杂类型衬底(01)内设有第二掺杂类型埋层(03)且所述第二掺杂类型埋层(03)位于自举结构负电极下方。
5.根据权利要求4所述的自举电路，其特征在于，在自举结构正电极上连接的二极管为低压二极管。
CN201711031515.8A 2017-10-27 2017-10-27 集成在高低压隔离结构上的自举结构及自举电路 Active CN107910326B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711031515.8A CN107910326B (zh) 2017-10-27 2017-10-27 集成在高低压隔离结构上的自举结构及自举电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711031515.8A CN107910326B (zh) 2017-10-27 2017-10-27 集成在高低压隔离结构上的自举结构及自举电路

Publications (2)

Publication Number Publication Date
CN107910326A CN107910326A (zh) 2018-04-13
CN107910326B true CN107910326B (zh) 2020-03-31

Family

ID=61842023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711031515.8A Active CN107910326B (zh) 2017-10-27 2017-10-27 集成在高低压隔离结构上的自举结构及自举电路

Country Status (1)

Country Link
CN (1) CN107910326B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750899B (zh) * 2019-10-31 2022-05-27 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制备方法、电器设备
CN113506796B (zh) * 2021-06-22 2024-01-23 上海华虹宏力半导体制造有限公司 自举高压隔离环结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825700B2 (en) * 2002-05-24 2004-11-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN102163912A (zh) * 2010-02-16 2011-08-24 三菱电机株式会社 半导体装置
CN102646722A (zh) * 2011-02-18 2012-08-22 台湾积体电路制造股份有限公司 低泄露二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825700B2 (en) * 2002-05-24 2004-11-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN102163912A (zh) * 2010-02-16 2011-08-24 三菱电机株式会社 半导体装置
CN102646722A (zh) * 2011-02-18 2012-08-22 台湾积体电路制造股份有限公司 低泄露二极管

Also Published As

Publication number Publication date
CN107910326A (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
US9373700B2 (en) Field plate trench transistor and method for producing it
CN101882885B (zh) 驱动桥接的功率晶体管的半导体装置
US9866207B2 (en) Semiconductor device, power control device and electronic system
US9443966B2 (en) High breakdown voltage semiconductor device
EP3139480A2 (en) Power conversion device and drive device
EP1833041A2 (en) Plasma display apparatus
CN103227172B (zh) 包括场效应晶体管结构的集成电路及其制造和操作方法
US20160336442A1 (en) Integrated high side gate driver structure and circuit for driving high side power transistors
JP2002305207A (ja) 薄膜ｓｏｉ技術でのラテラル半導体構成要素
TW201404025A (zh) 半導體裝置及使用其之系統
CN102629603A (zh) 半导体装置
CN104937839A (zh) 半导体元件的驱动装置、半导体装置
CN103545308A (zh) 具有至少两个开关的集成电路
CN103001616A (zh) 半导体装置
CN103843122A (zh) 半导体器件
KR20130060143A (ko) 반도체 스위치 및 전력 변환 장치
JP5293831B2 (ja) 高耐圧半導体装置および駆動回路
CN107910326B (zh) 集成在高低压隔离结构上的自举结构及自举电路
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
CN109427771B (zh) 一种集成电路芯片及其制作方法、栅驱动电路
US9978862B2 (en) Power transistor with at least partially integrated driver stage
CN105471417A (zh) 用于反向导通的igbt的控制电路
WO2015040854A1 (ja) 半導体装置及びそれを用いた半導体リレー
US9627955B2 (en) Semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant