CN103227172B - 包括场效应晶体管结构的集成电路及其制造和操作方法 - Google Patents

包括场效应晶体管结构的集成电路及其制造和操作方法 Download PDF

Info

Publication number
CN103227172B
CN103227172B CN201310028191.8A CN201310028191A CN103227172B CN 103227172 B CN103227172 B CN 103227172B CN 201310028191 A CN201310028191 A CN 201310028191A CN 103227172 B CN103227172 B CN 103227172B
Authority
CN
China
Prior art keywords
field
integrated circuit
effect transistor
gate electrode
electrically coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310028191.8A
Other languages
English (en)
Other versions
CN103227172A (zh
Inventor
C.卡多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103227172A publication Critical patent/CN103227172A/zh
Application granted granted Critical
Publication of CN103227172B publication Critical patent/CN103227172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及包括场效应晶体管结构的集成电路及其制造和操作方法。一种集成电路包括第一和第二场效应晶体管结构。第一场效应晶体管结构包括第一栅电极结构和第一场电极结构。第二场效应晶体管结构包括第二栅电极结构和第二场电极结构。第一和第二栅电极结构被相互电分离。第一和第二场电极结构被相互分离。

Description

包括场效应晶体管结构的集成电路及其制造和操作方法
背景技术
包括用于开关外部负载的功率晶体管的集成电路可以包括场电极，该场电极被电容性耦合到功率晶体管的漂移区段。场电极可以被电连接到功率晶体管的源极区域以实现低栅极到漏极电容Cgd。在另一方面，功率晶体管倾向于可以导致集成电路故障的快速瞬时电压脉冲。
针对在集成电路的端子处的瞬时电压脉冲改进开关特性和电阻是期望的。
发明内容
根据一个实施例，一种集成电路包括第一和第二场效应晶体管结构。第一场效应晶体管结构包括第一栅电极结构和第一场电极结构。第二场效应晶体管结构包括第二栅电极结构和第二场电极结构。第一和第二栅电极结构被相互电分离。
在阅读以下详细说明时并且在查看附图时，本领域技术人员将会认识到另外的特征和优点。
附图说明
附图被包括以提供对本发明的进一步的理解并且被结合在本说明书中并且构成它的一个部分。附图示意本发明的实施例并且与说明书一起用于解释本发明的原理。将容易理解本发明的其它实施例和预期优点中的很多优点，因为通过参考以下详细说明，它们变得更好理解。附图的元件并不是必要地相对于彼此成比例。类似的附图标记标注相应的类似的部分。
图1A是根据一个实施例的带有第一和第二场效应晶体管结构的集成电路的概略电路图。
图1B是根据通过pn结提供有源区分离的一个实施例的带有第一和第二场效应晶体管结构的集成电路的一个部分的概略截面视图。
图2A是包括带有第一场效应晶体管结构的第一有源区和带有第二场效应晶体管结构的两个有源区的集成电路的概略平面视图。
图2B是根据提供沟槽结构来分离有源区的一个实施例的带有第一和第二场效应晶体管结构的集成电路的一个部分的概略截面视图。
图3是根据带有用于驱动被施加到场和栅电极结构的信号的驱动电路的一个实施例的带有第一和第二场效应晶体管结构的集成电路的概略电路图。
图4是根据提供被分离的源电极的一个实施例的集成电路的一个部分的概略截面视图。
图5是根据一个实施例的包括多个第一场效应晶体管结构的集成电路的一个部分的概略截面视图。
图6是用于示意根据进一步实施例的制造带有第一和第二场效应晶体管结构的集成电路的方法的简化流程图。
具体实施方式
在以下详细说明中，对于附图进行参考，所述附图形成它的一个部分并且在所述附图中通过示意方式示出可以在其中实践本发明的具体实施例。要理解，可以利用其它实施例并且可以作出结构或者逻辑变化而不偏离本发明的范围。例如，作为一个实施例的部分示意或者描述的特征能够与其它实施例相结合地使用以给出更进一步的实施例。本发明旨在包括这种修改和变化。使用具体语言描述了实例，这不应该被理解为限制所附权利要求的范围。附图未按比例并且仅仅是为了示意性的意图。为了清楚起见，如果未另有叙述的话，则在不同的附图中，相同的元件或者制造过程由相同的附图标记标注。
如在本说明书中采用地，术语“电耦合”并非意在意指元件必须被直接地耦合到一起。相反，可以在“电耦合”的元件之间提供居间的元件。作为一个实例，无任何的、部分的或者所有的居间的元件（一个或者多个）可以是可控的以在“电耦合”的元件之间提供低欧姆连接和在另一个时间提供非低欧姆连接。术语“电连接”旨在描述在被电连接到一起的元件之间的低欧姆电连接，例如，经由金属和/或高掺杂半导体的连接。
某些图通过指示靠近掺杂类型的“–”或者“+”而指代相对掺杂浓度。例如，“n-”意味着小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更大的掺杂浓度。相同的相对掺杂浓度的掺杂区域可以具有或者可以不具有相同的绝对掺杂浓度。例如，两个不同的n+掺杂区域能够具有不同的绝对掺杂浓度。这同样例如适用于n-掺杂和p+掺杂区域。
术语诸如“第一”、“第二”等用于描述各种结构、元件、区域、片段等而非旨在是限制性的。贯穿本说明书，类似的术语指代类似的元件。
术语“具有”、“含有”、“包含”、“包括”等是开放式的并且该术语指示所陈述的元件或者特征的存在，但是并不排除另外的元件或者特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另有指示。
图1A参考带有适于将负载切换到电源并且控制几百mA到几个安培的负载电流的功率场效应晶体管的集成电路900。电源，例如汽车电池，可以被电耦合到集成电路900的漏极端子331。负载，例如灯泡，可以被电耦合到集成电路900的第一源极端子114。第一场效应晶体管结构100在于漏极端子331和第一源极端子114之间的电流路径中提供有它的漏极-源极路径。第一栅极信号G1被供应到第一场效应晶体管结构100的第一栅电极结构121。本征栅极到漏极电容Cgd在第一场效应晶体管结构100的第一栅电极结构121和漏电极之间是有效的，其中第一场效应晶体管结构100的开关时间随着Cgd的增加而增加。第一场效应晶体管结构100的第一场电极结构151可以被连接到第一场效应晶体管结构900的源电极以降低有效Cgd并且增加开关速度。
第二场效应晶体管结构200在漏极端子331和第二源极端子214之间提供有它的源极到漏极路径。第二场效应晶体管结构200包括第二栅电极结构221和第二场电极结构251。第二栅电极结构221被从第一栅电极结构121电分离。通过第一和第二栅电极结构121、221的分离，第一和第二场效应晶体管结构100、200能够被独立地开关。第二栅电极结构221可以浮动。根据其它实施例，第二栅电极结构221可以被电耦合到固定电势或者到驱动电路的输出或者到集成电路900内的其它电路元件。第二场电极结构251被从第一场电极结构151电分离。第一和第二场电极结构151、251被不同地连接。
例如，第二场电极结构251可以被电耦合到第二栅电极结构221。电耦合第二场电极结构251和第二栅电极结构221增加了第二场效应晶体管200的栅极到漏极电容Cgd。结果，被施加到漏极端子331或者到第二源极端子214的快速瞬时信号（脉冲）可以经由电容性分压器Cgd/Cgs通过电容耦合而接通第二场效应晶体管结构200。作为旁路被施加到漏极端子331或者第二源极端子214的快速瞬时脉冲例如高频噪声和静电放电（ESD）脉冲的保护开关，第二场效应晶体管结构200可以是有效的，由此保护集成电路900以免受由于可以接通在集成电路900内的破坏性寄生器件的快速瞬时脉冲而引起的破坏性电流。第一场效应晶体管结构100可以被配置为作为关于在漏极端子331和第一源极端子114之间的开关特性而被优化的开关元件是有效的。根据其它实施例，第二场电极结构251可以被电耦合到固定电势或者到驱动电路的输出。
第一场效应晶体管结构100包括第一源电极结构112并且第二场效应晶体管结构200包括第二源电极结构212。第一和第二源电极结构112、212可以被相互电耦合。根据一个实施例，第一和第二源电极结构112、212被相互电分离。
图1B参考基于具有第一表面911的半导体管芯910的集成电路900。半导体管芯910由半导体材料例如单晶硅、锗或者砷化镓（GaAs）制成。第一导电类型的漂移层350沿着是垂直于第一表面911的方向的竖直方向延伸到半导体管芯910中并且与第一导电类型的漏极区段330形成界面。漏极区段330具有比漂移层350更高的掺杂剂浓度。在漂移层350和漏极区段330之间的界面本质上平行于第一表面911。
在半导体管芯910中，在第一有源区161中形成第一场效应晶体管结构100并且在第二有源区162中形成第二场效应晶体管结构200。
第一场效应结构100包括第一沟道区域120和第一导电类型的第一源极区域110。根据参考增强型晶体管的一个实施例，第一沟道区域120具有与第一导电类型相反的第二导电类型。第一沟道区域120和第一源极区域110这两者都在半导体管芯910的第一有源区161中形成。第一源极区域110可以直接地邻接第一表面911。第一沟道区域120分离第一源极区域110和在第一有源区161中形成的漂移区段350的一个部分。例如，沟道区域120在第一源极区域110的掩埋边缘之间沿着垂直于第一表面911的竖直方向延伸并且与漂移层350形成界面。该界面可以本质上平行于第一表面911。可以与第一源极区域110、第一沟道区域120和第一表面911均直接接触地形成第二导电类型的第一接触区域120a以在第一沟道区域120中避免电荷存储效应。
第一场效应晶体管结构100进一步包括在第一有源区161内形成的漏极区段330的第一漏极区段片段132。
第一源电极结构112被提供在本质上对应于第一有源区161并且与半导体管芯910直接接触的区域中。第一源电极结构112可以是高掺杂的多晶硅、金属或者金属化合物（例如铜Cu、铝Al、钨W）或者高导电化合物的结构。根据其它实施例，第一源电极结构112包括两个或者更多的不同材料（例如金属硅化物、金属氮化物、扩散势垒材料和/或纯金属）层。
第一场效应晶体管结构100进一步包括被提供在从第一表面911延伸到半导体管芯910中的至少一个第一沟槽结构301中的第一场电极结构151和第一栅电极结构121，其中该至少一个第一沟槽结构301的沟槽底部在距在漂移层350和漏极区段330之间的界面一定距离处在漂移层350内形成。第一栅电极结构121可以被提供在距第一表面911第一距离处，该第一距离对应于在第一源极区域110的掩埋边缘和第一表面911之间的第二距离。第一栅电极结构121可以沿着竖直方向延伸直至距第一表面911第三距离，该第三距离本质上对应于在第一表面911和在第一沟道区域120和漂移区域350之间的界面之间的第四距离。
第一场电极结构151包括在第一栅电极结构121和沟槽底部之间延伸的片段。根据另一个实施例，第一场电极结构151可以在第一沟槽结构301的中央部分中在第一表面911和沟槽底部之间延伸，其中第一栅电极结构121在第一沟槽结构301的周边部分中形成。第一电介质152将第一场电极结构151和漂移层350电分离。第一栅极电介质122将第一栅电极结构121和第一沟道区域120分离和电绝缘。第一顶部电介质129将第一源电极结构112和第一栅电极结构121分离和电绝缘。第一中间电介质159将第一场和栅电极结构121、151分离和电绝缘。第一栅极电介质122比第一电介质152更薄。
第二场效应结构200包括可以具有第二导电类型的第二沟道区域220、和具有第一导电类型的第二源极区域210。第二沟道区域220和第二源极区域210这两者都在半导体管芯910的第二有源区162中形成。第二源极区域210可以直接地邻接第一表面911。第二沟道区域220将第二源极区域210和漂移区段350的在第二有源区162中形成的部分分离。例如，沟道区域220在第二源极区域210的掩埋边缘之间沿着竖直方向延伸并且与漂移层350形成界面。该界面可以至少部分地本质上平行于第一表面911。第二导电类型的第二接触区域220a可以与第二源极区域210、第二沟道区域220和第一表面911均直接接触地形成以在第二沟道区域220中避免电荷存储效应。第一导电类型可以是n型或者p型。
第二场效应晶体管结构200进一步包括在第二有源区162内的漏极区段330的第二漏极区段片段232。
第二源电极结构212被提供在本质上对应于第二有源区162并且与半导体管芯910直接接触的区域中。第二源电极结构212可以具有与第一源电极结构112相同的类型并且由与第一源电极结构112相同的材料制成。
第二场效应晶体管结构200进一步包括被提供在从第一表面911延伸到半导体管芯910中的至少一个第二沟槽结构302中的第二场电极结构251和第二栅电极结构221，其中第二沟槽结构302的沟槽底部距在漂移层350和漏极区段330之间的界面一定距离地在漂移层350内形成。
第二栅电极结构221可以被布置在距第二表面911第五距离处，该第五距离对应于在第二源极区域210的掩埋边缘和第一表面911之间的第六距离。第二栅电极结构221可以沿着竖直方向延伸直至距第一表面911第七距离，该第七距离本质上对应于在第一表面911和在第二沟道区域220和漂移区域350之间的界面之间的第八距离。第二场电极结构251包括在第二栅电极结构221和沟槽底部之间的区域中的片段。根据另一个实施例，第二场电极结构251可以在第二沟槽结构302的中央部分中在第一表面911和沟槽底部之间延伸，其中第二栅电极结构221在第二沟槽结构302的周边部分中形成。
第二电介质252从漂移层350分离第二场电极结构251。第二栅极电介质222将第二栅电极结构221和第二沟道区域220分离和电绝缘。第二顶部电介质229将第二源电极结构212和第二栅电极结构221分离。第二中间电介质259将第二栅和场电极结构221、251分离和电绝缘。第二栅极电介质222比第一电介质252更薄。
第一和第二栅电极结构121、221与第一和第二场电极结构151、251的材料可以是高导电材料，例如掺杂半导体材料，例如掺杂多晶硅。第一和第二电介质152、252的材料可以是或者可以包含氧化硅、氮化硅、氧氮化硅或者另一种绝缘氧化物或者氮化物。第一和第二顶部电介质129、229的材料可以是或者可以包含氧化硅、氮化硅、氧氮化硅和/或另一种绝缘氧化物或者氮化物。第一和第二栅极电介质122、222的材料可以是或者可以包含氧化硅、氮化硅、氧氮化硅和/或另一种绝缘氧化物或者氮化物。第一和第二中间电介质159、259的材料可以是或者可以包含氧化硅、氮化硅、氧氮化硅和/或另一种绝缘氧化物或者氮化物。
第一和第二漏极区段片段132、232可以形成毗邻漏极区段330。漏电极结构312可以被提供在半导体管芯910的第二表面912上，其中第二表面912是与第一表面911相对的表面。漏电极结构312可以形成或者可以被电连接到漏极端子331。其它实施例可以参考“漏极朝上（Drain-Up）”方案，其中漏电极结构312在第一表面911上形成并且高掺杂的互连结构在漏电极结构312和漏极区段312之间通过半导体管芯910延伸。
第一源电极结构112可以形成或者可以被电耦合到集成电路900的第一源极端子114并且第二源电极结构212可以形成或者可以被电耦合到第二源极端子214。
第一和第二有源区161、162被边界构造分离。这些边界构造可以包括两个pn结或者由两个pn结组成。例如，在每一个有源区161、162的边缘处，第二导电类型的掺杂柱351a可以沿着竖直方向从第一表面911延伸到半导体管芯910中至少直至比在第一表面911和沟道区域120、220与漂移层350形成的界面之间的距离大的距离。可以是漂移层350的一个片段的第一导电类型的区域在柱351a之间形成。可以填充有绝缘材料的间隙332将第一和第二源电极结构112、212分离。
第一和第二沟槽结构301、302可以是槽形的并且可以沿着垂直于截平面的方向延伸。第一和第二场效应晶体管结构100、200可以分别地包括一个单一沟槽结构301、302，或者多个沟槽结构301、302。第一和第二沟槽结构301、302可以相互平行地延伸并且可以被均匀地隔开。根据一个实施例，第一和第二沟槽结构301、302具有相同的尺寸和截面形状。
当第一场效应晶体管结构100处于切断状态中时，沟道区域120将第一源极区域110从漂移区段350分离并且无任何电流在第一源极区域110和漂移区段350之间流动。当适当的电压被施加到第一栅电极结构121时，在第一沟道区域120中，少数电荷载流子沿着第一栅极电介质122积聚从而通过第一沟道区域120沿着沟槽壁在第一源极区域110和漂移区段350之间形成导电反型沟道。电流在第一源极区域110和漏极区段330之间流动。第二场效应晶体管结构200相应地操作。
根据一个实施例，在第一场效应晶体管结构100中，第一场电极结构151具有等于或者接近于源极端子114的电势的电势。栅极到漏极电容Cgd是低的并且第一场效应晶体管结构100的开关特性可以关于响应速度或者功率耗散而被优化。在第二场效应晶体管结构200中，在第二场电极251处的电势可以等于或者接近于在第二栅电极结构221处的电势从而栅极到漏极电容Cgd是高的并且能够通过被施加到漏极端子331的快速瞬时脉冲来电容性地控制第二场效应晶体管结构200。结果，被分离的栅电极结构121、221和被分离的场电极结构151、251允许组合快速的或者被优化的负载切换与高效的快速瞬时响应。在提供仅仅快速切换功率晶体管结构的配置中，在漏极端子处施加的快速瞬时脉冲可以导致功率晶体管结构的错误激活或者激活失败或者导致在集成电路的功率晶体管结构中或者进一步的逻辑电路中的局部损坏。对比之下，在提供由第二场效应晶体管结构200代表的保护晶体管的比如图1B的配置中，被施加到漏极端子的快速瞬时脉冲激活在集成电路的任何损坏或者故障能够发生之前耗散快速瞬时脉冲的能量的保护晶体管。
图2A参考两个第二有源区162被布置于第一有源区161的相对侧上的实施例。第一源电极结构112被布置在半导体910的第一表面的部分区中，该部分区本质上对应于第一有源区161。第二电极结构162包括两个部分，每一个部分本质上覆盖半导体910的第一表面的进一步的部分区，每一个进一步的部分区本质上对应于第二有源区162。可以在半导体管芯910内形成进一步的驱动电路和逻辑电路之处限定第三有源区163。
根据其它实施例，第二栅电极结构221和第二场电极结构251这两者都可以被连接到相同的电势。根据进一步的实施例，第二栅和场电极结构221、251被连接到不同的固定的或者可控的电势。
图2B示出根据提供两个金属化平面的实施例的沿着图2A的线BB的截面视图。沿着第一和第二有源区161、162的边缘，隔离沟槽351形成将第一和第二有源区161、162电分离的隔离结构。绝缘层371可以装衬隔离沟槽351。绝缘层371的厚度可以对应于第一和第二电介质152、252的厚度。在其余部分中，隔离沟槽351可以填充有导电材料，该导电材料可以是形成第一和第二场电极结构151、251的相同材料。隔离沟槽351的尺寸和截面形状可以本质上对应于第一和第二沟槽结构301、302的尺寸和截面。
图2B示出不在隔离沟槽351与相关联的有源区161、162的第一相邻的第一和第二沟槽结构301、302之间形成第一和第二源极区域110、210的配置。第一和第二源极区域110、210分别地在相邻的第一和第二沟槽结构301、302之间毗邻地形成。距第一表面911一定距离地提供图案化金属层311。从自图案化金属层311形成的源线，第一导电塞311a延伸到第一表面911并且直接地接触第一和第二源极区域110、210。第二导电塞111b、211b将在图案化金属层311中的源线与第一和第二沟道区域120、220电连接。第三导电塞111c、211c被提供于在图案化金属层311的源线和填充隔离沟槽351的导电材料之间。
可以距图案化金属层311一定距离地提供第一源电极结构112和第二源电极结构212。第四导电塞112a可以将第一源电极结构112与被分配给第一有源区161的源线电连接。第五导电塞212a可以将第二源电极结构212与被分配给第二有源区162的源线电连接。可以在平行于截平面的平面中经由进一步的导电塞连接第一和第二栅电极结构121、221。
根据另一个实施例，可以在第一和第二有源区161、162之间提供第三沟槽结构。第三沟槽结构可以具有与第一沟槽结构301和/或第二沟槽结构302相同的尺寸和形状。第三沟槽结构可以完全地填充有绝缘材料。根据一个实施例，第三沟槽结构包括第三栅电极结构和/或第三场电极结构。第三栅电极可以是浮动的，被电耦合到固定电势，被电耦合到第一栅电极结构121或者到第二栅电极结构221。第三场电极结构可以是浮动的，被电耦合到固定电势，被电耦合到第一场电极结构151，或者被电耦合到第二场电极结构251。第三沟槽结构可以增强在第一和第二有源区161、162之间的电分离。
根据另一个实施例，可以提供浅沟槽隔离结构以分离第一和第二有源区161、162。浅沟槽隔离结构可以沿着竖直方向从第一表面911延伸到半导体管芯190中至少直至比在第一表面侧911和在一方面为第一和第二沟道区域120、220和另一方面为漂移区段350之间形成的界面之间的距离大的距离。
图3参考第一驱动电路431控制在第二栅电极结构221处的电势的实施例。第二驱动电路432可以控制在第二场电极结构251处的电势。根据另一个实施例，第四驱动电路434可以控制在第一场电极结构151处的电势。逻辑电路430可以向第一、第二和第四驱动电路431、432、434中的至少一个提供输入信号。根据一个实施例，逻辑电路430在集成电路900的操作期间提供固定电势。根据其它实施例，逻辑电路430响应于集成电路900的当前操作模式而驱动用于第一、第二和第四驱动电路431、432、434的输入信号。
第一栅电极结构121可以被电连接到集成电路900的栅极端子128。根据一个实施例，第三驱动电路433被提供在栅极端子128和第一栅电极结构121之间。
图4参考带有在第一有源区161中的多个第一沟槽结构301和在第二有源区162中的多个第二沟槽结构302的实施例。在第一有源区161中，第一场效应结构100包括多个片段，其中每一个片段被分配给第一沟槽结构301之一。第一场电极结构151被电耦合到第一源极端子114。
在第二有源区162中，第二场电极结构251包括多个片段，其中每一个片段被提供在第二沟槽结构302之一中。第二场电极结构251被电耦合到第二栅电极结构221。在第二栅电极结构221和第二场电极结构251之间的导电结可以在延伸超过晶体管单元场和源电极结构的槽状沟槽的片段中形成。根据一个实施例，电介质隔离器在沉积第二栅电极结构221的材料之前不在第二场电极结构251之上形成或者在沉积形成第二栅电极结构221的材料之前被移除。另外地或者可替代地，可以在第二场电极结构251和第二栅电极结构221之间提供导电塞。根据其它实施例，用于第一和第二场电极结构151、251的材料在第一表面911上方的部分中形成并且在沟槽301、302外侧的区域中提供到第一和第二场电极结构151、251的触点。
图5参考包括可以被交替地布置的两种类型的第一沟槽结构301a、301b的集成电路900第一场效应晶体管结构100的实施例。图5示意包括第一场效应晶体管结构100的片段。第一场效应晶体管结构100包括提供可以被电耦合到第一栅电极结构121的第一类型的场电极结构151b的第一类型的第一沟槽结构301a。第二类型的第一沟槽结构301b提供可以被电耦合到源极电势的第二类型的场电极结构151a。通过提供第一和第二类型的预定数目的第一沟槽结构301a、301b，集成电路900的开关特性能够针对各种应用进行调节。
另外，图5示出第二导电类型的集电极层390。沿着半导体管芯190的第二表面192直接地邻接漏极区段330地形成集电极层390。集电极层390被电耦合到集成电路900的集电极端子395。
例如，集电极电极结构391可以被提供在半导体管芯190的第二表面192处。集电极电极结构391可以是金属（例如铜或者铝）的和/或可以包括几个不同的高导电材料层。根据这个实施例，第一场效应晶体管结构100形成绝缘栅双极晶体管（IGBT）。
关于图5的实施例，第一场效应晶体管结构100形成功率场效应晶体管，其栅极到漏极电容Cgd在所有第一场电极结构151a、151b被电耦合到源极电势时实现的理论最小值和所有第一场电极结构151a、151b被电耦合到栅极电势时的理论最大值之间。功率晶体管的栅极到漏极电容值能够在制造水平上调节。根据其它实施例，第一场电极结构151a、151b可以被连接到可控驱动电路的输出，从而能够在操作期间根据应用的要求来修改功率场效应晶体管结构的总体栅极到漏极电容并且同一集成电路能够被配置用于多个不同的应用。另外，该概念允许在集成电路的操作期间修改栅极到漏极电容Cgd。
根据制造集成电路的方法，根据应用要求来选择功率晶体管的总体栅极到漏极电容。具有最小栅极到漏极电容的第一类型的第一场效应晶体管结构的数目和具有最大栅极到漏极电容的第二类型的第一场效应晶体管结构的数目被确定以提供所选择的总体栅极到漏极电容。在半导体管芯上，根据所确定的数目提供示出最小栅极到漏极电容的第一类型的第一场效应晶体管结构和具有最大栅极到漏极电容的第二类型的第一场效应晶体管结构。提供了其栅电极结构被从第一场效应晶体管结构的第一栅电极结构电分离的第二场效应晶体管结构。
操作带有第一和第二场效应晶体管结构的集成电路的方法通过逻辑电路提供第一和第二场效应晶体管结构的控制。操作模式得到检测。根据向操作模式分配场电极电势的方案，控制场电极结构的电势。第一和第二场效应晶体管结构的栅电极结构被电分离。第一场效应晶体管结构可以包括提供第一场电极结构的不同连接类型的沟槽结构。
图6示意进一步的制造集成电路的方法，该方法包括形成包括第一栅电极结构和第一场电极结构的第一场效应晶体管结构（702）。形成包括第二栅电极结构和第二场电极结构的第二场效应晶体管结构，其中第一和第二栅电极结构被形成为被相互电分离，并且第一和第二场电极结构被形成为被相互电分离（704）。根据一个实施例，第一场效应晶体管结构在第一有源区中形成并且第二场效应晶体管结构在集成电路的第二有源区中形成。在第一和第二有源区之间提供了隔离结构。
要理解，在这里描述的各种实施例的特征可以被相互组合，除非具体地另有指出。
虽然已经在这里示意并且描述了具体实施例，但是本领域普通技术人员将会理解，在不偏离本发明的范围的情况下，各种可替代的和/或等价的实现可以代替所示出和描述的具体实施例。该申请旨在覆盖在这里讨论的具体实施例的任何修改或者变化。因此，本发明旨在仅由权利要求及其等价物限制。

Claims (23)

1.一种包括半导体管芯的集成电路，包括：
包括第一栅电极结构、第一场电极结构和第一漏极区段片段的第一场效应晶体管结构；和
包括第二栅电极结构、第二场电极结构和第二漏极区段片段的第二场效应晶体管结构；其中
第一和第二栅电极结构被相互电分离；并且
第一和第二场电极结构被相互电分离，以及
所述第一和第二漏极区段片段在所述半导体管芯中形成毗邻漏极区段;
其中所述第二场电极结构被电耦合到所述第二栅电极结构。
2.根据权利要求1所述的集成电路，其中
所述第一场效应晶体管结构包括第一源电极结构，并且
所述第二场效应晶体管结构包括第二源电极结构，并且
第一和第二源电极结构被相互电分离。
3.根据权利要求2所述的集成电路，其中
所述第一场电极结构被电耦合到所述第一源电极结构。
4.根据权利要求2所述的集成电路，其中
所述第一源电极结构被电耦合到所述集成电路的第一源极端子。
5.根据权利要求2所述的集成电路，其中
所述第二源电极结构被电耦合到所述集成电路的第二源极端子。
6.根据权利要求1所述的集成电路，其中
所述第一场效应晶体管结构在所述集成电路的第一有源区中形成，并且
所述第二场效应晶体管结构在所述集成电路的第二有源区中形成，第一和第二有源区被两个pn结或者隔离结构电分离。
7.根据权利要求1所述的集成电路，其中
所述区段被电耦合到所述集成电路的漏极端子。
8.根据权利要求1所述的集成电路，其中
第一和第二场效应晶体管结构是竖直沟槽晶体管结构。
9.根据权利要求1所述的集成电路，其中
所述第二栅电极结构是电浮动的。
10.根据权利要求1所述的集成电路，进一步包括
被电耦合到所述第二栅电极结构并且被配置为控制在所述第二栅电极结构处的电势的第一驱动电路。
11.根据权利要求1所述的集成电路，进一步包括
被电耦合到所述第二场电极结构并且被配置为控制在所述第二场电极结构处的电势的第二驱动电路。
12.根据权利要求1所述的集成电路，进一步包括：
被电耦合到所述第二栅电极结构并且被配置为控制在所述第二栅电极结构处的电势的第一驱动电路；
被电耦合到所述第二场电极结构并且被配置为控制在所述第二场电极结构处的电势的第二驱动电路；和
被配置为控制第一和第二驱动电路的逻辑电路。
13.根据权利要求1所述的集成电路，进一步包括
被电耦合到所述第二栅电极结构的第三驱动电路。
14.根据权利要求1所述的集成电路，进一步包括
被电耦合到所述第二场电极结构的第四驱动电路。
15.根据权利要求1所述的集成电路，其中
所述第一场效应晶体管结构包括邻接半导体管芯的第一表面地形成的第一源极区域和在距所述第一源极区域一定距离处并且在所述第一源极区域的竖直投影中在所述半导体管芯内形成的第一漏极区段片段，并且
所述第二场效应晶体管结构包括邻接所述半导体管芯的所述第一表面地形成的第二源极区域和在距所述第二源极区域一定距离处并且在所述第二源极区域的竖直投影中在所述半导体管芯内形成的第二漏极区段片段。
16.根据权利要求1所述的集成电路，其中
第一栅和场电极结构在从第一表面延伸到半导体管芯中的至少一个第一沟槽结构中形成，并且
第二栅和场电极结构在从所述第一表面延伸到所述半导体管芯中的至少一个第二沟槽结构中形成。
17.根据权利要求16所述的集成电路，其中
在第一和第二沟槽结构中的每一个中，在向所述第一表面定向的第一沟槽部分中形成分别的栅电极结构，并且分别的场电极结构的至少一个部分在向分别的沟槽结构的底部定向的第二沟槽部分中形成。
18.根据权利要求16所述的集成电路，其中
第一和第二沟槽结构具有相同的形状和尺寸。
19.根据权利要求15所述的集成电路，其中
第一和第二漏极区段片段在所述半导体管芯的第二表面处形成并且被电耦合到所述集成电路的漏极端子。
20.根据权利要求15所述的集成电路，进一步包括
在所述半导体管芯的第二表面处直接地邻接第一和第二漏极区段片段而形成的集电极层，所述集电极层被电耦合到所述集成电路的集电极端子。
21.根据权利要求1所述的集成电路，其中
所述第一场效应晶体管结构形成IGBT。
22.一种制造集成电路的方法，包括：
在半导体管芯中形成包括第一栅电极结构、第一场电极结构和第一漏极区段片段的第一场效应晶体管结构；和
形成包括第二栅电极结构、第二场电极结构和第二漏极区段片段的第二场效应晶体管结构；其中
第一和第二栅电极结构被形成为被相互电分离；并且
第一和第二场电极结构被形成为被相互电分离，以及
所述第一和第二漏极区段片段在所述半导体管芯中形成毗邻漏极区段;
其中所述第二场电极结构被电耦合到所述第二栅电极结构。
23.根据权利要求22所述的方法，其中
所述第一场效应晶体管结构在所述集成电路的第一有源区中形成，并且
所述第二场效应晶体管结构在所述集成电路的第二有源区中形成，所述方法进一步包括
在第一和第二有源区之间提供隔离结构。
CN201310028191.8A 2012-01-25 2013-01-25 包括场效应晶体管结构的集成电路及其制造和操作方法 Active CN103227172B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/358,272 2012-01-25
US13/358272 2012-01-25
US13/358,272 US10522675B2 (en) 2012-01-25 2012-01-25 Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit

Publications (2)

Publication Number Publication Date
CN103227172A CN103227172A (zh) 2013-07-31
CN103227172B true CN103227172B (zh) 2017-04-26

Family

ID=48742511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310028191.8A Active CN103227172B (zh) 2012-01-25 2013-01-25 包括场效应晶体管结构的集成电路及其制造和操作方法

Country Status (3)

Country Link
US (1) US10522675B2 (zh)
CN (1) CN103227172B (zh)
DE (1) DE102013100683B4 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) * 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9466698B2 (en) * 2013-03-15 2016-10-11 Semiconductor Components Industries, Llc Electronic device including vertical conductive regions and a process of forming the same
US9166027B2 (en) 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9837526B2 (en) * 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US10333407B2 (en) 2015-05-06 2019-06-25 Infineon Technologies Austria Ag Power stage packages of a multi-phase DC-DC converter under a coupled inductor
US10855178B2 (en) * 2015-05-29 2020-12-01 Infineon Technologies Austria Ag Discrete power stage transistor dies of a DC-DC converter under an inductor
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
US9716155B2 (en) * 2015-12-09 2017-07-25 International Business Machines Corporation Vertical field-effect-transistors having multiple threshold voltages
US10896885B2 (en) * 2017-09-13 2021-01-19 Polar Semiconductor, Llc High-voltage MOSFET structures
CN109671766B (zh) * 2017-10-13 2023-06-27 联华电子股份有限公司 功率金属氧化物半导体场效晶体管
US11164813B2 (en) * 2019-04-11 2021-11-02 Cree, Inc. Transistor semiconductor die with increased active area

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778688A (en) * 1971-03-15 1973-12-11 Texas Instruments Inc Mos-bipolar high voltage driver circuit
IT1227104B (it) 1988-09-27 1991-03-15 Sgs Thomson Microelectronics Circuito integrato autoprotetto da inversioni di polarita' della batteria di alimentazione
US5023693A (en) * 1989-06-06 1991-06-11 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Transistor with current sensing function
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
DE10211543B4 (de) 2002-03-15 2005-06-30 Infineon Technologies Ag Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
DE102005063400B4 (de) * 2005-10-17 2013-01-17 Infineon Technologies Ag Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102006026943B4 (de) 2006-06-09 2011-01-05 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US7601596B2 (en) * 2006-11-16 2009-10-13 Infineon Technologies Austria Ag Semiconductor device with trench transistors and method for manufacturing such a device
DE102007004323A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
US7492212B1 (en) 2007-08-21 2009-02-17 Infineon Technologies Ag Adaptive capacitance for transistor
US8278731B2 (en) 2007-11-20 2012-10-02 Denso Corporation Semiconductor device having SOI substrate and method for manufacturing the same
US7679341B2 (en) * 2007-12-12 2010-03-16 Monolithic Power Systems, Inc. External control mode step down switching regulator
US8084821B2 (en) * 2008-01-30 2011-12-27 Infineon Technologies Ag Integrated circuit including a power MOS transistor
US7911750B2 (en) * 2008-02-27 2011-03-22 Freescale Semiconductor, Inc. Resistor triggered electrostatic discharge protection
US8203181B2 (en) 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US7800176B2 (en) 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8193559B2 (en) 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US8193583B2 (en) * 2009-04-29 2012-06-05 Intersil Americas, Inc. Monolithic output stage with vertical high-side PMOS and vertical low-side NMOS interconnected using buried metal, structure and method
US8183892B2 (en) * 2009-06-05 2012-05-22 Fairchild Semiconductor Corporation Monolithic low impedance dual gate current sense MOSFET
JP5481161B2 (ja) * 2009-10-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
JP5690545B2 (ja) * 2010-10-06 2015-03-25 ルネサスエレクトロニクス株式会社 電源装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364613A (zh) * 2007-08-10 2009-02-11 英飞凌科技股份公司 具有改进的动态特性的半导体元件

Also Published As

Publication number Publication date
US20130187196A1 (en) 2013-07-25
US10522675B2 (en) 2019-12-31
DE102013100683A1 (de) 2013-07-25
DE102013100683B4 (de) 2021-03-11
CN103227172A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
CN103227172B (zh) 包括场效应晶体管结构的集成电路及其制造和操作方法
CN102842576B (zh) 半导体装置
US8269305B2 (en) High-voltage semiconductor device
US6989566B2 (en) High-voltage semiconductor device including a floating block
JP5458809B2 (ja) 半導体装置
CN103681867B (zh) 具有场电极的晶体管器件
US9437728B2 (en) Semiconductor device
CN107452800A (zh) Ldmos晶体管及相关系统和方法
CN103311304B (zh) 半导体器件
CN107026165A (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
US20110241104A1 (en) Integrated circuit device and method for its production
US10068848B2 (en) Semiconductor chip with integrated series resistances
CN104576737B (zh) 半导体器件
US9543398B2 (en) Semiconductor switching device including charge storage structure
TWI750626B (zh) 雙向功率器件
KR20160026455A (ko) 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템
JP6222825B2 (ja) ダイオード回路を通じて相互接続される能動素子および分離構造を有する半導体デバイスおよびドライバ回路、ならびにその製造方法
CN109585562B (zh) 具有阴极短路结构的双向功率mosfet结构
CN106992212A (zh) 具有增大的栅‑漏电容的晶体管器件
TWI740719B (zh) 高壓半導體裝置
US11158707B2 (en) Transistor device
CN114520264A (zh) 高压半导体装置
CN111326569B (zh) 栅驱动集成电路
JP7169459B2 (ja) スイッチング素子
WO2021084070A1 (en) Semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant