DE102014108739B4

DE102014108739B4 - Layoutentwurfsverfahren für Doppelstrukturierung

Info

Publication number: DE102014108739B4
Application number: DE102014108739.9A
Authority: DE
Inventors: Tae-Joong Song; Jae-Ho Park; Kwang-ok Jeong
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2013-06-24
Filing date: 2014-06-23
Publication date: 2023-03-16
Anticipated expiration: 2034-06-24
Also published as: JP2015007979A; US20140380256A1; CN104239596A; TWI625638B; US9098670B2; CN104239596B; TW201502830A; DE102014108739A1; KR20150000270A; KR102224518B1

Abstract

Layoutentwurfsverfahren für Doppelstrukturierung, das aufweist:Definieren von kritischen Pfaden, die einen ersten Pfad (CP1) und einen zweiten Pfad (CP2) aufweisen, auf einem Schaltungsschema (40); undDefinieren eines Doppelstrukturierungslayouts, das in ein erstes Maskenlayout mit einer ersten Farbe und ein zweites Maskenlayout mit einer zweiten Farbe geteilt ist, wobei das Doppelstrukturierungslayout dem Schaltungsschema (40) entspricht,wobei das Definieren des Doppelstrukturierungslayouts ein Verankern der kritischen Pfade auf dem Schaltungsschema (40) aufweist,wobei das Verankern der kritischen Pfade auf dem Schaltungsschema (40) ein Verankern der kritischen Pfade durch Vordefinieren farbiger Layouts von Polygonen, die den kritischen Pfaden entsprechen, aufweist,wobei das Vordefinieren der farbigen Layouts der Polygone, die den kritischen Pfaden entsprechen, ein Anwenden einer Mehrzahl von Farben auf ein erstes Polygon, das dem ersten Pfad (CP1) entspricht, und ein zweites Polygon, das dem zweiten Pfad (CP2) entspricht, und ein Anpassen von Farbverhältnissen des ersten Polygons und des zweiten Polygons aufweist.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG
Diese Anmeldung beansprucht die Priorität der am 24. Juni 2013 eingereichten koreanischen Patentanmeldung Nr. 10-2013-0072507, deren Inhalt hiermit durch Bezugnahme mit aufgenommen wird.
HINTERGRUND DER ERFINDUNG
Die erfinderische Idee bezieht sich allgemein auf Halbleiterherstellungsverfahren und insbesondere auf ein Layoutentwurfsverfahren für Doppelstrukturierung, das bei der Herstellung von Halbleitern verwendet werden kann.
Ein Doppelstrukturierungsverfahren kann bei der Halbleiterherstellung verwendet werden, um ein Ätzen mit hoher Auflösung durchzuführen. Bei dem Doppelstrukturierungsverfahren wird eine Materialschicht unter Verwendung zweier oder mehrerer Masken strukturiert. Da zwei oder mehrere Masken verwendet werden, kann das Doppelstrukturierungsverfahren einen gewünschten Auflösungsgrad vorsehen, der nicht durch Verwendungen einer Einzelmaske erreicht werden kann.
Aus der US 2013/0024822 A1 ist ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt. Das Verfahren umfasst das Bereitstellen eines Layoutplans für eine integrierte Schaltung, wobei der Layoutplan für eine integrierte Schaltung mehrere Halbleitermerkmale enthält. Das Verfahren umfasst das Auswählen einer Teilmenge der Merkmale zur Zerlegung als Teil eines Doppelstrukturierungsprozesses. Das Verfahren umfasst das Bestimmen einer Beziehung zwischen mindestens einem ersten Merkmal und einem zweiten Merkmal der Teilmenge der Merkmale. Die Beziehung bestimmt, ob das erste und das zweite Merkmal derselben Fotomaske oder separaten Fotomasken zugeordnet sind. Die Bezeichnung erfolgt mit einem Pseudo-Feature, das Teil des Layoutplans ist, aber nicht auf einer Fotomaske erscheint.
Weitere Doppelstrukturierungsverfahren sind aus Gupta, M., et al: „Timing Yield-Aware Color Reassignment and Detailed Placement Perturbation for Double Patterning Lithography“, ICCAD'09, November 2-5,2009, San Jose, California, USA, Seiten 607-614 (2009) und aus Kwangok, J., et al.: „Is Overlay Error More Important Than Interconnect Variations in Double Patterning?“, SLIP'09, July 26-27, 2009, San Francisco, California, USA, Seiten 3-10 (2009) bekannt.
KURZFASSUNG DER ERFINDUNG
Bei einer Ausführungsform der erfinderischen Idee weist ein Layoutentwurfsverfahren für Doppelstrukturierung ein Definieren von kritischen Pfaden, die einen ersten und einen zweiten Pfad aufweisen, auf einem Schaltungsschema und ein Definieren eines Doppelstrukturierungslayouts, das in ein erstes Maskenlayout mit einer ersten Farbe und ein zweites Maskenlayout mit einer zweiten Farbe geteilt ist, auf, wobei das Doppelstrukturierungslayout dem Schaltungsschema entspricht. Das Definieren des Doppelstrukturierungslayouts weist ein Verankern der kritischen Pfade auf dem Schaltungsschema auf, wobei das Verankern der kritischen Pfade auf dem Schaltungsschema ein Verankern der kritischen Pfade durch Vordefinieren farbiger Layouts von Polygonen, die den kritischen Pfaden entsprechen, aufweist, wobei das Vordefinieren der farbigen Layouts der Polygone, die den kritischen Pfaden entsprechen, ein Anwenden einer Mehrzahl von Farben auf ein erstes Polygon, das dem ersten Pfad entspricht, und ein zweites Polygon, das dem zweiten Pfad entspricht, und ein Anpassen von Farbverhältnissen des ersten Polygons und des zweiten Polygons aufweist.
Bei einer weiteren Ausführungsform der erfinderischen Idee weist ein Layoutentwurfsverfahren für Doppelstrukturierung ein Empfangen von Information über eine definierte schematische Schaltung und kritische Pfade, die auf dem Schaltungsschema definiert sind, ein Definieren eines Doppelstrukturierungslayouts, das in ein erstes Maskenlayout mit einer ersten Farbe und ein zweites Maskenlayout mit einer zweiten Farbe geteilt ist, wobei das Doppelstrukturierungslayout dem Schaltungsschema entspricht, und ein Ausgeben des definierten Doppelstrukturierungslayouts, auf. Das Definieren des Doppelstrukturierungslayouts weist ein Verankern der kritischen Pfade auf dem Schaltungsschema auf, wobei das Verankern der kritischen Pfade auf dem Schaltungsschema ein Verankern der kritischen Pfade durch Vordefinieren farbiger Layouts von Polygonen, die den kritischen Pfaden entsprechen, aufweist, wobei das Vordefinieren der farbigen Layouts der Polygone, die den kritischen Pfaden entsprechen, ein Anwenden einer Mehrzahl von Farben auf ein erstes Polygon, das dem ersten Pfad entspricht, und ein zweites Polygon, das dem zweiten Pfad entspricht, und ein Anpassen von Farbverhältnissen des ersten Polygons und des zweiten Polygons aufweist.
Bei einer weiteren Ausführungsform der erfinderischen Idee weist ein System, das derart konfiguriert ist, dass es ein Doppelstrukturierungslayout entwirft, einen Prozessor auf, der derart konfiguriert ist, dass er kritische Pfade, die einen ersten Pfad und einen zweiten Pfad aufweisen, auf einem Schaltungsschema definiert und ein Doppelstrukturierungslayout definiert, das in ein erstes Maskenlayout mit einer ersten Farbe und ein zweites Maskenlayout mit einer zweiten Farbe geteilt ist, wobei das Doppelstrukturierungslayout dem Schaltungsschema entspricht. Das Definieren des Doppelstrukturierungslayouts weist ein Verankern der kritischen Pfade auf dem Schaltungsschema auf, wobei das Verankern der kritischen Pfade auf dem Schaltungsschema ein Verankern der kritischen Pfade durch ein Vordefinieren farbiger Layouts von Polygonen, die den kritischen Pfaden entsprechen, aufweist, wobei das Vordefinieren der farbigen Layouts der Polygone, die den kritischen Pfaden entsprechen, ein Anwenden einer Mehrzahl von Farben auf ein erstes Polygon, das dem ersten Pfad entspricht, und ein zweites Polygon, das dem zweiten Pfad entspricht, und ein Anpassen von Farbverhältnissen des ersten Polygons und des zweiten Polygons aufweist.
Allgemein kann dort, wo unterschiedliche Farben auf benachbarte Strukturen auf dem Doppelstrukturierungslayout angewendet werden, eine Kapazitätsänderung unabhängig global/örtlich gezeigt werden. Wenn unterschiedliche Farben auf kritische Pfade auf dem Doppelstrukturierungslayout angewendet werden, kann ein beträchtlich großer AC-Versatz erzeugt werden. Dementsprechend wird bei bestimmten Ausführungsformen die gleiche Farbe auf Polygone, die dem kritischen Pfaden entsprechen, angewendet, um dadurch einen Versatz aufgrund einer Doppelstrukturierung zu reduzieren.
Figurenliste
Die Zeichnungen veranschaulichen ausgewählte Ausführungsformen der erfinderischen Idee. In den Zeichnungen geben gleiche Bezugszeichen gleiche Merkmale an.

1 ist ein Ablaufdiagramm, das ein Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
2 ist ein Ablaufdiagramm, das einen Schritt des Layoutentwurfsverfahrens von 1 entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
3 ist ein Ablaufdiagramm, das einen Schritt einer in 2 gezeigten kritischen Pfadverankerung entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
4 ist ein Ablaufdiagramm, das ein Anwendungsbeispiel eines in 2 gezeigten kritischen Pfadverankerungsschritts entsprechend, einer Ausführungsform der erfinderischen Idee veranschaulicht.
5 ist ein Ablaufdiagramm, das ein Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer weiteren Ausführungsform der erfinderischen Idee veranschaulicht.
6A veranschaulicht eine Ausrichtung von benachbarten Strukturen während einer Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee.
6B veranschaulicht eine Kapazitätsänderung aufgrund einer Verschiebung (oder eines Ausrichtungsfehlers) von benachbarten Strukturen während eines Doppelstrukturierens entsprechend einer Ausführungsform der erfinderischen Idee.
6C veranschaulicht eine weitere Kapazitätsänderung aufgrund einer Verschiebung (oder eines Ausrichtungsfehlers) von benachbarten Strukturen während eines Doppelstrukturierens entsprechend einer Ausführungsform der erfinderischen Idee.
7A veranschaulicht eine Versatzmodellierung in dem Fall, bei dem eine Prozessschwankung bei benachbarten Strukturen mit derselben Farbe auftritt, entsprechend einer Ausführungsform der erfinderischen Idee.
7B ist eine Tabelle, die Widerstands-Kapazitäts-Änderungen (RC-Änderungen) von benachbarten Strukturen entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
8A veranschaulicht eine Versatzmodellierung in dem Fall, bei dem eine Prozessschwankung bei benachbarten Strukturen mit unterschiedlichen Farben auftritt, entsprechend einer Ausführungsform der erfinderischen Idee.
8B ist eine Tabelle, die RC-Änderungen von benachbarten Strukturen aus 8A entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
9 veranschaulicht kritische Pfade auf einem Schaltungsschema entsprechend einer Ausführungsform der erfinderischen Idee.
10A veranschaulicht ein Layout, das ein Layoutentwurfsverfahren für Doppelstrukturierung anwendet, entsprechend einer Ausführungsform der erfinderischen Idee.
10B veranschaulicht ein Layout, das ein Layoutentwurfsverfahren für Doppelstrukturierung anwendet, entsprechend einer weiteren Ausführungsform der erfinderischen Idee.
11 ist ein Blockdiagramm eines Ein-Chip-Systems, das unter Verwendung eines Layoutentwurfsverfahrens für Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee entworfen werden kann.
12 ist ein Blockdiagramm eines Computersystems, das derart konfiguriert ist, dass es ein Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee realisiert.

DETAILLIERTE BESCHREIBUNG
Ausführungsformen der erfinderischen Idee werden im Folgenden mit Bezug auf die beigefügten Zeichnungen beschrieben werden. Diese Ausführungsformen werden als Lehrbeispiele präsentiert und sollten nicht als den Umfang der erfinderischen Idee beschränkend aufgefasst werden.
In der folgenden Beschreibung kann, wenn eine Schicht als „auf“ einer anderen Schicht oder einem anderen Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem anderen Substrat sein oder es können auch Zwischenschichten vorhanden sein. Im Gegensatz dazu sind, wenn ein Element als „direkt auf“ einem weiteren Element bezeichnet wird, keine Zwischenelemente vorhanden.
Räumlich verwandte Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer/untere/unteres“, „oberhalb“, „oberer/obere/oberes“ und dergleichen können hier zur Beschreibungsvereinfachung verwendet werden, um ein Element oder ein Verhältnis eines Elements zu einem anderen Element/zu anderen Elementen oder einem anderen Merkmal/zu anderen Merkmalen, so wie in den Figuren veranschaulicht ist, zu beschreiben. Es ist selbstverständlich, dass die räumlich verwandten Begriffe dazu gedacht sind, unterschiedliche Ausrichtungen der Vorrichtung in Verwendung oder im Betrieb zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, miteinzuschließen. Wenn die Vorrichtung zum Beispiel in den Figuren gedreht wird, würden Elemente, die als „unter“ oder „unterhalb“ anderer Elemente oder anderer Merkmale beschrieben werden, dann „oberhalb“ der anderen Elemente oder anderen Merkmale orientiert sein. Folglich kann der beispielhafte Begriff „unten“ sowohl eine Ausrichtung von oben als auch von unten umfassen. Die Vorrichtung kann anderweitig (gedreht um 90° oder in anderen Ausrichtungen) orientiert sein und die hier verwendeten, räumlich relativen Bezeichnungen können entsprechend interpretiert werden.
Die Verwendung der Begriffe „einer/eine/eines“ und „der/die/das“ und ähnliche Bezeichnungen sind derart aufzufassen, dass sie sowohl die Singular- als auch die Pluralform abdecken, wenn es hier nicht anderweitig angegeben ist oder dem Zusammenhang klar widerspricht. Begriffe wie zum Beispiel „aufweisend“, „enthaltend“ und „beinhaltend“ sind als offene Begriffe anzusehen (zum Beispiel mit der Bedeutung „aufweisend aber nicht darauf beschränkt“), wenn nicht anderweitig angegeben ist.
Wenn nicht anderweitig bestimmt, haben alle technischen und wissenschaftlichen Begriffe, die hier verwendet werden, die gleiche Bedeutung wie sie gewöhnlich von einem Fachmann verstanden wird. Die Verwendung von irgendwelchen und allen Beispielen oder Begriffen, die hier vorgesehen sind, sind nur beabsichtigt, um die Erfindung besser zu verdeutlichen und stellen keine Beschränkung des Umfangs der Erfindung dar, wenn es nicht anderweitig bestimmt ist. Ferner sollten Begriffe wie zum Beispiel solche, die allgemein in Wörterbüchern verwendet werden, in dem relevanten Zusammenhang und nicht in einem übermäßig formalen Sinn interpretiert werden.
Die erfinderische Idee wird mit Bezug auf perspektivische Ansichten, Querschnittsansichten und/oder Draufsichten beschrieben werden, bei denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. Das Profil einer Beispielansicht kann entsprechend den Herstellungstechniken und/oder Toleranzen verändert sein. Folglich werden Bereiche, die in den Zeichnungen dargestellt sind, in einer schematischen Form veranschaulicht und die Formen der Bereiche werden nur veranschaulichend und nicht beschränkend dargestellt.
1 ist ein Ablaufdiagramm, das ein Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
Mit Bezug auf die 1 weist das Layoutentwurfsverfahren für Doppelstrukturierung Schritte eines Schaltungsentwurfs (S110), eines Layoutentwurf für Doppelstrukturierung (S120) und einer Entwurfsregelprüfung (Design-Rule-Check-Verification (DRC-Prüfung)/Layout-Versus-Schaltplan-Prüfung (LVS-Prüfung)) (S130) auf.
Bei dem Schaltungsentwurf (S 110) wird eine schematische Schaltung entworfen. Bei dem Schaltungsentwurf (S110) kann ein computergestütztes Designwerkzeug (CAD-Tool) verwendet werden, das verbundene Schaltungsvorrichtungszustände darstellen kann. Ein Schaltungsentwerfer kann eine schematische Schaltung unter Verwendung des CAD-Tools in Blockeinheiten, die Standardzellen, die besondere Funktionen ausführen, oder Nicht-Standart-Zellen aufweisen, entwerfen. Obwohl es nicht eindeutig in 1 gezeigt ist, kann der Schaltungsentwurf (S 110) ferner ein Simulieren des Betriebs des entworfenen Schaltungsschemas aufweisen.
Der Schaltungsentwurf (S 110) kann ferner ein Definieren kritischer Pfade auf dem entworfenen Schaltungsschema aufweisen. Die kritischen Pfade weisen typischerweise eine Mehrzahl von Pfaden auf, die einen ersten Pfad und einen zweiten Pfad aufweisen. Signalleitungen oder andere Komponenten, die entscheidend für den Zeitablauf des Schaltungsschemas sind, können als kritische Pfade definiert werden. Typischerweise weist ein kritischer Pfad einen Pfad auf, der eine verhältnismäßig lange Zeit benötigt, um Operationen fertigzustellen unter einem Satz von in Verbindung stehenden Pfaden. Eine erste Signalleitung und eine zweite Signalleitung, die entscheidend für einen Zeitablauf sind, können als der erste Pfad und der zweite Pfad festgelegt werden.
Als Nächstes wird bei dem Layoutentwurf für Doppelstrukturierung (S120) ein Doppelstrukturierungslayout entsprechend dem entworfenen Schaltungsschemas entworfen. Das Doppelstrukturierungslayout ist in ein erstes Maskenlayout und ein zweites Maskenlayout geteilt, wobei das erste Maskenlayout eine erste Farbe und das zweite Maskenlayout eine zweite Farbe aufweist. Unterschiedliche Farben werden auf das erste Maskenlayout und das zweite Maskenlayout angewendet, um Polygone zu definieren, die in einer Mehrzahl von Masken im Verlauf von einem Formen von Masken geteilt werden. Das Doppelstrukturierungslayout wird in drei oder mehr Maskenlayouts mit unterschiedlichen Farben getrennt. Aus diesem Grund kann das Doppelstrukturierungslayout auch als ein Mehrfachstrukturierungs-Layout bezeichnet werden. In dieser Beschreibung kann das Doppelstrukturierungslayout derart festgelegt werden, dass es das Mehrfachstrukturierungs-Layout einschließt. Bei dem Layoutentwurf für Doppelstrukturierung (S120) kann das Layout in Blockeinheiten, die Standardzellen aufweisen, entworfen werden, und ein elektrisches Entwurfs-Automations-Werkzeug (Design-Automations-Tool/EDA-Tool) kann verwendet werden, das ein Färben an dem entworfenen Layout durchführen kann.
Zusätzlich kann der Layoutentwurf für Doppelstrukturierung (S 120) ein Verankern kritischer Pfade aufweisen. Der Begriff „Verankern“, der bei dem Doppelstrukturierungsverfahren verwendet wird, gibt an, dass eine Farbe eines besonderen Polygons vorangewendet ist. Danach können Farben von verbleibenden Polygonen basierend auf dem Verankerungsergebnis angewendet werden. Folglich gibt in der Beschreibung der Ausdruck „Verankern kritischer Pfade“ an, dass Farben von Polygonen entsprechend den kritischen Pfaden während eines Entwerfens eines Doppelstrukturierungslayouts vorangewendet werden.
Als Nächstes wird eine Entwurfsregelprüfung (DRC)/Layout-Versus-Schaltplan-(LVS)-Verifikation (S130) an dem entworfenen Doppelstrukturierungslayout durchgeführt. Genauer gesagt, wird in dem DRC/LVS (S130) verifiziert, ob das entworfene Doppelstrukturierungslayout die Verarbeitungsentwurfsregel erfüllt oder das entworfene Doppelstrukturierungslayout dem Schaltungsschema entspricht. Obwohl es nicht eindeutig in 1 dargestellt ist, kann bei dem DRC/LVS (S130) eine Nach-Simulation durchgeführt werden.
2 ist ein Ablaufdiagramm, das einen Schritt eines in 1 dargestellten Layoutentwurfs entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
Mit Bezug auf 2 kann der Layoutentwurf (S120) aus 1 unter Verwendung eines Farb-Zeichnungsverfahrens durchgeführt werden. Bei dem Farb-Zeichnungsverfahren wird eine Mehrzahl von Maskenlayouts entworfen, während eine Platzierung und Verdrahtung und eine Farbgebung gleichzeitig durchgeführt werden. In diesem Fall kann, da die Entwurfsregel verhältnismäßig gering ist, ein Layoutentwerfer ein optimiertes Layout entwerfen. Jedoch kann eine Entwurfs-Durchlaufzeit (TAT) zunehmen, um Farben zu berücksichtigen. Das zuvor genannte Farb-Zeichnungsverfahren kann als ein manuelles Dekompositionsverfahren bezeichnet werden.
Zuerst werden die kritischen Pfade auf dem entworfenen Schaltungsschema verankert (S210). Um die kritischen Pfade unter Verwendung der Farb-Zeichnungsverfahren zu verankern, können farbige Layouts von Polygonen entsprechend den kritischen Pfaden vorentworfen werden. Wenn das farbige Zeichnungsverfahren verwendet wird, werden eine Platzierung und Verdrahtung und Färben gleichzeitig durchgeführt, so dass Farben der Polygone entsprechend der kritischen Farben vor den verbleibenden Polygonen durch vorentworfene farbige Layouts der Polygone entsprechend den kritischen Pfaden angewendet werden können.
Als Nächstes können farbige Layouts von Polygonen entsprechend den verbleibenden Komponenten auf dem entworfenen Schaltungsschema entworfen werden (S220). Der Layoutentwerfer kann zum Beispiel Farben von Polygonen entsprechend den verbleibenden Komponenten auf dem entworfenen Schaltungsschema zufällig oder nach einer vorbestimmten Regel zuordnen.
3 ist ein Ablaufdiagramm, das einen Schritt eines in 2 dargestellten kritischen Pfadverankerns entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht.
Mit Bezug auf die 3 werden zuerst kritische Pfade für eine Farbdimensionierung analysiert (S211). Hierbei können die kritischen Pfade auf dem entworfenen Schaltungschema unter Verwendung von Information bezüglich der kritischen Pfade erfasst (oder gesucht) werden. Als Nächstes kann dieselbe Farbe auf die kritischen Pfade angewendet werden (S212). Im Detail kann eine Einzelfarbe auf ein erstes Polygon, das einem ersten Pfad entspricht, und auf ein zweites Polygon, das einem zweiten Pfad entspricht, angewendet werden. Gleichzeitig kann eine Platzierung und Verdrahtung des ersten Polygons und des zweiten Polygons durchgeführt werden.
4 ist ein Ablaufdiagramm, das ein Anwendungsbeispiel des in 2 dargestellten Schritts von kritischer Pfadverankerung entsprechend einer Ausführungsform der erfinderischen Idee veranschaulicht. Um eine Redundanz zu vermeiden, wird die folgende Beschreibung einen Fokus auf Unterschiede zwischen den Schritten, die in den 3 und 4 gezeigt sind, legen.
Mit Bezug auf 4 werden die kritischen Pfade für eine Farbdimensionierung analysiert (S221). Als Nächstes wird eine gleichmäßige Prozessabweichung durchgeführt (S222). Das Erzeugen einer gleichmäßigen Prozessabweichung weist ein Strukturieren des ersten Pfades und des zweiten Pfades der kritischen Pfade durch geradzahlige Maskenlayouts durch Spalten oder Hacken des ersten Pfades und des zweiten Pfades in geradzahlige Teile auf. Als Nächstes können Farbverhältnisse des ersten Polygons, das dem ersten Pfad entspricht, und des zweiten Polygons, das dem zweiten Pfad entspricht, angepasst werden (S223). Das Farbverhältnis des ersten Polygons und des zweiten Polygons kann zum Beispiel gemittelt werden. Gleichzeitig werden auch eine Platzierung und Verdrahtung des ersten Polygons und des zweiten Polygons durchgeführt.
5 ist ein Ablaufdiagramm, das ein Layoutentwurfsverfahren für eine Doppelstrukturierung entsprechend einer weiteren Ausführungsform der erfinderischen Idee veranschaulicht. Um eine Redundanz zu vermeiden, wird die folgende Beschreibung einen Fokus auf Unterschiede zwischen den Schritten eines Layoutentwurf entsprechend den aktuellen und vorhergehenden Ausführungsformen legen.
Mit Bezug auf die 5 kann ein Schritt eines Layoutentwurfs bei dem Layoutentwurfsverfahren für Doppelstrukturierung unter Verwendung eines Farblos-Zeichnungsverfahrens durchgeführt werden. Bei dem Farblos-Zeichnungsverfahren werden eine Platzierung und Verdrahtung durchgeführt, um ein Einzelmaskenlayout zu entwerfen, gefolgt von einem Durchführen einer Farbbildung auf dem Einzelmaskenlayout, um dadurch das Einzelmaskenlayout in eine Mehrzahl von Maskenlayouts zu teilen. In diesem Fall ist die Entwurfsregel typischerweise verhältnismäßig umfangreich, so dass es einen Overhead bei dem Layoutergebnis geben kann. Jedoch kann ein Entwurfs-TAT bezüglich eines Entwurfsnutzens reduziert werden. Das zuvor genannte Farblos-Zeichnungsverfahren kann auch als ein automatisiertes Dekompositionsverfahren bezeichnet werden.
Als Erstes wird ein farbloses Layout entsprechend dem entworfenen Schaltungsschema entworfen (S310). Der Layoutentwerfer kann zum Beispiel Polygone entsprechend unterschiedlichen Komponenten auf dem entworfenen Schaltungsschema zufällig oder in einer vorbestimmten Regel entwerfen. Hier wird keine Farbe auf das entworfene farblose Layout angewendet. Das farblose Layout wird nämlich unter Verwendung eines Einzelmaskenlayouts entworfen, das nicht geteilt ist.
Als Nächstes werden die kritischen Pfade auf dem entworfenen Schaltungsschema verankert (S320). Um die kritischen Pfade unter Verwendung des farblosen Zeichnungsverfahrens zu verankern, können die Polygone entsprechend den kritischen Pfaden auf dem entworfenen Schaltungsschema vorgefärbt werden. Bei einem Fall einer Verwendung des farblosen Zeichnungsverfahrens werden, da die Platzierung und Verdrahtung der Reihe nach durchgeführt werden, die Polygone entsprechend den kritischen Pfaden vorgefärbt, um dadurch Farben der Polygone entsprechend den kritischen Pfaden auf die verbleibenden Polygone voranzuwenden.
Als Nächstes werden die verbleibenden Polygone auf dem entworfenen farblosen Layout eingefärbt (S330). Das Einfärben der verbleibenden Polygone kann automatisch (oder mit Hilfe von Software) unter Verwendung des zuvor genannten EDA-Tools durchgeführt werden. Das Färben der verbleibenden Polygone kann zufällig oder in einem vordefinierten Algorithmus durchgeführt werden. Bei dem Schritt des Layoutentwurfs kann bei dem Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer weiteren Ausführungsform der erfinderischen Idee ein Verankern der kritischen Pfade im Wesentlichen auf die gleiche Art wie bei dem in den 3 und 4 dargestellten Verankern der kritischen Pfade durchgeführt werden.
6A bis 6C veranschaulichen eine Kapazitätsänderung aufgrund eines Versatzes (oder einer Fehlausrichtung) von benachbarten Strukturen während eines Doppelstrukturierens entsprechend einer Ausführungsform der erfinderischen Idee.
Mit Bezug auf die 6A bis 6C können eine erste Struktur 11 und eine zweite Struktur 12 benachbarte Strukturen sein, die unter Verwendung unterschiedlicher Maskenlayouts gebildet werden. Die erste Struktur 11 kann zum Beispiel durch ein erstes Maskenlayout gebildet werden und eine zweite Struktur 12 kann durch ein zweites Maskenlayout gebildet werden. Auf das Doppelstrukturierungslayout können unterschiedliche Farben auf ein Polygon entsprechend einer erster Struktur 11 und auf ein Polygon entsprechend einer zweiten Struktur 12 angewendet werden. Entsprechend des Doppelstrukturierungsverfahrens können eine erste Struktur 11 und eine zweite Struktur 12 gebildet werden durch Lithographieverfahren, die nacheinander an einer Einzelschicht durchgeführt werden. Eine erste Struktur 11 und eine zweite Struktur 12 können durch Strukturieren einer Metallschicht oder einer Siliziumschicht gebildet werden, jedoch sind Aspekte der erfinderischen Idee nicht darauf beschränkt.
Idealerweise sollte eine zweite Struktur 12 an einer Position gebildet werden, die durch das zweite Maskenlayout entworfen wird. Jedoch kann aufgrund einer Prozessschwankung eine zweite Struktur 12 von der Position, die durch das zweite Maskenlayout entworfen wird, versetzt sein. Eine zweite Struktur 12 kann in einer ersten Richtung (zum Beispiel in der Links- und Rechts-Richtung von 6A bis 6C) und/oder in einer zweiten Richtung (zum Beispiel in der Oben- und Unten-Richtung von 6A bis 6C) versetzt sein. Das Versetzen einer zweiten Struktur 12 kann eine parasitäre Kapazität zwischen einer ersten Struktur 11 und einer zweiten Struktur 12 ändern.
Wie in 6A veranschaulicht, kann dort, wo ein Abstand zwischen einer ersten Struktur 11 und einer zweiten Struktur 12 bei einem Abstand d wie entworfen beibehalten wird, die parasitäre Kapazität, die die erste Struktur 11 beeinflusst, C1 sein. Darüber hinaus wird wie in 6B veranschaulicht, wenn eine zweite Struktur 12 nach links verschoben wird, so dass ein Abstand zwischen einer ersten Struktur 11 und einer zweiten Struktur 12 auf d-Δx reduziert wird, die parasitäre Kapazität, die eine erste Struktur 11 beeinflusst, C2 sein. Jedoch kann wie in 6C veranschaulicht, dort, wo eine zweite Struktur 12 nach rechts verschoben wird, so dass ein Abstand zwischen einer ersten Struktur 11 und einer zweiten Struktur 12 auf d+Δx erhöht wird, die parasitäre Kapazität, die eine erste Struktur 11 beeinflusst, C3 sein. So wie oben beschrieben, kann in dem Fall einer parasitären Kapazität C2 von 6B die parasitäre Kapazität, die eine erste Struktur 11 beeinflusst, im schlechtesten Fall verändern und in dem Fall einer parasitären Kapazität C3 von 6C kann die parasitäre Kapazität, die eine erste Struktur 11 beeinflusst, im besten Fall verändert werden.
Unterdessen kann eine Kapazitätsänderung eine Leistung einer entsprechenden Schaltung (zum Beispiel AC-Diskrepanz) variieren. So wie weiter oben beschrieben kann dort, wo unterschiedliche Farben auf benachbarte Strukturen auf das Doppelstrukturierungslayout angewendet werden, die Kapazitätsänderung unabhängig global/örtlich gezeigt werden. Insbesondere kann, wenn unterschiedliche Farben auf kritische Pfade auf das Doppelstrukturierungslayout angewendet werden, eine beträchtlich große AC-Diskrepanz erzeugt werden.
7A veranschaulicht eine Versatzmodellierung in einem Fall, bei dem eine Prozessschwankung bei benachbarten Strukturen mit der gleichen Farbe auftritt und 7B ist eine Tabelle, die RC-Änderungen von benachbarten Strukturen veranschaulicht. In der Beschreibung von 7A und 7B bedeuten benachbarte Strukturen 21 und 22 mit derselben Farbe benachbarte Strukturen 21 und 22, die durch dasselbe Maskenlayout strukturiert wurden.
Mit Bezug auf 7A werden benachbarte Strukturen 21 und 22 mit derselben Farbe durch eine Prozessschwankung in derselben Richtung versetzt. Wenn zum Beispiel ein Widerstand einer Struktur A 21 reduziert wird und eine Kapazität einer Struktur A 21 erhöht wird, wird ein Widerstand einer Struktur B 22 ebenso reduziert und eine Kapazität einer Struktur B 22 ist ebenso erhöht. Zusätzlich wird, wenn der Widerstand einer Struktur A 21 erhöht wird, und die Kapazität einer Struktur A 21 reduziert wird, auch der Widerstand der Struktur B 22 erhöht und die Kapazität einer Struktur B 22 ist ebenso reduziert.
So wie bei den ersten und dritten in 7A dargestellten Fällen (FÄLLE 1 bis 3) können beide, Struktur A 21 und Struktur B 22, nach links verschoben werden und können wie entworfen positioniert sein oder können nach rechts verschoben sein. Jedoch ist so wie in der in 7B dargestellten Tabelle aufgelistet ist, bei der die RC-Änderung einer Struktur A 21 bestmöglich ist, die RC-Änderung einer Struktur B 22 ebenso bestmöglich, wenn die RC-Änderung einer Struktur A 21 in der Normalbedingung ist, die RC-Abwandlung einer Struktur B 22 ebenso in einer Normalbedingung, und wenn die RC-Änderung einer Struktur A 21 am Schlechtesten ist, ist die RC-Änderung einer Struktur B 22 ebenso in der schlechtesten Bedingung. Da nämlich die RC-Änderungen von Struktur A 21 und Struktur B 22 mit der gleichen Richtung variieren, kann ein Zeitablaufversatz von benachbarten Strukturen 21 und 22 nicht geändert werden, selbst wenn eine Prozessschwankung auftritt.
8A veranschaulicht eine Versatzmodellierung in dem Fall, bei dem eine Prozessschwankung bei benachbarten Strukturen mit unterschiedlichen Farben auftritt und 8B ist eine Tabelle, die RC-Änderungen von benachbarten Strukturen von 8A veranschaulicht. In der Beschreibung von 8A und 8B bedeuten benachbarte Strukturen 31 und 32 mit unterschiedlichen Farben benachbarte Strukturen 31 und 32, die mit unterschiedlichen Maskenlayouts strukturiert wurden.
Mit Bezug auf 8A werden benachbarte Strukturen 31 und 32 mit unterschiedlichen Farben durch Prozessschwankungen in unterschiedliche Richtungen versetzt. Struktur A 31 und Struktur B 32 können zum Beispiel in dieselbe Richtung oder in unterschiedliche Richtungen versetzt werden. Alternativ kann nur eine von Struktur A 31 und Struktur B 32 versetzt werden. Bei einem ersten in 8A dargestellten Fall (FALL 1) wird eine Struktur A 31 nach links versetzt und eine Struktur B 32 wird nach rechts versetzt. Bei einem zweiten Fall (FALL 2) sind Struktur A 31 und Struktur B 32 wie entworfen positioniert. Alternativ wird in einem dritten Fall (FALL 3) nur Struktur B 32 nach rechts versetzt oder bei einem vierten Fall (FALL 4) nur Struktur B 32 nach links versetzt. Darüber hinaus kann so wie in der in 8B gezeigten Tabelle aufgelistet ist, da RC-Änderungen von Struktur A 31 und Struktur B 32 unabhängig variieren, wenn die RC-Änderung von Struktur A 31 in der bestmöglichen Bedingung ist und die RC-Änderung von Struktur B 32 in der schlechtesten Bedingung ist, ein Zeitablaufversatz von benachbarten Strukturen 31 und 32 beträchtlich zunehmen.
Bei dem Schritt eines Layoutentwurfs bei dem Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einigen Ausführungsformen der erfinderischen Idee wird dieselbe Farbe auf Polygone, die kritischen Pfaden entsprechen, angewendet, so dass RC-Änderungen von kritischen Pfaden mit derselben Richtung variieren, um dadurch eine Diskrepanz aufgrund einer Doppelstrukturierung zu reduzieren. Zusätzlich werden bei dem Schritt eines Layoutentwurfs Farbverhältnisse der Polygone, die kritischen Pfaden entsprechen, angepasst, um dabei Richtungen von RC-Änderungen der kritischen Pfade anzupassen, um dadurch eine Diskrepanz aufgrund einer Doppelstrukturierung zu reduzieren.
9 veranschaulicht kritische Pfade auf einem Schaltungsschema, 10A veranschaulicht ein Layout, das ein Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee verwendet und 10B veranschaulicht ein Layout, das ein Layoutentwurfsverfahren für Doppelstrukturierung gemäß einer weiteren Ausführungsform der erfinderischen Idee verwendet.
Mit Bezug auf 9 kann ein Schaltungsschema 40 eine Mehrzahl von Makro-(oder Kem-)Blöcke 41 und 42 aufweisen. Ein erster Pfad kann mit einem ersten Makro-Block 41 (Makro 1) verbunden sein und ein zweiter Pfad kann mit einem zweiten Makro-Block 42 (Makro 2) verbunden sein. Ein Taktsignal CK kann zum Beispiel zu einem ersten Makro-Block 41 durch einen ersten Pfad eingegeben werden und ein Datensignal Daten kann zu einem zweiten Makro-Block 42 über einen zweiten Pfad eingegeben werden. In der folgenden Beschreibung wird angenommen, dass Signalleitungen von Taktsignal CK und Datensignal Data kritische Pfade CP1 und CP2 sind, die zeitkritisch sind.
Mit Bezug auf 10A, bei der ein Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee angenommen wird, kann dieselbe Farbe auf das Polygon eines ersten Pfades CP1 und das Polygon eines zweiten Pfades CP2 vorangewendet werden.
Mit Bezug auf 10B, bei der das Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einer weiteren Ausführungsform der erfinderischen Idee angenommen wird, können vier unterschiedliche Farben auf das Polygon eines ersten Pfades CP1 und das Polygon eines zweiten Pfades CP2 vorangewendet werden. Um einen ersten Pfad CP1 und einen zweiten Pfad CP2 mit RC-Änderungen einander ähnlich zu entwerfen, werden Farbverhältnisse des Polygons eines ersten Pfades CP1 und des Polygons eines zweiten Pfades CP2 angepasst.
Das oben beschriebene Layoutentwurfsverfahren für Doppelstrukturierung kann auf unterschiedliche Weise beim Entwerfen eines Speicherzellenbereichs (zum Beispiel eines Speicherzellenbereichs einer Speichervorrichtung wie zum Beispiel SRAM, DRAM oder einem Flash-Speicher), einer IC-Vorrichtung, die einen logischen Block aufweist, der mit einem Speicherzellenbereich oder einem Transistor (zum Beispiel Fin-FET) verbunden ist, angewendet werden.
11 ist ein Blockdiagramm eines Ein-Chip-Systems, das unter Verwendung eines Layoutentwurfsverfahrens für Doppelstrukturierung entsprechend einer Ausführungsform der erfinderischen Idee entworfen wird.
Mit Bezug auf die 11 weist ein Ein-Chip-System 400 eine Kern-Vorrichtung (CORE) 410, eine Speichervorrichtung 420 (MEM), eine Display-Steuereinheit 430, eine Multimedia-Vorrichtung 440 (MULTIMEDIA), eine Peripheriegerät 450 (PERIPHERIE), eine Schnittstellenvorrichtung 460 (SCHNITTSTELLE) und einen Datenbus 470 auf.
Die Kern-Vorrichtung (CORE) 410, die Speichervorrichtung 420 (MEM), die Display-Steuereinheit 430, die Multimedia-Vorrichtung 440 (MULTIMEDIA), das Peripheriegerät 450 (PERIPHERIE) und die Schnittstellenvorrichtung 460 (SCHNITTSTELLE) sind miteinander über einen Datenbus 470 verbunden. Ein Datenbus 470 entspricht einem Pfad, über den Daten übertragen werden.
Die Kern-Vorrichtung 410 weist einen Einzelkernprozessor oder eine Mehrzahl von Kernen (Mehrkem-)-Prozessoren auf. Die Kern-Vorrichtung 410 kann zum Beispiel einen Mehrkern-Prozessor wie zum Beispiel einen Dual-Core-Prozessor, einen Quad-Core-Prozessor oder einen Hexa-Core-Prozessor aufweisen.
Die Speichervorrichtung 420 ist derart konfiguriert, dass sie Daten speichert. Die Speichervorrichtung 420 weist typischerweise einen oder mehrere flüchtige Speicher auf, wie zum Beispiel statisches DRAM mit doppelter Datenrate (DDR-SDRAM) oder einen statisches DRAM mit einfacher Datenrate (SDR-SDRAM) und/oder einen oder mehrere nichtflüchtige Speicher wie zum Beispiel einen elektrisch löschbaren programmierbaren ROM (EEPROM) oder einen Flashspeicher.
Die Display-Steuereinheit 430 steuert eine Displayvorrichtung, um ein Bild oder eine Abbildung anzuzeigen. Eine Multimediavorrichtung 440, die einen 2D-/3D-Grafik-Engine, einen Bildsignalprozessor (ISP), einen Codec-Engine, etc. aufweist, kann Multimedia-Operationen verarbeiten. Eine Peripherievorrichtung 450 kann eine serielle Kommunikationsvorrichtung, eine Speicherverwaltungsvorrichtung, eine Audioverarbeitungsvorrichtung usw. aufweisen. Eine Schnittstellenvorrichtung 460 kann Daten zu einem Kommunikationsnetzwerk übertragen oder kann Daten von dem Kommunikationsnetzwerk empfangen.
Das Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einigen Ausführungsformen der erfinderischen Idee kann auf unterschiedliche Weise beim Entwerfen von Kernvorrichtungen 410, Speichervorrichtungen 420, Displaysteuereinheiten 430, Multimediavorrichtungen 440 usw. angewendet werden. Alternativ kann das Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einigen Ausführungsformen der erfinderischen Idee auch beim Entwerfen des Gesamt-Ein-Chip-Systems 400 angewendet werden.
12 ist ein Blockdiagramm eines Computersystems, das derart konfiguriert ist, dass es ein Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einigen Ausführungsformen der erfinderischen Idee realisiert.
Mit Bezug auf 12 weist ein Computersystem 1000 eine zentrale Verarbeitungseinheit (CPU) 1100, eine Eingabe-/Ausgabe-Vorrichtung (I/O) 1200, eine Schnittstelle 1300, einen Speicher mit wahlfreiem/direkten Zugriff (RAM) 1400, einen Arbeitsspeicher (ROM) 1500, einen Speicher 1600 und einen Datenbus 1700 auf.
Die CPU 1100, I/O 1200, Schnittstelle 1300, RAM 1400, ROM 1500 und Speicher 1600 sind miteinander über einen Datenbus 1700 verbunden. Ein Datenbus 1700 entspricht einem Pfad, über den Daten übertragen werden.
Die CPU 1100, die eine Steuereinheit, eine Betriebsvorrichtung, etc. aufweist, kann Programme und Verarbeitungsdaten ausführen. Die CPU 1100 weist typischerweise einen Zwischenspeicher auf, der innerhalb oder außerhalb der CPU 1100 positioniert ist. Die CPU 1100 kann ein Programm ausführen, das mindestens einige Schritte des Layoutentwurfsverfahrens für Doppelstrukturierung entsprechend einiger Ausführungsformen der erfinderischen Idee durchführt.
I/O 1200 kann eine oder mehrere Eingabevorrichtungen wie zum Beispiel eine Maus, eine Tastatur, etc. aufweisen, um Daten einzugeben und eines oder mehrere Ausgabevorrichtungen, wie zum Beispiel einen Monitor, einen Lautsprecher, einen Drucker, etc. aufweisen, um Daten auszugeben. Eine Schnittstelle 1300 kann Daten zu einem Kommunikationsnetzwerk übertragen oder Daten von einem Kommunikationsnetzwerk empfangen. Eine Schnittstelle 1300 kann in einer drahtgebundenen/drahtlosen Weise konfiguriert sein. Eine Schnittstelle 1300 kann zum Beispiel eine Antenne oder ein drahtgebundener/drahtloser Sender/Empfänger sein. RAM 1400 und ROM 1500 können Daten zu/von einer CPU 1100 übertragen und können Daten und/oder Befehle, die zum Ausführen des Programms benötigt werden, speichern.
Eine Speichervorrichtung 1600, die einen nichtflüchtigen Speicher wie zum Beispiel eine Diskette, eine Festplatte, eine CDROM, oder eine DVD aufweist, kann die Daten und/oder Befehle speichern. Das Programm, das mindestens einige Schritte des Layoutentwurfsverfahrens für Doppelstrukturierung entsprechend einigen Ausführungsformen der erfinderischen Idee ausführt, kann in einer Speichervorrichtung 1600 gespeichert werden.
Die Schritte des Layoutentwurfsverfahrens für Doppelstrukturierung, die in Verbindung mit den hier beschriebenen Ausführungsformen beschrieben sind, können direkt in einer Hardware, in einem Softwaremodul, das durch einen Prozessor ausgeführt wird, oder in einer Kombination der beiden realisiert sein. Ein Softwaremodul kann in einem RAM-Speicher, einem Flash-Speicher, einem ROM-Speicher, einem EPROM-Speicher, einem EEPROM-Speicher, Registern, einer Festplatte, einer Wechselplatte, einer CD-ROM, oder irgendeiner weiteren Form von Computerlesbarem Speichermedium, das in der verwandten Technik wohlbekannt ist, untergebracht sein.
Bei dem Layoutentwurfsverfahren für Doppelstrukturierung entsprechend einigen Ausführungsformen der erfinderischen Idee können die Schritte eines Schaltungsentwurfs und eines Layoutentwurfs durch ein integriertes Softwaremodul realisiert sein, oder können durch unterschiedliche Softwaremodule realisiert sein. Ein Schaltungsentwurfs-Modul kann Information über kritische Pfade durch einen Schaltungsentwerfer empfangen oder kann kritische Pfade auf einem Schaltungsschema in einem vordefinierten Algorithmus definieren. Ein Layoutentwurfs-Modul kann Information über das entworfene Schaltungsschema und die kritischen Pfade in Form von Daten empfangen und kann das entworfene Doppelstrukturierungslayout in der Form von Daten ausgeben. Das Layoutentwurfs-Modul kann die kritischen Pfade verankern oder kann ein Färben des farblosen Layouts durchführen. Zusätzlich kann bei dem Schritt eines Layoutentwurfs das Verankern der kritischen Pfade unter Verwendung separater Softwaremodule realisiert werden, um dadurch teilweise vollendete Daten von farblosen Layouts oder teilweise farbige Daten von farblosen Layouts auszugeben.
Das Vorhergehende ist für Ausführungsformen veranschaulichend und wird nicht als dafür beschränkend angesehen. Obwohl nur ein paar Ausführungsformen beschrieben worden sind, ist es für Fachleute selbstverständlich, dass viele Abwandlungen bei den Ausführungsformen möglich sind, ohne von dem Umfang der erfinderischen Idee, so wie sie in den Ansprüche definiert ist, abzuweichen.

Claims

Layoutentwurfsverfahren für Doppelstrukturierung, das aufweist: Definieren von kritischen Pfaden, die einen ersten Pfad (CP1) und einen zweiten Pfad (CP2) aufweisen, auf einem Schaltungsschema (40); und Definieren eines Doppelstrukturierungslayouts, das in ein erstes Maskenlayout mit einer ersten Farbe und ein zweites Maskenlayout mit einer zweiten Farbe geteilt ist, wobei das Doppelstrukturierungslayout dem Schaltungsschema (40) entspricht, wobei das Definieren des Doppelstrukturierungslayouts ein Verankern der kritischen Pfade auf dem Schaltungsschema (40) aufweist, wobei das Verankern der kritischen Pfade auf dem Schaltungsschema (40) ein Verankern der kritischen Pfade durch Vordefinieren farbiger Layouts von Polygonen, die den kritischen Pfaden entsprechen, aufweist, wobei das Vordefinieren der farbigen Layouts der Polygone, die den kritischen Pfaden entsprechen, ein Anwenden einer Mehrzahl von Farben auf ein erstes Polygon, das dem ersten Pfad (CP1) entspricht, und ein zweites Polygon, das dem zweiten Pfad (CP2) entspricht, und ein Anpassen von Farbverhältnissen des ersten Polygons und des zweiten Polygons aufweist.
Layoutentwurfsverfahren für Doppelstrukturierung, das aufweist: Empfangen von Information über ein definiertes Schaltungsschema (40) und kritische Pfade, die auf dem Schaltungsschema (40) definiert sind; Definieren eines Doppelstrukturierungslayouts, das in ein erstes Maskenlayout mit einer ersten Farbe und ein zweites Maskenlayout mit einer zweiten Farbe geteilt ist, wobei das Doppelstrukturierungslayout dem Schaltungsschema (40) entspricht; und Ausgeben des definierten Doppelstrukturierungslayouts, wobei das Definieren des Doppelstrukturierungslayouts ein Verankern der kritischen Pfade auf dem Schaltungsschema (40) aufweist, wobei das Verankern der kritischen Pfade auf dem Schaltungsschema (40) ein Verankern der kritischen Pfade durch Vordefinieren farbiger Layouts von Polygonen, die den kritischen Pfaden entsprechen, aufweist, wobei das Vordefinieren der farbigen Layouts der Polygone, die den kritischen Pfaden entsprechen, ein Anwenden einer Mehrzahl von Farben auf ein erstes Polygon, das dem ersten Pfad (CP1) entspricht, und ein zweites Polygon, das dem zweiten Pfad (CP1) entspricht, und ein Anpassen von Farbverhältnissen des ersten Polygons und des zweiten Polygons aufweist.
Layoutentwurfsverfahren für Doppelstrukturierung nach Anspruch 1 oder 2, wobei das Definieren der kritischen Pfade ein Definieren einer ersten Signalleitung und einer zweiten Signalleitung aufweist, die entscheidend für einen Zeitablauf auf dem Schaltungsschema (40) sind, als den ersten Pfad (CP1) bzw. den zweiten Pfad (CP2).
Layoutentwurfsverfahren für Doppelstrukturierung nach Anspruch 1 oder 2, wobei das Definieren des Doppelstrukturierungslayouts ferner ein Definieren eines farblosen Layouts, das dem Schaltungsschema (40) entspricht, aufweist, wobei das Verankern der kritischen Pfade auf dem Schaltungsschema (40) ein Verankern der kritischen Pfade durch ein Vorfärben von Polygonen, die den kritischen Pfaden entsprechen, auf dem farblosen Layout aufweist.
System, das derart konfiguriert ist, dass es ein Doppelstrukturierungslayout entwirft, das aufweist: einen Prozessor, der derart konfiguriert ist, dass er kritische Pfade, die einen ersten Pfad (CP1) und einen zweiten Pfad (CP2) aufweisen, auf einem Schaltungsschema (40) definiert und ein Doppelstrukturierungslayout, das in ein erstes Maskenlayout mit einer ersten Farbe und ein zweites Maskenlayout mit einer zweiten Farbe geteilt ist, definiert, wobei das Doppelstrukturierungslayout dem Schaltungsschema (40) entspricht, wobei das Definieren des Doppelstrukturierungslayouts ein Verankern der kritischen Pfade auf dem Schaltungsschema (40) aufweist, wobei das Verankern der kritischen Pfade auf dem Schaltungsschema (40) ein Verankern der kritischen Pfade durch ein Vordefinieren farbiger Layouts von Polygonen, die den kritischen Pfaden entsprechen, aufweist, wobei das Vordefinieren der farbigen Layouts der Polygone, die den kritischen Pfaden entsprechen, ein Anwenden einer Mehrzahl von Farben auf ein erstes Polygon, das dem ersten Pfad (CP1) entspricht, und ein zweites Polygon, das dem zweiten Pfad (CP2) entspricht, und ein Anpassen von Farbverhältnissen des ersten Polygons und des zweiten Polygons aufweist.
System nach Anspruch 5, wobei das Definieren der kritischen Pfade ein Definieren einer ersten Signalleitung und einer zweiten Signalleitung, die entscheidend für einen Zeitablauf auf dem Schaltungsschema (40) sind, als den ersten Pfad (CP1) bzw. den zweiten Pfad (CP2) aufweist.