TWI789179B - 佈局方法與相關非暫態電腦可讀媒體 - Google Patents

佈局方法與相關非暫態電腦可讀媒體 Download PDF

Info

Publication number
TWI789179B
TWI789179B TW110148762A TW110148762A TWI789179B TW I789179 B TWI789179 B TW I789179B TW 110148762 A TW110148762 A TW 110148762A TW 110148762 A TW110148762 A TW 110148762A TW I789179 B TWI789179 B TW I789179B
Authority
TW
Taiwan
Prior art keywords
sub
circuit
block
models
block model
Prior art date
Application number
TW110148762A
Other languages
English (en)
Other versions
TW202326499A (zh
Inventor
沈澤旻
吳亭瑩
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110148762A priority Critical patent/TWI789179B/zh
Priority to US18/049,486 priority patent/US20230205964A1/en
Application granted granted Critical
Publication of TWI789179B publication Critical patent/TWI789179B/zh
Publication of TW202326499A publication Critical patent/TW202326499A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • User Interface Of Digital Computer (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

一種佈局方法用以設計電路系統中的來源電路與目的電路間的橋接電路的佈局。佈局方法包含：將橋接電路依物理結構屬性分類為多個子區塊；從資料庫中得到對應該些子區塊的多個預設區塊模型單元；通過多個參數設定該些預設區塊模型單元以得到多個子區塊模型；利用電磁模擬軟體，分別從該些子區塊模型萃取出多個電氣模型；串接該些電氣模型以得到整體電氣模型；利用電路模擬軟體，評估整體電氣模型是否符合電路系統對橋接電路的規格需求；及若整體電氣模型符合規格需求，則依據該些子區塊模型取得佈局規則。

Description

佈局方法與相關非暫態電腦可讀媒體
本發明是關於一種佈局方法與相關的非暫態電腦可讀媒體，特別是關於一種取得佈局規則的佈局方法與相關的非暫態電腦可讀媒體。
在製作電路時，電路佈局的設計有相當大的自由度。然而，不管佈局如何設計，電路必須符合系統對電路的規格要求。因此，當設計出的電路佈局無法符合格要求時，整個電路佈局必須重新設計。因設計佈局的自由度高，使得設計的選擇多，進而造成設計電路佈局的過程極為耗時，因此要如何有效地設計電路佈局已成為本領域重要的議題。
本發明揭露一種佈局方法用以設計電路系統中的來源電路與目的電路間的橋接電路的佈局。佈局方法包含：將橋接電路依物理結構屬性分類為多個子區塊；從資料庫中得到對應該些子區塊的多個預設區塊模型單元；通過多個參數設定該些預設區塊模型單元以得到多個子區塊模型；利用電磁模擬軟體，分別從該些子區塊模型萃取出多個電氣模型；串接該些電氣模型以得到整體電氣模型；利用電路模擬軟體，評估整體電氣模型是否符合電路系統對橋接電路的規格需求；及若整體電氣模型符合規格需求，則依據該些子區塊模型取得佈局規則。
本發明揭露一種非暫態電腦可讀媒體用以儲存程式碼，當程式碼被處理器執行時致使處理器執行以下步驟：將電路系統中的橋接電路依物理結構屬性分類為多個子區塊；從資料庫中得到對應該些子區塊的多個預設區塊模型單元；通過多個參數設定該些預設區塊模型單元以得到多個子區塊模型；利用電磁模擬軟體，分別從該些子區塊模型萃取出多個電氣模型；串接該些電氣模型以得到整體電氣模型；利用電路模擬軟體，評估整體電氣模型是否符合電路系統對橋接電路的規格需求；及若整體電氣模型符合規格需求，則依據該些子區塊模型取得佈局規則。
相較於先前技術，本發明的佈局方法與相關的非暫態電腦可讀媒體用以取得電路佈局的佈局規則，使電路的製造更有效率。
圖1依據本發明一些實施例繪示電路系統10的示意圖。電路系統10包含來源電路11、目的電路12、印刷電路板13與連接來源電路11與目的電路12的橋接電路14。
來源電路11設置於一晶粒(die)D1上，晶粒D1由封裝結構P1包裝，其中晶粒D1經由鎊線B1、鎊線連接墊BP1與封裝結構P1內部的走線(trace)T1連接至封裝結構P1的接腳PIN1。
封裝結構P1經由接腳PIN1、印刷電路板13上的走線T2、連通柱連接墊VP1、連通柱VIA1、連通柱連接墊VP2、印刷電路板13上的走線T3、連通柱連接墊VP3、連通柱VIA2、連通柱連接墊VP4與印刷電路板13上的走線T4連接至封裝結構P2的接腳PIN2。
接腳PIN2經由封裝結構P2內部的走線T5、鎊線連接墊BP2與鎊線B2連接至設置於晶粒D2上的目的電路12。
橋接電路14包含從來源電路11連接至目的電路12的一通道CHL。在圖1中，通道CHL以多個虛線箭號連接表示，亦即橋接電路14的結構包含鎊線B1~B2、鎊線連接墊BP1~BP2、接腳PIN1~PIN2、連通柱VIA1~VIA2、連通柱連接墊VP1~VP4與走線T1~T5。在一些實施例中，橋接電路14的結構僅包含鎊線B1~B2、鎊線連接墊BP1~BP2、接腳PIN1~PIN2、連通柱VIA1~VIA2、連通柱連接墊VP1~VP4與走線T1~T5當中的部分元件，例如橋接電路14可不包含鎊線連接墊BP1~BP2。
在一些實施例中，電路系統10對從來源電路11傳輸至目的電路12的傳輸訊號有預定的效能要求，而傳輸訊號是經由橋接電路14的通道CHL來傳輸，從而電路系統10對橋接電路14具有一規格需求。當橋接電路14符合該規格需求時，能夠確定從來源電路11傳輸至目的電路12的傳輸訊號可符合電路系統10的規格。
一般來說，電路系統10對橋接電路14的規格需求為已知，而橋接電路14要如何製作以符合該規格需求具有相對大的彈性。更具體地來說，在製作橋接電路14時，先對橋接電路14的佈局進行設計，而該佈局本質上須符合一佈局規則，使得用該佈局製造的橋接電路14可符合規格需求。然而，橋接電路14的佈局規則是未知的。因此，在一些先前技術中，橋接電路14的製作是經過人工冗長的佈局設計，設計出的佈局在經過電氣特性的檢驗測試，當設計出的佈局的電氣特性不符合規格需求時，橋接電路14的佈局必須重新設計。須等至設計出的佈局的電氣特性符合規格需求後，橋接電路14才依據最後符合規格需求的佈局進行製造。總而言之，因為橋接電路14的佈局規則是未知的，所以橋接電路14的製造在先前技術中為一相當耗時的操作。
相較於先前技術，本發明提供一種用來設計橋接電路14的佈局方法20。佈局方法20用以取得橋接電路14的佈局規則，並依據該佈局規則產生橋接電路14的佈局，再依據產生的佈局製造橋接電路14。
參考圖2。圖2依據本發明一些實施例繪示佈局方法20的流程圖。佈局方法20包含步驟S21、S22、S23、S24、S25、S26、S27、S28與S29。為了易於理解，佈局方法20沿用圖1中的參考表號，並同時參考圖1解說。
在步驟S21中，依據電路元件的物理結構屬性，將橋接電路14分類為多個子區塊。在一些實施例中，該些子區塊包含鎊線子區塊、走線子區塊與連通柱子區塊，其中鎊線子區塊、走線子區塊與連通柱子區塊分別對應至圖1的橋接電路14中的鎊線B1~B2、走線T1~T5與連通柱VIA1~VIA2。然，本發明不限於此，橋接電路14可依據電路元件的物理結構屬性被分類成更多或更少個子區塊。
在一些實施例中，在建立電路佈局時，可依據電路的元件從一資料庫取得對應的預設模型區塊。例如，一電路包含走線、電阻與電容，在建立該電路的佈局時，可從該資料庫選取走線、電阻與電容的預設模型區塊。再依據該電路的連接方式，將走線、電阻與電容的預設模型區塊連結成整體的電路佈局。換言之，資料庫用以儲存多種預設模型區塊，而該些預設模型區塊分別對應電路中以物理結構屬性分類的多種子區塊。
在步驟S22中，由資料庫中得到對應該些子區塊的多個預設區塊模型單元。例如，子區塊包含鎊線子區塊、走線子區塊與連通柱子區塊，在步驟S22中從多個預設區塊模型單元取得一鎊線預設區塊模型單元、一走線預設區塊模型單元與一連通柱預設區塊模型單元。
該些預設區塊模型單元為參數化的區塊模型單元，其保留設計的彈性，亦維持設計的簡潔度。舉例來說，當橋接電路14包含兩種不同線寬的走線時，設計者可使用相同的走線預設區塊模型單元，並依據不同的線寬設定走線預設區塊模型單元，以得到具有不同參數的兩個走線區塊模型。
在步驟S23中，通過多個參數設定該些預設區塊模型單元以得到多個子區塊模型。在一些實施例中，該些參數包含鎊線弧高、走線線長、走線線寬、走線線距、接地屏蔽、連接墊尺寸、基板厚度與基板材料。在一些實施例中，鎊線預設區塊模型單元具有可調的鎊線弧高，走線預設區塊模型單元具有可調的走線線長、走線線寬、走線線距與接地屏蔽，及連通柱預設區塊模型單元具有可調的連接墊尺寸與基板厚度。在步驟S23中，通過鎊線弧高設定鎊線預設區塊模型單元以得到鎊線子區塊模型，通過走線線長、走線線寬、走線線距與接地屏蔽設定走線預設區塊模型單元以得到走線子區塊模型，及通過連接墊尺寸與基板厚度設定連通柱預設區塊模型單元以得到連通柱子區塊模型。
在步驟S24中，利用電磁模擬軟體，分別從該些子區塊模型萃取出多個電氣模型。在一些實施例中，該電磁模擬軟體為三維全波電磁模擬軟體，例如由Ansys公司提供的Ansys HFSS模擬軟體。電磁模擬軟體用以分別對該些子區塊模型設置輸入節點、輸出節點與激發源，因此電磁模擬軟體可以獨立萃取每個子區塊模型的電氣模型。在一些實施例中，電氣模型包含相關於S參數及/或RLGC的資訊。在更近一步的實施例中，電磁模擬軟體更用以預先建立資料庫中的預設模型區塊。
一般來說，電路的電氣特性依據固定的子區塊並利用單純的數學公式來推算。當電路的結構較複雜時，例如包含多個訊號交互作用的結構(如鎊線、連通柱等等)，或回流路徑不完整的結構(如多層電路板的走線)，若僅使用固定的子區塊來做計算會使得結果不準確。因該些固定的子區塊僅預設固定的結構，所以使用上的彈性也較小。相較於上述方法，本發明利用三維全波電磁模擬軟體依據實際需求來建立預設的子區塊，並依據該些預設的子區塊萃取電路的電氣模型。因三維全波電磁模擬軟體將所建立的預設子區塊參數化，因此對不同結構保有較高的彈性，較能適應各種不同的情況，進而使得萃取出的電氣模型較為準確。
在步驟S25中，該些電氣模型被串接為整體電氣模型。該整體電氣模型對應至橋接電路14。具體來說，該整體電氣模型為通道CHL的電氣模型。在一些實施例中，橋接電路14可具有多個通道CHL，而在步驟S25中得到的整體電氣模型對應該些通道CHL中的臨界路徑(critical path)，亦即該整體電氣模型代表橋接電路14當中最長的通道或是造成最大延遲的通道的電氣模型。
因該些子區塊模型分別對應通道CHL的一部分，電磁模擬軟體萃取該些子區塊模型的電氣模型僅需考慮該子區塊的限制，所以所需的計算或模擬較少，因此其耗時低於對整個通道模型萃取電氣模型。換言之，取得整體電氣模型的效率較高，進而使得設計佈局的效率較高。
在步驟S26中，利用電路模擬軟體評估整體電氣模型是否符合電路系統10對橋接電路14的規格需求。在一些實施例中，利用電路模擬軟體取得整體電氣模型的電氣特性，接著再依據電氣特性比較電路系統10對橋接電路14的規格需求。在一些實施例中，電路模擬軟體為EDA設計工具，例如HSPICE或SPECTRE軟體。在一些實施例中，整體電氣模型的電氣特性可以藉由眼圖來呈現。在其他實施例中，整體電氣模型的電氣特性可以藉由數據化資料或其他圖形化資料呈現，本發明不限於此。
在其他實施例中，為了要得到通道間耦合的影響，在步驟S25中整體電氣模型被複製為多個並聯的電氣模型，並在步驟S26中對多個並聯的整體電氣模型取得其電氣特性。
當整體電氣模型符合電路系統10對橋接電路14的規格需求時，佈局方法20前進至步驟S27。當整體電氣模型不符合電路系統10對橋接電路14的規格需求時，佈局方法20返回至步驟S23，並重新調整該些參數中之至少一者以設定該些預設區塊模型單元來得到調整後的多個子區塊模型。例如，僅調整走線線寬來設定走線子區塊模型，其餘參數不變動。然本發明不限於此，調整該些參數中的各種組合均在本發明的考量內。當佈局方法20返回至步驟S23後，重新執行步驟S23至步驟S26，直至整體電氣模型符合電路系統10對橋接電路14的規格需求後，佈局方法20再前進至步驟S27。
在步驟S27中，依據該些子區塊模型取得佈局規則。具體來說，依據在步驟S23中用來設定預設區塊模型單元的參數來取得佈局規則。例如，當在步驟S23中走線線距以X單位來設定走線預設區塊模型單元，則得到走線線距必須至少為X單位的佈局規則，其中X僅為示意，及該單位可為任何長度單位，本發明不限於此。又或例如，在步驟S23中接地屏蔽以Y個訊號線中加入一個接地屏蔽來設定走線預設區塊模型單元，則得到在Y個訊號線中至少必須有一個接地屏蔽的佈局規則。
在步驟S28中，依據佈局規則產生橋接電路14的佈局。當取得佈局之後，在步驟S29中，依據該佈局製造橋接電路14。
參考圖3。圖3依據本發明一些實施例繪示電腦系統30的示意圖。電腦系統30包含儲存裝置31、處理器32、輸入輸出裝置33與顯示裝置34。儲存裝置31用儲存程式碼，並提供給處理器32以執行該程式碼。輸入輸出裝置33用以從電腦系統30外接收資訊及/或將資訊向電腦系統30外傳輸。顯示裝置34用以顯示處理器32執行該程式碼的過程及/或結果。
在一些實施例中，儲存裝置31包含一非暫態電腦可讀媒體310。非暫態電腦可讀媒體310用以儲存程式碼，並用以提供該程式碼給處理器32以執行圖2所述的佈局方法20。
上文的敘述簡要地提出了本發明某些實施例之特徵，而使得本發明所屬技術領域具有通常知識者能夠更全面地理解本發明內容的多種態樣。本發明所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本發明內容作為基礎，來設計或更動其他製程與結構，以實現與此處該之實施方式相同的目的和/或達到相同的優點。本發明所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本發明內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本發明內容之精神與範圍。
10:電路系統 11:來源電路 12:目的電路 13:印刷電路板 14:橋接電路 20:佈局方法 30:電腦系統 31:處理器 32:儲存裝置 33:輸入輸出系統 34:顯示裝置 310:非暫態電腦可讀媒體 B1:鎊線 B2:鎊線 BP1:鎊線連接墊 BP2:鎊線連接墊 CHL:通道 D1:晶粒 D2:晶粒 PIN1:接腳 PIN2:接腳 S21:步驟 S22:步驟 S23:步驟 S24:步驟 S25:步驟 S26:步驟 S27:步驟 S28:步驟 S29:步驟 T1:走線 T2:走線 T3:走線 T4:走線 T5:走線 VIA1:連通柱 VIA2:連通柱 VP1:連通柱連接墊 VP2:連通柱連接墊 VP3:連通柱連接墊 VP4:連通柱連接墊
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本發明的多種態樣。應注意到，依據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。 圖1為本發明一些實施例中，電路系統的示意圖。 圖2為本發明一些實施例中，佈局方法的流程圖。 圖3為本發明其他實施例中，電腦系統的示意圖。
20:佈局方法
S21:步驟
S22:步驟
S23:步驟
S24:步驟
S25:步驟
S26:步驟
S27:步驟
S28:步驟
S29:步驟

Claims (10)

  1. 一種佈局方法，用以設計一電路系統中的一來源電路與一目的電路間的一橋接電路的一佈局，包含：將該橋接電路依物理結構屬性分類為複數個子區塊；從一資料庫中得到對應該些子區塊的複數個預設區塊模型單元，其中該些預設區塊模型單元中的每一者包含至少一參數；通過該些預設區塊模型單元中的每一者的該至少一參數設定該些預設區塊模型單元以得到複數個子區塊模型；利用一電磁模擬軟體，分別從該些子區塊模型萃取出複數個電氣模型；利用一電路模擬軟體，串接該些電氣模型以得到一整體電氣模型；評估該整體電氣模型是否符合該電路系統對該橋接電路的一規格需求；及若該整體電氣模型符合該規格需求，則依據該些子區塊模型取得一佈局規則。
  2. 如請求項1所述的佈局方法，其中該來源電路設置於一第一晶粒(die)上由一第一封裝結構包裝，該目的電路設置於一第二晶粒上由一第二封裝結構包裝，及該第一封裝結構與一第二封裝結構設置於一印刷電路板之上，其中該橋接電路包含由該來源電路至該目的電路的一通道，其中該通道從該第一晶粒依序經過該第一封裝結構、該印刷電路板與該第二封裝 結構至該第二晶粒。
  3. 如請求項1所述的佈局方法，其中該些子區塊包含一鎊線(bond-wire)子區塊、一走線(trace)子區塊與一連通柱(via)子區塊，及該些預設區塊模型單元包含一鎊線預設區塊模型單元、一走線預設區塊模型單元與一連通柱預設區塊模型單元。
  4. 如請求項3所述的佈局方法，其中通過該些預設區塊模型單元中的每一者的該至少一參數設定該些預設區塊模型單元以得到該些子區塊模型包含：通過該鎊線預設區塊模型單元的該至少一參數中的一鎊線弧高設定該鎊線預設區塊模型單元以得到一鎊線子區塊模型。
  5. 如請求項3所述的佈局方法，其中通過該些預設區塊模型單元中的每一者的該至少一參數設定該些預設區塊模型單元以得到該些子區塊模型包含：通過該走線預設區塊模型單元的該至少一參數中的一線長、一線寬、一線距與一接地屏蔽設定該走線預設區塊模型單元以得到一走線子區塊模型。
  6. 如請求項3所述的佈局方法，其中通過該些預設區塊模型單元中的每一者的該至少一參數設定該些預設區塊模型單元以得到該些子區塊模型包含： 通過該連通柱預設區塊模型單元的該至少一參數中的一連接墊尺寸與一基板厚度設定該連通柱預設區塊模型單元以得到一連通柱子區塊模型。
  7. 如請求項1所述的佈局方法，其中該電磁模擬軟體為三維全波電磁模擬軟體。
  8. 如請求項1所述的佈局方法，更包含：依據該佈局規則產生該橋接電路的一佈局；及依據該佈局製造該橋接電路。
  9. 如請求項1所述的佈局方法，更包含：若該整體電氣模型不符合該規格需求，則調整該些預設區塊模型單元中的每一者的該至少一參數，並通過調整後的該些預設區塊模型單元中的每一者的該至少一參數設定該些預設區塊模型單元以得到該些子區塊模型。
  10. 一種非暫態電腦可讀媒體，儲存一程式碼，當該程式碼被一處理器執行時致使該處理器執行以下步驟：將一電路系統中的一橋接電路依物理結構屬性分類為複數個子區塊；從一資料庫中得到對應該些子區塊的複數個預設區塊模型單元，其中該些預設區塊模型單元中的每一者包含至少一參數； 通過該些預設區塊模型單元中的每一者的該至少一參數設定該些預設區塊模型單元以得到複數個子區塊模型；利用一電磁模擬軟體，分別從該些子區塊模型萃取出複數個電氣模型；串接該些電氣模型以得到一整體電氣模型；利用一電路模擬軟體，評估該整體電氣模型是否符合該電路系統對該橋接電路的一規格需求；及若該整體電氣模型符合該規格需求，則依據該些子區塊模型取得一佈局規則。
TW110148762A 2021-12-24 2021-12-24 佈局方法與相關非暫態電腦可讀媒體 TWI789179B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110148762A TWI789179B (zh) 2021-12-24 2021-12-24 佈局方法與相關非暫態電腦可讀媒體
US18/049,486 US20230205964A1 (en) 2021-12-24 2022-10-25 Layout method and related non-transitory computer-readable medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110148762A TWI789179B (zh) 2021-12-24 2021-12-24 佈局方法與相關非暫態電腦可讀媒體

Publications (2)

Publication Number Publication Date
TWI789179B true TWI789179B (zh) 2023-01-01
TW202326499A TW202326499A (zh) 2023-07-01

Family

ID=86669968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110148762A TWI789179B (zh) 2021-12-24 2021-12-24 佈局方法與相關非暫態電腦可讀媒體

Country Status (2)

Country Link
US (1) US20230205964A1 (zh)
TW (1) TWI789179B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200844778A (en) * 2007-05-01 2008-11-16 Inventec Corp Method for designing printed circuit board
CN102169516A (zh) * 2010-02-26 2011-08-31 台湾积体电路制造股份有限公司 集成电路方法
TW201502830A (zh) * 2013-06-24 2015-01-16 Samsung Electronics Co Ltd 雙重圖樣佈局之設計方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200844778A (en) * 2007-05-01 2008-11-16 Inventec Corp Method for designing printed circuit board
CN102169516A (zh) * 2010-02-26 2011-08-31 台湾积体电路制造股份有限公司 集成电路方法
CN103268369A (zh) * 2010-02-26 2013-08-28 台湾积体电路制造股份有限公司 集成电路的电路性能最佳化方法
TW201502830A (zh) * 2013-06-24 2015-01-16 Samsung Electronics Co Ltd 雙重圖樣佈局之設計方法

Also Published As

Publication number Publication date
TW202326499A (zh) 2023-07-01
US20230205964A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US7243315B2 (en) Methods for producing structured application-specific integrated circuits that are equivalent to field-programmable gate arrays
US20180261590A1 (en) Integrated circuit and computer-implemented method of manufacturing the same
US9754070B2 (en) Path-based floorplan analysis
WO2020019502A1 (zh) Eda焊盘封装库的更新/应用方法、系统、介质及终端
US20230153512A1 (en) Electrical circuit design inspection system and method
US8281269B2 (en) Method of semiconductor integrated circuit device and program
JP5001304B2 (ja) 回路装置の解析装置、回路装置の解析方法、回路装置の設計方法、回路装置の解析プログラムおよび記憶媒体
TWI789179B (zh) 佈局方法與相關非暫態電腦可讀媒體
CN112446182B (zh) 一种信号完整性优化的方法和设备
US9721051B2 (en) Reducing clock skew in synthesized modules
JP2009163451A (ja) 半導体装置に対する同時動作信号ノイズに基づいてジッタを見積る方法、その見積りに使用する同時動作信号ノイズ量対ジッタ量相関関係を算出する方法、それらを実現するプログラム、及び半導体装置及びそれが搭載されたプリント回路基板の設計方法
US10628623B2 (en) Non-transitory computer-readable recording medium recording detour wiring check program, detour wiring check method, and information processing apparatus
US20230237228A1 (en) Computer readable recording medium with stored program and method of extracting parasitic parameters of a 3d ic thereof
CN116415538A (zh) 布局方法与相关非暂态计算机可读介质
UST938005I4 (en) Cd cd cd
CN113515913B (zh) 一种stt-mram相关电路的磁性工艺设计方法
CN111241777B (zh) 一种PCB Layout中更新放置封装pad的方法
JP5402356B2 (ja) 電源ノイズ解析方法及び電源ノイズ解析プログラム
JP2013239073A (ja) レイアウト方法及び設計支援プログラム
JP4862899B2 (ja) デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法
US7657857B2 (en) Performance visualization of delay in circuit design
CN118673847B (zh) 一种用于Post-Mask ECO的定制Spare Cell方法
US12073156B2 (en) Propagating physical design information through logical design hierarchy of an electronic circuit
US20100275171A1 (en) Package designs for fully functional and partially functional chips
US7290231B2 (en) Method for reducing standard delay format file size