CN107169185B - 一种基于窗口的双重图形版图配色方法 - Google Patents

一种基于窗口的双重图形版图配色方法 Download PDF

Info

Publication number
CN107169185B
CN107169185B CN201710316927.XA CN201710316927A CN107169185B CN 107169185 B CN107169185 B CN 107169185B CN 201710316927 A CN201710316927 A CN 201710316927A CN 107169185 B CN107169185 B CN 107169185B
Authority
CN
China
Prior art keywords
window
domain
color matching
iteration
iterative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710316927.XA
Other languages
English (en)
Other versions
CN107169185A (zh
Inventor
陈晓明
赵�智
李松松
张建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201710316927.XA priority Critical patent/CN107169185B/zh
Publication of CN107169185A publication Critical patent/CN107169185A/zh
Application granted granted Critical
Publication of CN107169185B publication Critical patent/CN107169185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种基于窗口的双重图形版图配色方法，属于集成电路可靠性设计领域。本发明利用窗口作为最基础单元，将跨窗口图形设为最高优先级，进行预处理，在窗口内部使用奇数环理论，通过窗口的迭代进行版图的配色。采用本发明所述的版图颜色分配方法，可以有效地对版图进行颜色分配，减少缝合点和光刻热点数目，提高版图的可制造性。

Description

一种基于窗口的双重图形版图配色方法
技术领域
本发明属于集成电路可靠性设计，具体涉及一种基于窗口的双重图形版图配色方法。
背景技术
随着工艺尺寸的不断缩小，互连线宽度持续缩小，芯片的制造对于光刻分辨率的需求持续增加。进入45nm节点以后，受光刻影响的良率已经达到了50％以上，光刻技术成为了制约半导体技术发展的瓶颈。工业上使用的193nm光刻波长已经达到了分辨率极限，而极紫外光刻技术仍有许多问题亟待解决，继续使用ArF光源，版图的制造只能使用双重图形甚至多重图形技术来实现。
双重图形技术的关键思想是将原版图图形分解到两张不同的掩膜版上，从而增加图形间距和改善焦深(Depth of Focus，DOF)。双重图形技术的首要环节是对设计图形进行分解。分解工作实际上是对设计图形定义分解规则，通过拆分解决违规部分的过程。违规部分即为小于双重图形曝光技术最小间距的部分，分解后的图形必须满足事先设定的基于工艺承受能力的分解规则。然而在双重图形技术的间距限制之下，实际的设计当中，这样的分解并不总是可行的，尤其是在具有复杂图形的金属层中。对于不能分解的版图，最为简单的方法是去修改设计，但是这样的代价十分高昂。另一种方法是将一个多边形拆分为两部分来消除分解冲突。这样会引入缝合点，缝合点极易造成交叠误差，引起桥连等问题。
为了减少传统双重图形版图分割方法引入的大量缝合点，缓解芯片在光刻过程中产生畸变的程度，本发明提出一种基于窗口的双重图形颜色分配方法。
发明内容
为了有效地实现双重图形技术，减少传统方法中对于缝合点的引入，进一步提高版图的可制造性，本发明提出一种基于窗口的双重图形版图配色方法。
为了达到上述目的，本发明的技术方案为：
一种基于窗口的双重图形版图配色方法，包括以下步骤：
第一步，根据原始版图大小，将版图拓展为正方形。
所述的拓展方法具体为：原始版图为方形，其边长为p、q；假设拓展后的正方形边长为L＝10k，其中，k为正整数，则要求k为大于的正整数，此为条件一。
第二步，将拓展后版图划分为若干边长为R的正方形迭代窗口，用于双重图形版图配色。假设迭代窗口数目为n＝4I，其中，I为正整数，根据面积关系，则有n·R2＝100k2,即此为条件二，为避免引入过多空白窗口，提高迭代效率，在满足条件一、条件二的基础上，取k的最小值。
所述的双重图形版图配色具体为：版图划分后，提取出跨窗口边界的图形，并对上述提取的图形进行预配色，即对其中存在冲突的图形进行预配色，减少迭代过程中计算量；最后进行窗口的迭代配色；上述预配色和迭代配色过程中，如果出现通过配色无法消除的冲突时，需引入缝合点，将该图形一分为二，消除冲突后，再对其进行配色。
所述的窗口的迭代配色具体过程为：
第一轮迭代为：对n个迭代窗口依次进行配色；
第二轮迭代为：每四个第一轮的迭代窗口构成一个第二轮的迭代窗口，对n/4个迭代窗口依次进行配色。
第三轮迭代为：每四个上一轮的迭代窗口构成一个新的迭代窗口，对迭代窗口依次进行配色；重复上述步骤，直至最后一轮迭代窗口的个数为1，完成的双重图形版图的配色。
本发明的有益效果为：本发明利用窗口作为最基础单元，将跨窗口图形设为最高优先级，进行预处理，在窗口内部使用奇数环理论，通过窗口的迭代进行版图的配色。采用本发明所述的版图颜色分配方法，可以有效地对版图进行颜色分配，减少缝合点和光刻热点数目，提高版图的可制造性。同时，本发明引入较少缝合点，不会对版图做出过多修改，相对于大量引入缝合点的普通方法，提高了版图的可靠性与可制造性。
附图说明
图1为拓展前后的版图示意图；图中100为原始版图，101为拓展后的版图，102和103分别为原始版图的两条边长，104和105为拓展后的版图的边长；
图2为跨边界图形示意图；图(a)中200、201、202、203、204为经过版图划分后，跨窗口边界的图形；图(b)中205、206、207、208、209为经过预处理后的跨边界图形。
具体实施方式
以下结合具体实施方式对本发明做进一步说明。
一种基于窗口的双重图形版图配色方法，包括以下步骤：
第一步，根据原始版图大小，将版图拓展为正方形。所述的拓展方法具体为：假设拓展正方形边长为L＝10k，其中，k为正整数；原始版图的边长为p、q；则要求k为大于的正整数，此为条件一。
第二步，将拓展后版图划分为若干边长为R的正方形迭代窗口，用于双重图形版图配色。假设迭代窗口数目为n＝4I，其中，I为正整数，根据面积关系，则有n·R2＝100k2,即此为条件二，为避免引入过多空白窗口，提高迭代效率，在满足条件一、条件二的基础上，取k的最小值。在本发明中，取R＝5μm。
所述的双重图形版图配色具体为：版图划分后，提取出跨窗口边界的图形，并对上述提取的图形进行预配色，即对其中存在冲突的图形进行预配色，减少迭代过程中计算量；进行窗口的迭代配色，得到配色好的双重图形版图。
图2为跨边界图形示意图；图(a)中200、201、202、203、204为经过版图划分后，跨窗口边界的图形；图(b)中205、206、207、208、209为经过预处理后的跨边界图形，预处理后，205、208分配至一掩膜版，207、209分配至另一掩膜版，206与周围跨边界图形不存在冲突，可分配至任意掩膜版，在图中与207、209分配至同一掩膜版。
下面将结合具体实施案例对本发明的有效性进行描述。
在45nm工艺条件下，完成电路c5315、c7552、s38417版图设计，分别对三个版图使用本发明提出的版图颜色分配方法和普通的版图颜色分配方法；并且对普通方法处理后的版图、本发明提出方法处理后的版图分别进行光刻仿真。电路c5315原始版图的尺寸为34.651x35.320μm2，经拓展后得到尺寸为40x40μm2的正方形版图，迭代窗口共64个，经过4轮迭代完成版图的颜色分配。电路c7552原始版图的尺寸为38.136x39.253μm2，经拓展后得到尺寸为40x40μm2的正方形版图，迭代窗口共64个，经过4轮迭代完成版图的颜色分配。电路s38417原始版图的尺寸为67.042x70.929μm2，经拓展后得到尺寸为80x80μm2的正方形版图，迭代窗口共256个，经过5轮迭代完成版图的颜色分配。
表1展示了三个电路颜色分配结果，其中包括普通配色方法的缝合点数目、本发明缝合点数目以及迭代次数。
表1颜色分配结果
颜色分配结果表明，本发明提出的方法可以有效地对版图进行颜色分配，与普通方法相比，引入缝合点数目有明显减少。
表2光刻热点数目
光刻仿真结果显示，本发明提出的方法在有效地完成版图颜色分配的情况下，与经普通方法处理后的版图相比较，光刻热点有显著的减少，表明本发明提出的方法可以减少光刻畸变，提高版图的可制造性。

Claims (1)

1.一种基于窗口的双重图形版图配色方法，其特征在于以下步骤：
第一步，根据原始版图大小，将版图拓展为正方形；所述的原始版图为方形，其边长为p、q，拓展后的正方形边长为L＝10k，其中，k为正整数，且要求k为大于的正整数，此为条件一；
第二步，将拓展后版图划分为若干边长为R的正方形迭代窗口，用于双重图形版图配色；迭代窗口数目为n＝4I，其中，I为正整数；根据面积关系，则有n·R2＝100k2，即此为条件二；为避免引入过多空白窗口，提高迭代效率，在满足条件一、条件二的基础上，取k的最小值；
所述的双重图形版图配色过程为：版图划分后，提取出跨窗口边界的图形，并对上述提取的图形进行预配色；最后进行窗口的迭代配色；上述预配色和迭代配色过程中，如果出现通过配色无法消除的冲突时，需引入缝合点，将该图形一分为二，消除冲突后，再对其进行配色；
所述的窗口的迭代配色具体过程为：
第一轮迭代为：对n个迭代窗口依次进行配色；
第二轮迭代为：每四个第一轮的迭代窗口构成一个第二轮的迭代窗口，对n/4个迭代窗口依次进行配色；
第三轮迭代为：每四个上一轮的迭代窗口构成一个新的迭代窗口，对迭代窗口依次进行配色；重复上述步骤，直至最后一轮迭代窗口的个数为1，完成的双重图形版图的配色。
CN201710316927.XA 2017-05-09 2017-05-09 一种基于窗口的双重图形版图配色方法 Active CN107169185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710316927.XA CN107169185B (zh) 2017-05-09 2017-05-09 一种基于窗口的双重图形版图配色方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710316927.XA CN107169185B (zh) 2017-05-09 2017-05-09 一种基于窗口的双重图形版图配色方法

Publications (2)

Publication Number Publication Date
CN107169185A CN107169185A (zh) 2017-09-15
CN107169185B true CN107169185B (zh) 2019-08-09

Family

ID=59812488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710316927.XA Active CN107169185B (zh) 2017-05-09 2017-05-09 一种基于窗口的双重图形版图配色方法

Country Status (1)

Country Link
CN (1) CN107169185B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239596A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 双重图案化布局设计方法
CN104820766A (zh) * 2015-05-27 2015-08-05 中国科学院微电子研究所 一种双重版图的设计方法及系统
CN104952705A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种双重图形及半导体器件结构的制作方法
CN106339519A (zh) * 2015-07-15 2017-01-18 中国科学院微电子研究所 一种双重版图的设计方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239596A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 双重图案化布局设计方法
CN104952705A (zh) * 2014-03-26 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种双重图形及半导体器件结构的制作方法
CN104820766A (zh) * 2015-05-27 2015-08-05 中国科学院微电子研究所 一种双重版图的设计方法及系统
CN106339519A (zh) * 2015-07-15 2017-01-18 中国科学院微电子研究所 一种双重版图的设计方法及系统

Also Published As

Publication number Publication date
CN107169185A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
US7934177B2 (en) Method and system for a pattern layout split
TWI397828B (zh) 應用於雙圖案微影技術的佈局分解方法
KR100699941B1 (ko) 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법
Badr et al. Mask assignment and synthesis of DSA-MP hybrid lithography for sub-7nm contacts/vias
JPH117120A (ja) マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置
US20110161907A1 (en) Practical Approach to Layout Migration
US20220366117A1 (en) Method of making semiconductor device and semiconductor device
US20230367943A1 (en) Critical dimension uniformity
US10360339B2 (en) Method for integrated circuit manufacturing
US20150302129A1 (en) Mask assignment technique for m1 metal layer in triple-patterning lithography
CN109696797A (zh) Lele双重图形工艺方法
CN107169185B (zh) 一种基于窗口的双重图形版图配色方法
CN108665060A (zh) 一种用于计算光刻的集成神经网络
CN117148665A (zh) 基于规则的曝光辅助图形添加方法
Ma et al. A cost-driven fracture heuristics to minimize external sliver length
CN108931883A (zh) 一种优化掩模版图的方法
Smayling 1D design style implications for mask making and CEBL
US10483120B2 (en) Hybrid double patterning method for semiconductor manufacture
Smayling et al. Sub-12nm optical lithography with 4x pitch division and SMO-lite
Ma et al. Double patterning compliant logic design
CN114638189A (zh) 一种解决掩模版着色边界冲突的方法、装置和计算机设备
KR100818713B1 (ko) 노광 과정 중의 스컴을 억제하는 리소그래피 방법
Jiang et al. Manufacturability enhancement with dummy via insertion for DSA-MP lithography using multiple BCP materials
Ponghiran et al. Cut mask optimization for multi-patterning directed self-assembly lithography
CN109116675A (zh) 提高热点工艺窗口的opc修正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant