CN104239596B - 双重图案化布局设计方法 - Google Patents

双重图案化布局设计方法 Download PDF

Info

Publication number
CN104239596B
CN104239596B CN201410286292.XA CN201410286292A CN104239596B CN 104239596 B CN104239596 B CN 104239596B CN 201410286292 A CN201410286292 A CN 201410286292A CN 104239596 B CN104239596 B CN 104239596B
Authority
CN
China
Prior art keywords
layout
double patterning
path
critical path
polygon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410286292.XA
Other languages
English (en)
Other versions
CN104239596A (zh
Inventor
宋泰中
朴在浩
郑光钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104239596A publication Critical patent/CN104239596A/zh
Application granted granted Critical
Publication of CN104239596B publication Critical patent/CN104239596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3947—Routing global
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种双重图案化布局设计方法，该方法包括步骤：在原理电路上定义关键路径，所述关键路径包括第一路径和第二路径；以及定义双重图案化布局，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应。定义所述双重图案化布局的步骤包括在所述原理电路上锚定所述关键路径。

Description

双重图案化布局设计方法
相关申请的交叉引用
本申请要求于2013年6月24日提交的韩国专利申请No.10-2013-0072507的优先权，该申请的主题以引用的方式合并于此。
技术领域
本发明构思一般性地涉及半导体制造工艺，具体地涉及可在半导体制造中使用的双重图案化布局设计方法。
背景技术
双重图案化方法可用在半导体制造中以执行高分辨率蚀刻。在双重图案化方法中，使用两个或更多掩模对材料层进行图案化。由于使用了两个或更多的掩模，因而双重图案化方法可以提供使用单个掩模所不能实现的期望的分辨率水平。
发明内容
在本发明构思的一个实施例中，一种双重图案化布局设计方法包括步骤：在原理电路上定义关键路径，所述关键路径包括第一路径和第二路径；以及定义双重图案化布局，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应。定义所述双重图案化布局的步骤包括在所述原理电路上锚定所述关键路径。
在本发明构思的另一个实施例中，一种双重图案化布局设计方法包括步骤：接收关于已定义的原理电路和在所述原理电路上定义的关键路径的信息；定义双重图案化布局，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应；以及输出已定义的双重图案化布局。定义所述双重图案化布局的步骤包括在所述原理电路上锚定所述关键路径。
在本发明构思的另一个实施例中，一种配置为用于设计双重图案化布局的系统包括：处理器，其配置为在原理电路上对包括第一路径和第二路径的关键路径进行定义，并且对双重图案化布局进行定义，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应。对所述双重图案化布局进行定义包括在所述原理电路上对所述关键路径进行锚定。
通常，当为双重图案化布局上的相邻图案应用不同的颜色时，会独立地全局/局部表明电容方面的改变。如果为双重图案化布局上的关键路径应用不同的颜色，则会产生相当大的AC失配。因而在特定实施例中，为与关键路径相对应的多边形应用相同的颜色，从而减低由于双重图案化所引起的失配。
附图说明
附图示出了本发明构思的所选实施例。在附图中，相同的附图标记表示相同的特征。
图1是示出了根据本发明构思的一个实施例的双重图案化布局设计方法的流程图。
图2是示出了根据本发明构思的一个实施例的图1所示的布局设计步骤的流程图。
图3是示出了根据本发明构思的一个实施例的图2所示的关键路径锚定步骤的流程图。
图4是示出了根据本发明构思的一个实施例的图2所示的关键路径锚定步骤的应用示例的流程图。
图5是示出了根据本发明构思的另一个实施例的双重图案化布局设计方法的流程图。
图6A示出了根据本发明构思的一个实施例的在双重图案化期间相邻图案的对准。
图6B示出了根据本发明构思的一个实施例的由于在双重图案化期间相邻图案的移位(或未对准)所引起的电容方面的改变。
图6C示出了根据本发明构思的一个实施例的由于在双重图案化期间相邻图案的移位(或未对准)所引起的电容方面的另一改变。
图7A示出了根据本发明构思的一个实施例的在对于具有相同颜色的相邻图案产生工艺偏差的情况下的时滞模型。
图7B是示出了根据本发明构思的一个实施例的相邻图案的电阻-电容(RC)偏差的表格。
图8A是出了在对于具有不同颜色的相邻图案产生工艺偏差的情况下的时滞模型。
图8B是示出了图8A的相邻图案的RC偏差的表格。
图9示出了根据本发明构思的一个实施例的原理电路上的关键路径。
图10A示出了采用根据本发明构思的一个实施例的双重图案化布局设计方法的布局。
图10B示出了采用根据本发明构思的另一个实施例的双重图案化布局设计方法的布局。
图11是可以利用根据本发明构思的一些实施例的双重图案化布局设计方法进行设计的片上系统的框图。
图12是配置为实现根据本发明构思的一些实施例的双重图案化布局设计方法计算机系统的框图。
具体实施方式
以下参考附图对本发明构思的各实施例进行描述。这些实施例呈现为指教性示例，而不应当被看作限定本发明构思的范围。
在以下说明书当中，当一层被称作“在”另一层或衬底“上”时，所述一层可以直接在另一层或衬底上，或者也可以存在中间层。与之相反，当一个元件被称作“直接在”另一个元件“上”时，则不存在中间元件。
会在本文中使用诸如“在……之下”、“在……以下”、“下部”、“在……以上”、“上部”等空间相对术语以便于描述在图中示出的一个元件或特征与另一个(或一些)元件或特征的关系。应当理解的是，这些空间相对术语旨在涵盖使用或操作中的器件在图中所描述的取向之外的不同取向。例如，如果将图中的器件反转，则描述为在其他元件或特征“以下”或“之下”的元件将取向为在其他元件或特征“以上”。因此，示例术语“在……以下”可以涵盖“以下”和“以上”两种取向。可以使得器件另外地取向(旋转90度或其他取向)，并且将相应地解释在本文中使用的空间相对描述词。
除非在本文中另外指明或者明显与上下文相矛盾，否则术语“一”、“一个”和“该”以及类似指代词的使用要被解释为涵盖单数和复数两种情况。除非另外有所注明，否则诸如“包含”、“具有”、“包括”和“含有”之类的术语要被解释为开放式术语(即，表示“包括但不限于”)。
除非另外地进行了定义，否则本文所使用的所有技术和科技术语都具有与本领域普通技术人员的通常理解相同的含义。除非另外具体说明，否则任何及全部示例的使用或者本文所提供的术语，仅仅是为了更好地说明本发明，而不是限定本发明的范围。此外，在常用字典中定义的那些术语应当在相关上下文中进行解释而不应过于形式化地进行解释。
将参考透视图、截面图和/或平面图来描述本发明构思，在这些图中示出了本发明的优选实施例。示例图示的轮廓会根据制造技术和/或容差而有所变化。因此，图中所示区域示出为示意形式，并且以说明而非限定的方式简单地表现出各区域的形状。
图1是示出了根据本发明构思的一个实施例的双重图案化布局设计方法的流程图。
参考图1，双重图案化布局设计方法包括电路设计(S110)步骤、双重图案化布局设计(S120)步骤以及设计规则检查(DRC)/布局对原理(LVS)确认(S130)步骤。
在电路设计(S110)中，设计原理电路。在电路设计(S110)中，可以使用能够表现电路器件的连接状态的计算机辅助设计(CAD)工具。电路设计人员可以使用CAD工具以块为单位设计原理电路，所述块包括有执行特定功能的标准单元或非标准单元。虽然没有在图1中明确地示出，但是电路设计(S110)还可以包括已设计的原理电路的仿真操作。
电路设计(S110)还可以包括在已设计的原理电路上定义关键路径。关键路径通常包括包含有第一路径和第二路径的多个路径。可以将对于原理电路的定时是关键的信号线或其他部件定义为关键路径。通常，在一组相关路径当中，关键路径包括需要相对较长时间完成操作的路径。可以将对于定时是关键的第一信号线和第二信号线定义为第一路径和第二路径。
接下来，在双重图案化布局设计(S120)中，对与已设计的原理电路相对应的双重图案化布局进行设计。将双重图案化布局划分成第一掩模布局和第二掩模布局，其中第一掩模布局具有第一颜色而第二掩模布局具有第二颜色。为第一掩模布局和第二掩模布局应用不同的颜色，以便在形成掩模的过程中定义分散在多个掩模中的多边形。双重图案化布局分散在三个或更多的具有不同颜色的掩模布局中。为此，也可以将双重图案化布局称作多重图案化布局。在说明书中，可以将双重图案化布局定义为包括多重图案化布局。在双重图案化布局设计(S120)中，可以以包括标准单元的块为单位设计布局，并且可以使用能够在已设计的布局上执行着色的电子设计自动化(EDA)工具。
另外，双重图案化布局设计(S120)可以包括锚定关键路径。在双重图案化方法中使用的术语“锚定”表示预应用特定多边形的颜色。随后，可以基于锚定结果来应用剩余的多边形的颜色。因此，在本说明书中，“锚定关键路径”这一表述表示了，在设计双重图案化布局的同时预应用与关键路径相对应的多边形的颜色。
接下来，对于已设计的双重图案化布局执行设计规则检查(DRC)/布局对原理(LVS)确认(S130)。也就是说，在DRC/LVS(130)中，检验已设计的双重图案化布局是否满足工艺设计规则，或者检验已设计的双重图案化布局是否与原理电路相对应。虽然没有在图1中明确地示出，但是在DRC/LVS(130)中，可以执行后仿真(post-simulation)。
图2是示出了根据本发明构思的一个实施例的图1所示的布局设计步骤的流程图。
参考图2，可以使用有色绘图法来执行图1的布局设计(S120)。在有色绘图法中，在设计多个掩模布局的同时，同时地执行布置和定线以及着色。在此情况下，由于设计规则相对较小，所以布局设计人员可以设计优化的布局。然而，设计周转时间(TAT)会增加以便将颜色考虑进来。上述有色绘图法也可以称作手动分解方法。
首先，可以在已设计的原理电路上锚定关键路径(S210)。为了使用有色绘图法来锚定关键路径，可以预定义与关键路径相对应的有色多边形布局。当使用有色绘制法时，同时地执行布置和定线以及着色，所以可以通过对与关键路径相对应的有色多边形布局进行预定义来在剩余的多边形之前应用与关键路径相对应的多边形的颜色。
接下来，可以对与已设计的原理电路上的剩余部件相对应的有色多边形布局进行设计(S220)。例如，布局设计人员可以随机地或者按照预定规则分配与已设计的原理电路上的剩余部件相对应的多边形的颜色。
图3是示出了根据本发明构思的一个实施例的图2所示的关键路径锚定步骤的流程图。
参考图3，首先，分析关键路径的颜色维度(S211)。在此，可以使用关于关键路径的信息从已设计的原理电路检测(或搜索)关键路径。接下来，可以为关键路径应用相同的颜色(S212)。具体而言，可以为与第一路径相对应的第一多边形和与第二路径相对应的第二多边形应用单一颜色。与此同时，可以执行第一多边形和第二多边形的布置和定线。
图4是示出了根据本发明构思的一个实施例的图2所示的关键路径锚定步骤的应用示例的流程图。为了避免冗余，下面的描述将着重于图3和图4所示的步骤之间的差异。
参考图4，分析关键路径的颜色维度(S221)。接下来，进行偶数处理变化(evenprocess variation)(S222)。进行偶数处理变化包括通过将第一路径和第二路径分离或分块为偶数个部件来以偶数个掩模布局对关键路径的第一路径和第二路径进行图案化。接下来，可以使与第一路径相对应的第一多边形和与第二路径相对应的第二多边形的色比匹配(S223)。例如，第一多边形和第二多边形的色比可以是平均的。与此同时，还执行第一多边形和第二多边形的布置和定线。
图5是示出了根据本发明构思的另一个实施例的双重图案化布局设计方法的流程图。为了避免冗余，下面的描述将着重于根据本实施例和前述实施例的布局设计步骤之间的差异。
参考图5，可以使用无色绘图法来执行双重图案化布局设计方法中的布局设计步骤。在无色绘图法中，执行布置和定线来设计单一掩模布局，随后在该单一掩模布局上执行着色，从而将该单一掩模布局分成多个掩模布局。在此情况下，设计规则通常相对较大，所以在布局结果方面会有开销。然而，由于设计方面的便利会缩短设计TAT。上述无色绘图法也可以称作自动分解方法。
首先，可以对与已设计的原理电路相对应的无色布局进行设计(S310)。例如，布局设计人员可以随机地或者按照预定规则来设计与已设计的原理电路上的各个部件相对应的多边形。在此，不为已设计的无色布局应用颜色。也就是说，使用没有分散的单一掩模布局来设计无色布局。
接下来，锚定已设计的原理电路上的关键路径(S320)。为了使用无色绘图法来锚定关键路径，可以对与已设计的原理电路上的关键路径相对应的多边形进行预着色。在使用无色绘图法的情况下，由于随后执行布置和定线，所以对与关键路径相对应的多边形进行预着色，从而在剩余的多边形之前预应用与关键路径相对应的多边形的颜色。
接下来，可以对已设计的无色布局上的剩余的多边形进行着色(S330)。可以使用上述EDA工具自动地(或以软件的方式)执行剩余的多边形的着色。可以随机地或者按照预定算法来执行剩余的多边形的着色。在根据本发明构思的另一个实施例的双重图案化布局设计方法中的布局设计步骤中，可以按照与图3和图4所示的关键路径的锚定实质上相同的方式来执行关键路径的锚定。
图6A至图6C示出了根据本发明构思的一个实施例的由于在双重图案化期间相邻图案的移位(或未对准)所引起的电容方面的改变。
参考图6A至图6C，第一图案11和第二图案12可以是使用不同掩模布局形成的相邻图案。例如，可以通过第一掩模布局形成第一图案11，并且可以通过第二掩模布局形成第二图案12。在双重图案化布局上，可以为与第一图案11相对应的多边形和与第二图案12相对应的多边形应用不同的颜色。根据双重图案化方法，可以通过在单一层上相继执行平面印刷工艺来形成第一图案11和第二图案12。可以通过对材料层或硅层进行图案化来形成第一图案11和第二图案12，但本发明构思的各方面不限于此。
理想地，第二图案12应当形成在由第二掩模布局所定义的位置处。然而，由于工艺偏差，第二图案12会从由第二掩模布局所定义的位置移位。第二图案12会在第一方向上(例如，图6A至图6C所示的左-右方向上)和/或在第二方向上(例如，图6A至图6C所示的上-下方向上)移位。第二图案12的移位会改变第一图案11与第二图案12之间的寄生电容。
如图6A所示，当第一图案11与第二图案12之间的距离如设计的那样保持在距离d时，影响第一图案11的寄生电容可以是C1。另外，如图6B所示，如果第二图案12向左移位，使得第一图案11与第二图案12之间的距离减小至d-Δx，则影响第一图案11的寄生电容可以是C2。然而，如图6C所示，当第二图案12向右移位，使得第一图案11与第二图案12之间的距离增加至d+Δx时，影响第一图案11的寄生电容可以是C3。如上所述，在图6B的寄生电容C2的情况下，会在最差条件下改变影响第一图案11的寄生电容，而在图6C的寄生电容C3的情况下，会在最佳条件下改变影响第一图案11的寄生电容。
与此同时，电容方面的变化会改变相应电路的性能(例如，AC失配)。如上所述，当为双重图案化布局上的相邻图案应用不同的颜色时，会独立地全局/局部表明电容方面的改变。具体而言，如果为双重图案化布局上的关键路径应用不同的颜色，则会产生相当大的AC失配。
图7A示出了在对于具有相同颜色的相邻图案产生工艺偏差的情况下的时滞模型，并且图7B是示出了相邻图案的RC偏差的表格。在对于图7A和图7B的描述中，具有相同颜色的相邻图案21和22表示通过相同掩模布局图案化的相邻图案21和22。
参考图7A，具有相同颜色的相邻图案21和22通过工艺偏差在相同方向上移位。例如，如果图案A21的电阻减小并且图案A21的电容增大，则图案B22的电阻也减小并且图案B22的电容也增大。另外，如果图案A21的电阻增大并且图案A21的电容减小，则图案B22的电阻也增大并且图案B22的电容也减小。
图7A示出的第一情况至第三情况(情况1至情况3)那样，图案A21和图案B22两者可以向左移位、可以如设计的那样被定位、或者向右移位。然而，如图7B所示的表格中列出的那样，当图案A21的RC偏差在最佳条件下时，图案B22的RC偏差也在最佳条件下；当图案A21的RC偏差在正常条件下时，图案B22的RC偏差也在正常条件下；而当图案A21的RC偏差在最差条件下时，图案B22的RC偏差也在最差条件下。也就是说，由于图案A21和图案B22的RC偏差根据相同的方向性而变化，所以即使产生有工艺偏差，相邻图案21和22的时滞也不会改变。
图8A是出了在对于具有不同颜色的相邻图案产生工艺偏差的情况下的时滞模型，并且图8B是示出了图8A的相邻图案的RC偏差的表格。在对于图8A和图8B的描述中，具有不同颜色的相邻图案31和32表示通过不同掩模布局图案化的相邻图案31和32。
参考图8A，具有不同颜色的相邻图案31和32通过工艺偏差在独立的方向上移位。例如，图案A31和图案B32可以在相同的方向上或者在不同的方向上移位。可替换地，图案A31和图案B32中可以仅有一个移位。在图8A示出的第一情况(情况1)中，图案A31向左移位，而图案B32向右移位。在第二情况(情况2)中，图案A31和图案B32如设计的那样被定位。可替换地，在第三情况(情况3)中，仅有图案B32向右移位；或者在第四情况(情况4)中，仅有图案B32向左移位。另外，如图8B所示的表格中列出的那样，由于图案A31和图案B32的RC偏差独立地变化，当图案A31的RC偏差在最佳条件下并且图案B32的RC偏差在最差条件下时，相邻图案31和32的时滞会大幅增加。
在根据本发明构思的一些实施例的双重图案化布局设计方法中的布局设计步骤中，为与关键路径相对应的多边形应用相同的颜色，使得关键路径的RC偏差根据相同的方向性而变化，从而减小了由于双重图案化所引起的失配。另外，在布局设计步骤中，使与关键路径相对应的各多边形的色比匹配，从而使关键路径的RC偏差的方向性匹配，从而减小了由于双重图案化所引起的失配。
图9示出了原理电路上的关键路径，图10A示出了采用根据本发明构思的一个实施例的双重图案化布局设计方法的布局，并且图10B示出了采用根据本发明构思的另一个实施例的双重图案化布局设计方法的布局。
参考图9，原理电路40可以包括多个宏(或核心)块41和42。第一路径可以连接至第一宏块41(宏1)，第二路径可以连接至第二宏块42(宏2)。例如，时钟信号CK可以通过第一路径输入至第一宏块41，并且数据信号Data可以通过第二路径输入至第二宏块42。在下面的说明中，假定时钟信号CK和数据信号Data的信号线为对于定时是关键的关键路径CP1和CP2。
参考图10A，当采用根据本发明构思的一个实施例的双重图案化布局设计方法时，可以为第一路径CP1的多边形和第二路径CP2的多边形预应用相同的颜色。
参考图10B，当采用根据本发明构思的另一个实施例的双重图案化布局设计方法时，可以为第一路径CP1的多边形和第二路径CP2的多边形预应用四种不同的颜色。为了使得第一路径CP1与第二路径CP2具有彼此类似的RC偏差，使第一路径CP1的多边形和第二路径CP2的多边形的色比匹配。
可以按照设计以下各种器件中的各种方式来应用上述双重图案化布局设计方法：存储器单元区域(例如，诸如SRAM、DRAM或闪存之类的存储器件的存储器单元区域)、包括耦接至存储器单元区域的逻辑块的IC器件、或者晶体管(例如，鳍型FET)。
图11是可以利用根据本发明构思的一些实施例的双重图案化布局设计方法进行设计的片上系统的框图。
参考图11，片上系统400包括核心器件(CORE)410、存储器件(MEM)420、显示控制器430、多媒体设备(MULTIMEDIA)440、外围设备(PERIPHERAL)450、接口设备(INTERFACE)460和数据总线470。
核心器件(CORE)410、存储器件(MEM)420、显示控制器430、多媒体设备(MULTIMEDIA)440、外围设备(PERIPHERAL)450和接口设备(INTERFACE)460通过数据总线470彼此连接。数据总线470对应于通过其传送数据的路径。
核心器件410包括单核心处理器或多核心(多核)处理器。例如，核心器件410可以包括诸如双核处理器、四核处理器或六核处理器之类的多核处理器。
存储器件420配置为存储数据。存储器件420通常包括一个或多个诸如双数据速率静态DRAM(DDR SDRAM)或单数据速率静态DRAM(SDR SDRAM)之类的易失性存储器，以及/或者一个或多个诸如电可擦除可编程ROM(EEPROM)或闪存之类的非易失性存储器。
显示控制器430控制显示设备显示图片或图像。多媒体设备440(包括2D/3D图形引擎、图像信号处理器(ISP)、编解码器等)可以处理多媒体操作。外围设备450可以包括串行通信设备、存储器管理设备、音频处理设备等。接口设备460将数据传输至通信网络或者可以从通信网络接收数据。
可以按照设计核心器件410、存储器件420、显示控制器430、多媒体设备440等中的各种方式来应用根据本发明构思的一些实施例的双重图案化布局设计方法。可替换地，也可以在设计整个片上系统400中应用根据本发明构思的一些实施例的双重图案化布局设计方法。
图12是配置为实现根据本发明构思的一些实施例的双重图案化布局设计方法计算机系统的框图。
参考图12，计算机系统1000包括中央处理单元(CPU)1100、输入/输出设备(I/O)1200、接口1300、随机存取存储器(RAM)1400、只读存储器(ROM)1500、存储装置1600和数据总线1700。
CPU1100、I/O1200、接口1300、RAM1400、ROM1500和存储装置1600通过数据总线1700彼此连接。数据总线1700对应于通过其传送数据的路径。
CPU1100(包括控制器、操作装置等)可以运行程序并处理数据。CPU1100通常包括安置在CPU1100内部或外部的高速缓存存储器。CPU1100可以运行这样的程序，该程序至少执行根据本发明构思的一些实施例的双重图案化布局设计方法的一些步骤。
I/O1200可以包括一个或多个输入设备(诸如鼠标、键盘等)以输入数据，以及一个或多个输出设备(诸如监视器、扬声器、打印机等)以输出数据。接口1300可以将数据传输至通信网络或者可以从通信网络接收数据。可以按照有线/无线的方式配置接口1300。例如，接口1300可以是天线或者有线/无线收发器。RAM1400和ROM1500可以向/从CPU1100收发数据并且可以存储数据和/或运行程序所需的指令。
存储装置1600(包括诸如软盘、硬盘、CD-ROM或DVD之类的非易失性存储器)可以存储数据和/或指令。可以在存储装置1600中存储至少运行根据本发明构思的一些实施例的双重图案化布局设计方法的一些步骤的程序。
结合本文公开的各实施例所描述的双重图案化布局设计方法的步骤可以以硬件直接实现、以由处理器运行的软件模块实现、或者以这两者的结合来实现。软件模块可以驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或相关领域已知的计算机可读存储介质的任何其他形式中。
在根据本发明构思的一些实施例的双重图案化布局设计方法中，可以通过集成的软件模块或者通过不同的软件模块来实现电路设计步骤和布局设计步骤。电路设计模块可以通过电路设计人员接收关于关键路径的信息，或者可以按照预定算法在原理电路上定义关键路径。布局设计模块可以按照数据的形式接收关于已定义的原理电路和关键路径的信息，并且可以按照数据的形式输出已设计的双重图案化布局。布局设计模块可以锚定关键路径，或者可以对无色布局执行着色。另外，在布局设计步骤中，可以使用分离的软件模块来实现关键路径的锚定，从而输出有色布局的部分完成的数据或者无色布局的部分着色的数据。
上述内容是实施例的示例说明而不应当解释为限定于此。虽然已经描述了一些实施例，但本领域技术人员将容易地认识到，在不背离由所附权利要求限定的本发明构思的范围的情况下，对于实施例的多种改变是可能的。

Claims (10)

1.一种双重图案化布局设计方法，包括步骤：
在原理电路上定义关键路径，所述关键路径包括第一路径和第二路径；以及
定义双重图案化布局，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应，
其中，定义所述双重图案化布局的步骤包括在所述原理电路上锚定所述关键路径，
其中，在所述原理电路上锚定所述关键路径包括：为与所述第一路径相对应的第一多边形应用多个颜色，为与所述第二路径相对应的第二多边形应用所述多个颜色，并且使所述第一多边形和所述第二多边形的色比匹配。
2.根据权利要求1所述的双重图案化布局设计方法，其中，定义所述关键路径的步骤包括在所述原理电路上将对于定时是关键的第一信号线和第二信号线分别定义为所述第一路径和所述第二路径。
3.根据权利要求1所述的双重图案化布局设计方法，其中，通过预定义与所述关键路径相对应的有色多边形布局来锚定所述关键路径。
4.根据权利要求1所述的双重图案化布局设计方法，其中，定义所述双重图案化布局的步骤还包括定义与所述原理电路相对应的无色布局，其中，通过在所述无色布局上对与所述关键路径相对应的多边形进行预着色来锚定所述关键路径。
5.一种双重图案化布局设计方法，包括步骤：
接收关于已定义的原理电路和在所述原理电路上定义的关键路径的信息,所述关键路径包括第一路径和第二路径；
定义双重图案化布局，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应；以及
输出已定义的双重图案化布局，
其中，定义所述双重图案化布局的步骤包括在所述原理电路上锚定所述关键路径，
其中，在所述原理电路上锚定所述关键路径包括：为与所述第一路径相对应的第一多边形应用多个颜色，为与所述第二路径相对应的第二多边形应用所述多个颜色，并且使所述第一多边形和所述第二多边形的色比匹配。
6.根据权利要求5所述的双重图案化布局设计方法，其中，通过预定义与所述关键路径相对应的有色多边形布局来锚定所述关键路径。
7.根据权利要求5所述的双重图案化布局设计方法，其中，定义所述双重图案化布局的步骤还包括定义与所述原理电路相对应的无色布局，其中，通过在所述无色布局上对与所述关键路径相对应的多边形进行预着色来锚定所述关键路径。
8.一种配置为用于设计双重图案化布局的系统，其包括：
处理器，其配置为在原理电路上对包括第一路径和第二路径的关键路径进行定义，并且对双重图案化布局进行定义，所述双重图案化布局被划分成具有第一颜色的第一掩模布局和具有第二颜色的第二掩模布局，所述双重图案化布局与所述原理电路相对应，
其中，对所述双重图案化布局进行定义包括在所述原理电路上对所述关键路径进行锚定，
其中，在所述原理电路上对所述关键路径进行锚定包括：为与所述第一路径相对应的第一多边形应用多个颜色，为与所述第二路径相对应的第二多边形应用所述多个颜色，并且使所述第一多边形和所述第二多边形的色比匹配。
9.根据权利要求8所述的系统，其中，对所述关键路径进行定义包括在所述原理电路上将对于定时是关键的第一信号线和第二信号线分别定义为所述第一路径和所述第二路径。
10.根据权利要求8所述的系统，其中，通过对与所述关键路径相对应的有色多边形布局进行预定义来锚定所述关键路径。
CN201410286292.XA 2013-06-24 2014-06-24 双重图案化布局设计方法 Active CN104239596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130072507A KR102224518B1 (ko) 2013-06-24 2013-06-24 더블 패터닝 레이아웃 설계 방법
KR10-2013-0072507 2013-06-24

Publications (2)

Publication Number Publication Date
CN104239596A CN104239596A (zh) 2014-12-24
CN104239596B true CN104239596B (zh) 2019-06-14

Family

ID=52010591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410286292.XA Active CN104239596B (zh) 2013-06-24 2014-06-24 双重图案化布局设计方法

Country Status (6)

Country Link
US (1) US9098670B2 (zh)
JP (1) JP2015007979A (zh)
KR (1) KR102224518B1 (zh)
CN (1) CN104239596B (zh)
DE (1) DE102014108739B4 (zh)
TW (1) TWI625638B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460259B2 (en) 2014-08-22 2016-10-04 Samsung Electronics Co., Ltd. Methods of generating integrated circuit layout using standard cell library
US9698056B2 (en) 2015-04-09 2017-07-04 Samsung Electronics., Ltd. Method for designing layout of semiconductor device and method for manufacturing semiconductor device using the same
US10204920B2 (en) 2015-04-09 2019-02-12 Samsung Electronics Co., Ltd. Semiconductor device including polygon-shaped standard cell
US9773772B2 (en) 2015-04-09 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9690896B2 (en) 2015-04-09 2017-06-27 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
KR102321605B1 (ko) 2015-04-09 2021-11-08 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법
US9842185B2 (en) * 2015-08-21 2017-12-12 Qualcomm Incorporated Systems and methods for group constraints in an integrated circuit layout
US10223496B2 (en) 2016-11-21 2019-03-05 International Business Machines Corporation Triple and quad coloring shape layouts
KR102636094B1 (ko) * 2016-12-16 2024-02-13 삼성전자주식회사 트리플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법
CN107169185B (zh) * 2017-05-09 2019-08-09 大连理工大学 一种基于窗口的双重图形版图配色方法
US10509881B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for coloring circuit layout and system for performing the same
KR102324172B1 (ko) 2017-11-21 2021-11-08 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 디자인 방법 및 반도체 장치의 제조 방법
KR102442096B1 (ko) 2017-11-22 2022-09-07 삼성전자주식회사 반도체 장치
US10908511B2 (en) * 2018-04-20 2021-02-02 Mentor Graphics Corporation Systems and methods for patterning color assignment
KR20200086147A (ko) 2019-01-08 2020-07-16 삼성전자주식회사 집적 회로 및 그것의 레이아웃 설계 방법
CN110931380B (zh) * 2019-12-09 2023-02-07 上海华力微电子有限公司 测试方法
TWI789179B (zh) * 2021-12-24 2023-01-01 瑞昱半導體股份有限公司 佈局方法與相關非暫態電腦可讀媒體

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734744A (zh) * 2004-08-12 2006-02-15 国际商业机器公司 物理设计系统和方法
US7842600B2 (en) * 2008-05-28 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming interlayer dielectrics having air gaps
US7873935B2 (en) * 2006-07-10 2011-01-18 Samsung Electronics Co., Ltd. Method of manufacturing a mask
CN102479280A (zh) * 2010-11-24 2012-05-30 台湾积体电路制造股份有限公司 用于实现符合多重图样化技术的设计布局的方法和装置
CN102479279A (zh) * 2010-11-30 2012-05-30 台湾积体电路制造股份有限公司 介层窗层的介层窗图案化掩膜分配的方法
US8247291B2 (en) * 2010-01-28 2012-08-21 Samsung Electronics Co., Ltd. Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993741B2 (en) 2003-07-15 2006-01-31 International Business Machines Corporation Generating mask patterns for alternating phase-shift mask lithography
US20060215467A1 (en) 2005-03-22 2006-09-28 Torsten Partsch Method of increasing data setup and hold margin in case of non-symmetrical PVT
CN101542390A (zh) * 2006-11-14 2009-09-23 Nxp股份有限公司 用以增大特征空间密度的两次形成图案的光刻技术
US7675783B2 (en) * 2007-02-27 2010-03-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and driving method thereof
US7785946B2 (en) 2007-09-25 2010-08-31 Infineon Technologies Ag Integrated circuits and methods of design and manufacture thereof
KR101828492B1 (ko) * 2010-10-13 2018-03-29 삼성전자 주식회사 패턴 형성 방법, 레티클, 및 패턴 형성 프로그램이 기록된 기록 매체
US9113130B2 (en) * 2012-02-06 2015-08-18 Legend3D, Inc. Multi-stage production pipeline system
US8683392B2 (en) * 2011-07-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning methodology
KR20130035578A (ko) * 2011-09-30 2013-04-09 삼성전자주식회사 Ｄｐｌ 공정을 위한 표준셀 라이브러리의 생성 방법 및 이를 이용한 ｄｐｌ 마스크 생성방법
KR20130072507A (ko) 2011-12-22 2013-07-02 비나텍주식회사 슈퍼 커패시터의 에이징 방법
KR101827893B1 (ko) * 2012-02-22 2018-02-09 삼성전자주식회사 도전 라인 구조물 및 그 형성 방법
US8589831B1 (en) * 2012-07-30 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Skew sensitive calculation for misalignment from multi patterning
US8709684B2 (en) * 2012-07-31 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic misalignment balancing scheme for multi-patterning technology
KR20140029050A (ko) * 2012-08-31 2014-03-10 삼성전자주식회사 패턴 형성 방법
US8732628B1 (en) * 2013-01-16 2014-05-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for photomask assignment for double patterning technology

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734744A (zh) * 2004-08-12 2006-02-15 国际商业机器公司 物理设计系统和方法
US7873935B2 (en) * 2006-07-10 2011-01-18 Samsung Electronics Co., Ltd. Method of manufacturing a mask
US7842600B2 (en) * 2008-05-28 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming interlayer dielectrics having air gaps
US8247291B2 (en) * 2010-01-28 2012-08-21 Samsung Electronics Co., Ltd. Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same
CN102479280A (zh) * 2010-11-24 2012-05-30 台湾积体电路制造股份有限公司 用于实现符合多重图样化技术的设计布局的方法和装置
CN102479279A (zh) * 2010-11-30 2012-05-30 台湾积体电路制造股份有限公司 介层窗层的介层窗图案化掩膜分配的方法

Also Published As

Publication number Publication date
KR102224518B1 (ko) 2021-03-08
US20140380256A1 (en) 2014-12-25
KR20150000270A (ko) 2015-01-02
DE102014108739A1 (de) 2014-12-24
JP2015007979A (ja) 2015-01-15
US9098670B2 (en) 2015-08-04
DE102014108739B4 (de) 2023-03-16
TW201502830A (zh) 2015-01-16
TWI625638B (zh) 2018-06-01
CN104239596A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104239596B (zh) 双重图案化布局设计方法
US10691859B2 (en) Integrated circuit and method of designing layout of integrated circuit
KR101301876B1 (ko) 멀티 패터닝 기술을 위한 셀 레이아웃
US10777505B2 (en) Method of fabricating integrated circuit having staggered conductive features
US10216082B2 (en) Layout design system, system and method for fabricating mask pattern using the same
WO2014005078A9 (en) Sram layouts
KR102257031B1 (ko) 반도체 집적 회로 설계 방법
KR102601216B1 (ko) 반도체 장치의 설계 방법
US20210183768A1 (en) Integrated circuits including via array and methods of manufacturing the same
US10990741B2 (en) Multiple patterning method and system for implementing the method
KR20130035578A (ko) Ｄｐｌ 공정을 위한 표준셀 라이브러리의 생성 방법 및 이를 이용한 ｄｐｌ 마스크 생성방법
KR20180054740A (ko) 하이브리드 확산 표준 라이브러리 셀들, 및 관련된 시스템들 및 방법들
CN108932360A (zh) 集成电路及其制造方法
KR20190045911A (ko) 감소된 영역을 위한 최소 트랙 표준 셀 회로들
CN112635457A (zh) 半导体装置及其制造方法
KR20160105263A (ko) 시스템 온 칩 및 이의 레이아웃 설계 방법
US20230237234A1 (en) Integrated circuit design method, system and computer program product
TW201905584A (zh) 整合填充技術
US20220180037A1 (en) Adaptive row patterns for custom-tiled placement fabrics for mixed height cell libraries
US8555232B2 (en) Wire routing using virtual landing pads
US9698099B2 (en) Semiconductor structure having a plurality of conductive paths
JP2022020596A (ja) 集積回路
US9218446B1 (en) Optimization of integrated circuits for a reticle transmission process window using multiple fill cells
US11387144B2 (en) Semiconductor device and method of manufacturing the same
US20140201694A1 (en) Wrap Based Fill In Layout Designs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant