CN102479279A - 介层窗层的介层窗图案化掩膜分配的方法 - Google Patents

介层窗层的介层窗图案化掩膜分配的方法 Download PDF

Info

Publication number
CN102479279A
CN102479279A CN201110219319XA CN201110219319A CN102479279A CN 102479279 A CN102479279 A CN 102479279A CN 201110219319X A CN201110219319X A CN 201110219319XA CN 201110219319 A CN201110219319 A CN 201110219319A CN 102479279 A CN102479279 A CN 102479279A
Authority
CN
China
Prior art keywords
interlayer hole
mask
metal
interlayer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110219319XA
Other languages
English (en)
Other versions
CN102479279B (zh
Inventor
林本坚
高蔡胜
刘如淦
黄文俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201410108600.XA priority Critical patent/CN103956322B/zh
Publication of CN102479279A publication Critical patent/CN102479279A/zh
Application granted granted Critical
Publication of CN102479279B publication Critical patent/CN102479279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明是有关于一种介层窗层的介层窗图案化掩膜分配的方法，所述的双重图案化技术的介层窗掩膜分离方法的实施例使得介层窗图案化能够对齐其底下或上方的金属层，藉以缩减重叠误差，进而增加介层窗的置放性。假如相邻的介层窗违反介层窗之间的空间或节距(或上述二者)的G0掩膜分离规则，因为具有较高的置放失误风险，故给予末端介层窗的掩膜分配较高的优先顺序，藉此确保末端介层窗有良好的置放性。此与金属相关的介层窗掩膜分离方法可获得如较低的介层窗阻抗的较佳介层窗性能以及较高的介层窗优良率。

Description

介层窗层的介层窗图案化掩膜分配的方法
【相关申请案的交叉引用】
本申请案请求申请号为61/418,204的美国临时申请案的优先权，其中美国临时申请案61/418,204在2010年11月30日所提出，且在此将其整体内容以参照方式合并至本申请案中。
本申请案与发明名称为「检测并索引双重图案化布局的方法(Methodfor Checking and Indexing Double Patterning Layout)」的美国申请案12/788,789有关，其中美国申请案12/788,789在2010年5月27日所提出，且在此将其整体内容以参照方式合并至本申请案中。
技术领域
本发明涉及一种半导体制造，特别是涉及一种使用双重图案化技术(Double Patterning Technology；DPT)的半导体制造。
背景技术
双重图案化工艺为微影(Lithography)所发展的技术，藉以强化元件密度(Feature Density)。通常，为了形成晶圆之上的集成电路(IntegratedCircuits；IC)元件，使用包括有涂布光阻并于光阻的上定义图案的微影技术。图案化光阻中的图案先定义于微影掩膜(Mask)中，并以微影掩膜中的透明(Transparent)部分或不透明(Opaque)部分来加以实施。接着，光阻中的图案转移至晶圆制造的元件之上。
随着IC尺寸的向下缩减，光学近接效应(Optical Proximity Effect)显示出一日益严重的问题。当二分隔的元件线条太过靠近彼此时，在二线条间的空间(Space)及/或节距(Pitch)可能超出光源的解析度(Resolution)限制。为了解决此一问题，双重图案化技术为一解决方式。将相近设置的元件线条分隔至同一双重图案化掩膜组的二掩膜中，其中上述二掩膜用来图案化材料层。在双重图案化掩膜组的每个掩膜中，线条与线条间的距离增加而超越了位在单一掩膜中的线条与线条间的距离，因此，能够克服上述的解析度限制。
由此可见，上述现有的双重图案化介层窗掩膜分配方法在方法上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的介层窗层的介层窗图案化掩膜分配的方法，，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，提供一种使用DPT的介层窗层的介层窗图案化掩膜分配的方法，藉由考虑介层窗与其底下或其上的金属层的不同掩膜的关联性来建立此介层窗层的介层窗掩膜的分配，来减少制造时其与上下金层间的对齐(或重叠)错误，以增加其与金属层间的置放性(landing)，并增加金属层间的良好连接性，而得到较好的电性及工艺优良率。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种介层窗层的介层窗图案化掩膜分配的方法，其中该方法使用一双重图案化技术，且该方法包括以下步骤：决定该介层窗层的一介层窗是否触及或连接至分配至一第一金属掩膜的一底下金属结构或一上方金属结构；假如该介层窗触及或连接至分配至该第一金属掩膜的该底下金属结构或该上方金属结构，将该介层窗分配至一第一介层窗掩膜，其中该第一介层窗掩膜对准该第一金属掩膜；以及假如该介层窗并未触及或连接至分配至该第一金属掩膜的该底下金属结构或该上方金属结构，将该介层窗分配至一第二介层窗掩膜，其中工艺中该第二介层窗掩膜对齐一第二金属掩膜，该第二金属掩膜不同于该第一金属掩膜。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的的方法，其中所述的介层窗层的多个介层窗对准个别触及或连接的底下金属结构或上方金属结构，藉以改善介层窗置放性、介层窗阻抗或介层窗优良率。
前述的的方法，其中在决定该介层窗层的该介层窗是否触及或连接该底下金属结构或该上方金属结构的步骤之前，更包括：分配部分的该底下金属结构或部分的该上方金属结构至该第一金属遮罩；以及分配另一部分的该底下金属结构或另一部分的该上方金属结构至该第二金属遮罩。
前述的的方法，其还包括：工艺上对准该第一金属掩膜与该第二金属掩膜。
前述的的方法，其还包括：限制触及或连接相同的底下金属结构或上方金属结构的多个介层窗，使得所述介层窗具有等于或大于一距离的多个节距，其中该距离由一介层窗遮罩分离规则所规定，而具有小于该距离的节距且相邻的其他多个介层窗分配至多个不同的介层窗遮罩。
前述的的方法，其还包括：定义位在多个不同的底下金属结构之上，或位于多个不同的上方金属结构之下，多个介层窗之间的空间的一介层窗掩膜分离规则；以及定义所述不同的底下金属结构或所述不同的上方金属结构之间的空间的一金属掩膜分离规则；其中该介层窗掩膜分离规则的限制相同或小于该金属掩膜分离规则的限制。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种介层窗层的介层窗图案化掩膜分配的方法，其中该介层窗层的多个介层窗工艺上直接对准置放在个别的底下金属结构之上，该方法使用一双重介层窗掩膜图案化技术，且该方法包括以下步骤：产生该介层窗层的所述介层窗的多个介层窗掩膜分离规则违反标示，其中所述介层窗掩膜分离规则违反标示连接至少违反一介层窗掩膜分离规则的数个介层窗；决定一介层窗是否触及所述介层窗掩膜分离规则违反标示；假如该介层窗并未触及所述介层窗掩膜分离规则违反标示，分配该介层窗至二介层窗掩膜的其中一者，该者对准一底下金属层的的一金属掩膜，且该介层窗置放于该金属掩膜某金属结构之上；假如该介层窗触及所述介层窗掩膜分离规则违反标示其中一者，进行一决定操作，以决定该介层窗是否为一末端介层窗；假如该介层窗为该末端介层窗，分配一第一权重至该介层窗；假如该介层窗并非为该末端介层窗，分配一第二权重至该介层窗；以及进行一分配步骤，以分配触及所述介层窗掩膜分离规则违反标示的每个介层窗至该二介层窗掩膜的其中一者，使得具有该第一权重的介层窗被给予较高的优先顺序，以将具有该第一权重的介层窗分配至正确的介层窗掩膜上。该正确的介层窗掩膜乃对准其一金属掩膜，而在此金属掩膜上具有与该第一权重介层窗有触及或连接的金属结构。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的方法，其中所述的末端介层窗置放在该底下金属结构的一处之上的介层窗，且该底下金属结构的该处具有小于一设定的宽度。
前述的方法，其中所述的设定的宽度约为90纳米。
前述的方法，其还包括：在该分配步骤完成之后，将所有介层窗完成涂色，而完成掩膜分配。
前述的方法，其中所述的第一权重大于该第二权重。
前述的方法，其还包括：分配所述介层窗的底下金属结构的每一者至二金属掩膜的其中一者，且其中所述底下金属结构藉由双重介层窗掩膜图案化技术图案化的一金属层的一部分。
前述的方法，其还包括：将每一所述金属掩膜分别对齐所述介层窗掩膜的其中一者；以及将二个金属掩膜彼此对齐。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明介层窗层的介层窗图案化掩膜分配的方法至少具有下列优点及有益效果：本发明藉由建立介层窗层的介层窗掩膜的分配并考虑与其底下或其上的金属层的金属掩膜的关联，来减少对齐(或重叠)错误，并增加金属结构的上的介层窗的置放性，进而使得介层窗具有如较低的介层窗阻抗以及较高的优良率等较佳的性能。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A绘示根据特定实施例的二相邻金属结构示意图。
图1B绘示根据特定实施例的二相邻介层窗结构示意图。
图1C绘示根据特定实施例的二相邻金属结构与介层窗结构示意图。
图1D绘示根据特定实施例的介层窗层的掩膜分配的工艺流程图。
图1E绘示根据特定实施例的三相邻介层窗示意图。
图2A绘示根据特定实施例的二金属掩膜与二介层窗掩膜之间的六种可能的对准关系示意图。
图2B绘示根据特定实施例的藉由二不同掩膜图案化的金属结构示意图。
图2C绘示根据特定实施例的金属层的二图案化掩膜与一介层窗掩膜之间重叠误差的关系示意图。
图2D绘示根据特定实施例的金属层以及介层窗层之间的重叠误差。
图3A绘示根据特定实施例的金属层与介层窗层的双重图案化掩膜的三种重叠关系示意图。
图3B绘示根据特定实施例的基材上的多个金属结构以及多个介层窗结构示意图。
图3C绘示根据特定实施例的藉由金属层与介层窗层的DPT图案化的结构间的重叠误差示意图。
图3D绘示根据特定实施例的双重图案化中介层窗层的分配掩膜的工艺流程图。
图4A绘示根据特定实施例的基材上的二金属结构以及四介层窗示意图。
图4B绘示根据特定实施例的介层窗层的分配掩膜的工艺流程图。
图5绘示根据特定实施例的电脑系统示意图。
101：金属结构                  102：金属结构
103：金属线                    104：金属线
105：角落                106：角落
111：介层窗              112：介层窗
151：金属结构            152：金属结构
153：介层窗              154：介层窗
155：介层窗              156：直线
157：直线                170：工艺流程
171-175：操作            181：金属结构
182：金属结构            183：介层窗
185：虚线                301-307：金属结构
311-320：介层窗结构      350：工艺流程
351-354：操作            401：金属结构
402：金属结构            411-414：介层窗
422：实体轮廓线          422：实体轮廓线
432：虚线轮廓线          434：虚线轮廓线
444：虚线                450：工艺流程
451-458：操作            464：虚线
500：电脑系统            501：处理器
503：存储器次系统        505：储存次系统
507：使用者接口次系统    509：汇流排次系统
D1-D3：宽度              E：重叠误差
M_1：金属掩膜            M_2：金属掩膜
M_A：金属掩膜            M_B：金属掩膜
P：最小节距              P1：节距
P2：节距                 P3：节距
P4：节距                 S：最小空间
S1：空间                 S2：空间
S31：空间                S32：空间
V_1：介层窗掩膜          V_2：介层窗掩膜
V_A：介层窗掩膜          V_B：介层窗掩膜
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的介层窗层的介层窗图案化掩膜分配的方法其具体实施方式、结构、特征及其功效，详细说明如后。
以下的例示性实施例的叙述应搭配相应的图式做阅读，此些图式系整个叙述的一部分。在以下的叙述中，相关的术语如「较低」、「较高」、「水平」、「垂直」、「在某某之上」、「在某某之下」、「向上」、「向下」、「上面」和「下面」，以及其衍生物(如：「水平地」、「向下地」、「向上地」，等等)，均应被解释为指随后描述的方向，或是讨论中的图式所显示的方向。此些相关的术语是为了叙述方便，且不需要前述的装置依特定方向建构或操作。与附着、耦合、以及类似相关的术语，如连接和内部连接，指通过介入性结构直接或非直接固定或附着结构物和其他另一结构物的关系，若无另外明确的叙述，则此关系和可移动式或刚性附着或关系相同。
IC布局包括位在多个材料层之上的多个图案。相邻元件之间距离可能太小而无法位在同一掩膜上，但距离不这么小则无法超越技术节点(Node)的性能。相邻元件可违反单一掩膜规则，且需要以二不同掩膜加以印刷以确保良好的解析度。以充份的空间分隔的结构并未违反G0规则(G0-Rules)，且可利用相同的掩膜加以图案化。G0规则规定以分隔掩膜印刷相邻结构的条件。图1A绘示根据特定实施例的二相邻金属结构101与102。金属结构101与102以空间「S1」加以分隔，其中空间S1小于「S」，「S」乃介于金属结构之间且允许以单一掩膜图案化的最小空间。在特定的实施例中，最小空间S与上述金属结构的宽度有关，且对于具有较窄的宽度的金属结构来说，最小空间S需要更大一些。例如，对于金属结构的宽度小于约46纳米(nm)的金属结构来说，最小空间S可为约76nm，而对于金属结构的宽度等于或大于约46nm的金属结构来说，最小空间S可为约58nm。因此，以「金属掩膜_1」来图案化金属结构101，并以「金属掩膜_2」来图案化金属结构102，反之亦可。根据特定的实施例，以二个不同的掩膜图案化此二相邻金属结构使得二相邻金属线103与104、以及相邻的角落105与106具有良好的解析度。
图1B绘示根据特定实施例的二相邻介层窗111与112。介层窗111与112的节距，或介于介层窗111与112的中心之间的距离为「P1」，其中节距P1小于「P」，「P」乃使用单一掩膜图案化二相邻介层窗结构来规定的最小节距。在特定的实施例中，最小节距P位在从约70nm至约120nm的范围中。因此，以「介层窗掩膜_1」(以介层窗中的交线加以标示)来图案化介层窗111，并以「介层窗掩膜_2」来图案化介层窗112，反之亦可。根据特定的实施例，以二个不同的掩膜图案化此二相邻介层窗结构，使得二介层窗111与112具有良好的解析度，其中介层窗111与112由被认为是微小的(小于上述最小节距P的限制)的节距P1加以分隔。
为了形成使用DPT的结构，材料层的布局以二种颜色加以标示。上述二种颜色中的每一种对应于二图案化掩膜其中特定的一者。材料层的结构分配至上述二种颜色的其中一者。根据特定的实施例，将具有相同颜色的结构图案化于相同的掩膜上。结构的颜色(或掩膜)的分配通常发生在上述布局完成之后。根据特定的实施例，可使用设计规则核对器(Design RuleChecker；DRC)来系统化地鉴别违反G0掩膜分离(G0-Mask-Split)规则的结构。设定并使用计算方式(Algorithms)来分配已鉴定的结构至上述二种颜色的其中一种，亦即上述二图案化掩膜的其中一者。
DRC软件可藉由显示符合上述掩膜分离规则，且需要在一布局设计中以二分离掩膜加以图案化的所有相邻结构，而系统化地检测掩膜分离规则。根据特定的实施例，设计者使用设计规则语言[例如标准验证规则格式(Standard Verification Rule Format；SVRF)或软件特定的工具命令语言(Tool Command Language；TCL)]来输入必要的掩膜分离规则。上述掩膜分离规则可规定特定空间(Spatial)关系标准以做为G0空间，例如线对线距离(Run-To-Run Distance)、角落至角落(Corner-To-Corner)距离、一端至另一端(End-To-End)距离或直线至角落(Run-To-End)距离。上述掩膜分离规则亦可规定特定节距关系的标准，以做为G0空间，例如金属节距或介层窗节距。
根据特定的实施例，DRC软件接着取具有标准格式[例如图形化数据系统II(Graphic Data System II；GDSII)]的布局输入，并产生一输出，藉此显示G0空间的所有空间关系。常用的DRC软件包括明导国际(MentorGraphics)公司所提供的Calibre软件、新思科技(Synopsys)公司所提供的Hercules软件、益华国际电脑科技(Cadence Design Systems)公司所提供的Diva软件、Dracula软件、Assura软件及PVS软件。
根据特定的实施例，假如布局无法分离成二掩膜，上述问题可藉由改变布局设计而获得解决。上述布局设计通常藉由检阅过来自于DRC软件的G0空间输出的设计者以手动方式加以改变。改变布局设计是耗时的，因为设计者着眼于最小化设计的总体积，而改变通常会影响其他材料层中的结构。在选定最佳方式之前，设计者必须评估许多其他的修正。此外，许多修正并不需要解析特定的循环(Loop)组合。因此，需要能够有效率地解析DPT约束冲突(Constraint Violation)的改善方法。
藉由在金属线上形成介层窗来建立内连接结构。为了确保能够建立电性连接，介层窗需置放在金属结构上，且与上述的金属结构之间具有充份的接触。图1C绘示根据特定实施例的金属结构与介层窗结构的俯视示意图。图1C绘示二金属结构151与152，其以空间「S2」加以分隔，其中空间S2小于金属的空间「S」的G0规则。因此，以二个不同的金属掩膜来图案化金属结构151与152。第1C图亦绘示三个介层窗153、154及155。介层窗153及154具有节距「P2」，而介层窗154及155具有节距「P3」。节距P2及P3小于为介层窗而规定的最小节距「P」。由于违反介层窗的G0规则，因而以二个不同的掩膜来图案化介层窗153及154。同样的，以二个不同的掩膜来印刷介层窗154及155，藉以满足介层窗153与154以及介层窗154及155均需二个不同掩膜的需求。因此，介层窗153与155以相同的掩膜图案化，其中此掩膜不同于介层窗154的掩膜。
图1D绘示根据特定实施例的介层窗层的掩膜分离的工艺流程170。在操作171中，当针对介层窗的G0掩膜分离规则(例如G0空间与G0节距)检测介层窗布局时，产生违反标示，藉以标示符合介层窗的G0掩膜分离规则的结构。违反标示的范例可为连接二结构的直线，其中上述二结构违反G0节距或G0空间。
此后，工艺流程170进行至操作172，以决定介层窗结构是否触及上述的违反标示。针对触及上述违反标示的介层窗结构，以二种颜色其中一种对上述介层窗结构涂色，上述二种颜色象征(或鉴别)二介层窗掩膜。根据特定的实施例，图1E绘示由于违反G0掩膜分离规则而由直线156所连接的介层窗153及154。同样的，介层窗154及155由其他直线157所连接。特定的计算方式包括于操作173中，藉以决定分配哪一介层窗至第一掩膜(颜色「红色」)，并分配其他介层窗至第二掩膜(颜色「蓝色」)。在图1D所示的范例中，可在操作174中分配介层窗以将其涂色成「红色」(对应于「掩膜1」)，或可在操作175中分配介层窗以将其涂色成「蓝色」(对应于「掩膜2」)。在图1D所示的例示性实施例中，未违反任何G0掩膜分离规则的介层窗被分配至「蓝色」。此外，未违反G0掩膜分离规则的介层窗可被分配至「红色」，端视涂色规则而定。图1E绘示，将介层窗153与155分配至颜色「红色」，且将介层窗154分配至颜色「蓝色」。在第1E图中，颜色的分配满足介层窗153与154以及介层窗154及155需分别藉由不同掩膜图案化的需求。
针对DPT的工艺，材料层的第二图案化掩膜可对齐上述材料层的第一图案化掩膜，例如金属掩膜_2对齐金属掩膜_1，或介层窗掩膜_2对齐介层窗掩膜_1。此外，第一介层窗掩膜对齐二金属掩膜的其中一者，其中金属掩膜用来图案化位在上述介层窗之下的金属。重叠(Overlay)控制定义了图案至图案(Pattern-To-Pattern)对齐的控制。根据特定的实施例，图2A绘示在金属层的二金属掩膜(M_2与M_1)与介层窗层的二介层窗掩膜(V_2与V_1)之间的六种可能的对齐关系。这六种可能的关系(以「/」标志来表示)包括：
1.M_2对齐M_1；
2.V_1对齐M_1；
3.V_1对齐M_2；
4.V_2对齐M_1；
5.V_2对齐M_2；以及
6.V_2对齐V_1。
因为位在金属层之上的介层窗层需要四个掩膜，故仅有三种可能的对齐排列。如以上所述，其中一种可能的对齐方案使用如下三种对齐排列(在图2A中以「O」标志来表示)。
1.M_2对齐M_1；
2.V_2对齐V_1；以及
3.V_1对齐M_1。
未被选择以做为对齐所需的其他三种关系将受到非直接重叠控制。重叠控制遭遇些许程度的重叠误差(标示为「E」)。重叠误差「E」反映了工具的重叠性能。根据特定的实施例，图2B绘示金属结构181(以金属掩膜M_1图案化)，以及另一金属结构182(以金属掩膜M_2图案化)。在图2B的实施例中，金属掩膜M_2是对齐金属掩膜M_1。如以上所述，重叠可能遭遇重叠误差「E」。图2B绘示了，由于重叠误差，金属结构182已位移了重叠误差「E」的量，其中虚线185是金属结构182应有的金属边界。图2B亦绘示被图案化于金属结构181之上的介层窗183。介层窗183藉由介层窗掩膜V_1加以图案化，其中介层窗掩膜V_1对齐金属掩膜M_1。介层窗183亦可能遭遇具有重叠误差「E」的最大量的重叠误差。因为介层窗183并未对齐金属结构182，在统计上，介于介层窗183与金属结构182之间的最大重叠误差可能为1.414倍的重叠误差「E」或倍的重叠误差「E」。根据特定的实施例，图2C绘示金属掩膜M_1、金属掩膜M_2与介层窗掩膜V_1之间重叠误差的关系。图2C绘示，介于由金属掩膜M_2与金属掩膜M_1图案化的金属结构之间的最大的重叠误差可为错误「E」，且介于由介层窗掩膜V_1图案化的介层窗与由金属掩膜M_1图案化的金属结构之间的重叠误差的最大量亦可为错误「E」。因此，在统计上，介于由介层窗掩膜V_1图案化的介层窗与由金属掩膜M_2图案化的金属结构之间的重叠误差(非直接重叠)的最大量可能为1.414倍的重叠误差「E」或
Figure BSA00000549118600092
倍的重叠误差「E」。
根据特定的实施例，图2D绘示介于由金属掩膜M_1与M_2图案化的金属结构，以及由介层窗掩膜V_1与V_2图案化的介层窗结构之间的重叠误差。以上所使用的双重图案化方案，以金属掩膜M_2对齐金属掩膜M_1、介层窗掩膜V_2对齐介层窗掩膜V_1、以及介层窗掩膜V_1对齐金属掩膜M_1而描述如上。图2D绘示，由于非直接重叠，介于金属掩膜M_2与介层窗掩膜V_1之间的重叠误差为
Figure BSA00000549118600093
倍的重叠误差「E」，或为1.414倍的重叠误差「E」，且介于介层窗掩膜V_2与金属掩膜M_1之间的重叠误差亦为
Figure BSA00000549118600094
倍的重叠误差「E」。因为金属掩膜M_2对齐金属掩膜M_1、介层窗掩膜V_1对齐金属掩膜M_1、而介层窗掩膜V_2对齐介层窗掩膜V_1，故介于金属掩膜M_2与介层窗掩膜V_2之间的重叠误差为
Figure BSA00000549118600101
倍的重叠误差「E」，或1.732倍的重叠误差「E」。上述的分析显示非直接重叠导致过度的重叠误差，针对置放在金属结构之上的介层窗，这重叠误差可能变成严重的问题，且需加以降低。
如以上图1C中所示，为了电性连接，介层窗153、154及155置放在金属结构151与152上。根据特定的实施例，为了确保介层窗能有充份的置放面积，邻近介层窗处的狭窄金属结构被扩大了。图1C绘示，金属结构151与152环绕介层窗153、154及155的部分被制造的较广，藉以符合设定用来确保介层窗的充份置放面积的设计规则。对于确保良好的电性连接来说，位在金属结构之上的介层窗的置放是关键的。然而，对于先进技术来说，这样的扩大可能发生无法于晶片上允许较高的元件密度。根据特定的实施例，图3A绘示用来确保良好的介层窗对金属的置放性的三种重叠关系。这三种重叠关系包括：
1.M_2对齐M_1；
2.V_1对齐M_1；以及
3.V_2对齐M_2。
在以上所述图3A的实施例中，将触及或连接(Intercept)位在底下的金属层的介层窗分配至相关的金属掩膜。例如，触及或连接由金属掩膜M_1图案化的金属结构上的介层窗由相同的掩膜(介层窗掩膜V_1)图案化。因为介层窗掩膜V_1对齐金属掩膜M_1，且由于直接对齐，故位在由金属掩膜M_1图案化的金属结构之上的介层窗具有最佳的可能性，来适当地置放在其下的金属结构之上。同样的，位在由金属掩膜M_2图案化的金属结构之上的介层窗，应可由不同的介层窗掩膜V_2来加以图案化，其中介层窗掩膜V_2对齐金属掩膜M_2的图案。
根据特定的实施例，图3B绘示多个金属结构301至307、以及多个介层窗结构311至320。图3B绘示，金属结构301、303、304、306及307由M_A掩膜加以图案化，而金属结构302及305由M_B掩膜加以图案化。M_A及M_B掩膜的分配以G0规则为基础。介于金属结构301与302之间的空间S31，与介于金属结构302、303、304、306与307之间的空间S32小于G0规则的最小空间S。因此，上述金属结构分配至不同的金属掩膜(如以上所述)。介层窗311至320绘示于图3B中，且置放在不同的金属结构之上。根据与其下的金属层的相交(或置放)状况，介层窗311至320分配置二个不同的介层窗掩膜。例如，介层窗311至313、316、317、319与320分配至V_A掩膜，其中V_A掩膜对齐M_A掩膜；而介层窗314、315与318分配至V_B掩膜，其中V_B掩膜对齐M_B掩膜。这样的掩膜分配方案改善了置放的可能性并最小化置放失误(Mis-Landing)。
根据特定的实施例，图3C绘示介于由不同的金属与介层窗掩膜M_A、M_B、V_A及V_B(亦可称之为M_A掩膜、M_B掩膜、V_A掩膜及V_B掩膜)图案化的结构之间的重叠误差。以上所使用的双重图案化方案，以M_B掩膜对齐M_A掩膜、V_A掩膜对齐M_A掩膜、以及V_B掩膜对齐M_B掩膜而描述如上。图3C绘示，由于直接重叠，介于V_A掩膜与M_A掩膜之间的重叠误差为重叠误差「E」，且介于V_B掩膜与M_B掩膜之间的重叠误差亦为重叠误差「E」，其中此重叠误差远小于图2A至图2D所示的方案的1.732倍的重叠误差「E」。因为所有由V_A掩膜图案化的介层窗相交于由M_A掩膜图案化的金属结构，故没有理由需考虑介于V_B掩膜与M_A掩膜之间的重叠误差。同样的，没有理由需考虑介于介于V_A掩膜与M_B掩膜之间的重叠误差。
上述的分析显示，与金属掩膜相关的介层窗掩膜分离提供较佳的重叠误差。非直接重叠导致过度的重叠误差。藉由对齐介层窗掩膜及与其相关的金属掩膜，将可改善介层窗的优良率。根据特定的实施例，图3D绘示双重图案化中介层窗层的分配掩膜的工艺流程350。在底下的金属层(位在介层窗层底下的材料层)的掩膜分配完成之后，开始操作工艺流程350。在操作351中，检测介层窗，藉此决定介层窗需分配至哪一掩膜以进行图案化。在操作352中，做出该介层窗是否触及或连接在某特定金属掩膜(例如金属的掩膜A)上的金属结构有关的决定。假如答案为是，将上述介层窗分配至操作353，藉此以代表「介层窗掩膜A」的「颜色A」加以涂色，其中介层窗掩膜A对齐金属的掩膜A。反之，上述介层窗分配至操作354，藉此以代表「介层窗掩膜B」的「颜色B」加以涂色，其中介层窗掩膜B对齐金属的掩膜B。
假如满足特定标准或设计规则的限制，在不违背的情况下，以上所述针对位在金属层之上的介层窗层的掩膜分配方案，可应用至所有介层窗与金属结构。设计规则的限制列示如下：
1.位在相同的金属结构之上的介层窗不应具有小于节距「P」的节距，藉以确保位在相同的金属结构之上的介层窗不会违反介层窗G0节距；以及
2.针对位在分离的金属结构之上的介层窗的介层窗G0空间规则，其应较金属G0空间规则更为松散(Looser)，藉此确保当金属结构并未违反金属G0空间规则时(亦即可由单一掩膜加以印刷)，介层窗亦未违反介层窗G0空间规则，且可印刷至与上述金属掩膜相关的单一掩膜之上。
以上所述的第一限制允许位在相同的金属结构之上的所有介层窗能分配至相同的介层窗掩膜。假如介于位在相同的金属结构之上的介层窗之间的节距小于节距「P」，上述介层窗违反介层窗节距的G0规则，且被分离至不同的掩膜，此与上述建议的方案抵触。第二限制允许位在相邻金属结构之上的介层窗并未违反介层窗空间的G0规则，其中相邻金属结构并未违反金属空间的G0规则。
以上所述的对齐方法将减少对齐(或重叠)错误，且增加金属结构之上的介层窗的置放性。在特定的实施例中，以上所述的二设计规则限制(Restraints)可能被视为太过严格，且可能无法加以遵循。在这样的状况下，设定并使用计算方式以处理违反介层窗的G0掩膜分离规则的状况，其中G0掩膜分离规则可例如包括介层窗之间的介层窗节距与空间的规则。
根据特定的实施例，图4A绘示金属结构401与402，以及介层窗411至414。金属结构(或线)401的宽度D1较金属结构(或线)402的宽度D2为宽。根据以上所述的掩膜分配计算方式，假如金属结构401分配至M_01掩膜，置放于金属结构401之上的介层窗411与412将被分配至与M_01掩膜对齐的V_01掩膜。同样的，置放于金属结构402(其分配至M_02掩膜)之上的介层窗413与414将被分配至与M_02掩膜对齐的V_02掩膜。然而，由于具有小于规格(Specification)的节距「P3」，介层窗411与412违反了节距的G0规则。因此，无论是介层窗411或412，其将被分配至不同的掩膜。例如，介层窗412分配至V_02掩膜。因为V_02掩膜并未对齐M_01掩膜，潜在的重叠误差(统计上为1.414倍的重叠误差「E」)将大于V_01掩膜对齐M_01掩膜的重叠误差「E」。图4A绘示介层窗412的实体轮廓线422以做为预计的介层窗位置，而虚线轮廓线432做为印刷的位置。因为金属结构(或线)401较广的，故印刷的介层窗412的印刷虚线轮廓线432完全置放于金属结构401之上(或之内)。
由于具有小于规格的节距「P4」，介层窗413与414亦违反了节距的G0掩膜分离规则。因此，无论是介层窗413或414，其被分配至不同的掩膜。例如，介层窗414分配至V_01掩膜。因为V_01掩膜并未对齐M_02掩膜，潜在的重叠误差(统计上为1.414倍的重叠误差「E」)将大于V_02掩膜对齐M_02掩膜的重叠误差「E」。根据特定的实施例，图4A绘示介层窗414的实体轮廓线424以做为预计的介层窗位置，而虚线轮廓线434做为印刷的位置。因为邻近于介层窗414的金属结构(或线)402(其具有宽度D2)较邻近于介层窗413的金属结构402(其具有宽度D3)来得窄，故印刷的介层窗414的虚线轮廓线434的一部分置放于金属结构402之外(或之内)。不完整的置放可导致高阻抗(Resistance)或较差的粘着(Adhesion)被覆性(Coverage)、及/或介层窗阻障层(Barrier)，其可导致内连接可靠度(Reliability)的问题。在其他特定的实施例中，以虚线444印刷介层窗414，其中虚线444置放于金属结构402的印刷线(虚线464)末端外。因为金属结构402较窄，其可能遭遇「线末端缩减(Line End Shortening)」的问题，其位在金属末端的缩减及磨圆(Rounded)的金属轮廓，此为印刷与蚀刻的结果。不完整的置放亦可能导致高介层窗阻抗，或甚至是介层窗414与金属结构402之间的无法连接。
因此，位于较窄的金属结构的介层窗(例如介层窗414)的重叠误差(或未对齐)可加以最小化。位在较窄的金属结构(或金属线)上的介层窗称之为「末端介层窗(End Vias)」，例如介层窗414，而当介层窗位在较广的金属结构上时，则称之为「长线型介层窗(Run Vias)」，例如介层窗413。在特定的实施例中，位在金属结构上且具有小于特定宽度(例如90nm)的介层窗，则称之为「末端介层窗」。为了增加有效(Working)介层窗的数量并减少潜在的可靠度问题，「末端」介层窗应以高于「线」介层窗的优先顺序来加以处理，藉此使其能在图案化过程中对齐金属掩膜。因此，介层窗414(末端介层窗)分配至V_02掩膜以对齐M_02掩膜，而介层窗413(操作介层窗)分配至V_01掩膜，其中V_01掩膜并未对齐M_02掩膜。如图4A所示，介层窗413未完全置放于金属结构402的内的风险较小于介层窗414。
根据特定的实施例，图4B绘示介层窗的分配掩膜的工艺流程450。在操作451中，当针对介层窗的G0掩膜分离规则检测介层窗布局时，产生违反标示，藉以标示违反介层窗的G0掩膜分离规则的结构。如上所述，介层窗的G0掩膜分离规则可包括G0空间及/或G0节距规则。此后，工艺流程450进行至操作452，以决定介层窗结构是否触及上述的违反标示。针对触及上述违反标示的介层窗结构，在操作453中做出与介层窗是否为末端介层窗有关的另一决定。针对未触及上述违反标示的介层窗结构，工艺流程450进行至操作454，基于那一个金属掩膜上的金属线与该介层窗有连接来分配介层窗掩膜。回到操作453，假如介层窗为末端介层窗，工艺流程450进行至操作455，针对做为末端介层窗，将较高权重(Weight)分配至此介层窗，或此介层窗接收一较高权重。上述分配给末端介层窗的权重较大，藉此在掩膜分离中给予更多的重要性与更高的优先顺序，进而允许末端介层窗被分配至对齐金属结构的介层窗掩膜，其中该金属结构已经被分配至金属的二张掩膜中。此一优先(Preferential)掩膜分配使得介层窗能较佳地被置放在金属结构上、较低的介层窗阻抗以及较高的优良率。在特定的实施例中，末端介层窗分离至不同的分类(Categories)，且相较于低风险的长线型(run)介层窗，高风险的末端介层窗具有较高的权重(或较高的优先顺序)。
假如介层窗并非末端介层窗，而为线介层窗，则工艺流程450进行至操作456，此介层窗被分配予(或接收)一权重。因为线介层窗在介层窗置放上具有较低的风险，故其中的权重低于末端介层窗的权重。在介层窗被分配权重之后，工艺流程450进行至操作457，以介层窗分离计算方式为基础，将介层窗分配至不同的掩膜(上述二掩膜的其中一个)。上述计算方式于分离掩膜时考虑上述介层窗的权重。在分配与底下金属结构的金属掩膜对齐的介层窗掩膜时，给予末端介层窗(具有较高的权重)较高的优先顺序。此后，工艺流程450进行至操作458，将上述的介层窗涂以二种颜色的其中一种，其中上述二种颜色代表二分离掩膜。上述操作454亦进行至操作458。
以上所述方法的实施例的重点在于，依照与底下金属层的两金属掩膜的关联性来建立介层窗层的介层窗掩膜的分配。此外，介层窗层的掩膜分配亦可与上方金属层的金属掩膜相关联。介层窗层的介层窗不仅需要置放在底下金属层之上，且亦需要由上方金属层来覆盖。因此，以上所述的操作457可加以修正，以藉由计算方式来分配介层窗掩膜，其中上述计算方式将上方金属层的金属掩膜的分离考虑在内。同样的，以上所述的操作352亦可加以修正成，以基于上方金属层的金属掩膜分配的介层窗分配的决定为基础。
根据各种实施例的一观点，提供一种DPT中的介层窗与金属层的分配掩膜的系统。此系统可包括电脑可读取储存媒体、耦合以读取上述储存媒体的处理器、以及输出装置。上述的处理器可为检测G0掩膜分离规则及/或设计规则的特殊目的电脑的一部分，其中上述特殊目的电脑配置以进行在此所揭露的各种方法。上述的电脑可读取储存媒体可包括一个或多个随机存取存储器(Random Access Memory；RAM)、唯读存储器(Read OnlyMemory；ROM)、电子可抹拭唯读存储器(EEPROM)、硬盘机(Hard Disk Drive；HDD)、光盘机(CD-ROM、DVD-ROM或BD-ROM)、快闪存储器(Flash Memory)或类似的储存媒体。在特定的实施例中，上述的电脑可读取储存媒体包括任何形式的非过渡性(Non-Transitory)媒体。上述输出装置可为显示器(Display)、打印机(Printer)或电脑储存媒体。上述系统更可包括，在一个或多个布局的叠代解析(Iterative Resolution)过程中输入布局数据及/或输入调整至布局数据中的输入装置。
图5绘示根据特定实施例的电脑系统500，其中电脑系统500可执行以上所述方法的实施例。图5绘示电脑系统500的一组态，其中电脑系统500包括耦合至存储器次系统(Subsystem)503的至少一可程序化(Programmable)处理器501。上述存储器次系统503包括至少一种形式的存储器，例如RAM及ROM等。上述电脑系统可包括储存次系统505，其中储存次系统505具有至少一磁碟机(Disk Drive)及/或CD-ROM光盘机及/或DVD光盘机。在特定的执行例中，可包括显示器系统、键盘以及指示(Pointing)装置来做为使用者接口次系统507的一部分，藉此提供使用者能够手动输入资讯。亦可包括输入及输出数据端口(Ports)。其他如网络连接的元件以及各种装置的接口等亦可包括于其中。上述电脑系统500的各种元件可用各种方式加以耦合，其中包括通过汇流排(Bus)次系统509。存储器次系统503的存储器可在特定时间容纳一组指令的一部分或全部，其中当这组指令执行于电脑系统500中，这组指令执行上述方法实施例的步骤。
以上所述的DPT的介层窗掩膜分离方法的实施例使得介层窗图案化对齐底下或者上方的金属层，藉此减少重叠误差并增加介层窗置放性。假如相邻的介层窗违反介层窗之间的空间或节距(或上述二者)的G0掩膜分离规则，因为末端介层窗具有较高的置放失误的风险，故给予末端介层窗的掩膜分配较高的优先顺序，藉此确保末端介层窗的良好的置放性。上述与金属层掩膜相关的介层窗掩膜分离方法使得介层窗具有较佳的性能，例如较低的介层窗阻抗，以及较高的介层窗优良率。
在一实施例中，提供一种使用DPT分配介层窗层的介层窗图案化掩膜的方法。此方法包括，决定某介层窗是否触及或连接分配至第一金属掩膜的底下金属结构。假如上述介层窗触及或连接分配至第一金属掩膜的底下金属结构，将这一介层窗分配至第一介层窗掩膜，且第一介层窗掩膜与第一金属掩膜在工艺互相对齐。反之，将上述介层窗分配至第二介层窗掩膜，且第二介层窗掩膜与第二金属掩膜互相对齐。
在另一实施例中，提供一种使用DPT分配介层窗层的介层窗图案化掩膜的方法。此方法包括，产生介层窗层的介层窗的介层窗掩膜分离规则违反标示，且介层窗掩膜分离规则违反标示连接违反至少一介层窗掩膜分离规则的介层窗。上述方法亦包括，决定介层窗是否触及上述的介层窗掩膜分离规则违反标示。假如介层窗并未触及介层窗掩膜分离规则违反标示，根据上述介层窗与底下金属结构的那一掩膜连接来选择介层窗掩膜。假如介层窗触及介层窗掩膜分离规则违反标示，进行至下一个决定操作，藉以决定介层窗是否为末端介层窗。假如介层窗为末端介层窗，将第一权重分配至此介层窗，而假如介层窗并非为末端介层窗，则将第二权重分配至此介层窗。此方法更包括藉由一计算方式将上述的介层窗分配至二介层窗掩膜的其中一者，且上述计算方式给予具有第一权重的介层窗较高的优先顺序，以将此介层窗分配至对齐金属结构的介层窗掩膜，其中此介层窗置放于上述金属结构上。
在另一实施例中，提供一种使用DPT分配介层窗层的介层窗图案化掩膜的方法。此方法包括，依照介层窗是否触及或连接上方金属结构的第一金属掩膜来进行掩膜分配。假如上述介层窗触及或连接分配至第一金属掩膜的上方金属结构，将这一介层窗分配至第一介层窗掩膜，且在工艺上第一介层窗掩膜与第一金属掩膜互相对准。反之，将上述介层窗分配至第二介层窗掩膜，且第二介层窗掩膜与第二金属掩膜互相对准。
在另一实施例中，提供一种执行一方法的电脑系统，上述的方法使用DPT来分配介层窗层的介层窗图案化掩膜。此方法包括以下的操作：决定介层窗是否触及或连接分配至第一金属掩膜的底下金属结构；假如上述介层窗触及或连接分配至第一金属掩膜的底下金属结构，将这一介层窗分配至第一介层窗掩膜，其中第一介层窗掩膜与第一金属掩膜互相对准；反之，将上述介层窗分配至第二介层窗掩膜，其中第二介层窗掩膜与第二金属掩膜互相对准。
在又一实施例中，提供一种执行指令的电脑可读取储存媒体，其中上述的指令用以执行使用DPT分配介层窗层的介层窗图案化掩膜的方法。此方法包括以下的操作：产生介层窗层的介层窗的介层窗掩膜分离规则违反标示，其中这一介层窗掩膜分离规则违反标示连接违反至少一介层窗掩膜分离规则的介层窗；决定介层窗是否触及上述的介层窗掩膜分离规则违反标示；假如介层窗并未触及介层窗掩膜分离规则违反标示，根据上述介层窗与底下金属结构的那一掩膜连接来选择介层窗掩膜；假如介层窗触及介层窗掩膜分离规则违反标示，进行至下一个决定操作。上述的下一个决定操作包括以下的操作：决定上述介层窗是否为末端介层窗；假如介层窗为末端介层窗，将第一权重分配至此介层窗；假如介层窗并非为末端介层窗，则将第二权重分配至此介层窗；藉由一计算方式将上述的介层窗分配至二介层窗掩膜的其中一者，其中上述计算方式给予具有第一权重的介层窗较高的优先顺序，以将此介层窗分配至对准金属结构的介层窗掩膜，其中此介层窗置放于上述对准掩膜的金属结构上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1.一种介层窗层的介层窗图案化掩膜分配的方法，其特征在于其中该方法使用一双重图案化技术，且该方法包括以下步骤：
决定该介层窗层的一介层窗是否触及或连接至分配至一第一金属掩膜的一底下金属结构或一上方金属结构；
假如该介层窗触及或连接至分配至该第一金属掩膜的该底下金属结构或该上方金属结构，将该介层窗分配至一第一介层窗掩膜，其中该第一介层窗掩膜对准该第一金属掩膜；以及
假如该介层窗并未触及或连接至分配至该第一金属掩膜的该底下金属结构或该上方金属结构，将该介层窗分配至一第二介层窗掩膜，其中工艺中该第二介层窗掩膜对齐一第二金属掩膜，该第二金属掩膜不同于该第一金属掩膜。
2.根据权利要求1所述的方法，其特征在于其中所述的介层窗层的多个介层窗对准个别触及或连接的底下金属结构或上方金属结构，藉以改善介层窗置放性、介层窗阻抗或介层窗优良率。
3.根据权利要求1所述的方法，其特征在于其中在决定该介层窗层的该介层窗是否触及或连接该底下金属结构或该上方金属结构的步骤之前，更包括：
分配部分的该底下金属结构或部分的该上方金属结构至该第一金属遮罩；以及
分配另一部分的该底下金属结构或另一部分的该上方金属结构至该第二金属遮罩。
4.根据权利要求1所述的方法，其特征在于其还包括：
工艺上对准该第一金属掩膜与该第二金属掩膜。
5.根据权利要求1所述的方法，其特征在于其还包括：
限制触及或连接相同的底下金属结构或上方金属结构的多个介层窗，使得所述介层窗具有等于或大于一距离的多个节距，其中该距离由一介层窗遮罩分离规则所规定，而具有小于该距离的节距且相邻的其他多个介层窗分配至多个不同的介层窗遮罩。
6.根据权利要求1所述的方法，其特征在于其还包括：
定义位在多个不同的底下金属结构之上，或位于多个不同的上方金属结构之下，多个介层窗之间的空间的一介层窗掩膜分离规则；以及
定义所述不同的底下金属结构或所述不同的上方金属结构之间的空间的一金属掩膜分离规则；
其中该介层窗掩膜分离规则的限制相同或小于该金属掩膜分离规则的限制。
7.一种介层窗层的介层窗图案化掩膜分配的方法，其特征在于其中该介层窗层的多个介层窗工艺上直接对准置放在个别的底下金属结构之上，该方法使用一双重介层窗掩膜图案化技术，且该方法包括以下步骤：
产生该介层窗层的所述介层窗的多个介层窗掩膜分离规则违反标示，其中所述介层窗掩膜分离规则违反标示连接至少违反一介层窗掩膜分离规则的数个介层窗；
决定一介层窗是否触及所述介层窗掩膜分离规则违反标示；
假如该介层窗并未触及所述介层窗掩膜分离规则违反标示，分配该介层窗至二介层窗掩膜的其中一者，该者对准一底下金属层的的一金属掩膜，且该介层窗置放于该金属掩膜某金属结构之上；
假如该介层窗触及所述介层窗掩膜分离规则违反标示其中一者，进行一决定操作，以决定该介层窗是否为一末端介层窗；
假如该介层窗为该末端介层窗，分配一第一权重至该介层窗；
假如该介层窗并非为该末端介层窗，分配一第二权重至该介层窗；以及
进行一分配步骤，以分配触及所述介层窗掩膜分离规则违反标示的每个介层窗至该二介层窗掩膜的其中一者，使得具有该第一权重的介层窗被给予较高的优先顺序，以将具有该第一权重的介层窗分配至正确的介层窗掩膜上。该正确的介层窗掩膜乃对准其一金属掩膜，而在此金属掩膜上具有与该第一权重介层窗有触及或连接的金属结构。
8.根据权利要求7所述的方法，其特征在于其中所述的末端介层窗置放在该底下金属结构的一处之上的介层窗，且该底下金属结构的该处具有小于一设定的宽度。
9.根据权利要求8所述的方法，其特征在于其中所述的设定的宽度约为90纳米。
10.根据权利要求7所述的方法，其特征在于其还包括：
在该分配步骤完成之后，将所有介层窗完成涂色，而完成掩膜分配。
11.根据权利要求7所述的方法，其特征在于其中所述的第一权重大于该第二权重。
12.根据权利要求7所述的方法，其特征在于其还包括：
分配所述介层窗的底下金属结构的每一者至二金属掩膜的其中一者，且其中所述底下金属结构藉由双重介层窗掩膜图案化技术图案化的一金属层的一部分。
13.根据权利要求12所述的方法，其特征在于其还包括：将每一所述金属掩膜分别对齐所述介层窗掩膜的其中一者；以及
将二个金属掩膜彼此对齐。
CN201110219319.XA 2010-11-30 2011-07-28 介层窗层的介层窗图案化掩膜分配的方法 Active CN102479279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410108600.XA CN103956322B (zh) 2010-11-30 2011-07-28 介层窗层的介层窗图案化掩膜分配的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US41820410P 2010-11-30 2010-11-30
US61/418,204 2010-11-30
US13/006,608 2011-01-14
US13/006,608 US8381139B2 (en) 2010-11-30 2011-01-14 Method for metal correlated via split for double patterning

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410108600.XA Division CN103956322B (zh) 2010-11-30 2011-07-28 介层窗层的介层窗图案化掩膜分配的方法

Publications (2)

Publication Number Publication Date
CN102479279A true CN102479279A (zh) 2012-05-30
CN102479279B CN102479279B (zh) 2014-04-23

Family

ID=46126951

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410108600.XA Active CN103956322B (zh) 2010-11-30 2011-07-28 介层窗层的介层窗图案化掩膜分配的方法
CN201110219319.XA Active CN102479279B (zh) 2010-11-30 2011-07-28 介层窗层的介层窗图案化掩膜分配的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410108600.XA Active CN103956322B (zh) 2010-11-30 2011-07-28 介层窗层的介层窗图案化掩膜分配的方法

Country Status (3)

Country Link
US (2) US8381139B2 (zh)
CN (2) CN103956322B (zh)
TW (1) TWI454840B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239596A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 双重图案化布局设计方法
CN104701140A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 双重曝光的图案拆分方法以及系统

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112000B2 (en) * 2011-09-19 2015-08-18 Texas Instruments Incorporated Method for ensuring DPT compliance for auto-routed via layers
WO2014029603A1 (en) * 2012-08-20 2014-02-27 Asml Netherlands B.V. Method of preparing a pattern, method of forming a mask set, device manufacturing method and computer program
US8839168B2 (en) * 2013-01-22 2014-09-16 Globalfoundries Inc. Self-aligned double patterning via enclosure design
US8910090B2 (en) 2013-02-27 2014-12-09 Globalfoundries Inc. Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US9003336B2 (en) * 2013-03-01 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Mask assignment optimization
KR102055206B1 (ko) 2013-07-08 2019-12-12 삼성전자주식회사 레이아웃 분할 방법 및 이를 이용한 반도체 소자 제조 방법
US9391056B2 (en) 2013-08-16 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mask optimization for multi-layer contacts
US9292647B2 (en) * 2014-01-24 2016-03-22 Globalfoundries Inc. Method and apparatus for modified cell architecture and the resulting device
KR102366810B1 (ko) * 2014-08-22 2022-02-23 삼성전자주식회사 표준 셀 라이브러리 및 이를 사용하는 방법
US9852252B2 (en) * 2014-08-22 2017-12-26 Samsung Electronics Co., Ltd. Standard cell library and methods of using the same
US9519745B2 (en) * 2014-10-24 2016-12-13 Globalfoundries Inc. Method and apparatus for assisted metal routing
KR20170133750A (ko) * 2016-05-26 2017-12-06 삼성전자주식회사 집적 회로의 설계를 위한 컴퓨터 구현 방법
US10388644B2 (en) 2016-11-29 2019-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing conductors and semiconductor device which includes conductors
US10423752B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package metal shadowing checks
US10423751B2 (en) 2017-09-29 2019-09-24 International Business Machines Corporation Semiconductor package floating metal checks
US10546096B2 (en) 2017-09-29 2020-01-28 International Business Machines Corporation Semiconductor package via stack checking
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179991A1 (en) * 2001-05-18 2002-12-05 Stmicroelectronics S.A. Integrated circuit connecting pad
CN1848417A (zh) * 2005-03-17 2006-10-18 台湾积体电路制造股份有限公司 接合垫结构及其形成方法
CN101847596A (zh) * 2009-03-25 2010-09-29 旺宏电子股份有限公司 图案化的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3590940B2 (ja) * 1995-04-27 2004-11-17 株式会社ニコン アライメント装置及び露光装置
US7376260B2 (en) * 2002-05-22 2008-05-20 Lsi Logic Corporation Method for post-OPC multi layer overlay quality inspection
TW200532380A (en) * 2004-03-17 2005-10-01 Nanya Technology Corp Method for optimizing NILS of exposed lines
US7669153B2 (en) * 2007-04-30 2010-02-23 United Microelectronics Corp. Method for correcting photomask pattern
JP2009086382A (ja) * 2007-09-29 2009-04-23 Hoya Corp グレートーンマスクブランクとその製造方法、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法
US7939225B2 (en) * 2008-01-09 2011-05-10 Macronix International Co., Ltd. Mask for controlling line end shortening and corner rounding arising from proximity effects
EP2093614A1 (en) 2008-02-22 2009-08-26 Imec Split and design guidelines for double patterning
JP5100625B2 (ja) 2008-12-11 2012-12-19 株式会社東芝 パターンレイアウト設計方法
JP5407340B2 (ja) * 2009-01-07 2014-02-05 富士通セミコンダクター株式会社 配線の形成方法
US8327301B2 (en) * 2009-02-03 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Routing method for double patterning design
US8255837B2 (en) 2009-02-03 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for cell boundary isolation in double patterning design
US8245174B2 (en) 2009-07-23 2012-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Double patterning friendly lithography method and system
US8402396B2 (en) 2009-09-29 2013-03-19 The Regents Of The University Of California Layout decomposition for double patterning lithography
US8239806B2 (en) 2009-11-17 2012-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Routing system and method for double patterning technology
US8631379B2 (en) * 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
US8739095B2 (en) 2010-03-08 2014-05-27 Cadence Design Systems, Inc. Method, system, and program product for interactive checking for double pattern lithography violations
US8347240B2 (en) * 2010-10-29 2013-01-01 International Business Machines Corporation Split-layer design for double patterning lithography
US8560998B1 (en) * 2010-12-29 2013-10-15 Cadence Design Systems, Inc. Method, system, and program product to implement C-routing for double pattern lithography
US8516407B1 (en) * 2012-01-30 2013-08-20 GlobalFoundries, Inc. Methods for quantitatively evaluating the quality of double patterning technology-compliant layouts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179991A1 (en) * 2001-05-18 2002-12-05 Stmicroelectronics S.A. Integrated circuit connecting pad
CN1848417A (zh) * 2005-03-17 2006-10-18 台湾积体电路制造股份有限公司 接合垫结构及其形成方法
CN101847596A (zh) * 2009-03-25 2010-09-29 旺宏电子股份有限公司 图案化的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239596A (zh) * 2013-06-24 2014-12-24 三星电子株式会社 双重图案化布局设计方法
CN104239596B (zh) * 2013-06-24 2019-06-14 三星电子株式会社 双重图案化布局设计方法
CN104701140A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 双重曝光的图案拆分方法以及系统
CN104701140B (zh) * 2013-12-05 2018-06-01 中芯国际集成电路制造(上海)有限公司 双重曝光的图案拆分方法以及系统

Also Published As

Publication number Publication date
US20130130410A1 (en) 2013-05-23
TWI454840B (zh) 2014-10-01
US20120135600A1 (en) 2012-05-31
TW201300939A (zh) 2013-01-01
CN102479279B (zh) 2014-04-23
CN103956322B (zh) 2017-01-04
CN103956322A (zh) 2014-07-30
US8381139B2 (en) 2013-02-19
US8762899B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
CN102479279B (zh) 介层窗层的介层窗图案化掩膜分配的方法
US11341308B2 (en) Method and layout of an integrated circuit
US9165106B2 (en) Layout design for electron-beam high volume manufacturing
CN102682143B (zh) 用于单图案化间隔件技术的rc提取
US7962878B2 (en) Method of making an integrated circuit using pre-defined interconnect wiring
US8468470B2 (en) Multi-patterning method
US9454631B2 (en) Stitch-derived via structures and methods of generating the same
TWI719090B (zh) 用於修改界定電路組件之標準單元布局之電腦實施系統及方法
US8661371B1 (en) Method and apparatus for fixing double patterning color-seeding violations
US9117052B1 (en) Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns
US8984465B1 (en) Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design
CN111581908B (zh) 一种提升芯片硬宏供电可靠性的方法
US10990741B2 (en) Multiple patterning method and system for implementing the method
CN103972157A (zh) 用于多重图案化技术的导线布线
US10424518B2 (en) Integrated circuit designing system and a method of manufacturing an integrated circuit
US8949747B1 (en) Double patterning coloring with color balancing
US8719737B1 (en) Method and apparatus for identifying double patterning loop violations
US9104830B1 (en) Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design
US8789005B1 (en) Method and apparatus for efficiently processing an integrated circuit layout
US8713507B1 (en) Method and apparatus for efficiently inserting fills in an integrated circuit layout
TW200421133A (en) Method of wide wire identification
US20210109999A1 (en) Via Coloring Methods and Systems
CN102122307A (zh) 记录芯片版本编号的方法
US11387144B2 (en) Semiconductor device and method of manufacturing the same
CN116230706A (zh) 半导体芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant