DE112014003741T5 - Detektieren und Anzeigen einer Behebungsführung für Multi-Strukturierung - Google Patents

Detektieren und Anzeigen einer Behebungsführung für Multi-Strukturierung Download PDF

Info

Publication number
DE112014003741T5
DE112014003741T5 DE112014003741.9T DE112014003741T DE112014003741T5 DE 112014003741 T5 DE112014003741 T5 DE 112014003741T5 DE 112014003741 T DE112014003741 T DE 112014003741T DE 112014003741 T5 DE112014003741 T5 DE 112014003741T5
Authority
DE
Germany
Prior art keywords
computer
design
graph
conflict
subset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014003741.9T
Other languages
English (en)
Inventor
Erdem CILINGIR
Srini ARIKATI
Weiping Fang
Marco Hug
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of DE112014003741T5 publication Critical patent/DE112014003741T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Generation (AREA)

Abstract

Vorgestellt wird ein computerimplementiertes Verfahren zur Validierung eines Designs. Das Verfahren umfasst das Erzeugen, mithilfe des Computers, eines nicht in einen gefärbten Graphen zerlegbaren Graphen, der das Design darstellt, wenn der Computer dazu aufgefordert wird, das Design zu validieren. Das Verfahren umfasst ferner das Identifizieren, mithilfe des Computers, von zumindest einer Führung zu zumindest einem Konflikt in einem Maskenlayout in Zusammenhang mit dem Design, wobei der Konflikt den Graphen dazu veranlasst, nicht zerlegbar zu sein.

Description

  • QUERBEZÜGE ZU VERWANDTEN ANMELDUNGEN
  • Diese Anmeldung beansprucht gemäß 35 U.S.C § 119 (e) die Priorität der vorläufigen U.S.-Anmeldung Nr. 61/866,516, die am 15. August 2015 eingereicht wurde und den Titel „DETEKTIEREN UND ANZEIGEN EINER BEHEBUNGSFÜHRUNG FÜR MULTISTRUKTURIERUNG“ trägt, deren gesamter Inhalt durch Bezugnahme in den Inhalt der vorliegenden Schrift aufgenommen wird.
  • Diese Anmeldung ist mit der am 20. Februar 2014 eingereichten U.S.-Anmeldung Nr. 14/185,717 mit dem Titel „HYBRIDENTWICKLUNGSALGORITHMUS FÜR DREIFACHSTRUKTURIERUNG“, und US-Patent Nr. 8,312,394 mit dem Titel „VERFAHREN UND VORRICHTUNG ZUM BESTIMMEN VON MASKENLAYOUTS FÜR EINEN SPACER-IST-DIELEKTRIKUM SELBSTAUSGERICHTETEN DOPPELSTRUKTURIERUNGSPROZESS“ von Yonchan BAN et al, und U.S.-Patent Nr 7,560,201 mit dem Titel „STRUKTURIERUNG EINER EINZELNEN INTEGRIERTEN SCHALTUNGSSCHICHT MITHILFE MEHRERER MASKEN UND MEHRERER MASKENSCHICHTEN“ von Tsu-Jae King LIU verwandt, deren aller Inhalte durch Bezugnahmen in die vorliegende Schrift aufgenommen sind.
  • HINTERGRUND
  • Die vorliegende Erfindung betrifft die Entwurfsautomatisierung elektronischer Systeme (EDA), und insbesondere Techniken zum Identifizieren der Maskenlayoutführung, um Fehler eines Multistrukturierungsverfahrens zu beheben.
  • Verbesserungen im Bereich der Halbleiterintegrationsdichten wurden weitgehend durch entsprechende Verbesserungen im Bereich Halbleiterherstellungstechnologien erreicht. Da Halbleiterherstellungstechnologien weit in den Bereich unterhalb eines Mikrometers vorgedrungen sind, zieht die Halbleiterindustrie eine Reihe neuer Technologien in Betracht, wie etwa Extremultraviolett(EUV)-Lithographie und massiv-parallele Elektronenstrahllithographie. Unglücklicherweise sind diese Technologien noch nicht produktionsreif.
  • Verbesserungen im Bereich der Verarbeitungstechnologie können die Integrationsdichten über das, was derzeit mit Fotolithographiedrucken möglich ist, hinaus erhöhen. Zum Beispiel wurde die Doppelstrukturierungstechnologie zur Herstellung von Designvorhaben verwendet, die eine höhere Strukturierungsdichte haben als diejenigen Strukturierungsdichten, die durch das beschränkt sind, was durch Fotolithographie mithilfe eines gegebenen Erzeugungs-Herstellungsprozesses direkt druckbar ist. Die Doppelstrukturierungstechnologie verwendet zwei unterschiedliche Masken, um eine höhere Strukturierungsdichte in einem Designvorhaben zu erreichen, als mit nur einer Maske erzielbar wäre. Jedoch ist die Doppelstrukturierungstechnologie nicht in der Lage, Designvorhaben mit komplexerer und höherer Strukturierungsdichte zu handhaben, die aufgrund von Schwierigkeiten im Bereich der Designvorhabenvalidierung mithilfe von dreifacher oder höherer Multistrukturierungstechnologie abgebildet werden müssen.
  • Entsprechend besteht Bedarf daran, Designvorhaben mithilfe von dreifacher oder höherer Multistrukturierungstechnologie zu validieren.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein computerimplementiertes Verfahren zur Validierung eines Designs bereitgestellt. Das Verfahren umfasst das Erzeugen, unter Verwendung des Computers, eines nicht in einen gefärbten Graphen zerlegbaren Graphen, der das Design darstellt, wenn der Computer dazu aufgefordert wird, das Design zu validieren. Das Verfahren umfasst ferner das Identifizieren, unter Verwendung des Computers, von zumindest einer Führung zu zumindest einem Konflikt in einem Maskenlayout im Zusammenhang mit dem Design, wobei der Konflikt den Graphen dazu veranlasst, nicht zerlegbar zu sein.
  • Gemäß einer Ausführungsform umfasst das Design eine integrierte Schaltung. Gemäß einer Ausführungsform stellt der Graph einen Abschnitt des Designs dar, das nicht zerlegbar ist. Gemäß einer Ausführungsform umfasst der gefärbte Graph mindestens drei Farben. Gemäß einer Ausführungsform steht jede der mindestens drei Farben mit einer unterschiedlichen Maske der mindestens drei Masken in Zusammenhang, die in einem Multistrukturierungsverfahren Verwendung finden. Gemäß einer Ausführungsform umfasst das Identifizieren ferner das Ausgeben, unter Verwendung des Computers, der Führung einschließlich einer Darstellung eines Abschnitts des Designs im Zusammenhang mit dem Graphen.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das Identifizieren umfasst ferner das Ausgeben, mithilfe des Computers, der Führung einschließlich einer Teilmenge der Vielzahl an Formen, wobei die Teilmenge in Zusammenhang mit dem Graphen steht. Gemäß einer Ausführungsform umfasst das Design eine Vielzahl an Formen. Der Graph umfasst eine Vielzahl von Knotenpunkten, wobei jeder Knotenpunkt der Vielzahl von Knotenpunkten mit einer unterschiedlichen Form der Vielzahl von Formen im Zusammenhang steht.
  • Gemäß einer Ausführungsform umfasst der Graph einer Vielzahl von Kanten. Jede Kante der Vielzahl von Kanten steht mit einem unterschiedlichen Paar der Vielzahl von Formen in Zusammenhang, wobei das Paar der Vielzahl von Formen im Zusammenhang mit einer Designregelrandbedingung steht. Gemäß einer Ausführungsform wird ein Konflikt detektiert, wenn eine Kante der Vielzahl von Kanten zwischen einem Paar der Vielzahl von Knotenpunkten liegt, die mit der gleichen Farbe eingefärbt sind.
  • Gemäß einer Ausführungsform umfasst das Identifizieren ferner das Bilden, mithilfe des Computers, einer ersten Menge, die durch eine obere Schranke auf einer minimalen Anzahl des mindestens einen Konflikts gekennzeichnet ist, mithilfe eines ersten Färbungsversuchs einer Vielzahl von Färbungsversuchen auf dem Graphen durch einen Färbungsalgorithmus.
  • Gemäß einer Ausführungsform stellt der Färbungsalgorithmus fest, dass der Graph nicht zerlegbar ist. Gemäß einer Ausführungsform umfasst der Färbungsalgorithmus einen erschöpfenden Suchalgorithmus. Gemäß einer Ausführungsform umfasst der Färbungsalgorithmus einen Annäherungsalgorithmus. Gemäß einer Ausführungsform umfasst der Färbungsalgorithmus einen Hybridentwicklungsalgorithmus. Gemäß einer Ausführungsform umfasst das Identifizieren ferner das Ausgeben, mithilfe des Computers, der Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der ersten Menge.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das Identifizieren umfasst ferner das Ausgeben, mithilfe des Computers, der Führung einschließlich einer Untermenge der Vielzahl von Formen, wobei die Untermenge in Zusammenhang mit der ersten Menge steht. Gemäß einer Ausführungsform umfasst das Bilden das Finden der oberen Schranke maßgeschneidert gemäß einer Spezifikation, wobei zumindest ein Konflikt gegenüber einem anderen Konflikt bevorzugt wird.
  • Gemäß einer Ausführungsform umfasst das Identifizieren ferner das Bilden, unter Verwendung des Computers, einer zweiten Menge, die durch die obere Schranke auf der minimalen Anzahl des mindestens einen Konflikts gekennzeichnet ist, unter Verwendung eines zweiten Färbungsversuchs von einem der Vielzahl an Färbungsversuchen, wobei die zweite Menge sich von der ersten Menge unterscheidet. Das Identifizieren umfasst ferner das Konstruieren, unter Verwendung des Computers, einer dritten Menge im Zusammenhang mit einer Vereinigungsmenge der ersten Menge und der zweiten Menge, und das Ausgeben, unter Verwendung des Computers, der Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der dritten Menge.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das Identifizieren umfasst ferner das Ausgeben, unter Verwendung des Computers, der Führung einschließlich einer Untermenge der Vielzahl von Formen, wobei die Untermenge im Zusammenhang mit der dritten Menge steht.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das Identifizieren umfasst ferner das Wegschneiden, unter Verwendung des Computers, eines Abschnitts zumindest einer der Formen in einer ersten Untermenge der Vielzahl von Formen, wodurch eine zweite Untermenge gebildet wird, und wobei der Abschnitt distal zur Vereinigungsmenge angeordnet ist und die erste Untermenge mit der dritten Menge im Zusammenhang steht. Das Identifizieren umfasst ferner das Ausgeben, unter Verwendung des Computers, der Führung einschließlich der zweiten Untermenge.
  • Gemäß einer Ausführungsform erfolgt das Wegschneiden in Übereinstimmung mit einer geschlossenen Schleife, die von einer Vielzahl an Formen der ersten Untermenge und einer Vielzahl des zumindest einen Konflikts gebildet wird. Gemäß einer Ausführungsform erfolgt das Wegschneiden in Übereinstimmung mit zumindest einem Konflikt, der nicht in der geschlossenen Schleife beinhaltet ist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein persistentes, computer-lesbares Speichermedium Anweisungen, die, wenn sie von einem Computer ausgeführt werden, den Computer dazu veranlassen, einen nicht in einen gefärbten Graphen zerlegbaren Graphen zu erzeugen, der das Design darstellt, wenn der Computer dazu aufgefordert wird, das Design zu validieren. Die Anweisungen veranlassen den Computer ferner dazu, zumindest eine Führung zu zumindest einem Konflikt in einem Maskenlayout im Zusammenhang mit dem Design zu identifizieren, wobei der Konflikt den Graphen zu veranlasst, nicht zerlegbar zu sein.
  • Gemäß einer Ausführungsform veranlassen die Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu, die Führung einschließlich einer Darstellung eines Abschnitts des Designs im Zusammenhang mit dem Graphen auszugeben. Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, veranlassen den Computer ferner dazu, die Führung einschließlich einer Untermenge der Vielzahl an Formen auszugeben. Die Untermenge steht im Zusammenhang mit dem Graphen.
  • Gemäß einer Ausführungsform veranlassen die Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu, eine erste Menge zu bilden, die von einer oberen Schranke auf einer minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, mithilfe eines ersten Färbungsversuchs von einem der Vielzahl von Färbungsversuchen an dem Graphen durch einen Färbungsalgorithmus. Gemäß einer Ausführungsform veranlassen die Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu, die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der ersten Menge auszugeben.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl an Formen. Die Anweisungen, die den Computer zum Identifizieren veranlassen, veranlassen den Computer ferner dazu, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben. Die Untermenge steht im Zusammenhang mit der ersten Menge.
  • Gemäß einer Ausführungsform veranlassen die Anweisungen, die den Computer zum Bilden veranlassen, den Computer ferner dazu, die obere Schranke maßgeschneidert in Übereinstimmung mit einer Spezifikation zu finden, wobei zumindest ein Konflikt gegenüber einem anderen Konflikt bevorzugt wird.
  • Gemäß einer Ausführungsform veranlassen diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu, eine zweite Menge zu bilden, die durch die obere Schranke auf der minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, unter Verwendung eines zweiten Färbungsversuchs von der Vielzahl von Färbungsversuchen, wobei sich die zweite Menge von der ersten Menge unterscheitet. Die Anweisungen veranlassen den Computer ferner dazu, eine dritte Menge im Zusammenhang mit einer Vereinigungsmenge der ersten Menge und der zweiten Menge zu konstruieren, und die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der dritten Menge auszugeben.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl an Formen. Diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, veranlassen den Computer ferner dazu, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben. Die Untermenge steht mit der dritten Menge im Zusammenhang.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, veranlassen den Computer ferner dazu, einen Abschnitt der zumindest einen Form in einer ersten Untermenge der Vielzahl von Formen wegzuschneiden, wodurch eine zweite Untermenge entsteht, und wobei der Abschnitt distal zur Vereinigungsmenge angeordnet ist. Die erste Untermenge steht im Zusammenhang mit der dritten Menge. Die Anweisungen veranlassen den Computer ferner dazu, die Führung einschließlich der zweiten Untermenge auszugeben.
  • Gemäß einer Ausführungsform stehen diejenigen Anweisungen, die den Computer zum Wegschneiden veranlassen, in Übereinstimmung mit einer geschlossenen Schleife, die von einer Vielzahl von Formen der ersten Untermenge und einer Vielzahl des zumindest einen Konflikts gebildet ist. Gemäß einer Ausführungsform sind diejenigen Anweisungen, die den Computer zum Wegschneiden veranlassen, in Übereinstimmung mit zumindest einem Konflikt, der nicht in der geschlossenen Schleife beinhaltet ist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist ein System zum Validieren eines Designs dazu konfiguriert, einen nicht in einen gefärbten Graphen zerlegbaren Graphen zu erzeugen, der das Design darstellt, wenn der Computer dazu aufgefordert wird, das Design zu validieren. Das System ist ferner dazu konfiguriert, zumindest eine Führung zu zumindest einem Konflikt in einem Maskenlayout im Zusammenhang mit dem Design zu identifizieren, wobei der Konflikt den Graphen dazu veranlasst, nicht zerlegbar zu sein.
  • Gemäß einer Ausführungsform ist das System ferner dazu konfiguriert, die Führung einschließlich einer Darstellung eines Abschnitts des Designs im Zusammenhang mit dem Graphen auszugeben. Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das System ist ferner dazu konfiguriert, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge mit dem Graph in Zusammenhang steht.
  • Gemäß einer Ausführungsform ist das System ferner dazu konfiguriert, eine erste Menge zu bilden, die durch eine obere Schranke auf einer minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, mithilfe eines ersten Färbungsversuchs aus einer Vielzahl von Färbungsversuchen an dem Graph durch einen Färbungsalgorithmus. Gemäß einer Ausführungsform ist das System ferner dazu konfiguriert die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der ersten Menge auszugeben.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das System ist ferner dazu konfiguriert, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge mit der ersten Menge im Zusammenhang steht. Gemäß einer Ausführungsform ist das System ferner dazu konfiguriert, die obere Schranke maßgeschneidert in Übereinstimmung mit einer Spezifikation zu finden, wobei zumindest ein Konflikt gegenüber einem anderen Konflikt bevorzugt wird.
  • Gemäß einer Ausführungsform ist das System ferner dazu konfiguriert, eine zweite Menge zu bilden, welche durch die obere Schranke auf der minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, mithilfe eines zweiten Färbungsversuchs aus der Vielzahl der Färbungsversuche, wobei sich die zweite Menge von der ersten Menge unterscheidet. Das System ist ferner dazu konfiguriert, einen dritten Satz im Zusammenhang mit einer Vereinigungsmenge der ersten Menge und der zweite Menge zu konstruieren und die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der dritten Menge auszugeben.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das System ist ferner dazu konfiguriert, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge mit der dritten Menge in Zusammenhang steht.
  • Gemäß einer Ausführungsform umfasst das Design eine Vielzahl von Formen. Das System ist ferner dazu konfiguriert, einen Abschnitt zumindest einer der Formen in einer ersten Untermenge der Vielzahl von Formen wegzuschneiden, wodurch eine zweite Untermenge entsteht, und wobei der Abschnitt distal zu der Vereinigungsmenge liegt und die erste Untermenge mit der dritten Menge in Zusammenhang steht. Das System ist ferner dazu konfiguriert, die Führung einschließlich der zweiten Untermenge auszugeben.
  • Gemäß einer Ausführungsform ist das System ferner dazu konfiguriert, in Übereinstimmung mit einer geschlossenen Schleife, die von einer Vielzahl von Formen der ersten Untermenge und einer Vielzahl des zumindest einen Konflikts gebildet ist, wegzuschneiden. Gemäß einer Ausführungsform ist das System ferner dazu konfiguriert, in Übereinstimmung mit zumindest einem Konflikt, der nicht in der geschlossenen Schleife beinhaltet ist, wegzuschneiden.
  • Ein besseres Verständnis des Geistes und der Vorteile der Ausführungsformen der vorliegenden Erfindung kann anhand der nachfolgenden detaillierten Beschreibung und den beigefügten Zeichnungen gewonnen werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt vereinfachte beispielhafte Schritte beim Designen und Herstellen einer integrierten Schaltung.
  • 2 zeigt ein vereinfachtes, beispielhaftes Ablaufdiagramm zum Anzeigen zumindest einer Führung um zumindest einen Maskenlayoutkonflikt eines Designvorhabens zu beheben, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3A zeigt ein vereinfachtes erstes Designvorhaben einschließlich vier Formen.
  • 3B zeigt eine vereinfachte beispielhafte Konstruktion eines Graphen einschließlich Knotenpunkten, die jeweils mit den in 3A abgebildeten Formen im Zusammenhang stehen, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3C zeigt eine vereinfachte, beispielhafte 3-er Färbung des in 3B abgebildeten Graphen, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 3D zeigt eine vereinfachte beispielhafte Zuordnung der in 3A abgebildeten Designformen und der in 3A und 3C abgebildeten Graph-Knotenpunkte zu drei Masken, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 4A zeigt ein vereinfachtes, beispielhaftes, erstes nicht zerlegbares Designvorhaben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 4B zeigt einen vereinfachten beispielhaften Graph entsprechend dem in 4A abgebildeten Designvorhaben beinhaltend eine maßgeschneiderte Minimal-Konfliktkante gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 4C zeigt eine vereinfachte, beispielhafte, kundenspezifische minimale Behebungsführungsausgabe für das in 4A abgebildete Designvorhaben in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 4D zeigt einen vereinfachten beispielhaften Graphen entsprechend dem in 4A abgebildeten Designvorhaben einschließlich einer Vielzahl von maximalen Minimal-Behebungsführungskanten gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 4E zeigt eine vereinfachte, beispielhafte maximale Minimal-Behebungsführungsausgabe für das in 4A abgebildete Designvorhaben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 5A zeigt ein vereinfachtes, beispielhaftes, zweites nicht-zerlegbares Designvorhaben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 5B zeigt eine vereinfachte, beispielhafte maximale Minimal-Behebungsführungsausgabe für das in 5A abgebildete Designvorhaben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 5C zeigt eine vereinfachte, beispielhafte, reduzierte Minimal-Behebungsführungsausgabe für das in 5A abgebildete Designvorhaben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 6A zeigt ein vereinfachtes, beispielhaftes, drittes nicht-zerlegbares Designvorhaben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 6B zeigt eine vereinfachte, beispielhafte isolierte Minimal-Behebungsführungsausgabe für das in 6A gezeigte Designvorhaben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 7A zeigt ein vereinfachtes, beispielhaftes Ablaufdiagramm zum Identifizieren, d.h. Detektieren und Ausgeben, von zumindest einer in 2 abgebildeten reduzierten Minimal-Behebungsführung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 7B zeigt ein beispielhaftes, vereinfachtes Ablaufdiagramm zum Identifizieren, d.h. Detektieren und Ausgaben, von zumindest einer in 2 abgebildeten reduzierten Minimal-Behebungsführung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Die 8A bis 8W zeigen vereinfachte, beispielhafte Querschnitte eines Verfahrensablaufs mithilfe eines Dreifachstrukturierungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 9 zeigt ein vereinfachtes, beispielhaftes Ablaufdiagramm für den in den 8A bis 8W abgebildeten Verfahrensablauf gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 10 zeigt eine vereinfachte, beispielhafte perspektivische Ansicht eines Feldeffekttransistors mit isoliertem Gate (IG-FET).
  • 11 zeigt eine vereinfachte, beispielhafte Querschnittansicht eines vollständig aufgebrachten Silizium-Isolator (FDSOI) Feldeffekttransistors (FET), der mithilfe eines Dreifachstrukturierungsverfahrens hergestellt wurde, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 12 zeigt eine vereinfachte, beispielhafte, perspektivische Ansicht eines FIN-FET Transistors.
  • 13 zeigt eine vereinfachte, beispielhafte perspektivische Ansicht eines FIN-FET Transistors, der teilweise unter Verwendung des in den 8A bis 8W und 9 abgebildeten Dreifachstrukturierungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wurde.
  • 14 ist ein Blockdiagramm eines Computersystems, das Ausführungsformen der vorliegenden Erfindung beinhalten kann.
  • DETAILLIERTE BESCHREIBUNG
  • 1 zeigt vereinfachte, beispielhafte Schritte des Designs und der Herstellung einer integrierten Schaltung. Das Verfahren beginnt mit einer Produktidee 100, die mithilfe von EDA-Software 110 realisiert wird. Chips 170 können aus dem fertigstellten Design mittels Durchführung der Fabrikations – 150 sowie Verpackungs- und Zusammenbau 160 – Schritten hergestellt werden. Ein beispielhafter Entwurfsprozess, bei dem EDA-Software 110 zum Einsatz kommt, ist untenstehend lediglich zu Veranschaulichungszwecken beschrieben. Beispielsweise kann ein tatsächliches Design einer integrierten Schaltung vom Designer erfordern, die Entwurfsprozessschritte in einer anderen Reihenfolge denn der oben beschriebenen Reihenfolge durchzuführen.
  • Im Systemdesign 112 beschreibt ein Designer die zu implementierende Funktionalität. Der Designer kann ebenfalls Was-ist-Wenn-Analysen durchführen, um die Funktionalität zu verfeinern und die Kosten zu überprüfen. Ferner kann in diesem Schritt die Hardware-Software-Partitionierung erfolgen. In dem Design und der funktionellen Überprüfung 114 kann eine Hardwarebeschreibungssprache (HDL) geschaffen und im Hinblick auf ihre funktionale Genauigkeit geprüft werden.
  • In der Synthese und dem Design 116 kann der HDL-Code in eine Netzliste übersetzt werden, die für die Zieltechnologie optimiert werden kann. Ferner können Tests entworfen und implementiert werden, um die fertigen Chips zu überprüfen. In der Netzlistenüberprüfung 118 kann die Netzliste im Hinblick auf die Einhaltung von Zeitbedingungen und der Entsprechung des HDL-Codes überprüft werden. In der Designplanung 120 kann ein Gesamtplan für den Chip erstellt werden und im Hinblick auf Timing und sowie Top-Level-Routing (Leitwegführung auf höchster Ebene) durchgeführt werden. Als nächstes können in der physischen Implementierung 122 die Platzierung sowie das Routing erfolgen.
  • In der Analyse und Extraktion 124 kann die Schaltungsfunktionalität auf Transistorebene überprüft werden. In der physischen Überprüfung 126 kann das Design überprüft werden, um jedwede funktionellen, herstellungsbedingten, elektrischen oder lithografischen Probleme zu korrigieren. Bei der Auflösungsverbesserung 128 können geometrische Manipulationen an dem Layout durchgeführt werden, um die Herstellbarkeit des Designs zu verbessern. Schließlich, bei der Maskendatenerzeugung 130 kann das Design für die Fertigung 140 von Masken abgegeben werden, um fertige Chips herzustellen. Die Ausführungsformen der vorliegenden Erfindung können zum Beispiel entweder bei den Schritten der physischen Überprüfung 126 und/oder der Maskendatenerzeugung 130 eingesetzt werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung werden Techniken zum Detektieren, Anzeigen, oder Identifizieren von Druckfehlern in einem Designvorhaben unter Verwendung eines Multistrukturierungsverfahrenes bereitgestellt. In einer Ausführungsform kann das Design eine integrierte Schaltung beinhalten. In manchen Ausführungsformen kann das Designvorhaben zweidimensionale Muster oder Formen enthalten, die einem Schaltungsdesign entsprechen, das jedwede logischen, analogen oder analog-digitalen Funktionen in einer integrierten Schaltung implementiert. Die nachfolgenden Ausführungsformen sind mit einem Dreifachstrukturierungsverfahren beschrieben, jedoch lassen sich die Ausführungsformen der vorliegenden Erfindung in gleicher Weise auf Multistrukturierung mit mehr als drei Masken anwenden.
  • In einer Ausführungsform beinhaltet das Validieren eines Designvorhabens für ein Dreifachstrukturierungsverfahren das Bestimmen, ob ein Graph, der einen Abschnitt des Designvorhabens repräsentiert, in drei Farben gefärbt werden kann. Jeder Knotenpunkt, nachfolgend als „Knoten“ bezeichnet, in dem Graph kann einer Form in dem Designvorhaben entsprechen, und jede Kante in dem Graph kann zwei Formen in dem Designvorhaben entsprechen, die durch eine Designregelrandbedingung voneinander getrennt sind, wie etwa einem Raum, der kleiner ist als eine vorgegebene Entfernung. Zum Beispiel kann die minimale zwischen zwei Formen erlaubte Beabstandung von verschiedenen Parametern abhängen, die im Zusammenhang mit den Formen stehen, und die minimale zwischen zwei Formen erlaubte Beabstandung kann ausschließlich oder teilweise auf Grundlage eines Satzes von Designregelrandbedingungen bestimmt werden.
  • Für Doppelstrukturierungen kann das Bestimmen, ob der Graph k-färbbar ist, wenn k gleich 2 ist, durch einen kompakten, linearen Zeitalgorithmus gelöst werden, um Doppelstrukturierungsfehler zu bestimmen. Die Doppelstrukturierungsfehler sind ungerade Kreise in dem entsprechenden Graph, wobei ein Kreis eine geschlossene Schleife in dem Graph ist, der eine Vielzahl von Kanten beinhaltet, und ein ungerader Kreis ein Kreis mit einer ungeraden Anzahl von Kanten ist. Verschiedene Beispiele von Graphen mit K ≥ 3 werden untenstehend erläutert.
  • Jedoch gehört das Bestimmen, ob ein Graph k-färbbar ist, wobei k ≥ 3 ist, zu einem der nur sehr schwer zu lösenden Computerprobleme, formal auch unter dem Begriff NP-Vollständigkeitsproblem (nichtdeterministisch in Polynominalzeit). Es ist unwahrscheinlich einen schnellen Algorithmus zu finden, mit dem ein NP-Vollständigkeitsproblem optimal gelöst wird. Mit anderen Worten gibt es keine kompakte mathematische Beschreibung oder Charakterisierung der Multistrukturierungsfehler für k ≥ 3. Falls nicht anders angegeben wird sich der Begriff „mehrfachstrukturiert“ auf eine Mehrfachstrukturierung mit k-Färbungsmöglichkeit beziehen, wobei k ≥ 3 gilt, z.B. dreifach oder höher Strukturierungsverfahren. Es sei angemerkt, dass ob ein Graph in k-Farben nicht-zerlegbar oder zerlegbar ist, zum Teil aufgrund des komplexen NP-Vollständigkeitsproblems mit k ≥ 3 eine Funktion des Färbungsalgorithmus und der verfügbaren Computerressourcen ist. Mit anderen Worten kann, wenn k ≥ 3 ist, ein Färbungsalgorithmus den Graphen als nichtzerlegbar betrachten, während ein anderer Färbungsalgorithmus den gleichen Graphen erfolgreich mit den gleichen Computerressourcen zerlegen kann.
  • Viele Annäherungsalgorithmen wurden vorgeschlagen, um das k ≥ 3 Multifärbungsproblem zu lösen. In manchen Spezialfällen von Designvorhaben wird bei einer Lösung für Dreifachstrukturierungszerlegung eine Doppelstrukturierungszerlegung eingesetzt. Maßgeschneiderte Entwicklungsalgorithmen werden in einer sehr schnellen, näherungsweise statistischen Lösung zur Überprüfung der k-Färbbarkeit bei k ≥ 3 verwendet, wie in der US-Anmeldung Nr. 14/185,717, eingereicht am 20. Februar 2014, mit dem Titel „Hybridentwicklungsalgorithmus zur Dreifachstrukturierung“ beschrieben.
  • Wenn das Designvorhaben nicht mit drei oder mehr Mehrfach-Masken abgebildet werden kann, ist z.B. für ein Dreifachstrukturierungsverfahren der das Designvorhaben darstellende Graph nicht 3-färbbar, detektiert eine Ausführungsform der vorliegenden Erfindung die für den nicht-zerlegbaren Graphen verantwortlichen Fehler mithilfe einer Vielzahl von Fehlerausgaben und zeigt diese Fehler an oder identifiziert sie und gibt sie aus, wodurch dem Schaltungsdesigner eine schnelle, nützliche Führung bereitgestellt wird, um zu wählen, welcher Fehler zu beheben ist. Durch den Einsatz der Vielzahl der unten beschriebenen Fehlerausgabeausführungsformen entwickelt der Schaltungsdesigner eine Vertrautheit oder ein Verständnis für das, was von jeder Art von Fehlerausgabeanzeige zu erwarten ist. Deshalb bietet die Vielzahl von Fehlerausgabeausführungsformen dem Schaltungsdesigner die Flexibilität, die Art von gewünschter Fehlerausgabeanzeige auszuwählen, mit der sich das Problem am besten lösen lässt. Die Fehler können dann manuell oder von einem automatischen System behoben werden, um die veränderten Layoutformen des Designs zerlegbar zu machen.
  • 2 zeigt ein vereinfachtes, beispielhaftes Ablaufdiagramm 200 zum Anzeigen zumindest einer Führung zum Beheben mindestens eines Maskenlayoutkonflikts eines Designvorhabens gemäß einer Ausführungsform der vorliegenden Erfindung. Nach dem Start umfasst die Technik das Erhalten 202 des Designvorhabens eines Multistrukturierungsverfahrens. Das Design kann eine Vielzahl von Formen beinhalten und zumindest einen Maskenlayoutkonflikt bzw. Fehler. Der zumindest eine Maskenlayoutkonflikt führt dazu, dass die Färbung des Graphen im Zusammenhang mit dem Designvorhaben nicht in die spezifische Vielzahl von Masken zerlegbar ist. Mit anderen Worten verhindert der zumindest eine Maskenlayoutkonflikt die Zerlegung des Designvorhabens in die spezifische Vielzahl von Masken des Multistrukturierungsverfahrens. Jede der mindestens drei Farben steht in Zusammenhang mit einer unterschiedlichen Maske der zumindest drei Masken, die in einem Multistrukturierungsverfahren eingesetzt werden. Eine Konflikt- bzw. Fehlerkante ist eine Kante, deren Endknotenpunkte mit der gleichen Farbe gefärbt sind und deren entsprechende Formen in dem Designvorhaben eine Designregelrandbedingung nicht erfüllen mögen, wie etwa eine minimal zulässige Beabstandung ausschließlich oder teilweise auf Grundlage der Menge an Designregeln.
  • Als nächstes wird zumindest eine Führung zum Beheben des mindestens einen Maskenlayoutkonflikts identifiziert und ausgegeben. In einer Ausführungsform kann eine Vielzahl von Anzeigearten der Behebungsführung identifiziert und wie untenstehend erläutert ausgegeben werden. Ein Schaltungsdesigner oder Nutzer kann dann auswählen, welcher aus der Vielzahl der Anzeigearten von Behebungsführungen auf einem Bildschirm eines Rechners angezeigt werden soll.
  • Ein Färbungsversuch für einen nichtzerlegbaren Graphen beinhaltet zumindest eine Konfliktkante. In einer Ausführungsform identifiziert 204, d.h. detektiert oder identifiziert und gibt das System eine Anzeigeart der Behebungsführung aus, beinhaltend mindestens eine maßgeschneiderte Minimal-Konfliktkante. Eine maßgeschneiderte Minimal-Konfliktkante ist eine Kante, die, wenn sie behoben wurde, dazu führt, dass das Design mittels des Multistrukturierungsverfahrens zerlegbar ist. Die maßgeschneiderte Minimal-Behebungsführung ist nützlich, da die minimale Anzahl von Kanten und Formen angezeigt werden kann, um behoben zu werden, wodurch die Anzahl der Veränderungen an dem Designvorhaben minimiert wird, was eine bevorzugte Lösung darstellen kann. Eine maßgeschneiderte Minimal-Behebungsführung kann per Nutzerspezifikation maßgeschneidert sein, oder per automatischen Spezifikationen oder bevorzugten Einstellungen, bei denen eine Art von Konfliktkante gegenüber einer anderen bevorzugt wird. Eine solche Spezifikation kann zum Beispiel eine Bevorzugung der Minimierung der Knotenpunktgrade der Konfliktkanten beinhalten, d.h. der Anzahl von Kanten, die mit einem Knotenpunkt verbunden sind. Nach dem Identifizieren 204 der maßgeschneiderten Minimal-Behebungsführung kann der Ablauf enden.
  • In einer Ausführungsform identifiziert 203 das System, d.h. detektiert oder identifiziert und gibt aus, zumindest eine maximale Minimal-Behebungsführungsanzeigeart. Die maximale Minimal-Behebungsführung kann eine Erweiterung der oben beschriebenen, maßgeschneiderten Minimal-Behebungsführung sein. Eine maximale Minimal-Behebungsführung zeigt die meisten alternativen Minimal-Konfliktkantenkonfigurationen auf, indem eine Vielzahl von Färbungsversuchen durchlaufen wird und Konfliktkanten aus diesen Färbungsversuchen ausgewählt werden, welche die Konfliktanzahl minimieren. Mit anderen Worten zeigt die maximale Minimal-Behebungsführung Kanten und Formen in der Umgebung der maßgeschneiderten Minimal-Behebungsführung an, was dem Designer mehr Flexibilität dahingehend verschafft, das Färbungsproblem über alternative Änderungen an dem Designvorhaben zu lösen, die von der maßgeschneiderten Minimal-Behebungsführung abweichen. Solche alternativen Lösungen können aus praktischen Gründen einfacher oder simpler zu erreichen sein als lediglich das Beheben der maßgeschneiderten Minimal-Konfliktkante. Die maximale Minimal-Behebungsführung kann agnostisch oder unabhängig von der Graphenstruktur sein.
  • Im Gegensatz dazu hängt eine andere bekannte Technik zum Anzeigen eines Teils des Designvorhabens enthaltend mindestens einen Fehler von einer Graphenstruktur ab und ist auf das beschränkt, was als Konfliktkreis bezeichnet wird. Ein Konfliktkreis ist ein Graph mit vier Knotenpunkten bei dem jeder Knotenpunkt mit allen drei anderen Knotenpunkten mittels einer Kante verbunden ist, zu denen eine Fehlerkante zählt, die dafür verantwortlich ist, dass der Graph nicht zerlegbar ist. Jedoch sind die Ausführungsformen der vorliegenden Erfindung nicht auf den Konfliktkreis oder jedwede andere Graphenstruktur beschränkt. Darüber hinaus können Ausführungsformen der vorliegenden Erfindung viele Arten der Behebungsführung ausgeben, einschließlich einer Führung zum Beheben von mehr als einem Fehler in einem nichtzerlegbaren Graphen.
  • In einer Ausführungsform identifiziert 204 das System die maßgeschneiderte Minimal-Behebungsführung nach dem Identifizieren 203 der maximalen Minimal-Behebungsführung, wobei die maßgeschneiderte Minimal-Behebungsführung eine Unterart der maximalen Minimal-Behebungsführung ist. In einer Ausführungsform kann die Technik nach dem Identifizieren 203 der maximalen Minimal-Behebungsführung enden. In einer anderen Ausführungsform kann die Technik die Suche nach anderen Behebungsführungsarten nach dem Identifizieren 203 der maximalen Minimal-Behebungsführung fortsetzen.
  • In einer Ausführungsform identifiziert 205 das System, d.h. detektiert oder identifiziert und gibt aus, zumindest eine reduzierte Minimal-Behebungsführungsanzeigeart. Die reduzierte Minimal-Behebungsführung kann aus der maximalen Minimal-Behebungsführung konstruiert werden, indem Teile der maximalen Minimal-Behebungsführung gelöscht werden, die von manchen Verfahren nicht benötigt werden, um die Fehler zu beheben. Ein Zusammenspiel zwischen den Designregeln und dem Designvorhaben kann verwendet werden, um die reduzierte Minimal-Behebungsführung zu konstruieren. Nach dem Identifizieren 205 der reduzierten Minimal-Behebungsführung kann der Ablauf enden.
  • In einer Ausführungsform identifiziert 206 das System, d.h. detektiert oder identifiziert und gibt aus, zumindest eine isolierte Minimal-Behebungsführungsanzeigeart. Eine isolierte Minimal-Behebungsführung entspricht isolierten Teilen des Graphen, nach die Zerlegung versucht wurde. Der dem Designvorhaben entsprechende Graph kann Teilgraphen beinhalten. Ein Teilgraph bzw. ein Teil des Graphen kann zerlegt oder färbbar sein, unabhängig von den anderen Teilgraphen. Die isolierten Teile des Graphen sind der Teilgraph, der nicht zerlegbar ist und der den Multistrukturierungskonflikt enthält. Bekannte Graphentheorieverfahren wie etwa die Bi- oder Tri-Konnektivität können dazu verwendet werden, den Graphen zu zerlegen. Um eine Konfliktkante zu beheben, ist es ausreichend, den isolierten Teil zu beheben, d.h. den Teilgraphen, der die isolierte Konfliktkante enthält. Die isolierte Minimal-Behebungsführungsausgabe kann dazu verwendet werden, die Bereiche des Designs zu isolieren, um letztere manuell zu beheben oder mithilfe von automatisierten Werkzeugen. Der Teilgraph in der isolierten Minimal-Behebungsführungsausgabe fängt im Vergleich zu den anderen Behebungsführungsarten mehr Formen auf, so dass automatisierte Werkzeuge eine bessere Gesamtbehebung finden können, indem mehr Formen im Bereich des Multistrukturierungskonflikts angepasst werden. Nach dem Identifizieren 206 der isolierten Minimal-Behebungsführung kann der Ablauf enden.
  • 3A zeigt ein vereinfachtes, beispielhaftes erstes Designvorhaben beinhaltend vier Formen 301, 302, 303, und 304. 3B zeigt eine vereinfachte beispielhafte Konstruktion eines Graphen 300B beinhaltend die Knotenpunkte 301, 302, 303, und 304, die jeweils mit den in 3A abgebildeten Formen 301, 302, 303, und 304 in Zusammenhang stehen, gemäß einer Ausführungsform der vorliegenden Erfindung. In Bezugnahme auf 3B werden während der Konstruktion des Graphen zwei Formen durch eine Linie miteinander verbunden, die nachfolgend auch als „Kante“ 305 bezeichnet wird, falls eine Designregelrandbedingung wie etwa eine Beabstandungsrandbedingung oder eine Regelverletzung zwischen ihnen vorliegt. Dann können die beiden durch eine Kante verbundenen Formen nicht der gleichen Maske zugewiesen werden. Mit anderen Worten kann der Graph eine Vielzahl von Kanten 305 beinhalten und jede Kante der Vielzahl von Kanten kann mit einem unterschiedlichen Paar der Vielzahl von Formen 301 bis 304 in Zusammenhang stehen, wobei jedes Paar der Vielzahl von Formen mit einer Designregelrandbedingung in Zusammenhang steht. Zum Beispiel können die Formen 301 und 302 in Designvorhaben 300A nicht der gleichen Maske zugewiesen sein, da die Linie bzw. Kante 305 die Knotenpunkte 301 und 302 in Graph 300B verbindet. In ähnlicher Weise beinhaltet Graph 300B Kanten, welche die Knotenpunktpaare (301, 304), (302, 304), (302, 303), und (303, 304) verbinden. 3C zeigt eine vereinfachte, beispielhafte 3-er Färbung des in 3B abgebildeten Graphen gemäß einer Ausführungsform der vorliegenden Erfindung. 3C zeigt Knotenpunkte 301 und 303, die einer (gleichen) Farbe zugewiesen sind, und Knotenpunkt 302 ist einer zweiten Farbe zugewiesen, und Knotenpunkt 304 ist einer dritten Farbe zugewiesen. 3D zeigt eine vereinfachte, beispielhafte Zuordnung der in 3A abgebildeten Designformen und der in 3C abgebildeten Graphenknotenpunkte zu drei Masken gemäß einer Ausführungsform der vorliegenden Erfindung. 3D zeigt Formen 301 und 303, die einer (gleichen) Maske zugewiesen wurden, Form 203 wurde einer zweiten Maske zugewiesen, und Form 304 wurde einer dritten Maske zugewiesen.
  • 4A zeigt ein vereinfachtes, beispielhaftes, erstes, nicht zerlegbares Designvorhaben 400A gemäß einer Ausführungsform der vorliegenden Erfindung. Das Designvorhaben 400A beinhaltet eine Vielzahl von Formen einer ersten Farbe 401, 402, eine Vielzahl von Formen einer zweiten Farbe 403, 406, und eine Vielzahl von Formen einer dritten Farbe 404, 405, 407.
  • Das Designvorhaben 400A beinhaltet ferner eine Vielzahl von Anbindungen 410, die als durchgezogene Linien dargestellt sind und Designregelrandbedingungen zwischen manchen Formen darstellen. Eine Anbindung ist von einer Kante dahingehend unterscheidbar, dass eine Vielzahl von Anbindungen mit einer Kante in Zusammenhang stehen können, weil eine Vielzahl von Designregelrandbedingungen, die im Zusammenhang mit der Vielzahl von Anbindungen stehen, zwischen zwei Formen bestehen können. Zum Beispiel stehen in Bezugnahme auf die unten beschriebenen 5A bis 5C „Seite-an-Seite“- oder „Ecke-an-Ecke“-Designregeln zwischen den Formen 508 und 512 jeweils mit den Anbindungen 524, 526 in Zusammenhang, obgleich nur eine Kante in dem dazugehörigen Graphen (nicht dargestellt) mit beiden Anbindungen 524, 526 in Zusammenhang stehen mag.
  • In Bezugnahme auf 4A beinhaltet das Designvorhaben 400A ferner eine Multistrukturierungskonfliktanbindung 412, die als gestrichelte Linie dargestellt ist und die für die Nichtzerlegbarkeit des mit dem Designvorhaben 400A in Zusammenhang stehenden Graphen verantwortlich ist. Das Designvorhaben 400A ist nicht zerlegbar, weil das Paar von Formen 404, 405, das durch die Konfliktanbindung 412 verbunden ist, während einer versuchten Zerlegung des entsprechenden Graphen in drei Farben in der gleichen Farbe gefärbt wurde. Es sei darauf hingewiesen, dass das Entfernen der Färbung von Formen in Designvorhaben 400A das ursprüngliche Designvorhaben vor dem Zerlegungsversuch bereitstellen würde. Es sei ferner angemerkt, dass die Färbung des Designvorhabens 400A angezeigt ist, um abzubilden, dass eine Zerlegung versucht wurde und zu den Farbzuweisungen wie dargestellt geführt hat, jedoch nicht erfolgreich abgeschlossen werden konnte, weil das Designvorhaben 400A aufgrund der verbleibenden Multistrukturierungskonfliktanbindung 412 nicht zerlegbar ist.
  • 4B zeigt einen vereinfachten, beispielhaften Graphen 400B entsprechend dem in 4A abgebildeten Designvorhaben 400A mit einer maßgeschneiderten Minimal-Konfliktkante 412 gemäß einer Ausführungsform der vorliegenden Erfindung. 4B zeigt, dass der Graph 400B mittels eines Färbungsversuchs gefärbt wurde, derart dass der Graph 400B eine Vielzahl von Knotenpunkten einer ersten Farbe 401, 402, eine Vielzahl von Knotenpunkten einer zweiten Farbe 403, 406 und eine Vielzahl von Knotenpunkten einer dritten Farbe 404, 405, 407 beinhaltet, wobei die gleichen Bezugszeichen verwendet wurden, um die Entsprechung zwischen einem Knotenpunkt und der damit in Zusammenhang stehenden Form in dem Designvorhaben aufzuzeigen. Der Graph 400B beinhaltet ferner Kanten 410, die als durchgezogene Linien dargestellt sind, und eine maßgeschneiderte Minimal-Konfliktkante 412, die als gepunktete Linie dargestellt ist. Die Konfliktanbindung 412 kann detektiert werden, wenn eine der Vielzahl von Kanten 410 zwischen einem Paar der Vielzahl von Knotenpunkten 404, 405 liegt, die in der gleichen Farbe eingefärbt sind.
  • 4C zeigt eine beispielhafte, maßgeschneiderte Minimal-Behebungsführungsausgabe 400C für das in 4A abgebildete Designvorhaben 400A gemäß einer Ausführungsform der vorliegenden Erfindung. Die maßgeschneiderte Minimal-Behebungsführungsausgabe 400C beinhaltet Formen 404 und 405, die in der gleichen Farbe eingefärbt sind, und eine maßgeschneiderte Minimal-Konfliktanbindung 412.
  • 4D zeigt einen vereinfachten, beispielhaften Graphen 400D gemäß dem in 4A abgebildeten Designvorhaben 400A mit einer Vielzahl von maximalen Minimal-Behebungsführungskanten 414 gemäß einer Ausführungsform der vorliegenden Erfindung. Graph 400D entspricht dem in 4B abgebildeten Graphen 400B, abgesehen von der Tatsache, dass Graph 400D eine Vielzahl von maximalen Minimal-Behebungsführungskanten 414 beinhaltet, die als gepunktete Linien dargestellt sind, und die Knotenpunkte nicht gefärbt sind, weil manche der Knotenpunkte verschiedene Färbungen besitzen können. Die Vielzahl von maximalen Minimal-Behebungsführungskanten 414 kann durch eine Vielzahl von Färbungsversuchen erhalten werden, wie untenstehend noch genauer erläutert werden wird. Zum Beispiel kann die Vielzahl von maximalen Minimal-Behebungsführungskanten 414 eine maßgeschneiderte Minimal-Konfliktkante 412 beinhalten, die in 4B entsprechend eines Färbungsversuch abgebildet ist, während andere Konfliktkanten, die der Vielzahl von maximalen Minimal-Behebungsführungskanten 414 zuzurechnen sind, durch Färbungsversuche erhalten werden können, die sich von dem in 4B abgebildeten Versuch unterscheiden. Deshalb ist in 4D keine Färbung angegeben, da die Vielzahl von maximalen Minimal-Behebungskanten 414 eine Vielzahl unterschiedlicher Färbungsversuche darstellen kann, wobei jeder Versuch die Vielzahl von Knotenpunkten mit einer möglicherweise anderen Färbungskombination belegt.
  • 4E zeigt eine vereinfachte beispielhafte maximale Minimal-Behebungsführungsausgabe 400E für das in 4A abgebildete Designvorhaben 400A gemäß einer Ausführungsform der vorliegenden Erfindung. Die maximale Minimal-Führungsausgabe 400E beinhaltet die Formen 402, 403, 404, 405 als die von dem Nutzer anzupassenden Formen, im Gegensatz zu den Formen 401, 406 und 407, die nicht Teil der maximalen Minimal-Behebungsführung sind. Die maximale Minimal-Behebungsführungsausgabe 400E beinhaltet ferner die maximalen Minimal-Konfliktanbindungen 414, die als gepunktete Linien abgebildet sind. Die maximalen Minimal-Konfliktanbindungen 414 beinhalten die in 4C abgebildete, maßgeschneiderte Minimal-Konfliktanbindung 412. Die 4E zeigt, dass die maximale Minimal-Behebungsführungsausgabe 400E vier maximale Minimal-Konfliktanbindungen 414 beinhaltet, die mit den in 4D abgebildeten, maximalen Minimal-Behebungsführungskanten 414 in Zusammenhang stehen. Der Nutzer oder ein automatisiertes System kann jede einzelne dieser vier in 4E abgebildeten, maximalen Minimal-Konfliktanbindungen beheben, um den Dreifachstrukturierungsfehler zu beseitigen.
  • Die 5A zeigt ein vereinfachtes, beispielhaftes, zweites, nicht zerlegbares Designvorhaben 500A gemäß einer Ausführungsform der vorliegenden Erfindung. Das Designvorhaben 500A beinhaltet eine Vielzahl von Formen einer ersten Farbe 502, 504, 510, 516, eine Vielzahl von Formen einer zweiten Farbe 508, 514, und eine Vielzahl von Formen einer dritten Farbe 506, 512, 518 – Das Designvorhaben 500A beinhaltet ferner eine Vielzahl von Anbindungen 520, die als durchgezogene Linien dargestellt sind und Designregelrandbedingungen zwischen manchen Formen und einer maßgeschneiderten Minimal-Konfliktanbindung 522 darstellen, die als eine gestrichelte Linie dargestellt ist und für die Nichtzerlegbarkeit des Graphen (nicht dargestellt) in Zusammenhang mit dem Designvorhaben 500A verantwortlich ist.
  • 5B zeigt eine vereinfachte, beispielhafte, maximale Minimal-Behebungsführungsausgabe 500B des in 5A abgebildeten Designvorhabens 500A gemäß einer Ausführungsform der vorliegenden Erfindung. Die 5B zeigt, dass die maximale Minimal-Behebungsführungsausgabe 500B die Formen 502, 508, 512, 514 beinhaltet. Die maximale Minimal-Behebungsführungsausgabe 500B beinhaltet ferner die maximalen Minimal-Konfliktanbindungen 522 bis 530, die als gestrichelte Linien dargestellt sind. Die maximalen Minimal-Konfliktanbindungen beinhalten die maßgeschneiderte Minimal-Konfliktanbindung 522.
  • 5C zeigt eine vereinfachte, beispielhafte, reduzierte Minimal-Behebungsführungsausgabe 500C für das in 5A abgebildete Designvorhaben 500A gemäß einer Ausführungsform der vorliegenden Erfindung. Die 5C zeigt eine reduzierte Minimal-Behebungsführungsausgabe 500C, welche die gleichen Formen und Anbindungen wie die maximale Minimal-Behebungsführungsausgabe 500B beinhaltet, die in 5B abgebildet ist, abgesehen von den nachfolgend beschriebenen Unterschieden. Teile von manchen der Formen in der reduzierten Minimal-Behebungsführungsausgabe 500C können abgeschnitten werden, so dass die abgeschnittenen Teile distal oder weit entfernt von den maximalen Minimal-Konfliktanbindungen 522 bis 530 liegen. Zum Beispiel kann in gleichzeitiger Bezugnahme auf die 5B und 5C die Form 502 wegschnitten werden, wo die Form 502 nicht einen kleinen Bereich um die maximale Minimalanbindung 530 herum überlappt, um auf diese Weise die Form 503 zu bilden. Auf ähnliche Weise kann die Form 514 geschnitten werden, wo die Form 514 nicht einen Bereich in Zusammenhang mit einer Schleife, welche die maximalen Minimalanbindungen 522, 524, 528 und Teile der Formen 508, 512, 514 beinhaltet, überlappt, um auf diese Weise die Form 515 zu bilden. In diesem Beispiel bleibt die gesamte Form 508 unbeschnitten, weil die gesamte Form innerhalb einer Schleife liegt, die untenstehend anhand von 7B beschrieben werden wird.
  • 6A zeigt ein vereinfachtes, beispielhaftes, drittes nicht zerlegbares Designvorhaben 600A gemäß einer Ausführungsform der vorliegenden Erfindung. Das Designvorhaben 600A beinhaltet eine Vielzahl von Flächen 610, 620, wobei jede Fläche einem unterschiedlichen Teilgraphen entspricht. Jede der Flächen kann eine Vielzahl von Formen und Anbindungen zwischen manchen der Formen beinhalten. In diesem Beispiel entspricht die Fläche 610 einem Teilgraphen, der in Mehrfachstrukturierungsmasken zerlegbar ist, während die Fläche 620 einem Teilgraphen entspricht, der nicht in Mehrfachstrukturierungsmasken zerlegbar ist.
  • 6B zeigt eine vereinfachte, beispielhafte, isolierte Minimal-Behebungsführungsausgabe 600B für das in 6A abgebildete Designvorhaben 600A gemäß einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform gibt der Computer die isolierte Minimal-Behebungsführung einschließlich einer Darstellung eines Teils des Designs aus, das mit dem nicht zerlegbaren Graphen in Zusammenhang steht. In einer Ausführungsform beinhaltet die isolierte Minimal-Behebungsführung 600B eine Untermenge der Formen des Designvorhabens, das mit dem nicht zerlegbaren Graphen in Zusammenhang steht. Die 6B zeigt, dass eine isolierte Minimal-Behebungsführungsausgabe 600B die Formen und Anbindungen beinhaltet, die mit der Fläche 620 in Zusammenhang stehen, was einem Teilgraphen entspricht, der nicht in Mehrfachstrukturierungsmasken zerlegbar ist. In Bezugnahmen auf die 6A und 6B werden die Formen und Anbindungen, die in Zusammenhang mit der Fläche 610 stehen, was einem in Mehrfachstrukturierungsmasken zerlegbaren Teilgraphen entspricht, nicht in eine isolierte Minimal-Behebungsführungsausgabe 600B ausgegeben.
  • Die 7A zeigt eine vereinfachtes, beispielhaftes Ablaufdiagramm 203 zum Identifizieren, d.h. Detektieren und Ausgaben, von zumindest einer in 2 abgebildeten, maximalen Minimal-Behebungsführungsanzeigeart gemäß einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform stellt ein Färbungsalgorithmus fest, dass der Graph nicht zerlegbar ist. In gleichzeitiger Bezugnahme auf die 7A und 4A bis 4B zeigt die 7A, dass ein Graph 400B erzeugt oder gebildet 705 wurde, bei dem Graphenknotenpunkte 401 bis 407 die Formen des Designvorhabens darstellen und die maßgeschneiderte Minimal-Konfliktkante 412 die Konfliktbedingungen darstellt, wo die mit der gleichen Kante 412 verbundenen Formen 404, 405 nicht auf der gleichen Maske oder Farbe in dem Multistrukturierungsverfahren liegen sollten, weil eine Designregelrandbedingung bzw. Verletzung vorliegt. Mit anderen Worten erzeugt 705 der Computer den Graphen 400B, der nicht in einen gefärbten Graphen zerlegbar sein kann, der das Designvorhaben 400A darstellt, wenn der Computer dazu aufgefordert wird, das Design zu validieren.
  • Die 7A zeigen, dass eine obere Schranke U auf der minimalen Anzahl von Konfliktkanten unter einer Vielzahl von 3-Färbungen des Graphen gefunden 710 werden kann. In einer Ausführungsform beinhaltet der Färbungsalgorithmus einen erschöpfenden Suchalgorithmus. In einer anderen Ausführungsform beinhaltet der Färbungsalgorithmus einen Annäherungsalgorithmus. Eine solche obere Schranke kann mithilfe einer erschöpfenden Suche gefunden werden, falls die Graphengröße klein ist, oder die obere Schranke kann mithilfe eines Näherungsalgorithmus berechnet werden, wie in der US-Anmeldung Nr. 14/185,717, eingereicht am 20. Februar 2014, mit dem Titel „Hybridentwicklungsalgorithmus für Dreifachstrukturierung“ beschrieben. Zum Beispiel kann eine Vielzahl von Färbungsversuchen oder Iterationen, wie etwa zum Beispiel von Graph 400B dargestellt in 4B, durchlaufen werden, und die Anzahl der Konfliktkanten für jeden Durchlauf der Vielzahl von Färbungsversuchen kann registriert werden. Somit können in einem Färbungsversuch U + 1 Konfliktkanten gefunden werden, während in einem anderen Färbungsversuch U Konfliktkanten gefunden werden können, wobei U die kleinste Zahl von in dieser Vielzahl von Färbungsversuchen gefundenen Konfliktkanten ist. Deshalb kann U eine obere Schranke auf der minimalen Anzahl von Konfliktkanten unter der Vielzahl von 3-Färbungen des Graphen sein. 4B zeigt, dass U = 1 ist, weil eine Färbungsiteration der Vielzahl von Färbungsversuchen eine einzelne, maßgeschneiderte Minimal-Konfliktkante identifiziert hat.
  • Eine optimale obere Schranke muss keine nützliche Behebungsführungsausgabe erzeugen. Zum Beispiel kann ein Färbungsalgorithmus U Konfliktkanten in einer vorgegebenen, zulässigen Anzahl von Färbungsversuchen generieren. Jedoch kann der gleiche Färbungsalgorithmus schließlich sogar einen Färbungsversuch mit U – 1 Konfliktkanten finden, jedoch in Verbindung mit einem nicht akzeptablen größeren Aufwand an Computerressourcen oder Zeit im Vergleich zu dem Finden des Färbungsalgorithmus, der U Konfliktkanten generiert.
  • Als nächstes bildet der Computer in einer Ausführungsform eine erste Färbungsmenge, die durch die obere Schranke U auf einer minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, mithilfe eines ersten Färbungsversuchs von einer Vielzahl von Färbungsversuchen an dem Graphen durch einen Färbungsalgorithmus. Die Elemente der Menge S können gebildet 720 oder durch eine abschließende Aufzählung aller Kombinationen von U-Konfliktkanten berechnet werden, und dann Auswählen derjenigen Kombinationen von U Konfliktkanten, deren Entfernung den Graphen 3-färbbar machen. In einer Ausführungsform, im Zuge der iterativen Färbungsversuche, bildet der Computer eine zweite Färbungsmenge, die durch die obere Schranke U auf der minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, unter Verwendung eines zweiten Färbungsversuchs von einem der Vielzahl von Färbungsversuchen. Die zweite Menge kann eine von der ersten Färbungsmenge verschiedene Menge sein und eine andere Konfliktkante finden. Zum Beispiel kann der Ort der Konfliktkanten für jeden Iterationsschritt der Vielzahl von Färbungsversuchen, die nur U Konfliktkanten generieren, aufgezeichnet bzw. registriert werden. Der Algorithmus kann dann die Konfliktkantenorte verwerfen, die auf den Färbungsversuch zurückzuführen sind, der U + 1 Konfliktkanten generierte, während die Konfliktkantenorte von denjenigen Färbungsversuchen gespeichert werden, die U Konfliktkanten generiert haben, um die Menge S zu bilden.
  • In einer Ausführungsform gibt der Computer die maßgeschneiderte Minimal-Behebungsführung als eine Untermenge der maximalen Minimal-Behebungsführung einschließlich einer Darstellung des mit der ersten Menge S in Zusammenhang stehenden Designs aus. In einer anderen Ausführungsform beinhaltet die vom Computer ausgegebene maßgeschneiderte Minimal-Behebungsführung eine Untermenge der Vielzahl von Formen 404, 405, wobei die Untermenge mit der ersten Menge S und der maßgeschneiderten Minimal-Konfliktanbindung 412 in Zusammenhang steht. In einer Ausführungsform gibt der Computer die maßgeschneiderte Minimal-Behebungsführung durch Bilden der ersten Menge S aus, in dem die obere Schranke U maßgeschneidert gemäß einer Spezifikationen gefunden wird, die zumindest einen Konflikt gegenüber einem anderen Konflikt bevorzugt.
  • In einer Ausführungsform konstruiert der Computer eine dritte Menge im Zusammenhang mit einer Vereinigungsmenge der ersten und der zweiten Menge. Weil U größer als eins sein kann, können Konfliktkanten in der Menge S doppelt enthalten sein. In gleichzeitiger Bezugnahmen auf die 7A und 4D bis 4E wird die Menge M als die Vereinigung(smenge) aller Konfliktkanten 414 in allen Elementen der Menge S konstruiert 730, um die Duplizierung von Konfliktkanten zu verringern. Die Menge M enthält die alternativsten minimalen Mengen von Konfliktkanten 414 des Graphen. Der Computer identifiziert zumindest eine Führung zu zumindest einem Konflikt 414 in einem mit dem Design in Zusammenhang stehenden Maskenlayout, wobei der Konflikt dazu führt, dass der Graph nicht in die drei oder mehr Farben zerlegt werden kann. In einer Ausführungsform gibt der Computer die Führung 400E einschließlich einer Darstellung des mit der dritten Menge in Zusammenhang stehenden Designs aus. Die Menge M wird als die maximale Minimal-Behebungsführung einschließlich aller Konfliktkanten 414 der Glieder der Elemente von S und Knotenpunkten 402 bis 405, die mit diesen Konfliktkanten verbunden sind, ausgegeben 740.
  • In einer Ausführungsform kann die maximale Minimal-Behebungsführung eine Darstellung des mit der dritten Menge oder Vereinigungsmenge der ersten und zweiten Menge in Zusammenhang stehenden Designs beinhalten. In einer Ausführungsform kann die Führung eine Untermenge der Vielzahl von Formen beinhalten, wobei die Untermenge mit der dritten Menge in Zusammenhang steht. In Bezugnahmen auf 4E kann in einer Ausführungsform die Ausgabe 740 die Formen 402 bis 405 beinhalten, die eine Untermenge der Vielzahl von Formen des Designvorhabens sein kann, und wobei die Formen 402 bis 405 mit den Knotenpunkten 402 bis 405 des Graphen 400D in Zusammenhang stehen. Das Beheben des Layouts der Formen des Designvorhabens, was zu einer Entfernung von zumindest einer der Konfliktkanten des entsprechenden Graphen führt, macht den Graphen 3-färbbar oder in 3 Farben zerlegbar und führt dazu, dass das Designvorhaben in einem Dreifachstrukturierungsverfahren ohne Designregelverletzungen verwendet werden kann.
  • 7B zeigt ein vereinfachtes, beispielhaftes Ablaufdiagramm 205 zum Identifizieren, d.h. Detektieren und Ausgeben, von zumindest einer in 2 abgebildeten reduzierten Minimal-Behebungsführungsanzeigenart gemäß einer Ausführungsform der vorliegenden Erfindung. Das Identifizieren der reduzierten Minimal-Behebungsführung kann das Wegschneiden unter Verwendung des Computers von einem Teil von zumindest einer der Formen in einer ersten Untermenge der Vielzahl von Formen beinhalten, wodurch eine zweite Untermenge gebildet wird. Der Teil von zumindest einer der Formen kann distal oder weit entfernt von der Vereinigungsmenge M der ersten und zweiten Mengen liegen. Die erste Untermenge kann mit der dritten Menge oder der Vereinigungsmenge M der ersten und zweiten Mengen in Zusammenhang stehen. In gleichzeitiger Bezugnahme auf die 5B, 5C und 7B wird eine maximale Minimal-Behebungsführung 500B als Eingabe 745 erhalten, und initialisiert R dahingehend, leer zu sein, wobei R die reduzierte, auszugebende Minimal-Behebungsführung darstellt. In einer Ausführungsform kann das Wegschneiden durch den Computer gemäß einer geschlossenen Schleife erfolgen, die von einer Vielzahl von Formen der ersten Untermenge und einer Vielzahl des zumindest einen Konflikts gebildet ist. Es werden Schleifen in der eingegebenen maximalen Minimal-Behebungsführung 500B gefunden 750. Eine Schleife ist ein geschlossener, verbundener Pfad, der teilweise auf den Formen und Anbindungen der maximalen Minimal-Behebungsführung basiert. Zum Beispiel beinhaltet eine Schleife die Formen 508, 512 und die maximalen Minimal-Konfliktanbindungen 524, 526, und eine andere Schleife beinhaltet die Formen 512, 514 und die maximalen Minimal-Konfliktanbindungen 522, 524, 528. Eine Schleife kann zumindest zwei Formen und zumindest zwei maximale Minimal-Konfliktanbindungen beinhalten.
  • Eine Vielzahl von kleinen Bereichen werden um die maximalen Minimal-Konfliktanbindungen gebildet und konstruiert 755, welche die Formen in den Schleifen verbinden. In einer Ausführungsform kann die Größe jedes kleinen Bereichs mit einem Teil eines Umfangs einer Form in Zusammenhang stehen, die mit einem Designregelkonflikt in Zusammenhang steht, wie zum Beispiel einem minimalen Raum um die Form herum. Teile der Formen, welche die kleinen Bereiche nicht überlappen, werden weggeschnitten 760, und die verbleibenden Formen werden R hinzugefügt. Jedoch werden Teile von Formen, die einen Teil einer Schleife bilden, nicht geschnitten, wie etwa der vertikal ausgerichtete Abschnitt der Form 508. Als nächstes werden Anbindungen, die keinen Teil einer Schleife bilden, wie etwa die maximale Minimal-Konfliktanbindung 530, ausgewählt 765, und kleine Bereiche werden um diese ausgewählten Anbindungen gebildet 770. Nochmals werden Teile der Formen, welche die kleinen Bereiche nicht überlappen, weggeschnitten 775, und die verbleibenden Formen wie die Form 503, die ein geschnittener Teil der Form 502 ist, werden R hinzugefügt. Der Computer gibt die reduzierte Minimal-Behebungsführung R oder 500C aus 780, welche die zweite Untermenge beinhaltet.
  • Die 8A bis 8W zeigen vereinfachte, beispielhafte Querschnitte des Verfahrensablaufs unter Verwendung eines Dreifachstrukturierungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung. 9 zeigt ein vereinfachtes beispielhaftes Ablaufdiagramm 900 für den in den 8A bis 8W abgebildeten Verfahrensablauf gemäß einer Ausführungsform der vorliegenden Erfindung. In gleichzeitiger Bezugnahme auf die 8A bis 8W und 9 kann ein Ausgangswafer 801 eine dünne dielektrische Schicht 804 aufweisen, im folgenden auch als vergrabenes Oxid (BOX) bezeichnet, die zwischen einem Siliziumsubstrat 802 und einer kristallinen Siliziumschicht 806 gebildet ist. Die kristalline Siliziumschicht 806 kann durch Kleben eines zweiten Einkristallsiliziumwafers an einen anderen Einkristalsiliziumwafer gebildet werden, der zuvor oxidiert wurde, und dann durch Schneiden des zweiten Einkristallsiliziumwafers auf die für die kristalline Siliziumschicht 806 gewünschte Dicke. In einer alternativen Ausführungsform kann der Ausgangswafer 801 einen Einkristallsiliziumwafer ohne BOX-Verarbeitung beinhalten. Die nachfolgende Beschreibung bezieht sich beispielhaft auf den BOX-Verfahrensablauf, jedoch sei angemerkt, dass ein Einkristallsiliziumwafer ohne die BOC-Verarbeitung in einer alternativen Ausführungsform verwendet werden kann.
  • Wie in 8A abgebildet kann eine Vielzahl von Schichten einschließlich Schichten mit unterschiedlichen Ätzeigenschaften abgeschieden 902 werden, um so die kristalline Siliziumschicht 806 zu überlagern. Zum Beispiel kann eine dielektrische Sicht 808 aufgebracht sein, um die kristalline Siliziumschicht 806 zu überlagern, gefolgt von der Abscheidung einer Dorn-2-Schicht 810, um die dielektrische Schicht 808 zu überlagern. Dann kann eine Dorn-1-Schicht 812 abgeschieden werden, um die Dorn-2-Schicht 810 zu überlagern. In alternativen Ausführungsformen können andere als die oben beschriebenen Schichten verwendet werden, zum Beispiel kann eine größere Anzahl von Schichten als die drei oben beschriebenen aufgebrachten Schichten verwendet werden, in Abhängigkeit der Ätzeigenschaften der verwendeten Schichten.
  • Nach der Aufbringung 902 der Vielzahl von Schichten bringt eine Fotolithographiesequenz 904 Photolack PR (nicht dargestellt) auf, belichtet den Photolack mithilfe einer Maske 1, entwickelt den Photolack, und ätzt Dorn-1-Schicht 812, und entfernt den Photolack, wodurch die Struktur der Maske 1 in der Dorn-1-Struktur 812 E wie in 8B gezeigt erhalten bleibt. Verschiedene alternative Schritte für die Fotolithografiesequenz sind möglich. Die Struktur der Maske 1 in der Dorn-1-Struktur 812E kann eine Struktur beinhalten mit einem minimalen Verfahrenstechnologieabstand P (Pitch), wie durch den Pfeil gezeigt, welche die Summe einer minimalen Linie und eines minimalen Raums beinhaltet. Mit anderen Worten kann, obgleich die Linie innerhalb von P breiter oder enger verarbeitet sein kann, die Summe der Linie und des Raums innerhalb von P nicht kleiner für dieses Technologiebeispiel hergestellt werden, bei der lediglich eine Fotolithographiesequenz unter Verwendung lediglich einer Maske verwendet wird.
  • Als nächstes wird eine Spacer-1 Schicht 814 auf konforme Weise aufgebracht 906, um die Wickeldorn 1 Struktur 812E wie in 8C gezeigt zu überlagern. Dann kann die Spacer-1 Schicht 814 geätzt 908 werden, um die die Spacer-1 Strukturen 814S an den Seitenwänden der Wickeldorn-1 Struktur 812E wie in 8D gezeigt zu hinterlassen. Dann kann die Wickeldorn-1 Struktur entfernt 910 werden, wie in 8E gezeigt. Es sei angemerkt, dass die Höhe in Spacer-1-Strukturen 814S etwa die Hälfe von P wie durch die Pfeile angezeigt betragen kann. Als nächstes kann eine plane untere Antireflexionsbeschichtung-1 (BARC 1)-Schicht 816 hinzugefügt 912 werden, um so die Spacer-1-Strukturen 814S und Dorn-2-Schicht 810 wie in 8F abgebildet zu überlagern.
  • Dann bringt eine zweite Fotolithographiesequenz 914 eine Photolackschicht auf, belichtet den Photolack mithilfe einer Maske 2, entwickelt den Photolack, wodurch die Photolack-Struktur 818 zurückbleibt, die wiederum mit einem Pitch P strukturiert werden kann, wie durch die Pfeile in 8G gezeigt. Die BARC-1-Schicht 816 kann geätzt werden und hinterlässt die BARC-1-Struktur 816E nach Entfernung des Photolacks wie in 8H gezeigt. Als nächstes kann die Dorn-2-Schicht 810 aufgeäzt 916 werden, wobei die BARC-1-Struktur 816E und die Spacer-1-Strukturen 814S als Hartmasken verwendet werden, wodurch die Dorn-2-Struktur 810E wie in 8I gezeigt hinterlassen wird. Dann kann die BARC-1 Struktur 816E entfernt 918 werden, wie in 8J gezeigt. Als nächstes zeigt 8K den Querschnitt, nachdem die Spacer-1-Strukturen 814S entfernt 920 wurden und stellt Strukturen bereit, die etwa die Hälfte des Pitch besitzen, der mit einer Einzel-Photolithografiemaske verfügbar ist.
  • Als nächstes kann eine Spacer-2-Schicht 820 auf konforme Weise abgeschieden 922 werden, um die Dorn-2-Struktur 810E wie in 8L gezeigt zu überlagern. Dann kann die Spacer-2-Schicht 820 aufgeäzt 924 werden, um so die Spacer-2-Strukturen 820S an den Seitenwänden der Dorn-2-Struktur 810E wie in 8M gezeigt zu hinterlassen. Dann kann die Dorn-2-Struktur 810E entfernt 926 werden, wie in 8N dargestellt. Es sei angemerkt, dass der Pitch bei den Spacer-2-Strukturen 820S etwa ein Viertel von P wie durch die Pfeile gezeigt betragen kann. Als nächstes kann eine plane untere Antireflexionsbeschichtung-2 (BARC-2) Schicht 822 hinzugefügt 928 werden, um so die Spacer-2-Strukturen 820S und die dielektrische Schicht 808 wie in 8O gezeigt zu überlagern.
  • Dann bringt eine dritte Photolithographiesequenz 930 eine Photolackschicht auf, belichtet den Photolack mithilfe einer Maske 3, entwickelt den Photolack, wodurch die Photolackschicht 824 erhalten wird, welche wiederum mit Pitch P wie durch die Pfeile in 8P gezeigt strukturiert sein kann. Als nächstes kann die dielektrische Schicht 808 aufgeäzt 932 werden, wobei die BARC-2-Strukturen 822E und Spacer-2-Strukturen 820S als Hartmasken verwendet werden, wodurch eine dielektrische Struktur 808E wie in 8R gezeigt erhalten wird. Dann kann die BARC-2-Struktur 822E entfernt 934 werden, wie in 8S gezeigt. Als nächstes zeigt 8T den Querschnitt, nachdem die Spacer-2-Strukturen 820S entfernt 936 wurden. Dann kann die dielektrische Struktur 808E als Hartmaske verwendet werden, um die kristalline Siliziumschicht 806 wie in der 8U gezeigt zu ätzen. Als nächstes kann die dielektrische Struktur 808E wie in 8V gezeigt entfernt werden, wodurch eine kristalline Siliziumstruktur 806E erhalten wird, die wiederum kristalline Siliziumfinnen 806F beinhaltet. In einer alternativen Ausführungsform, wenn der Einkristallsiliziumwafer ohne BOX-Verarbeitung verwendet werden kann, kann die Verarbeitungssequenz der Schritte 904 bis 940 ähnlich sein, was zu dem in 8W gezeigten Querschnitt führt, welcher die kristalline Siliziumstruktur 802E beinhaltet, welche wiederum die kristallinen Siliziumfinnen 802F beinhaltet.
  • Die sich ergebenden Strukturen in den kristallinen Siliziumstrukturen 806E und 802E können komplex sein, einschließlich Bereichen ohne Finnen, wo die kristalline Siliziumschicht 806 oder das kristalline Siliziumsubstrat 802 nicht geätzt wurden, d.h. Sockel oder Plateaus, und Bereichen, wo die kristalline Siliziumschicht 806 weggeätzt wurde oder das kristalline Siliziumsubstrat 802 geätzt wurde, wodurch ein breiter Graben entsteht. Ferner können die sich ergebenden Strukturen in den kristallinen Siliziumstrukturen 806E und 802E ein Pitch beinhalten, der etwa ein Viertel des Pitch (Abstand) beträgt, der bei Verwendung einer einzelnen Maske verfügbar wäre. Somit kann der mithilfe von Dreifachstrukturierungsverfahren erreichbare Pitch etwa halb so groß sein, wie der Pitch, der unter Verwendung von Doppelstrukturierungstechnologie („Double Patterning“) erreichbar ist und etwa ein Viertel des Pitch betragen, der bei Verwendung einer einzelnen Maske erreichbar ist, was zu einer größeren Dichte bei integrierten Schaltkreisen mithilfe von Dreifachstrukturierung führt, wie durch die Pfeile in den 8V und 8W angedeutet.
  • Die komplexen kristallinen Siliziumstrukturen 806E und 802E wurden teilweise möglich durch die Validierungsausführungsformen der vorliegenden Erfindung in Bezug auf 2 bis 7, welche für die Designvorhaben durchgeführt werden können, und den entsprechenden in Maske 1 bis 3 verwendeten Formen in Bezug auf 8B, 8G, 8P und die damit in Zusammenhang stehenden Photolithographiesequenzen 904, 914, 930, auf die in 9 Bezug genommen wird. Die kristallinen Siliziumfinnen 806F, 802F, die in den 8V und 8W abgebildet sind, können anschließend bei der Herstellung von dreidimensionalen Transistoren wie etwa FIN-FETs oder Triple-Gate FETs eingesetzt werden, bei denen ein kleinerer Pitch erforderlich ist, als durch Einzelmasken oder „Double-Patterning“-Technologie (Doppelstrukturierung) verfügbar ist. In alternativen Ausführungsformen können andere Verfahrensabläufe verwendet werden, um auf analoge Weise Strukturen zu bilden, wie etwa Gates(Steuergatter) für andere Arten von Transistoren sowie Metallverbinder unter Verwendung einer Metallgrabenfüllung und eines chemisch-mechanischen Polier/Ebnungsverfahrens (CMP).
  • 10 zeigt eine vereinfachte, beispielhafte perspektivische Ansicht eines Feldeffekttransistors mit isoliertem Gate (IG-FET) 1000. Der IG-FET 1000 kann beinhalten: ein kristallines Siliziumsubstrat 1002, eine flache Grabenisolation 1010 (STI Dielektrikum), die auf jeder Seite eines kristallinen Siliziumsockels gebildet ist, ein Gate-Dielektrikum 1050, das zwischen dem kristallinen Siliziumsockel und einem Gate G gebildet ist, welches als in der Ebene der 10 längsweiser verlaufender Streifen gebildet ist, und über STI 1010. Der IG-FET 1000 kann ferner Source S und Drain D-Bereiche beinhalten, die durch Implantieren von Dotandenatomen in den kristallinen Siliziumsockel in selbstausrichtender Weise auf jeder Seite des Gate G gebildet sind. Der minimale Pitch P, der normalerweise für den STI/kristallinen Siliziumsockel und/oder die Gate-Strukturen verfügbar ist, ist durch Pfeile angedeutet. Die erreichbare Schaltkreisdichte ist somit zum Teil durch den Pitch P beschränkt. Der durch den IG-FET 1000 verlorenen Strom kann durch Leckageströme zwischen D und S beschränkt werden, die nicht von G gesteuert werden, und welche zusammen genommen über eine Vielzahl von Transistoren die Schaltkreisdichte weiter einschränken können.
  • 11 zeigt eine vereinfachte, beispielhafte Querschnittsansicht eines vollständig aufgebrachten SOI (FDSOI) FET 1100, der unter Verwendung eines Dreifachstrukturierungsverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wurde. Der FDSOI FET 1100 kann beinhalten: einen Ausgangswafer ähnlich dem Ausgangswafer 801, auf den obenstehend in 8A Bezug genommen wurde, abgesehen von der Überlagerung der BOX-Schicht 804, eine kristalline Siliziumschicht 1106 beinhaltet eine Dicke, die dünner sein kann als die kristalline Siliziumschicht 806, die zur FIN FET Herstellung verwendet wird. Der FDSOI FET 1100 kann ferner ein Paar von verbundenen Steuergattern G aufweisen. Gemäß einer Ausführungsform der vorliegenden Erfindung kann das Designvorhaben, das verwendet wird, um das Paar von verbundenen Steuergattern G zu bilden, validiert werden und mithilfe der in dieser Schrift beschriebenen Dreifachstrukturierungsausführungsformen strukturiert werden, wobei P wie durch die Pfeile angedeutet gleich ¼ beträgt, um die Schaltkreisdichte zu erhöhen. Das Paar von verbundenen Steuergattern G haben Spacer 1170, die zwischen den Gates G gebildet sind, sowie aufgezogene dotierte Silizium S- und D-Bereiche. Der FDSOI FET 1100 kann ferner verringerte Leckageeigenschaften besitzen, weil der Siliziumkanalbereich unmittelbar unterhalb der Gates G mithilfe einer dünnen kristallinen Siliziumschicht 1106 dünner ausgebildet sein kann, um so vollständig von den Steuergattern G erschöpft zu werden, wenn der FDSOI FET 1100 vorgespannt ist.
  • 12 zeigt eine vereinfachte, beispielhafte, perspektivische Ansicht eines FIN FET Transistors 1200. Der FINFET Transistor 1200 kann aufweisen: einen Ausgangswafer 801 wie in Bezug auf 8A, eine Finne 806F wie in Bezug auf 8V, STI Bereiche 1210, Gate G ist derart gebildet, dass es den Teil der Finne 806F über STI 1210 überliegt und umgibt, ein Gate-Dielektrikum 1250 zwischen dem Teil der Finne 806F über dem STI 1210 und Gate G, und die S- und D-dotierten Bereiche in dem Teil der Finne 806F, die leicht unterhalb der Oberfläche des der STI 1210 und auf jeder Seite des Gate liegt. Der Kanalbereich kann sich vollständig erschöpfen, wenn das Gate vorgespannt ist, weil die Finne 806F eng ist und das Gate den Kanal auf zumindest zwei Seiten umgibt. Analoge FINFET Strukturen können unter Verwendung des Ausgangswafers 801 ohne BOX Verfahren wie in Bezug auf 8W beschrieben gebildet sein.
  • 13 zeigt eine vereinfachte, beispielhafte perspektivische Ansicht eines FIN FET Transistors 1300, der teilweise mithilfe der Dreifachstrukturierungsverfahrens aus den 8A bis 8W und 9 gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wurde. Der FINFET Transistor 1300 kann ein Paar Finnen 806F beinhalten, wobei S und D jeweils parallel angeschlossen sind, um einen Einzel-FET zu bilden mit der doppelten Stromantriebsfähigkeit im Vergleich zu FINFET 1200. Die flache Grabenisolation (STI) 1310 kann auf jeder Seite des Paars von Finnen 806F gebildet sein. Das Paar von Finnen 806F kann mit einem Pitch von P/4 hergestellt sein, wie durch die Pfeile angedeutet, unter Verwendung eines Dreifachstrukturierungsverfahrens wie in 8V oder 8W gezeigt, wodurch eine höhere Schaltkreisdichte erreichbar ist als über eine die Einzelmasken- oder Doppelstrukturierungstechnologie. Das für die Bildung der parallel konnektierten Finnen 806F verwendete Designvorhaben kann mithilfe der Dreifachstrukturierungsausführungsformen der vorliegenden Erfindung aus den 2 bis 7 validiert werden. Die Dreifachstrukturierungsvalidierung für den FIN FET Transistor 1300 kann auf die Designvorhaben und damit in Zusammenhang stehende Formen, die in Maske 1 bis 3 aus den 8B, 8G, 8P verwendet wurden, angewendet werden, bevor der Dreifachstrukturierungs-Waferprozess für die damit in Zusammenhang stehenden Photolithografiesequenzen 904, 914, 930 aus 9 durchgeführt wird. Es dürfte ersichtlich sein, dass die Finnen 802F aus 8W optional verwendet werden können und dann die Finnen 806F ersetzen, wenn das BOX-Verfahren nicht eingesetzt wird.
  • 14 ist ein Blockdiagramm eines Computersystems, das Ausführungsformen der vorliegenden Erfindung umfassen kann. 14 dient lediglich zur Veranschaulichung einer Ausführungsform umfassend die vorliegende Erfindung und beschränkt den Schutzumfang der vorliegenden Erfindung wie in den Ansprüchen angegeben nicht. Ein Fachmann erkennt andere Varianten, Modifizierungen und Alternativen.
  • In einer Ausführungsform umfasst das Computersystem 1400 typischerweise einen Monitor 1410, einen Rechner 1420, Nutzerausgabevorrichtungen 1430, Nutzereingabevorrichtungen 1440, eine Kommunikationsschnittelle 1450, und dergleichen.
  • Wie in 14 gezeigt kann der Computer 1420 einen Prozessor 1460 umfassen, der mit einer Anzahl von Peripheriegeräten über ein Bus-Subsystem 1490 kommuniziert. Diese Peripheriegeräte können Nutzerausgabevorrichtungen 1430, Nutzereingabevorrichtungen 1440, eine Kommunikationsschnittstelle 1450, und ein Speicher-Subsystem, wie etwa einen wahlfreien bzw. Direkt-Zugriffsspeicher (RAM) 1470, und ein Laufwerk 1480 umfassen.
  • Die Nutzereingabevorrichtungen 1430 umfassen alle möglichen Arten von Vorrichtungen und Mechanismen zum Eingeben von Informationen in das Computersystem 1420. Zu diesen können eine Tastatur, ein Ziffernblock, ein in die Anzeige integrierter (berührungsempfindlicher) Touch-Screen, Audioeingabevorrichtungen wie Spracherkennungssysteme, Mikrophone, und andere Arten von Eingabevorrichtungen zählen. In verschiedenen Ausführungsformen sind die Nutzereingabevorrichtungen 1430 typischerweise als Maus, Trackball, Trackpad, Joystick, kabellos angebundene Zeichnungs-Tablets, Sprachbefehlssysteme, Eye-Tracking-systeme und dergleichen ausgebildet sein. Die Nutzereingabevorrichtungen 1430 erlauben es dem Nutzer typischerweise, Objekte, Icons, Text und dergleichen auszuwählen bzw. zu selektieren, die auf dem Monitor 1410 über einen Befehl erscheinen, wie etwa einem Klick eines Buttons oder dergleichen.
  • Die Nutzerausgabevorrichtungen 1440 umfassen alle möglichen Arten von Vorrichtungen und Mechanismen zu Ausgabe von Informationen von dem Computer 1420. Diesen können eine Anzeige (z.B. einen Monitor 1410), nicht-sichtbare Anzeigen wie Audioausgabevorrichtungen, etc. umfassen.
  • Die Kommunikationsschnittstelle 1450 stellt eine Schnittstelle zu anderen Kommunikationsnetzwerken und Vorrichtungen bereit. Die Kommunikationsschnittstelle 1450 kann als Schnittstelle zum Empfangen bzw. Übertragen von Daten von bzw. an andere Systeme dienen. Ausführungsformen der Kommunikationsschnittstelle 1450 umfassen typischerweise eine Ethernet-Karte, ein Modem (Telefon, Satellit, Kabel, ISDN), eine Einheit für einen (asynchronen) digitalen Teilnehmeranschluss (DSL), FireWire Schnittstelle, USB-Schnittstelle, und dergleichen. Zum Beispiel kann die Kommunikationsschnittstelle 1450 an ein Computernetzwerk, an einen FireWire Datenbus, oder dergleichen angebunden sein. In anderen Ausführungsformen können die Kommunikationsschnittstellen 1450 physisch auf der Hauptplatine („Motherboard“) des Computers 1420 integriert sein, und können ein Softwareprogramm, wie Soft DSL, oder dergleichen sein.
  • In verschiedenen Ausführungsformen kann das Computersystem 1400 ebenfalls Software beinhalten, die eine Kommunikation über ein Netzwerk wie HTTP, TCP/IP, RTP/RTSP-Protokolle und dergleichen ermöglicht. In alternativen Ausführungsformen der vorliegenden Erfindung können andere Kommunikationssoftware und Übertragungsprotokolle Verwendung finden, zum Beispiel IPX, UDP, und dergleichen.
  • In manchen Ausführungsformen beinhaltet der Computer 1420 einen oder mehrere Xeon Mikroprozessoren von Intel als Prozessor(en) 1460. Darüber hinaus beinhaltet in einer Ausführungsform der Computer bzw. Rechner 1420 ein UNIX-basiertes Betriebssystem.
  • Der RAM 1470 und das Laufwerk 1480 sind Beispiele für dinghafte Medien, die dazu konfiguriert sind, Daten wie beispielsweise Ausführungsformen der vorliegenden Erfindung, einschließlich computer-ausführbaren Programmcode, von Menschen lesbaren Programmcode, oder dergleichen zu speichern. Andere Arten von dinghaften bzw. materiellen Medien beinhalten Disketten, Festplatten, optische Speichermedien wie etwa CD-ROMS, DVDs, und BarCodes, Halbleiterspeicher wie FLASH-Speicher, persistente „Nur-Lese-Speicher“ (ROMS), batteriegestützte flüchtige Speicher, Netzwerkspeichervorrichtungen, und dergleichen. Der RAM 1470 und das Laufwerk 1480 können dazu konfiguriert sein, die grundlegende Programmierung und Datenkonstrukte zu speichern, die die Funktionalität der vorliegenden Erfindung bereitstellen.
  • Softwarecodemodule und Anweisungen, die die Funktionalität der vorliegenden Erfindung bereitstellen, können in dem RAM 1470 und dem Laufwerk 1480 gespeichert sein. Diese Softwaremodule können von dem bzw. den Prozessoren 1460 ausgeführt werden. RAM 1470 und Laufwerk 1480 können ebenfalls einen Ablageort zum Speichern von Daten bereitstellen, die in Zusammenhang mit der vorliegenden Erfindung verwendet wurden.
  • RAM 1470 und Laufwerk 1480 können mehrere Speicher umfassen, einschließlich eines Haupt-Direktzugriffsspeichers (RAM) zum Speichern von Anweisungen und Daten während der Programmausführung und einen ROM, in dem feststehende, persistente Anweisungen gespeichert sind. RAM 1470 und Laufwerk 1480 können ein Dateispeicher-Subsystem beinhalten, das eine persistente (nicht-flüchtige) Speicherung für Programm- und Datendateien bereitstellt. RAM 1470 und Laufwerk 1480 können ebenfalls entfernbare Speichersysteme beinhalten, wie entfernbaren FLASH-Speicher.
  • Das Bus-Subsystem 1490 stellt einen Mechanismus bereit, der die verschiedenen Komponenten und Subsysteme des Computers 1420 wie beabsichtigt miteinander kommunizieren lässt. Obgleich das Bus-Subsystem 1490 schematisch als Single-Bus dargestellt ist, können alternative Ausgestaltungen des Bus-Subsystems Mehrfach-Datenbusse verwenden.
  • 14 stellt ein Computersystem dar, welches die vorliegende Erfindung verkörpern bzw. ausgestalten kann. Der Fachmann erkennt, dass viele andere Hardware und Softwarekonfigurationen zur Verwendung mit der vorliegenden Erfindung geeignet sind. Zum Beispiel kann der Computer ein Desktop-PC, ein tragbarer PC, ein Rack-PC oder als Tablet ausgebildet sein. Zudem kann der Computer eine Reihe von Netzwerk-PCs sein. Ferner ist die Verwendung von anderen Mikroprozessoren denkbar, wie PentiumTM oder ItaniumTM; OpteronTM oder AthlonXPTM von AMD Inc., und dergleichen. Ferner können andere Arten von Betriebssystems angedacht werden, wie etwa Windows®, Windows XP®, Windows NT®, oder dergleichen von der Microsoft Corporation, Solaris von Sun Microsystems, LINUX, UNIX, und dergleichen. In noch anderen Ausführungsformen können die oben beschriebenen Techniken auf einem Chip oder einen APB implementiert sein.
  • Verschiedene Ausführungsformen der vorliegenden Erfindung können in Form von Logik in Software oder Hardware oder einer Kombination von beidem implementiert sein. Die Logik kann in einem computer-lesbaren oder maschinen-lesbaren nichtflüchtigen Speichermedium als ein Satz von Anweisungen gespeichert sein, die dazu ausgelegt sind, einen Prozessor eines Computersystems dazu zu veranlassen, einen Satz von Schritten durchzuführen, die in den Ausführungsformen der vorliegenden Erfindung offenbart sind. Die Logik kann Teil eines Computerprogrammproduktes sein, das dazu ausgelegt ist, eine Informationsbearbeitungsvorrichtung anzuweisen, einen Satz von Schritten durchzuführen, die in den Ausführungsformen der vorliegenden Erfindung offenbart sind. Basierend auf der Offenbarung und der hier bereitgestellten Lehre erkennt ein Fachmann andere Möglichkeiten und/oder Verfahren, um die vorliegende Erfindung zu implementieren.
  • Die hier beschriebenen Datenstrukturen und Code können teilweise oder vollständig auf einem computer-lesbaren Speichermedium und/oder einem Hardwaremodul und/oder einer Hardwarevorrichtung gespeichert sein. Ein computer-lesbares Speichermedium umfasst, ohne hierauf beschränkt zu sein, flüchtigen Speicher, nicht-flüchtigen Speicher, magnetische oder optische Speichervorrichtungen wie etwa Laufwerke, Magnetbänder, CDs, DVDs, oder andere Medien, die derzeit bekannt oder zukünftig entwickelt werden, die in der Lage sind, Programmcode und/oder Daten zu speichern. Hardwaremodule und Vorrichtungen, die in der vorliegenden Schrift beschrieben wurden, umfassen, sind jedoch nicht beschränkt auf ASICs, FPGAs, dedizierte oder geteilte Prozessoren, und/oder andere Hardwaremodule oder Vorrichtungen, die derzeit bekannt oder zukünftig entwickelt werden.
  • Die hier beschriebenen Verfahren und Prozesse können teilweise oder vollständig als Programmcode und/oder Daten ausgebildet sein, die in einem computer-lesbaren Speichermedium oder Vorrichtung gespeichert sind, so dass wenn ein Computersystem den Code und/oder die Daten liest und ausführt, das Computersystem die damit in Zusammenhang stehenden Verfahren und Prozesse ausführt. Die Verfahren und Prozesse können ebenfalls teilweise oder vollständig in Hardwaremodulen oder Vorrichtungen verkörpert bzw. ausgebildet sein, so dass wenn Hardwaremodule oder Vorrichtungen aktiviert werden, sie die damit in Zusammenhang stehenden Verfahren und Prozesse durchführen. Die hier offenbarten Verfahren und Prozesse können mithilfe einer Kombination von Programmcode, Daten, und Hardwaremodulen oder Vorrichtungen ausgebildet sein.
  • Die oben beschriebenen Ausführungsformen der Erfindung dienen der Veranschaulichung und beschränken die Erfindung nicht. Verschiedene Alternativen und Entsprechungen sind möglich. Obgleich die Erfindung anhand der Dreifachstrukturierungstechnologie mithilfe von drei Farben zur Validierung beispielhaft beschrieben wurde, sei angemerkt, dass die Erfindung nicht durch die Dreifachstrukturierungstechnologie beschränkt ist, sondern sich auch auf höhere denn Dreifachstrukturierungstechnologie anwenden lässt, beispielweise Technologien, die mehr als 3 Farben während der Validierung verwenden. Obgleich die Erfindung anhand einen beispielhaften Prozesses zur Herstellung bestimmter integrierter Schaltkreis Transistorkomponenten beispielhaft beschrieben wurde, sei angemerkt, dass die Erfindung nicht durch die Art der Transistorkomponente dieses Prozesses beschränkt ist, solange der Prozess der Komponenten vom Einsatz der Dreifach- oder höher Strukturierungstechnologie profitieren kann. Zudem ist die Technik und das System der vorliegenden Erfindung geeignet zur Verwendung mit vielen verschiedenen EDA-Werkzeugen und Methoden für das Design sowie zum testen und/oder Herstellen von Systemen, die durch die Kombination eines konservierten Signalflusses, und Ereignis oder Digitalsystems von Gleichungen gekennzeichnet ist. Deshalb sollte der Schutzumfang der Erfindung nicht anhand der obigen Beschreibung bestimmt werden, sondern anhand der beigefügten Ansprüche zusammen mit deren vollem Schutzumfang und Entsprechungen.

Claims (69)

  1. Computer-implementiertes Verfahren zum Validieren eines Designs, das Verfahren umfassend: – Erzeugen, unter Verwendung des Computers, eines nicht in einen gefärbten Graphen zerlegbaren Graphen, der das Design darstellt, wenn der Computer dazu aufgefordert wird, das Design zu validieren; und – Identifizieren, unter Verwendung des Computers, von zumindest einer Führung zu zumindest einem Konflikt in einem Maskenlayout im Zusammenhang mit dem Design, wobei der Konflikt den Graphen dazu veranlasst, nicht zerlegbar zu sein.
  2. Computer-implementiertes Verfahren nach Anspruch 1, wobei das Design eine integrierte Schaltung umfasst.
  3. Computer-implementiertes Verfahren nach Anspruch 1, wobei der Graph einen Abschnitt des Designs darstellt, das nicht zerlegbar ist.
  4. Computer-implementiertes Verfahren nach Anspruch 1, wobei der gefärbte Graph mindestens drei Farben umfasst.
  5. Computer-implementiertes Verfahren nach Anspruch 4, wobei jede der drei Farben mit einer unterschiedlichen Maske der mindestens drei Masken in Zusammenhang steht, die in einem Multistrukturierungsverfahren Verwendung finden.
  6. Computer-implementiertes Verfahren nach Anspruch 1, wobei das Identifizieren ferner das Ausgeben, unter Verwendung des Computers, der Führung einschließlich einer Darstellung eines Abschnitts des Designs im Zusammenhang mit dem Graphen umfasst.
  7. Computer-implementiertes Verfahren nach Anspruch 6, wobei das Design eine Vielzahl von Formen beinhaltet, wobei das Identifizieren ferner das Ausgeben, mithilfe des Computers, der Führung einschließlich einer Teilmenge der Vielzahl an Formen umfasst, wobei die Teilmenge in Zusammenhang mit dem Graphen steht.
  8. Computer-implementiertes Verfahren nach Anspruch 1, wobei das Design eine Vielzahl von Formen beinhaltet, wobei der Graph eine Vielzahl von Knotenpunkten beinhaltet, wobei jeder Knotenpunkt der Vielzahl von Knotenpunkten mit einer unterschiedlichen Form der Vielzahl von Formen im Zusammenhang steht.
  9. Computer-implementiertes Verfahren nach Anspruch 8, wobei der Graph eine Vielzahl von Kanten beinhaltet, wobei jede Kante der Vielzahl von Kanten mit einem unterschiedlichen Paar der Vielzahl von Formen in Zusammenhang steht, wobei das Paar der Vielzahl von Formen im Zusammenhang mit einer Designregelrandbedingung steht.
  10. Computer-implementiertes Verfahren nach Anspruch 9, wobei ein Konflikt detektiert wird, wenn eine Kante der Vielzahl von Kanten zwischen einem Paar der Vielzahl von Knotenpunkten liegt, die mit der gleichen Farbe eingefärbt sind.
  11. Computer-implementiertes Verfahren nach Anspruch 1, wobei das Identifizieren ferner das Bilden, mithilfe des Computers, einer ersten Menge umfasst, die durch eine oberen Schranke auf einer minimalen Anzahl des mindestens einen Konflikts gekennzeichnet ist, mithilfe eines ersten Färbungsversuchs einer Vielzahl von Färbungsversuchen an dem Graphen durch einen Färbungsalgorithmus.
  12. Computer-implementiertes Verfahren nach Anspruch 11, wobei der Färbungsalgorithmus feststellt, dass der Graph nicht zerlegbar ist.
  13. Computer-implementiertes Verfahren nach Anspruch 11, wobei der Färbungsalgorithmus einen erschöpfenden Suchalgorithmus umfasst.
  14. Computer-implementiertes Verfahren nach Anspruch 11, wobei der Färbungsalgorithmus einen Annäherungsalgorithmus umfasst.
  15. Computer-implementiertes Verfahren nach Anspruch 11, wobei der Färbungsalgorithmus einen Hybridentwicklungsalgorithmus umfasst.
  16. Computer-implementiertes Verfahren nach Anspruch 11, wobei das Identifizieren ferner das Ausgeben, mithilfe des Computers, der Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der ersten Menge umfasst.
  17. Computer-implementiertes Verfahren nach Anspruch 11, wobei das Design eine Vielzahl von Formen beinhaltet, wobei das Identifizieren ferner das Ausgeben, mithilfe des Computers, der Führung einschließlich einer Untermenge der Vielzahl von Formen umfasst, wobei die Untermenge in Zusammenhang mit der ersten Menge steht.
  18. Computer-implementiertes Verfahren nach Anspruch 11, wobei das Bilden das Finden der oberen Schranke maßgeschneidert gemäß einer Spezifikation umfasst, wobei zumindest ein Konflikt gegenüber einem anderen Konflikt bevorzugt wird.
  19. Computer-implementiertes Verfahren nach Anspruch 11, wobei das Identifizieren ferner umfasst: – Bilden, unter Verwendung des Computers, einer zweiten Menge, die durch die obere Schranke auf der minimalen Anzahl des mindestens einen Konflikts gekennzeichnet ist, unter Verwendung eines zweiten Färbungsversuchs von einem der Vielzahl an Färbungsversuchen, wobei die zweite Menge sich von der ersten Menge unterscheidet.; – Konstruieren, unter Verwendung des Computers, einer dritten Menge im Zusammenhang mit einer Vereinigungsmenge der ersten Menge und der zweiten Menge, und – Ausgeben, unter Verwendung des Computers, der Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der dritten Menge.
  20. Computer-implementiertes Verfahren nach Anspruch 19, wobei das Design eine Vielzahl von Formen beinhaltet, wobei das Identifizieren ferner das Ausgeben, unter Verwendung des Computers, der Führung einschließlich einer Untermenge der Vielzahl von Formen umfasst, wobei die Untermenge im Zusammenhang mit der dritte Menge steht.
  21. Computer-implementiertes Verfahren nach Anspruch 19, wobei das Design eine Vielzahl von Formen beinhaltet, wobei das Identifizieren ferner umfasst: – Wegschneiden, unter Verwendung des Computers, eines Abschnitts zumindest einer der Formen in einer ersten Untermenge der Vielzahl von Formen, wodurch eine zweite Untermenge gebildet wird, und wobei der Abschnitt distal zur Vereinigungsmenge angeordnet ist und die erste Untermenge mit der dritten Menge im Zusammenhang steht; und – Ausgeben, unter Verwendung des Computers, der Führung einschließlich der zweiten Untermenge.
  22. Computer-implementiertes Verfahren nach Anspruch 21, wobei das Wegschneiden in Übereinstimmung mit einer geschlossenen Schleife, die von einer Vielzahl an Formen der ersten Untermenge und einer Vielzahl des zumindest einen Konflikts gebildet wird, erfolgt.
  23. Computer-implementiertes Verfahren nach Anspruch 22, wobei das Wegschneiden in Übereinstimmung mit zumindest einem Konflikt, der nicht in der geschlossenen Schleife beinhaltet ist, erfolgt.
  24. Persistentes, computer-lesbares Speichermedium aufweisend Anweisungen, die, wenn sie von einem Computer ausgeführt werden, den Computer dazu veranlassen: – einen nicht in einen gefärbten Graphen zerlegbaren Graphen zu erzeugen, der das Design darstellt, wenn der Computer dazu aufgefordert wird, das Design zu validieren; und – zumindest eine Führung zu zumindest einem Konflikt in einem Maskenlayout im Zusammenhang mit dem Design zu identifizieren, wobei der Konflikt den Graphen dazu veranlasst, nicht zerlegbar zu sein.
  25. Persistentes, computer-lesbares Speichermedium nach Anspruch 24, wobei das Design eine integrierte Schaltung beinhaltet.
  26. Persistentes, computer-lesbares Speichermedium nach Anspruch 24, wobei der Graph einen Abschnitt des Designs darstellt, der nicht zerlegbar ist.
  27. Persistentes, computer-lesbares Speichermedium nach Anspruch 24, wobei der gefärbte Graph zumindest drei Farben beinhaltet.
  28. Persistentes, computer-lesbares Speichermedium nach Anspruch 27, wobei jede der zumindest drei Farben mit einer unterschiedlichen der zumindest drei Masken in Zusammenhang steht, die in einem Multistrukturierungsverfahren eingesetzt werden.
  29. Persistentes, computer-lesbares Speichermedium nach Anspruch 24, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen, die Führung einschließlich einer Darstellung eines Abschnitts des Designs im Zusammenhang mit dem Graphen auszugeben.
  30. Persistentes, computer-lesbares Speichermedium nach Anspruch 29, wobei das Design eine Vielzahl von Formen beinhaltet, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen, die Führung einschließlich einer Untermenge der Vielzahl an Formen auszugeben, wobei die Untermenge im Zusammenhang mit dem Graph steht.
  31. Persistentes, computer-lesbares Speichermedium nach Anspruch 24, wobei das Design eine Vielzahl von Formen beinhaltet, wobei der Graph eine Vielzahl von Knotenpunkten beinhaltet, und jeder Knotenpunkt der Vielzahl von Knotenpunkten mit einer unterschiedlichen Form der Vielzahl von Formen in Zusammenhang steht.
  32. Persistentes, computer-lesbares Speichermedium nach Anspruch 31, wobei der Graph eine Vielzahl von Kanten beinhaltet, wobei jede Kante aus der Vielzahl von Kanten mit einem unterschiedlichen Paar der Vielzahl von Formen in Zusammenhang steht, wobei das Paar aus der Vielzahl von Formen mit einer Designregelrandbedingung in Zusammenhang steht.
  33. Persistentes, computer-lesbares Speichermedium nach Anspruch 32, wobei ein Konflikt detektiert wird, wenn eine der Vielzahl von Kanten zwischen einem Paar der Vielzahl von Knotenpunkten liegt, die mit der gleichen Farbe gefärbt sind.
  34. Persistentes, computer-lesbares Speichermedium nach Anspruch 24, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen, eine erste Menge zu bilden, die von einer oberen Schranke auf einer minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, mithilfe eines ersten Färbungsversuchs von einem der Vielzahl von Färbungsversuchen an dem Graph durch einen Färbungsalgorithmus.
  35. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei der Färbungsalgorithmus feststellt, dass der Graph nicht zerlegbar ist.
  36. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei der Färbungsalgorithmus einen erschöpfenden Suchalgorithmus umfasst.
  37. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei der Färbungsalgorithmus einen Annäherungsalgorithmus umfasst.
  38. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei der Färbungsalgorithmus einen Hybridentwicklungsalgorithmus umfasst.
  39. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen, die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der ersten Menge auszugeben.
  40. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei das Design eine Vielzahl an Formen beinhaltet, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge im Zusammenhang mit der ersten Menge steht.
  41. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei diejenigen Anweisungen, die den Computer zum Bilden veranlassen, den Computer ferner dazu veranlassen, die obere Schranke maßgeschneidert in Übereinstimmung mit einer Spezifikation zu finden und zumindest ein Konflikt gegenüber einem anderen Konflikt bevorzugt wird.
  42. Persistentes, computer-lesbares Speichermedium nach Anspruch 34, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen: – eine zweite Menge zu bilden, die durch die obere Schranke auf der minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, unter Verwendung eines zweiten Färbungsversuchs von der Vielzahl von Färbungsversuchen, wobei sich die zweite Menge von der ersten Menge unterscheitet; – eine dritte Menge im Zusammenhang mit einer Vereinigungsmenge der ersten Menge und der zweiten Menge zu konstruieren; und – die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der dritten Menge auszugeben.
  43. Persistentes, computer-lesbares Speichermedium nach Anspruch 42, wobei das Design eine Vielzahl an Formen beinhaltet, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge mit der dritten Menge im Zusammenhang steht.
  44. Persistentes, computer-lesbares Speichermedium nach Anspruch 42, wobei das Design eine Vielzahl von Formen beinhaltet, wobei diejenigen Anweisungen, die den Computer zum Identifizieren veranlassen, den Computer ferner dazu veranlassen: – einen Abschnitt der zumindest eine Form in einer ersten Untermenge der Vielzahl von Formen wegzuschneiden, wodurch eine zweite Untermenge entsteht, und wobei der Abschnitt distal zur Vereinigungsmenge angeordnet ist, und die erste Untermenge im Zusammenhang mit der dritten Menge steht; und – die Führung einschließlich der zweiten Untermenge auszugeben.
  45. Persistentes, computer-lesbares Speichermedium nach Anspruch 44, wobei diejenigen Anweisungen, die den Computer zum Wegschneiden veranlassen, in Übereinstimmung mit einer geschlossenen Schleife sind, die von einer Vielzahl von Formen der ersten Untermenge und einer Vielzahl des zumindest einen Konflikts gebildet ist.
  46. Persistentes, computer-lesbares Speichermedium nach Anspruch 45, wobei diejenigen Anweisungen, die den Computer zum Wegschneiden veranlassen, in Übereinstimmung mit zumindest einem Konflikt, der nicht innerhalb der geschlossenen Schleife liegt, sind.
  47. System zum Validieren eines Designs, das dazu konfiguriert ist: – einen nicht in einen gefärbten Graphen zerlegbaren Graphen zu erzeugen, der das Design darstellt, wenn der Computer dazu aufgerufen wird, das Design zu validieren; und – zumindest eine Führung zu zumindest einem Konflikt in einem Maskenlayout im Zusammenhang mit dem Design zu identifizieren, wobei der Konflikt den Graphen dazu veranlasst, nicht zerlegbar zu sein.
  48. System nach Anspruch 47, wobei das Design eine integrierte Schaltung beinhaltet.
  49. System nach Anspruch 47, wobei der Graph einen Abschnitt des Designs darstellt ist, der nicht zerlegbar ist.
  50. System nach Anspruch 47, wobei der gefärbte Graph zumindest drei Farben beinhaltet.
  51. System nach Anspruch 50, wobei jede der drei Farben im Zusammenhang mit einer der zumindest drei Masken steht, die in einem Multistrukturierungsverfahren verwendet werden.
  52. System nach Anspruch 47, wobei das System ferner dazu konfiguriert ist, die Führung einschließlich einer Darstellung eines Abschnitts des Designs im Zusammenhang mit dem Graph auszugeben.
  53. System nach Anspruch 52, wobei das Design eine Vielzahl von Formen beinhaltet, wobei das System ferner dazu konfiguriert ist, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge mit dem Graph in Zusammenhang steht.
  54. System nach Anspruch 47, wobei das Design eine Vielzahl von Formen beinhaltet, wobei der Graph eine Vielzahl von Knotenpunkten beinhaltet, und jeder Knotenpunkt der Vielzahl von Knotenpunkten mit einer unterschiedlichen Form der Vielzahl von Formen in Zusammenhang steht.
  55. System nach Anspruch 54, wobei der Graph eine Vielzahl von Kanten umfasst, wobei jeder der Vielzahl von Kanten mit einem verschiedenen Paar der Vielzahl von Formen in Zusammenhang steht, wobei das Paar der Vielzahl an Formen mit einer Designregelrandbedingung im Zusammenhang steht.
  56. System nach Anspruch 55, wobei ein Konflikt detektiert wird, wenn eine der Vielzahl von Kanten zwischen einem Paar der Vielzahl von Knotenpunkten liegt, die mit der gleichen Farbe gefärbt sind.
  57. System nach Anspruch 47, wobei das System ferner dazu konfiguriert ist, eine erste Menge zu bilden, die durch eine obere Schranke auf einer minimalen Anzahl von des zumindest einen Konflikts gekennzeichnet ist, mithilfe eines ersten Färbungsversuchs aus der Vielzahl von Färbungsversuchen an dem Graph durch einen Färbungsalgorithmus.
  58. System nach Anspruch 57, wobei der Färbungsalgorithmus feststellt, dass der Graph nicht zerlegbar ist.
  59. System nach Anspruch 57, wobei der Färbungsalgorithmus einen erschöpfenden Suchalgorithmus beinhaltet.
  60. System nach Anspruch 57, wobei der Färbungsalgorithmus einen Annäherungsalgorithmus beinhaltet.
  61. System nach Anspruch 57, wobei der Färbungsalgorithmus einen Hybridentwicklungs-algorithmus beinhaltet.
  62. System nach Anspruch 57, wobei das System ferner dazu konfiguriert ist, die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der ersten Menge auszugeben.
  63. System nach Anspruch 57, wobei das Design eine Vielzahl von Formen beinhaltet, wobei das System ferner dazu konfiguriert ist, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge mit der ersten Menge im Zusammenhang steht.
  64. System nach Anspruch 57, wobei das System ferner dazu konfiguriert ist, die obere Schranke maßgeschneidert in Übereinstimmung mit einer Spezifikation zu finden, wobei zumindest ein Konflikt gegenüber einem anderen Konflikt bevorzugt wird.
  65. System nach Anspruch 57, wobei das System ferner dazu konfiguriert ist: – eine zweite Menge zu bilden, welche durch die obere Schranke auf der minimalen Anzahl des zumindest einen Konflikts gekennzeichnet ist, mithilfe eines zweiten Färbungsversuchs aus der Vielzahl der Färbungsversuche, wobei sich die zweite Menge von der ersten Menge unterscheidet; – einen dritten Satz im Zusammenhang mit einer Vereinigungsmenge der ersten Menge und der zweite Menge zu konstruieren; und – die Führung einschließlich einer Darstellung des Designs im Zusammenhang mit der dritten Menge auszugeben.
  66. System nach Anspruch 65, wobei das Design eine Vielzahl von Formen beinhaltet, und wobei das System ferner dazu konfiguriert ist, die Führung einschließlich einer Untermenge der Vielzahl von Formen auszugeben, wobei die Untermenge mit der dritten Menge in Zusammenhang steht.
  67. System nach Anspruch 65, wobei das Design eine Vielzahl von Formen beinhaltet, und wobei das System ferner dazu konfiguriert ist: – einen Abschnitt zumindest einer der Formen in einer ersten Untermenge der Vielzahl von Formen wegzuschneiden, wodurch eine zweite Untermenge entsteht, und wobei der Abschnitt distal zu der Vereinigungsmenge liegt und die erste Untermenge mit der dritten Menge in Zusammenhang steht; und – die Führung einschließlich der zweiten Untermenge auszugeben.
  68. System nach Anspruch 67, wobei das System ferner dazu konfiguriert ist, in Übereinstimmung mit einer geschlossenen Schleife, die von einer Vielzahl von Formen der ersten Untermenge und einer Vielzahl des zumindest einen Konflikts gebildet ist, wegzuschneiden.
  69. System nach Anspruch 68, wobei das System ferner dazu konfiguriert ist, in Übereinstimmung mit zumindest einem Konflikt, der nicht in der geschlossenen Schleife enthalten ist, wegzuschneiden.
DE112014003741.9T 2013-08-15 2014-08-14 Detektieren und Anzeigen einer Behebungsführung für Multi-Strukturierung Pending DE112014003741T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361866516P 2013-08-15 2013-08-15
US61/866,516 2013-08-15
PCT/US2014/051086 WO2015023856A1 (en) 2013-08-15 2014-08-14 Detecting and displaying multi-patterning fix guidance

Publications (1)

Publication Number Publication Date
DE112014003741T5 true DE112014003741T5 (de) 2016-05-25

Family

ID=52467764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014003741.9T Pending DE112014003741T5 (de) 2013-08-15 2014-08-14 Detektieren und Anzeigen einer Behebungsführung für Multi-Strukturierung

Country Status (4)

Country Link
US (2) US9384319B2 (de)
DE (1) DE112014003741T5 (de)
TW (1) TWI639096B (de)
WO (1) WO2015023856A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8745556B2 (en) * 2012-06-28 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Layout method and system for multi-patterning integrated circuits
US9679095B1 (en) * 2013-02-19 2017-06-13 Mentor Graphics, A Siemens Business Layout decomposition for multiple patterning lithography
US10354886B2 (en) 2013-02-22 2019-07-16 Synopsys, Inc. Hybrid evolutionary algorithm for triple-patterning
US9384319B2 (en) 2013-08-15 2016-07-05 Synopsys, Inc. Detecting and displaying multi-patterning fix guidance
US9099400B2 (en) * 2013-09-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device manufacturing methods
US10013520B2 (en) * 2013-10-03 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of determining if layout design is N-colorable
US9747407B2 (en) 2014-02-20 2017-08-29 Synopsys, Inc. Categorized stitching guidance for triple-patterning technology
KR102338365B1 (ko) * 2015-04-24 2021-12-09 삼성전자주식회사 레이아웃 분리 방법 및 레이아웃 분리 시스템
US10372037B2 (en) 2015-10-30 2019-08-06 Synopsys, Inc. Constructing fill shapes for double-patterning technology
US10395001B2 (en) 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
US10311195B2 (en) 2016-01-15 2019-06-04 Synopsys, Inc. Incremental multi-patterning validation
US9911606B2 (en) * 2016-04-28 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Mandrel spacer patterning in multi-pitch integrated circuit manufacturing
US10078723B1 (en) * 2016-09-30 2018-09-18 Cadence Design Systems, Inc. Method and apparatus for design rules driven interactive violation display
US10296703B1 (en) * 2017-09-20 2019-05-21 Cadence Design Systems, Inc. System and method for visualization in an electronic circuit design
US10509881B2 (en) 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for coloring circuit layout and system for performing the same
US11079685B2 (en) * 2017-11-14 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing photo masks
US10726187B2 (en) * 2018-09-27 2020-07-28 International Business Machines Corporation Self-aligned double patterning-aware routing in chip manufacturing
US10824749B2 (en) * 2018-09-28 2020-11-03 Code 42 Software, Inc. Automatic graph-based detection of unlikely file possession
US11087062B1 (en) * 2020-07-22 2021-08-10 International Business Machines Corporation Dynamic SADP region generation

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421809B1 (en) * 1998-07-24 2002-07-16 Interuniversitaire Micro-Elektronica Centrum (Imec Vzw) Method for determining a storage bandwidth optimized memory organization of an essentially digital device
US6408428B1 (en) * 1999-08-20 2002-06-18 Hewlett-Packard Company Automated design of processor systems using feedback from internal measurements of candidate systems
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US6829216B1 (en) * 2000-08-18 2004-12-07 Hitachi Telecom (U.S.A.), Inc. Method and system for designing a network
US6704921B2 (en) * 2002-04-03 2004-03-09 Numerical Technologies, Inc. Automated flow in PSM phase assignment
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
JP4364524B2 (ja) * 2003-02-20 2009-11-18 株式会社日立製作所 パターン検査方法
US7647212B2 (en) * 2003-11-14 2010-01-12 Palo Alto Research Center Incorporated Graph-based negotiation system with encapsulated constraint solver
US7418693B1 (en) * 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
US7560201B2 (en) 2006-05-24 2009-07-14 Synopsys, Inc. Patterning a single integrated circuit layer using multiple masks and multiple masking layers
US8713483B2 (en) * 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US7879537B1 (en) 2007-08-27 2011-02-01 Cadence Design Systems, Inc. Reticle and technique for multiple and single patterning
US20090070550A1 (en) 2007-09-12 2009-03-12 Solomon Research Llc Operational dynamics of three dimensional intelligent system on a chip
JP4779003B2 (ja) * 2007-11-13 2011-09-21 エーエスエムエル ネザーランズ ビー.ブイ. フルチップ設計のパターン分解を行うための方法
US8190547B2 (en) * 2008-06-26 2012-05-29 Microsoft Corporation Semi-exact algorithms for optimization
US8069423B2 (en) 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
US8086981B2 (en) 2008-09-10 2011-12-27 Cadence Design Systems, Inc. Method and system for design rule checking enhanced with pattern matching
US8209656B1 (en) 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US8782586B2 (en) 2009-07-16 2014-07-15 Cadence Design Systems, Inc. Method, system, and program product for routing an integrated circuit to be manufactured by doubled patterning
US8515167B2 (en) 2009-08-31 2013-08-20 Peking University High dynamic range image mapping with empirical mode decomposition
US8402396B2 (en) * 2009-09-29 2013-03-19 The Regents Of The University Of California Layout decomposition for double patterning lithography
US8631379B2 (en) 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
JP2011249403A (ja) * 2010-05-24 2011-12-08 Toshiba Corp 半導体装置及びその製造方法
US8515724B2 (en) * 2010-06-22 2013-08-20 International Business Machines Corporation Technology computer-aided design (TCAD)-based virtual fabrication
US8347240B2 (en) * 2010-10-29 2013-01-01 International Business Machines Corporation Split-layer design for double patterning lithography
US8312394B2 (en) 2010-11-29 2012-11-13 Synopsys, Inc. Method and apparatus for determining mask layouts for a spacer-is-dielectric self-aligned double-patterning process
US8677297B2 (en) * 2010-12-03 2014-03-18 Synopsys, Inc. Low-overhead multi-patterning design rule check
US8799844B2 (en) * 2011-01-28 2014-08-05 International Business Machines Corporation Layout decomposition method and apparatus for multiple patterning lithography
US8359556B1 (en) 2011-06-29 2013-01-22 International Business Machines Corporation Resolving double patterning conflicts
US8683392B2 (en) 2011-07-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning methodology
US8726215B2 (en) 2011-08-02 2014-05-13 Synopsys, Inc. Standard cell placement technique for double patterning technology
US8434033B2 (en) 2011-09-01 2013-04-30 International Business Machines Corporation Mask assignment for multiple patterning lithography
US8516403B2 (en) * 2011-09-01 2013-08-20 International Business Machines Corporation Multiple patterning layout decomposition for ease of conflict removal
US8473873B2 (en) * 2011-09-02 2013-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
US8468470B2 (en) 2011-09-21 2013-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method
US8539396B2 (en) 2011-12-30 2013-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Stitch and trim methods for double patterning compliant standard cell design
US8484607B1 (en) * 2012-03-06 2013-07-09 International Business Machines Corporation Decomposing layout for triple patterning lithography
US8448100B1 (en) * 2012-04-11 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for eliminating multi-patterning conflicts
US8434043B1 (en) * 2012-05-25 2013-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology for analysis and fixing guidance of pre-coloring layout
US8745556B2 (en) 2012-06-28 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Layout method and system for multi-patterning integrated circuits
US8601409B1 (en) 2012-07-12 2013-12-03 Taiwan Semiconductor Manufacturing Co, Ltd. Compression method and system for use with multi-patterning
US9360750B2 (en) * 2012-08-31 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited Balancing mask loading
US8661371B1 (en) * 2012-12-21 2014-02-25 Cadence Design Systems, Inc. Method and apparatus for fixing double patterning color-seeding violations
US8850367B2 (en) 2013-01-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of decomposable checking approach for mask alignment in multiple patterning
JP6598421B2 (ja) * 2013-02-22 2019-10-30 キヤノン株式会社 マスクパターンの決定方法、プログラム、情報処理装置
US10354886B2 (en) 2013-02-22 2019-07-16 Synopsys, Inc. Hybrid evolutionary algorithm for triple-patterning
US9740814B1 (en) * 2013-03-11 2017-08-22 Cadence Design Systems, Inc. Method and system for triple patterning technology (TPT) violation detection and visualization
US9141752B2 (en) * 2013-03-14 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. EDA tool and method for conflict detection during multi-patterning lithography
US9122838B2 (en) 2013-06-14 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition
US8875065B1 (en) 2013-06-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Triple-pattern lithography layout decomposition validation
US9298084B2 (en) * 2013-07-19 2016-03-29 Synopsys Inc. Preventing double patterning odd cycles
US8954900B1 (en) 2013-07-31 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning mask decomposition method and system
US9384319B2 (en) 2013-08-15 2016-07-05 Synopsys, Inc. Detecting and displaying multi-patterning fix guidance
US20150234974A1 (en) * 2014-02-17 2015-08-20 Samsung Electronics Co., Ltd. Multiple patterning design with reduced complexity
US9747407B2 (en) 2014-02-20 2017-08-29 Synopsys, Inc. Categorized stitching guidance for triple-patterning technology
US9158885B1 (en) 2014-05-15 2015-10-13 GlobalFoundries, Inc. Reducing color conflicts in triple patterning lithography
US9904756B1 (en) 2015-03-31 2018-02-27 Cadence Design Systems, Inc. Methods, systems, and computer program product for implementing DRC clean multi-patterning process nodes with lateral fills in electronic designs
US10372037B2 (en) 2015-10-30 2019-08-06 Synopsys, Inc. Constructing fill shapes for double-patterning technology
US10395001B2 (en) 2015-11-25 2019-08-27 Synopsys, Inc. Multiple patterning layout decomposition considering complex coloring rules
US10311195B2 (en) 2016-01-15 2019-06-04 Synopsys, Inc. Incremental multi-patterning validation

Also Published As

Publication number Publication date
WO2015023856A1 (en) 2015-02-19
TWI639096B (zh) 2018-10-21
US20170004251A1 (en) 2017-01-05
TW201523310A (zh) 2015-06-16
US10902176B2 (en) 2021-01-26
US20150052490A1 (en) 2015-02-19
US9384319B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
DE112014003741T5 (de) Detektieren und Anzeigen einer Behebungsführung für Multi-Strukturierung
DE102019101570B4 (de) Layout, struktur, system und verfahren eines integrierten schaltkreises
DE102017118336B4 (de) Standardzellen-layout, halbleiter-bauelement mit technische-änderungsanweisungs(eco)-zellen und verfahren
DE102015112271B4 (de) Verfahren und Struktur für eine Strukturierung mit Dorn und Abstandshalter
DE102014112789B4 (de) Zellen-Layout und Struktur
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102015200107B4 (de) Verfahren zum Strukturieren von linienartigen Merkmalen unter Verwendung eines Multistrukturierungsprozesses, der die Verwendung engerer Kontakteinschlußabstandsregeln ermöglicht
DE102019116744B4 (de) Verfahren zum erzeugen eines layoutdiagramms, das hervorstehende pin-zellengebiete aufweist, und eine darauf basierende halbleitervorrichtung
DE102017110226A1 (de) Füller für integrierte Schaltungen und Verfahren davon
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019128996A1 (de) Integriertes schaltungsfinnenbelegungsverfahren, system und struktur
DE102018108579B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102015200694A1 (de) Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises
DE202016008735U1 (de) Integrierter Schaltkreis und Masken zur Herstellung eines integrierten Schaltkreises
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102013106539A1 (de) Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE112021002870T5 (de) Halbleiterschaltungs-entwurf und einheits-pin-anordnung
DE102019116733A1 (de) Verfahren, vorrichtung und system eines integrierten schaltungslayouts
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
DE102019128571B4 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
DE102020106252A1 (de) Integrierte schaltung
DE102020110780B4 (de) Halbleiterbauelement mit vertiefter interconnect-struktur
DE102019125900B4 (de) Metallschnittgebiet-positionierungsverfahren und system
DE102022132158A1 (de) Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G06F0017500000

Ipc: G06F0030000000