DE102006038374A1 - Verfahren zur Bildung einer Justiermarke und einer Elementisolationsstruktur für ein Halbleiterbauelement - Google Patents

Verfahren zur Bildung einer Justiermarke und einer Elementisolationsstruktur für ein Halbleiterbauelement Download PDF

Info

Publication number
DE102006038374A1
DE102006038374A1 DE102006038374A DE102006038374A DE102006038374A1 DE 102006038374 A1 DE102006038374 A1 DE 102006038374A1 DE 102006038374 A DE102006038374 A DE 102006038374A DE 102006038374 A DE102006038374 A DE 102006038374A DE 102006038374 A1 DE102006038374 A1 DE 102006038374A1
Authority
DE
Germany
Prior art keywords
ion implantation
implantation mask
alignment mark
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006038374A
Other languages
English (en)
Inventor
Sung-il Bucheon Jo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006038374A1 publication Critical patent/DE102006038374A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Justiermarke in einem Muldenstrukturbildungsprozess für ein Halbleiterbauelement sowie auf ein Verfahren zur Bildung einer Elementisolationsstruktur unter Verwendung einer so gebildeten Justiermarke. DOLLAR A Erfindungsgemäß beinhaltet das Justiermarkenbildungsverfahren die Bereitstellung eines Halbleitersubstrats (100) mit einem Justiermarkenbereich und einem ersten Muldenbereich (PPW-Bereich), um eine erste Ionenimplantationsmaske auf dem Substrat zu bilden, wobei die erste Ionenimplantationsmaske eine Vertiefung aufweist, die einen Teil des Justiermarkenbereichs freilegt, und den ersten Muldenbereich bedeckt, um den freigelegten Justiermarkenbereich und die erste Ionenimplantationsmaske über dem ersten Muldenbereich zu ätzen und so eine Justiermarke (550) vom Grabentyp in dem Justiermarkenbereich und eine zweite Ionenimplantationsmaske (313) zu bilden, die den ersten Muldenbereich freigelegt, und um Störstellen in den durch die zweite Ionenimplantationsmaske freigelegten ersten Muldenbereich zu implantieren und so eine erste Mulde in dem ersten Muldenbereich zu erzeugen. DOLLAR A Verwendung z. B. zur Herstellung von Leistungshalbleiterbauelementen, wie integrierten LCD-Treiberschaltkreisen.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Justiermarke für die Bildung eines Elementisolationsbereichs und auf ein Verfahren zur Bildung einer Elementisolationsstruktur für ein Halbleiterbauelement unter Verwendung der Justiermarke.
  • Bei der Herstellung von Halbleiterbauelementen werden ein Muldenstrukturbildungsprozess und ein Elementisolationsstrukturbildungsprozess in einem Halbleitersubstrat durchgeführt. Der Elementisolationsstrukturbildungsprozess ist allgemein als ein Prozess definiert, bei dem eine Elementisolationsstruktur oder eine Feldstruktur in einem Halbleitersubstrat gebildet werden, um aktive Bereiche zu definieren. Typischerweise wird der Elementisolationsstrukturbildungsprozess vor dem Muldenstrukturbildungsprozess durchgeführt.
  • Der Muldenstrukturbildungsprozess wird jedoch manchmal bei der Herstellung bestimmter Typen von Halbleiterbauelementen, wie zum Beispiel Halbleiterbauelementen mit Quadromuldenstrukturen wie Leistungsbauelementen, z.B. integrierten Flüssigkristallanzeigetreiberschalt kreisen (ICs), vor dem Elementisolationsstrukturbildungsprozess durchgeführt.
  • Die vorstehend erwähnten Leistungsbauelemente, wie z.B. Flüssigkristalltreiber-IC-Leistungsbauelemente, erfordern einen Betrieb mit hoher Spannung (HV). Es ist jedoch schwierig, einen Transistor für hohe Spannung unter Verwendung einer typischen Zwillingsmuldenstruktur zu bilden. So wird in diesen Leistungsbauelementen eine Quadromuldenstruktur mit tiefen n-leitenden Mulden und p-leitenden Mulden verwendet, die für den Betrieb mit hoher Spannung ausgelegt sind.
  • Bei der Bildung einer typischen Zwillingsmuldenstruktur wird eine Elementisolationsstruktur gebildet, die einen aktiven Bereich definiert, und dann wird eine retrograde Mulde gebildet. Tiefe Mulden in einer Quadromuldenstruktur erfordern jedoch eine Tiefe von einigen bis zu mehreren zehn Mikrometern in einem Halbleitersubstrat. Außerdem ist es aufgrund gewisser Beschränkungen bezüglich Implantationsvorrichtungen für hochenergetische Ionen schwierig, tiefe Mulden unter Verwendung eines Verfahrens zur Bildung retrograder Mulden zu bilden.
  • Demgemäß wird in bestimmten herkömmlichen Halbleiterfertigungsprozessen eine Struktur mit tiefen Mulden mittels Durchführen eines Mulden-Drive-in-Prozesses hoher Temperatur während einer langen Zeitspanne nach Durchführen von Ionenimplantationsprozessen gebildet. Da der Mulden-Drive-in-Prozess hoher Temperatur die Elementisolationsstruktur degradieren kann, wenn er während einer langen Zeitspanne durchgeführt wird, wird ein Muldenstrukturbildungsprozess für ein Treiberbauelement für hohe Spannung oder ein Leistungsbauelement vor dem Elementisolationsstrukturbildungsprozess durchgeführt.
  • Außerdem sollte der aktive Bereich, der nachfolgend zu bilden ist, zu der in dem Muldenstrukturbildungsprozess gebildeten Muldenstruktur justiert sein. Zudem sollte auch eine Justiermarke, die den aktiven Bereich zu der Muldenstruktur justiert, in dem Muldenstrukturbildungsprozess auf dem Substrat gebildet werden. Im Allgemeinen erzeugen jedoch Prozesse, die in dem Muldenstrukturbildungsprozess durchgeführt werden, keine Stufe, und somit ist es schwierig, die Justiermarke in dem Muldenstrukturbildungsprozess zu erzeugen.
  • Somit sollte außerdem ein zusätzlicher Justiermarkenbildungsschritt durchgeführt werden. Der zusätzliche Justiermarkenbildungsschritt sollte vor dem Elementisolationsstrukturbildungsprozess durchgeführt werden, um den aktiven Bereich zu der Muldenstruktur zu justieren. Der zusätzliche Justiermarkenbildungsschritt kann ein zusätzlicher Photolithographieprozess sein, ein zusätzlicher Photolithographieprozess verwendet jedoch eine zusätzliche Photomaske, wodurch die Fertigungskosten für die Bildung des Halbleiterbauelements anwachsen.
    •
  • Daher liegt der Erfindung als technisches Problem die Bereitstellung eines Verfahrens zur Bildung einer Justiermarke, die den aktiven Bereich zu der Muldenstruktur justiert, sowie eines zugehörigen Verfahrens zur Bildung einer Elementisolationsstruktur zugrunde, die in der Lage sind, die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu eliminieren, und insbesondere einen geringeren Fertigungsaufwand benötigen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Justiermarkenbildungsverfahrens mit den Merkmalen des Anspruchs 1 und eines Elementisolationsstrukturbildungsverfahrens mit den Merkmalen des Anspruchs 13. Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen dargestellt, in denen:
  • 1 bis 11 Querschnittansichten zur Veranschaulichung aufeinanderfolgender Schritte eines Verfahrens zur Bildung einer Justiermarke für die Bildung eines Elementisolationsbereichs bei der Bildung einer Muldenstruktur eines Halbleiterbauelements sind,
  • 12 bis 18 Querschnittansichten zur Veranschaulichung aufeinanderfolgender Schritte eines Verfahrens zur Bildung einer Elementisolationsstruktur sind und
  • 19 eine Draufsicht auf eine Justiermarke ist, die durch das Verfahren gemäß den 1 bis 11 gebildet werden kann.
  • Im Folgenden wird die Erfindung unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben, in denen exemplarische Ausführungsformen der Erfindung gezeigt sind.
  • In exemplarischen Ausführungsformen der Erfindung wird eine Muldenstruktur mit tiefen Mulden gebildet, zum Beispiel eine Quadromuldenstruktur, die in einem Bauelement für hohe Spannung verwendet wird. Danach wird eine Elementisolationsstruktur gebildet, die einen aktiven Bereich definiert. Außerdem wird in exemplarischen Ausführungsformen der Erfindung während eines Photolithographieprozesses ein Graben gebildet, um Muldenbereiche in einem Muldenstrukturbildungsprozess zu definieren, und wird dann als Justiermarke verwendet, um den aktiven Bereich zu der Muldenstruktur zu justieren.
  • Wenn eine tiefe Muldenstruktur mit diffundierten Mulden gebildet wird, kann im Allgemeinen kein nachfolgender Prozess zur Erzeugung einer flachen Grabenisolation (STI) mit einer Justiermarke durchgeführt werden, die eine Stufe aufweist. Mit den exemplarischen Ausführungsfor men der Erfindung können jedoch die Photolithographie- und Ätzprozesse verwendet werden, um eine Muldenjustiermarke, die eine Mulde zu einer früher gebildeten Mulde justiert, und eine Elementisolationsstrukturjustiermarke zu bilden, wodurch ein aktiver Bereich zu der Muldenstruktur justiert wird.
  • Außerdem kann bei den exemplarischen Ausführungsformen die Muldenjustiermarke als eine Vertiefung in einer Ionenimplantationsmaske gebildet werden, die Siliciumnitrid beinhaltet. Zudem wird die Elementisolationsstrukturjustiermarke als ein Graben in einem Halbleitersubstrat gebildet, indem das Substrat geätzt wird, wenn die Ionenimplantationsmaske strukturiert wird. In einem ersten Ätzprozess wird zum Beispiel eine Schicht strukturiert, um die Ionenimplantationsmaske und eine Muldenjustiermarke zu bilden, die eine Vertiefung in der Ionenimplantationsmaske ist. Nachfolgend wird in einem zweiten Ätzprozess ein Teil des Substrats geätzt, der in der Vertiefung freiliegt, um die Elementisolationsstrukturjustiermarke vom Grabentyp zu bilden.
  • Der Bereich, in dem der Graben gebildet wird, ist ein Bereich, der durch die Photoresiststrukturen während zweier Photolithographieprozesse des Muldenstrukturbildungsprozesses freigelegt ist. Demgemäß wird der Bereich, in dem der Graben zu bilden ist, in dem ersten Photolithographieprozess freigelegt, und dann wird der freigelegte Substratbereich in dem zweiten Photolithographieprozess selektiv geätzt. Demzufolge kann der Graben in dem Substrat gebildet werden, und der Graben kann eine Stufe zwischen der Oberfläche des Substrats und dem Boden des Grabens bereitstellen.
  • Des Weiteren sind bei exemplarischen Ausführungsformen der Erfindung keine zusätzliche Photomaske und keine zusätzliche Schicht erforderlich, um die Elementisolationsstrukturjustiermarke zu bilden. Wenngleich die Position einer Justiermarke in einer herkömmlichen Pho tomaske oder einem Retikel, die/das in dem Muldenstrukturbildungsprozess verwendet wird, geändert werden kann, um die Justiermarke in dem Substrat zu bilden, ist die zusätzliche Photomaske weiterhin nicht erforderlich. Da die Schicht zur Bildung der Ionenimplantationsmaske auch als eine Schicht zur Bildung der Muldenjustiermarke verwendet wird, ist des Weiteren keine zusätzliche Schicht zur Bildung der Muldenjustiermarke erforderlich.
  • Außerdem können die Ätzbedingungen bei der Bildung des Grabens optimiert werden, der als die Elementisolationsstrukturjustiermarke in dem Substrat beim Muldenstrukturbildungsprozess verwendet wird. Die Optimierung der Ätzbedingungen kann durch Ändern der vorliegenden Trockenätzbedingungen ausreichend erzielt werden. Durch Optimieren der Ätzbedingungen ist außerdem möglicherweise kein zusätzlicher Ätzprozess notwendig.
  • Des Weiteren kann in exemplarischen Ausführungsformen der Erfindung die Erzeugung einer Stufe in anderen Bereichen des Substrats als einem Justiermarkenbereich (oder einem Anrissbereich) verhindert werden. Während Ätzprozessen sind zum Beispiel keine anderen Bereiche des Substrats als der Justiermarkenbereich freigelegt, und somit können diese Bereiche nicht geätzt werden.
  • Mit Ausnahme des Justiermarkenbereichs (oder Anrissbereichs) beinhaltet das Substrat keine Stufen, und somit werden nach dem Elementisolationsstrukturbildungsprozess keine unerwünschten Stufen in einem aktiven Bereich erzeugt. Wenn ein Elementisolationsstrukturbildungsprozess unter Verwendung von STI- und CMP-Prozessen durchgeführt wird, werden außerdem die STI- und CMP-Prozesse auf einem im Wesentlichen flachen Substrat durchgeführt. Demgemäß können eine CMP-Prozesstoleranz und die Planarität einer Hartmaske für STI erzielt werden, und das Auftreten eines Nitridrückstands von einer bei der Bildung von STI als Hartmaske verwendeten Nitridschicht kann verhindert werden.
  • Die Hartmaske, die bei der Bildung von STI verwendet wird, wird als Polierstoppschicht verwendet, wenn nach dem Füllen einer Isolationsschicht in einen Isolationsgraben ein CMP-Prozess durchgeführt wird. Wenn die Hartmaske nur eine mäßige Planarität aufweist, ist es schwierig, gleichmäßig einen Polierendpunkt zu detektieren, und somit tritt in einigen Bereichen übermäßiges CMP auf. In anderen Bereichen kann die Isolationsschicht auf der Hartmaske verbleiben, und so kann die Entfernung der Hartmaske nach CMP verhindert werden, so dass die Hartmaske möglicherweise weiterhin verbleibt. Demgemäß wird die CMP-Prozesstoleranz zur Bildung von STI zu eng.
  • Im Gegensatz zu den herkömmlichen Halbleiterprozessen kann mit den exemplarischen Ausführungsformen der Erfindung eine ausreichende CMP-Prozesstoleranz sichergestellt werden und/oder das Auftreten eines Nitridrückstands effektiv verhindert werden, da keine Stufe in anderen Bereichen des Substrats als dem Justiermarkenbereich erzeugt wird.
    •
  • Nunmehr werden exemplarische Ausführungsformen der Erfindung mit einer Muldenstruktur beschrieben, die ein p-leitendes Substrat, eine n-leitende Mulde (NW), eine p-leitende Mulde (PW) und eine p-leitende Taschenmulde (PPW) beinhaltet. Das heißt, es sind drei oder mehr Mulden vorhanden, die mittels eines Mulden-Drive-in-Prozesses gebildet werden. Die Erfindung ist jedoch nicht darauf beschränkt, sondern kann stattdessen auch auf eine Muldenstruktur mit einer Mehrzahl von Mulden angewendet werden, zum Beispiel drei oder mehr Mulden.
  • Die Muldenstrukturen in den Zeichnungen gemäß exemplarischen Ausführungsformen der Erfindung sind Beispiele für Muldenstrukturen, die Mulden mit einer Tiefe im Bereich von etwa 1,0μm bis etwa 12μm beinhalten, die für ein Bauelement für eine hohe Spannung von etwa 15V bis etwa 120V ausgelegt sind, vorzugsweise etwa 15V bis etwa 30V.
  • Die 1 bis 11 veranschaulichen ein Verfahren zur Bildung einer Justiermarke für die Bildung eines Elementisolationsbereichs in einem Muldenstrukturbildungsprozess gemäß einer exemplarischen Ausführungsform der Erfindung. Bezugnehmend auf 1 wird eine Kontaktstellenschicht 200 auf einem Halbleitersubstrat 100 gebildet, wobei das Substrat zum Beispiel mit p-leitenden Störstellen dotiert ist. Das Substrat 100 kann einen Justiermarkenbereich, in dem eine Justiermarke zu bilden ist, und Elementbereiche beinhalten, in denen Elemente zu bilden sind. Der Justiermarkenbereich wird in einem Anrissbereich gebildet. Die Kontaktstellenschicht 200 kann eine Siliciumoxidschicht aufweisen. Die Kontaktstellenschicht 200 kann mit einer Dicke von etwa 20nm bis etwa 50nm, vorzugsweise etwa 30nm bis etwa 40nm, unter Verwendung eines thermischen Oxidationsverfahrens gebildet werden.
  • Auf dem gesamten Bereich des Substrats 100 wird eine erste Ionenimplantation durchgeführt. Die erste Ionenimplantation kann ein Prozess zum Implantieren von Störstellen mit einer Leitfähigkeit sein, die entgegengesetzt zu jener der zuvor in das Substrat 100 dotierten Störstellen ist. Zum Beispiel können n-leitende Störstellen, wie Phosphonationen (P+), in das Substrat 100 implantiert werden. Die erste Ionenimplantation ist eine hochenergetische Ionenimplantation. Das heißt, P+-Ionen mit einer Dosis von etwa 1,5 × 1013Ionen/cm3 werden bei etwa 2,0MeV für die Implantation beschleunigt. Die erste Ionenimplantation kann eine n-Mulden-Ionenimplantation (NW IIP) zur Bildung einer n-leitenden Mulde (NW) sein. Die erste Ionenimplantation bildet eine erste Störstellenschicht, in die P+-Ionen im gesamten oder im Wesentlichen im gesamten Bereich des Substrats 100 implantiert sind.
  • Bezugnehmend auf 2 wird eine Ionenimplantationsmaskenschicht 310 auf der Kontaktstellenschicht 200 gebildet. Eine Ionenimplantationsmaske definiert Muldenbereiche, wenn eine Muldenstruktur mit einer Mehrzahl von Mulden gebildet wird. Zum Beispiel kann die Ionenimplantationsmaske einen p-Muldenbereich in einem n-Muldenbereich definieren. Die Ionenimplantationsmaske kann durch Strukturieren der Ionenimplantationsmaskenschicht 310 gebildet werden, die zum Beispiel aus Siliciumnitrid besteht. Die Ionenimplantationsmaskenschicht 310 kann durch Aufbringen von Siliciumnitrid mit einer Dicke von etwa 100nm gebildet werden. Die Dicke der Ionenimplantationsmaskenschicht 310 kann durch Berücksichtigen der Dicke der Kontaktstellenschicht 200 variiert werden, was in einem nachfolgenden Prozess zur Bildung einer Justiermarke vom Grabentyp ein Faktor ist.
  • Bezugnehmend auf 3 wird eine erste Photoresiststruktur 411 auf der Ionenimplantationsmaskenschicht 310 gebildet. Die erste Photoresiststruktur 411 wird in einem ersten Photolithographieprozess gebildet. Zum Beispiel kann eine Photoresistschicht auf der Ionenimplantationsmaskenschicht 310 gebildet, dann belichtet und entwickelt werden, um die erste Photoresiststruktur 411 zu bilden. Die erste Photoresiststruktur 411 kann einen p-leitenden Muldenbereich (PW-Bereich) freilegen, in dem eine PW zu bilden ist. Hierbei kann die erste Photoresiststruktur 411 einen Teil des Justiermarkenbereichs des Substrats 100 freilegen, um eine Muldenjustiermarke zu bilden.
  • Bezugnehmend auf 4 wird der freigelegte Teil der Ionenimplantationsmaskenschicht 310 geätzt, um die erste Ionenimplantationsmaske 311 zu bilden, wobei die erste Photoresiststruktur 411 als Ätzmaske verwendet wird. Der Ätzprozess ist ein Trockenätzprozess mit einer Ätzselektivität zwischen Photoresist und Siliciumnitrid, wobei die Kontaktstellenschicht 200 als Ätzstoppschicht verwendet wird. Die erste Ionenimplantationsmaske 311 weist eine Struktur auf, die der ersten Photore siststrukur 411 entspricht. Demgemäß legt die erste Ionenimplantationsmaske 311 die Kontaktstellenschicht 200 des PW-Bereichs frei und weist eine Vertiefung 101 auf, in der die Kontaktstellenschicht 200 des Justiermarkenbereichs freigelegt ist. Bezugnehmend auf 5 werden zweite Ionen in das Substrat 100 dort implantiert, wo die erste Ionenimplantationsmaske 311 ausgebildet ist. Die zweite Ionenimplantation kann ein Prozess zum Implantieren von Störstellen mit einer Leitfähigkeit sein, die entgegengesetzt zu jener der bei der ersten Ionenimplantation verwendeten Störstellen ist. Zum Beispiel können p-leitende Störstellen implantiert werden, wie Borionen (B+).
  • Die zweite Ionenimplantation ist eine hochenergetische Ionenimplantation. Das heißt, B+-Ionen mit einer Dosis von etwa 1,8 × 101 2Ionen/cm3 bis etwa 1,8 × 101 3Ionen/cm3 werden bei etwa 700keV bis etwa 800keV für die Implantation beschleunigt. In einer exemplarischen Ausführungsform der vorliegenden Erfindung wird die zweite Ionenimplantation mit den B+-Ionen mit einer Dosis von etwa 1,8 × 1013Ionen/cm3 beschleunigt mit etwa 700keV durchgeführt.
  • Die zweite Ionenimplantation kann eine p-Mulden-Ionenimplantation (PW IIP) zur Bildung einer p-leitenden Mulde sein, das heißt einer P-Mulde (PW). In der zweiten Ionenimplantation werden die p-leitenden Störstellen selektiv in einen vorgegebenen Bereich des Substrats 100 implantiert, der durch die erste Ionenimplantationsmaske 311 und/oder die erste Photoresiststruktur 411 freigelegt ist. Das heißt, in dem PW-Bereich und einem Teil des Justiermarkenbereichs des Substrats 100 wird ein zweiter Störstellenbereich mit B+-Ionen gebildet.
  • Bezugnehmend auf 6 wird ein erster Mulden-Drive-in-Prozess mit dem Substrat 100 durchgeführt. Der erste Mulden-Drive-in-Prozess kann eine lang andauernde Hochtemperatur-Wärmebehandlung sein, bei der die ionenimplantierten Störstellen diffundiert werden, um Mulden mit ei ner großen Tiefe von zum Beispiel etwa 1,0μm bis etwa 12μm zu bilden, die in einem Bauelement für hohe Spannung mit einer hohen Spannung von etwa 15V bis etwa 30V verwendet werden können. In dem Mulden-Drive-in-Prozess wird die erste Wärmebehandlung bei etwa 1100°C bis etwa 1150°C während etwa 8 Stunden bis etwa 13 Stunden durchgeführt, um die implantierten Störstellen zu diffundieren. Der erste Mulden-Drive-in-Prozess kann zum Beispiel bei etwa 1150°C während etwa 8 Stunden durchgeführt werden.
  • Demgemäß werden PWs 130, das heißt zweite Mulden, in den Bereichen gebildet, die durch die erste Ionenimplantationsmaske 311 und/oder die erste Photoresiststruktur 411 freigelegt sind, zum Beispiel dem PW-Bereich und einem Teil des Justiermarkenbereichs. Außerdem werden NWs 110, das heißt erste Mulden, die durch die PWs 130 definiert sind, in einem anderen Bereich des Substrats 100 gebildet.
  • Die erste Photoresiststruktur 411 kann zwecks Entfernung vor Durchführen des ersten Mulden-Drive-in-Prozesses abgelöst werden.
  • Bezugnehmend auf 7 wird eine zweite Photoresistschicht 430 auf der ersten Ionenimplantationsmaske 311 gebildet.
  • Bezugnehmend auf 8 wird eine zweite Photoresiststruktur 431 durch Belichten der zweiten Photoresistschicht 430 mittels eines zweiten Photolithographieprozesses gebildet. Die zweite Photoresiststruktur 431 legt die erste Ionenimplantationsmaske 311 des PPW-Bereichs und die Vertiefung 101 frei. Die zweite Photoresiststruktur 431 legt z.B. die Kontaktstellenschicht 513, die in der Vertiefung 101 freiliegt, und eine Muldenjustiermarkenstruktur 511 benachbart zu der freigelegten Kontaktstellenschicht 513 frei. Die Muldenjustiermarkenstruktur 511 ist ein Teil der ersten Ionenimplantationsmaske 311. Die zweite Photoresiststruktur 431 kann einen breiten Bereich der Oberseite der Muldenjustiermarkenstruk tur 511 freilegen oder kann lediglich die freigelegte Kontaktstellenschicht 513 freilegen.
  • Während des Belichtungsprozesses des zweiten Photolithographieprozesses wird unter Verwendung der Vertiefung 101 als Justiermarke, das heißt als Referenzpunkt, eine Belichtungsjustierung durchgeführt. Außerdem werden eine Justiermarke in einer ersten Photomaske mit einer Transferstruktur zur Bildung der zweiten Photoresiststruktur 431 und die Vertiefung 101 justiert, und dadurch legt die zweite Photoresiststruktur 431 die Bereiche frei, in denen die PPWs gebildet werden. Die Vertiefung 101 weist eine Stufe 510 zwischen der Muldenjustiermarkenstruktur 511 und der freigelegten Kontaktstellenschicht 513 auf. Somit wird die Belichtungsjustierung in einem zweiten Photolithographieprozess unter Verwendung der Stufe 510 als Justiermarke durchgeführt.
  • Die erste Ionenimplantationsmaske 411 mit der Vertiefung 101 legt den PW-Bereich frei. Daher kann der durch die zweite Photoresiststruktur 431 freigelegte PPW-Bereich zu dem PW-Bereich ebenso wie zu der Vertiefung 101 justiert werden.
  • Bezugnehmend auf 9 wird der freigelegte Teil der ersten Ionenimplantationsmaske 311 selektiv geätzt, um unter Verwendung der zweiten Photoresiststruktur 431 als Ätzmaske die zweite Ionenimplantationsmaske 313 zu bilden. Der Ätzprozess ist zum Beispiel ein Trockenätzprozess mit einer Ätzselektivität zwischen Photoresist und Siliciumnitrid, wobei die Kontaktstellenschicht 200 unter der ersten Ionenimplantationsmaske 311 als Ätzstoppschicht verwendet wird.
  • Zur Bildung einer p-Taschenmulde (PPW), das heißt einer dritten Mulde, in der NW 110 wird eine zweite Ionenimplantationsmaske 313 präpariert, die unter Verwendung der zweiten Photoresiststruktur 431 gebildet wird. Die zweite Photoresiststruktur 431 entspricht der Struktur, die durch Ät zen in der zweiten Ionenimplantationsmaske 313 gebildet wurde. Demgemäß legt die zweite Ionenimplantationsmaske 313 Teile der Kontaktstellenschicht 200 frei, die dem PPW-Bereich entsprechen.
  • Die zweite Photoresiststruktur 431 legt die Muldenjustiermarkenstruktur 511 und die Kontaktstellenschicht 513 frei, wie in 8 dargestellt. Demgemäß kann die freigelegte Kontaktstellenschicht 513 in dem Justiermarkenbereich während des Ätzprozesses unter Verwendung der zweiten Photoresiststruktur 431 als Ätzmaske geätzt werden. Außerdem wird das durch das Ätzen der Kontaktstellenschicht 513 freigelegte Substrat 100 kontinuierlich geätzt, wodurch ein Graben gebildet wird. Demgemäß wird der Graben, das heißt eine Justiermarke 550 vom Grabentyp, in dem Justiermarkenbereich des Halbleitersubstrats 100 gebildet.
  • Der freigelegte Teil der ersten Ionenimplantationsmaske 311 kann eine Dicke von etwa 100nm aufweisen. Wenngleich die Kontaktstellenschicht 200 eine Siliciumoxidschicht ist und somit aufgrund der Ätzselektivität zwischen Siliciumoxid und der zweiten Ionenimplantationsmaske 313, die aus Siliciumnitrid gebildet ist, als Ätzstoppschicht verwendet werden kann, kann der freigelegte Teil 513 der Kontaktstellenschicht 200 (siehe 8) ausreichend geätzt werden, um in dem Ätzprozess entfernt zu werden. Außerdem wird ein Teil des Halbleitersubstrats 100 unter der Kontaktstellenschicht 200 bis zu einer ausreichenden Tiefe selektiv geätzt, um einen Graben zu bilden, wenn der Teil der ersten Ionenimplantationsmaske 311 zwecks Entfernung geätzt wird.
  • Die Trockenätzbedingungen zum Strukturieren der zweiten Ionenimplantationsmaske 313 in dem Ätzprozess können nach Wunsch dazu verwendet werden, die Bildung des Grabens zu induzieren. Zum Beispiel kann ein Trockenätzprozess verwendet werden, bei dem die Ätzselektivität der ersten Ionenimplantationsmaske 311 zu dem Silicium in dem Halbleitersubstrat 100 relativ gering ist oder die Ätzselektivität der ersten Ionenimplantationsmaske 311 zu der Kontaktstellenschicht 200 relativ gering ist, und die zweite Ionenimplantationsmaske 313 kann zwecks Strukturierung selektiv geätzt werden. So kann der Teil 513 der Kontaktstellenschicht 200 und der Teil des Halbleitersubstrats 100 unter dem Teil 513 der Kontaktstellenschicht 200 geätzt werden, um einen Graben zu bilden.
  • Der Graben kann eine Stufe zwischen der Oberfläche des Halbleitersubstrats 100 und dem Boden des Grabens bereitstellen. Demgemäß kann die Stufe in dem nachfolgenden Elementisolationsstrukturbildungsprozess als Justiermarke in dem Belichtungsjustierprozess verwendet werden, der den Elementisolationsbereich und/oder den aktiven Bereich definiert. Mit anderen Worten kann der Graben 550 als eine Elementisolationsstrukturjustiermarke verwendet werden.
  • Bezugnehmend auf 10 wird eine dritte Ionenimplantation durch die zweite Ionenimplantationsmaske 313 und/oder die zweite Photoresiststruktur 431 in das Halbleitersubstrat 100 durchgeführt. Die dritte Ionenimplantation kann ein Prozess zum Implantieren von Störstellen mit einer Leitfähigkeit sein, die jener der bei der ersten Ionenimplantation verwendeten Störstellen entgegengesetzt ist. Zum Beispiel können p-leitende Störstellen implantiert werden, wie Borionen (B+).
  • Die dritte Ionenimplantation bildet dritte Mulden und kann zum Beispiel eine p-Taschenmuldenionenimplantation (PW IIP) zur Bildung von p-leitenden Taschenmulden (PPWs) sein. Bei der dritten Ionenimplantation werden die p-leitenden Störstellen selektiv in einen vorgegebenen Bereich des Halbleitersubstrats 100 implantiert, der durch die zweite Ionenimplantationsmaske 313 und/oder die zweite Photoresiststruktur 431 freigelegt ist. Das heißt, es wird ein dritter Störstellenbereich mit B+-Ionen in dem PPW-Bereich und einem Teil des Justiermarkenbereichs des Halbleitersubstrats 100 gebildet.
  • Die dritte Ionenimplantation kann zur Bildung von Taschenmulden in der NW 110 verwendet werden. Die dritte Ionenimplantation ist eine hochenergetische Ionenimplantation. Das heißt, B+-Ionen mit einer Dosis von etwa 1,8 × 101 2Ionen/cm3 bis 1,8 × 1013Ionen/cm3 werden bei etwa 700keV bis etwa 800keV für die Implantation beschleunigt. In einer exemplarischen Ausführungsform der vorliegenden Erfindung wird die dritte lonenimplantation mit den B+-Ionen mit einer Dosis von etwa 1,8 × 101 3Ionen/cm3 bei etwa 700keV beschleunigt.
  • Bezugnehmend auf 11 wird ein zweiter Mulden-Drive-in-Prozess in dem Halbleitersubstrat 100 durchgeführt. Der zweite Mulden-Drive-in-Prozess kann eine lang andauernde Hochtemperatur-Wärmebehandlung sein, bei der die ionenimplantierten Störstellen diffundiert werden, um Taschenmulden mit einer großen Tiefe von zum Beispiel 1,0μm bis 12μm zu bilden, die in einem Bauelement für hohe Spannung verwendet werden können, das mit einer hohen Spannung von etwa 15V bis etwa 30V getrieben wird. In dem Mulden-Drive-in-Prozess wird die erste Wärmebehandlung bei etwa 1100°C bis etwa 1150°C während etwa 8 Stunden bis etwa 13 Stunden durchgeführt, um die ionenimplantierten Störstellen zu diffundieren. Der erste Mulden-Drive-in-Prozess kann zum Beispiel bei etwa 1150°C während etwa 8 Stunden durchgeführt werden.
  • Demgemäß werden PPWs 150, das heißt dritte Mulden, in Bereichen des Halbleitersubstrats 100 gebildet, die durch die zweite Ionenimplantationsmaske 313 und/oder die zweite Photoresiststruktur 431 freigelegt sind, zum Beispiel der PPW-Bereich und ein Teil des Justiermarkenbereichs. Die PPWs 150 sind von den NWs 110, das heißt den ersten Mulden, umgeben.
  • Die zweite Photoresiststruktur 431 kann zwecks Entfernung vor der Durchführung des zweiten Mulden-Drive-in-Prozesses abgelöst werden.
  • Gemäß der vorliegenden exemplarischen Ausführungsform wird ein Teil des Justiermarkenbereichs in dem Halbleitersubstrat 100 mittels Durchführen von zwei Photolithographieprozessen in einem Muldenstrukturbildungsprozess freigelegt, und dann kann ein Teil des freigelegten Justiermarkenbereichs des Halbleitersubstrats 100 während des zweiten Ätzprozesses selektiv geätzt werden. Demgemäß kann ein Graben, der durch Ätzen eines Teils des Halbleitersubstrats 100 in einem Muldenstrukturbildungsprozess gebildet wird, als Elementisolationsstrukturjustiermarke 550 verwendet werden, die in einem nachfolgenden Elementisolationsstrukturprozess einen aktiven Bereich (oder einen Elementisolationsbereich) definiert.
  • Wenn der Graben in dem Justiermarkenbereich des Halbleitersubstrats 100 ausgebildet ist, wird die Erzeugung von Muldenstufen in anderen Elementbereichen des Halbleitersubstrats 100 verhindert, wie in 11 dargestellt. Demgemäß werden Schwierigkeiten verhindert, die in einem nachfolgenden Prozess auftreten, der mit dem Elementbereich des Halbleitersubstrats 100 durchgeführt wird, zum Beispiel eine durch die Muldenstufen verursachte Schwierigkeit.
  • Die Ionenimplantationsmasken 311 und 313 und die Photoresiststrukturen 411 und 431 in dem vorstehend beschriebenen Ionenimplantationsprozess können als Maske in den Ionenimplantationsprozessen wirken.
  • Die 12 bis 18 veranschaulichen ein Verfahren zur Bildung einer Elementisolationsstruktur, die eine Justiermarke vom Grabentyp gemäß einer exemplarischen Ausführungsform der Erfindung verwendet. In der exemplarischen Ausführungsform ist die Elementisolationsstruktur eine STI-Elementisolationsstruktur, die Erfindung ist jedoch nicht auf diese beschränkt.
  • Bezugnehmend auf 12 wird die zweite Ionenimplantationsmaske 313 von dem Halbleitersubstrat 100 mit der tiefen Muldenstruktur entfernt, und dann werden eine Hartmaskenschicht 330 und eine dritte Photoresistschicht 450 zur Strukturierung der Hartmaskenschicht 330 sequentiell auf dem Halbleitersubstrat 100 gebildet. Die Hartmaskenschicht 330 kann als Ätzmaske in einem STI-Prozess verwendet werden und/oder kann eine Hartmaske bilden, die in einem nachfolgenden CMP-Prozess als Ätzstoppschicht verwendet wird. Die Hartmaskenschicht 330 kann aus Siliciumnitrid gebildet werden. Die dritte Photoresistschicht 450 kann den Elementisolationsbereich in dem dritten Photolithographieprozess definieren.
  • Bezugnehmend auf 13 wird eine dritte Photoresiststruktur 451 aus der dritten Photoresistschicht 450 gebildet. Zum Beispiel wird ein dritter Photolithographieprozess auf der dritten Photoresistschicht 450 durchgeführt, um einen Bereich freizulegen, der ein Elementisolationsbereich sein wird, wodurch die dritte Photoresiststruktur 451 gebildet wird. Während des Belichtungsprozesses des dritten Photolithographieprozesses kann unter Verwendung der Justiermarke 550 vom Grabentyp eine Belichtungsjustierung durchgeführt werden. Zum Beispiel kann die Belichtungsjustierung zwischen einer zweiten Photomaske und dem Substrat 100 während des Belichtungsprozesses der dritten Photolithographie unter Verwendung einer Stufe zwischen der Oberseite 551 und der Unterseite 553 der Justiermarke 550 vom Grabentyp als Referenzpunkt durchgeführt werden.
  • Die dritte Photoresiststruktur 451 kann zum Freilegen des Elementisolationsbereichs und der Justiermarke 550 vom Grabentyp verwendet werden, da dies von Vorteil ist, wenn die Hartmaskenschicht 330, die in die Justiermarke 550 vom Grabentyp gefüllt ist, in einem nachfolgenden Prozess entfernt wird.
  • Bezugnehmend auf 14 wird die freigelegte Hartmaskenschicht 330 unter Verwendung der dritten Photoresiststruktur 451 als Ätzmaske selektiv geätzt, um eine Hartmaske 331 zu bilden. Demgemäß legt die Hartmaske 331 den Elementisolationsbereich frei.
  • Bezugnehmend auf 15 wird der freigelegte Bereich des Halbleitersubstrats 100 zur Bildung von Gräben 610 zur Elementisolation unter Verwendung der Hartmaske 331 und/oder der dritten Photoresiststruktur 451 als Ätzmaske selektiv geätzt. Die dritte Photoresiststruktur 331 kann zwecks Entfernung selektiv abgelöst werden.
  • Bezugnehmend auf 16 wird eine Isolationsschicht 650 gebildet, welche die Gräben 610 füllt. Die Isolationsschicht 650 kann aus einem Isolationsmaterial gebildet werden, zum Beispiel Siliciumoxid, und die Hartmaske 331 bedecken.
  • Bezugnehmend auf 17 wird die Isolationsschicht 650 in Elementisolationseinheiten 651 separiert. In dieser exemplarischen Ausführungsform wird ein CMP-Prozess zum Separieren der Isolationsschicht 650 verwendet. Der CMP-Prozess wird aufgrund seiner vorteilhaften Eigenschaften hinsichtlich des Planarisierens des Halbleitersubstrats 100 gewählt. Es können jedoch verschiedene, auf dem Fachgebiet bekannte Verfahren zum Separieren der Isolationsschicht 650 verwendet werden. Außerdem wird die Hartmaske 331 als Polierstoppschicht verwendet, wenn der CMP-Prozess mit der Isolationsschicht 650 durchgeführt wird.
  • Außerdem wird in der vorliegenden exemplarischen Ausführungsform ein Stufenbereich, wie eine Muldenstufe, in einem unwesentlichen Maß in dem Elementbereich des Halbleitersubstrats 100 erzeugt, und somit ist die Dicke der Hartmaske 331 gleichmäßig. Da die Hartmaske 331 mit einer gleichmäßigen Dicke als Polierstoppschicht verwendet werden kann, kann die Polierstoppschicht ohne Weiteres während des CMP-Prozesses detektiert werden. Demgemäß wird mit den exemplarischen Ausführungsformen eine ausreichende CMP-Prozesstoleranz bereitgestellt, und CMP-Defekte, wie ein Nitridrückstand oder Strukturdefekte in den Elementisolationseinheiten 651, werden effektiv verhindert.
  • Bezugnehmend auf 18 werden die Hartmaske 331 und die Kontaktstellenschicht 200 darunter selektiv entfernt, um die Elementisolationseinheiten 651 zu vervollständigen. Die Elementisolationseinheiten 651 definieren einen aktiven Bereich des Halbleitersubstrats 100.
  • Gemäß den vorstehend beschriebenen exemplarischen Ausführungsformen der Erfindung wird die Muldenjustiermarke 510 in einem Muldenstrukturbildungsprozess erzeugt, und die Elementisolationsstrukturjustiermarke 550 wird als ein Graben in dem Halbleitersubstrat 100 in einem Muldenstrukturbildungsprozess erzeugt.
  • 19 ist eine Draufsicht auf eine Justiermarke gemäß einer exemplarischen Ausführungsform der Erfindung. Die Justiermarken 510 und 550 können verschiedene Formen aufweisen, wie zum Beispiel eine Kreuzform. Wenn sie ein kreuzförmiges Layout aufweisen, wie in 19 dargestellt, ist die Belichtungsjustierung leichter zu erreichen, da die Justierung in der x- und der y-Richtung leichter zu steuern ist.
  • Gemäß den exemplarischen Ausführungsformen der Erfindung kann eine Elementisolationsstrukturjustiermarke, die bei der Bildung der Elementisolationsstruktur verwendet wird, mit einem Graben, der in einem Halbleitersubstrat in dem Muldenstrukturbildungsprozess gebildet wird, bereitgestellt werden, wenn ein tiefer Muldenstrukturbildungsprozess vor der Bildung einer Elementisolationsstruktur durchgeführt wird.
  • Die Elementisolationsstrukturjustiermarke kann als ein Graben in lediglich einem Justiermarkenbereich in einem Photolithographieprozess und einem Ätzprozess zur Bildung einer Muldenstruktur gebildet werden. Demgemäß weisen andere Bereiche als der Justiermarkenbereich, wie Elementbereiche, in dem Halbleitersubstrat keine Muldenstufen auf.
  • Daher werden Defekte, die durch die Muldenstufen verursacht werden, zum Beispiel eine fehlende CMP-Prozesstoleranz für STI und/oder das Auftreten eines Nitridrückstands, in dem nachfolgenden Elementisolationsstrukturprozess verhindert.
  • Da die Elementisolationsstrukturjustiermarke in dem Muldenstrukturbildungsprozess erzeugt wird, ist keine zusätzliche Photomaske erforderlich, und/oder es ist kein zusätzlicher Prozess zur Bildung einer Schicht notwendig. Demgemäß kann eine Elementisolationsstrukturjustiermarke ohne einen zusätzlichen Prozess gebildet werden.

Claims (16)

  1. Verfahren zur Bildung einer Justiermarke in einem Muldenstrukturbildungsprozess für ein Halbleiterbauelement, das die folgenden Schritte umfasst: – Bereitstellen eines Halbleitersubstrats (100) mit einem Justiermarkenbereich und einem ersten Muldenbereich (PPW-Bereich), – Bilden einer ersten Ionenimplantationsmaske (311) auf dem Substrat, wobei die erste Ionenimplantationsmaske eine Vertiefung (101) aufweist, die einen Teil des Justiermarkenbereichs freilegt und den ersten Muldenbereich bedeckt, – Ätzen des freiliegenden Justiermarkenbereichs und der ersten Ionenimplantationsmaske über dem ersten Muldenbereich, um eine Justiermarke (550) vom Grabentyp in dem Justiermarkenbereich und eine zweite Ionenimplantationsmaske (313) zu bilden, die den ersten Muldenbereich freilegt, und – Implantieren von Störstellen in den durch die zweite Ionenimplantationsmaske freigelegten ersten Muldenbereich, um eine erste Mulde in dem ersten Muldenbereich zu bilden.
  2. Verfahren nach Anspruch 1, wobei – das Halbleitersubstrat so bereitgestellt wird, dass es außerdem einen zweiten Muldenbereich (PW-Bereich) aufweist, – die erste Ionenimplantationsmaske so gebildet wird, dass sie außerdem den zweiten Muldenbereich freilegt, und – Störstellen in den durch die erste Ionenimplantationsmaske freigelegten zweiten Muldenbereich implantiert werden, um eine zweite Mulde (130) in dem zweiten Muldenbereich zu bilden, bevor der freigelegte Justiermarkenbereich und die erste Ionenimplantationsmaske über dem ersten Muldenbereich geätzt werden.
  3. Verfahren nach Anspruch 1 oder 2, das des Weiteren die Bildung einer Kontaktstellenschicht (200) auf dem Substrat vor dem Bilden der ersten Ionenimplantationsmaske beinhaltet, wobei die erste Ionenimplantationsmaske unter Verwendung der unter der ersten Ionenimplantationsmaske angeordneten Kontaktstellenschicht als Ätzstoppschicht geätzt wird und der freigelegte Justiermarkenbereich durch Ätzen der Kontaktstellenschicht und des Substrats unter der Kontaktstellenschicht geätzt wird.
  4. Verfahren nach Anspruch 3, wobei die Kontaktstellenschicht eine Siliciumoxidschicht mit einer Dicke von etwa 20nm bis etwa 50nm aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die erste Ionenimplantationsmaske eine Dicke von etwa 100nm aufweist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Bilden der Justiermarke vom Grabentyp und der zweiten Ionenimplantationsmaske umfassen: – Bilden einer Photoresistschicht (430), welche die erste Ionenimplantationsmaske (311) bedeckt, – Bilden einer Photoresiststruktur (431), welche die erste Ionenimplantationsmaske auf dem ersten Muldenbereich und den in der Vertiefung freigelegten Justiermarkenbereich mittels Durchführen eines Photolithographieprozesses mit der Photoresistschicht unter Verwendung der Vertiefung als Justiermarke für eine Belichtungsjustierung freilegt, und – Ätzen des freigelegten Teils der ersten Ionenimplantationsmaske und des freigelegten Justiermarkenbereichs unter Verwendung der Photoresiststruktur als Ätzmaske.
  7. Verfahren nach einem der Ansprüche 3 bis 6, wobei die erste Ionenimplantationsmaske aus Siliciumnitrid besteht und eine größere Dicke als die Kontaktstellenschicht aufweist, so dass wenigstens ein Teil der ersten Ionenimplantationsmaske verbleibt, bis die Kontaktstellenschicht des Justiermarkenbereichs und das unter der Kontaktstellenschicht angeordnete Substrat bei der Bildung der zweiten Ionenimplantationsmaske geätzt werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Bilden der ersten Ionenimplantationsmaske umfasst: – Bilden einer Ionenimplantationsmaskenschicht (310) auf dem Halbleitersubstrat, – Bilden einer Photoresiststruktur (411) auf der Ionenimplantationsmaskenschicht, wobei die Photoresiststruktur die Ionenimplantationsmaskenschicht auf dem zweiten Muldenbereich und dem Justiermarkenbereich freilegt, und – Ätzen der Ionenimplantationsmaskenschicht unter Verwendung der ersten Photoresiststruktur als Ätzmaske.
  9. Verfahren nach einem der Ansprüche 1 bis 8, das des Weiteren ein Implantieren von Störstellen in wenigstens das im Wesentlichen gesamte Substrat vor dem Bilden der ersten Ionenimplantationsmaske umfasst, um eine dritte Mulde (110) zu bilden, wobei die Störstellen einen Leitfähigkeitstyp aufweisen, der jenem der in den zweiten Muldenbereich implantierten Störstellen entgegengesetzt ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, das des Weiteren das Durchführen einer Wärmebehandlung zur Bildung der ersten und/oder dritten Mulde als diffundierte tiefe Mulde nach dem Implantieren der Störstellen in den zweiten Muldenbereich umfasst.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei wenigstens eine der ersten Mulde, der zweiten Mulde und der dritten Mulde eine Tiefe von etwa 1,0μm bis etwa 12μm für ein Bauelement für hohe Spannung aufweist, das mit einer hohen Spannung von etwa 15V bis etwa 30V getrieben wird.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die zweite Mulde als Taschenmulde gebildet wird, die in der dritten Mulde justiert ist.
  13. Verfahren zur Bildung einer Elementisolationsstruktur für ein Halbleiterbauelement, mit folgenden Schritten: – Bilden einer Justiermarke (550) in einem Halbleitersubstrat gemäß dem Verfahren nach einem der Ansprüche 1 bis 12, – Entfernen der zweiten Ionenimplantationsmaske und – Bilden von wenigstens einer Elementisolationsstruktureinheit (651), die zu der zweiten Mulde (130) justiert ist, unter Verwendung der Justiermarke vom Grabentyp als Referenzpunkt.
  14. Verfahren nach Anspruch 13, wobei die Elementisolationsstruktur eine Isolationsstruktur mit flachem Graben (STI-Struktur) ist.
  15. Verfahren nach Anspruch 13 oder 14, wobei das Bilden der Elementisolationsstruktureinheit umfasst: – Bilden eines Grabens (610) in dem Halbleitersubstrat unter Verwendung eines Photolithographieprozesses und eines Ätzprozesses, bei denen eine Belichtungsjustierung unter Ver wendung der Justiermarke vom Grabentyp als Referenzpunkt durchgeführt wird, und – Bilden einer Isolationsschicht (650), die den Graben füllt.
  16. Verfahren nach Anspruch 15, wobei das Bilden der Elementisolationsstruktureinheit des Weiteren chemisch-mechanisches Polieren (CMP) der Isolationsschicht umfasst, um die Isolationsschicht in die Elementisolationsstruktureinheit zu separieren.
DE102006038374A 2005-08-12 2006-08-11 Verfahren zur Bildung einer Justiermarke und einer Elementisolationsstruktur für ein Halbleiterbauelement Ceased DE102006038374A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0074477 2005-08-12
KR1020050074477A KR100699860B1 (ko) 2005-08-12 2005-08-12 웰 구조 형성 과정에서 정렬 키를 형성하는 방법 및 이를이용한 소자 분리 형성 방법

Publications (1)

Publication Number Publication Date
DE102006038374A1 true DE102006038374A1 (de) 2007-04-12

Family

ID=37721998

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006038374A Ceased DE102006038374A1 (de) 2005-08-12 2006-08-11 Verfahren zur Bildung einer Justiermarke und einer Elementisolationsstruktur für ein Halbleiterbauelement

Country Status (6)

Country Link
US (1) US20070037359A1 (de)
JP (1) JP2007053365A (de)
KR (1) KR100699860B1 (de)
CN (1) CN1913119A (de)
DE (1) DE102006038374A1 (de)
TW (1) TW200710965A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775508B1 (ja) * 2005-03-10 2006-05-17 株式会社リコー 半導体装置の製造方法及び半導体装置
KR100630768B1 (ko) * 2005-09-26 2006-10-04 삼성전자주식회사 캡핑층을 구비한 얼라인먼트 키 형성방법 및 이를 이용한반도체 장치의 제조방법
JP4718961B2 (ja) * 2005-09-30 2011-07-06 株式会社東芝 半導体集積回路装置及びその製造方法
KR100928510B1 (ko) * 2007-12-24 2009-11-26 주식회사 동부하이텍 임플란트 패턴 ｃｄ-ｋｅｙ 및 그 생성 방법
CN101894800A (zh) * 2010-05-28 2010-11-24 上海宏力半导体制造有限公司 高压cmos器件的制造方法
CN102403233B (zh) * 2011-12-12 2014-06-11 复旦大学 垂直沟道的隧穿晶体管的制造方法
JP2013187263A (ja) * 2012-03-06 2013-09-19 Canon Inc 半導体装置、記録装置及びそれらの製造方法
KR101967753B1 (ko) * 2012-07-30 2019-04-10 삼성전자주식회사 반도체 장치의 제조 방법
CN102856164B (zh) * 2012-09-07 2016-04-13 无锡华润上华科技有限公司 一种提高对位标记清晰度的方法
CN104779241B (zh) * 2015-04-29 2017-10-20 上海华虹宏力半导体制造有限公司 外延工艺中光刻标记的制作方法
CN105810568A (zh) * 2016-05-17 2016-07-27 上海华力微电子有限公司 减少零层对准光罩使用的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149428B2 (ja) * 1998-10-09 2001-03-26 日本電気株式会社 半導体装置の製造方法
KR100299519B1 (ko) * 1999-06-24 2001-11-01 박종섭 반도체 소자의 정렬 키 형성방법
US6656815B2 (en) * 2001-04-04 2003-12-02 International Business Machines Corporation Process for implanting a deep subcollector with self-aligned photo registration marks
KR100480593B1 (ko) * 2002-01-04 2005-04-06 삼성전자주식회사 활성 영역 한정용 얼라인 키를 가지는 반도체 소자 및 그제조 방법
JP2003243293A (ja) 2002-02-19 2003-08-29 Mitsubishi Electric Corp 半導体装置の製造方法
KR100511094B1 (ko) * 2002-12-28 2005-08-31 매그나칩 반도체 유한회사 반도체 소자의 키 정렬 방법
JP3775508B1 (ja) * 2005-03-10 2006-05-17 株式会社リコー 半導体装置の製造方法及び半導体装置
JP4718961B2 (ja) * 2005-09-30 2011-07-06 株式会社東芝 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
US20070037359A1 (en) 2007-02-15
KR100699860B1 (ko) 2007-03-27
KR20070019473A (ko) 2007-02-15
CN1913119A (zh) 2007-02-14
JP2007053365A (ja) 2007-03-01
TW200710965A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
DE102006038374A1 (de) Verfahren zur Bildung einer Justiermarke und einer Elementisolationsstruktur für ein Halbleiterbauelement
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE10309997B4 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
DE3002051C2 (de)
DE19758977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102011003843A1 (de) SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008062488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE102006051492A1 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung
DE102013227069B4 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102011088584A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE10297583T5 (de) Soi-Bauteil mit unterschiedlichen Siliziumdicken
DE102009058844B4 (de) Sperrschicht-Feldeffekttransistor und Herstellungsverfahren
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
DE60127052T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE102009031114B4 (de) Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
DE102007040869B4 (de) Verfahren zur Herstellung eines Hochvolt-CMOS-Bauelementes und Bauelement
DE4308958A1 (de) Verfahren zur Herstellung von Bipolartransistoren
DE19731859C2 (de) Verfahren zum Herstellen einer integrierten Schaltkreisstruktur durch Amorphisieren eines Bereichs einer Polysiliciumschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection