DE102004012845A1 - Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat Download PDF

Info

Publication number
DE102004012845A1
DE102004012845A1 DE102004012845A DE102004012845A DE102004012845A1 DE 102004012845 A1 DE102004012845 A1 DE 102004012845A1 DE 102004012845 A DE102004012845 A DE 102004012845A DE 102004012845 A DE102004012845 A DE 102004012845A DE 102004012845 A1 DE102004012845 A1 DE 102004012845A1
Authority
DE
Germany
Prior art keywords
electrode
insulating layer
semiconductor
end portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004012845A
Other languages
English (en)
Other versions
DE102004012845B4 (de
Inventor
Ikuya Suwa Miyazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003072337A external-priority patent/JP2004281793A/ja
Priority claimed from JP2003076111A external-priority patent/JP3951944B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE102004012845A1 publication Critical patent/DE102004012845A1/de
Application granted granted Critical
Publication of DE102004012845B4 publication Critical patent/DE102004012845B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/22—Illumination; Arrangements for improving the visibility of characters on dials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/56—Cameras or camera modules comprising electronic image sensors; Control thereof provided with illuminating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Halbleitersubstrat durchdringende Elektroden hat, welches Verfahren die Schritte des Bildens eines konkaven Abschnitts, der von einer aktiven Oberfläche eines Halbleitersubstrats, auf dem eine integrierte Schaltung gebildet wird, zu einem Inneren des Halbleitersubstrats verläuft, des Bildens einer ersten Isolierschicht auf einer inneren Oberfläche des konkaven Abschnitts, des Füllens einer Innenseite der ersten Isolierschicht mit einem elektrisch leitfähigen Material, um so eine Elektrode zu bilden, des Freilegens eines distalen Endabschnitts der ersten Isolierschicht durch Ätzen einer Rückfläche des Halbleitersubstrats, des Bildens einer zweiten Isolierschicht auf einer Rückfläche des Substrats und des Freilegens des distalen Endabschnitts der Elektrode durch Entfernen der ersten Isolierschicht und der zweiten Isolierschicht von einem distalen Endabschnitt der Elektrode enthält.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiters, einen Halbleiter, ein Schaltungssubstrat und ein elektronisches Gerät, und insbesondere einen Halbleiterchip, der zur dreidimensionalen Montage geeignet ist, sowie ein Verfahren zur Herstellung desselben.
  • Es wird die Priorität der japanischen Patentanmeldungen Nr. 2003-72337, eingereicht am 17. März 2003, und Nr. 2003-76111, eingereicht am 19. März 2003, beansprucht und deren Inhalt wird hierin durch Bezugnahme eingeschlossen.
  • In tragbaren elektronischen Geräten, wie zum Beispiel Mobiltelefonen, Notebook-Computern und persönlichen digitalen Assistenten (PDA) besteht der Bedarf nach Größen- und Gewichtsverminderung.
  • Im Zusammenhang damit ist der Montageraum für Halbleiterchips in den vorstehend genannten elektronischen Geräten äußerst beschränkt und die Montage von Halbleiterchips mit hoher Packungsdichte stellt ein Problem dar. Daher wurde eine dreidimensionale Montagetechnik entwickelt, wie etwa die in der japanischen ungeprüften Patentanmeldung, Erstveröffentlichungs-Nr. 2002-25948, gezeigte. Die dreidimensionale Montagetechnik ist eine Technik, die eine Montage von Halbleiterchips mit hoher Dichte durch Stapeln der Halbleiterchips miteinander und Verbinden jedes Halbleiterchips durch Verdrahtung erzielt.
  • 20 ist eine seitliche Querschnittsansicht von gestapelten Halbleiterchips und 21 ist eine vergrößerte Ansicht des Ausschnitts A in 20.
  • Wie 20 zeigt, sind eine Vielzahl von Elektroden 234 in jedem Halbleiterchip 202 gebildet, der in der dreidimensionalen Montagetechnik verwendet wird. Die Elektroden 234 sind so gebildet, dass sie den Halbleiterchip 202 von einem in einer aktiven Oberfläche 210a des Halbleiterchips gebildeten Elektrodenunterbau (nicht dargestellt) zu der Rückfläche 210b des Halbleiterchips 202 durchdringen. Der Abschnitt der Elektrode 234, der das Durchgangsloch in dem Halbleiterchip 202 füllt, wird als Plugabschnitt bezeichnet, während der an einer Vorderfläche des Halbleiterchips 202 vorragende Abschnitt als Postabschnitt bezeichnet wird. Es sei angemerkt, dass zum Verhindern von Kurzschlüssen zwischen Signaldrähten und der Masse, wie in 21 gezeigt, ein Isolierfilm 222 an einer inneren Oberfläche des Durchgangslochs 222 in dem Halbleiterchip gebildet ist.
  • Wie 21 zeigt, ist auf einer oberen Stirnfläche des Postabschnitts 235 der Elektrode 234 eine Lötschicht 240 gebildet. Die Halbleiterchips 202a und 202b sind in einer solchen Position gestapelt, dass die untere Oberfläche des Plugabschnitts 236 der Elektrode 234 des oberen Halbleiterchips 202a auf einer oberen Oberfläche des Postabschnitts 235 der Elektrode 234 des unteren Halbleiterchips 202b platziert ist. Die Halbleiterchips 202a und 202b werden gegeneinander gepresst, während die Lötschicht 240 durch Aufschmelzen geschmolzen wird. Als Resultat wird eine Lotlegierung in dem Kontaktabschnitt zwischen der Lötschicht 240 und der Elektrode 234 gebildet, sodass die beiden mechanisch und elektrisch verbunden sind. Die Halbleiterchips 202a und 202b werden auf diese Weise durch Verdrahtung verbunden.
  • Es besteht jedoch die Gefahr, dass die durch Aufschmelzen geschmolzene Lötschicht 240 entlang dem äußeren Umfang des Plugabschnitts 236 der Elektrode 234 des oberen Halbleiterchips 202a nach oben hin verformt wird und einen Kontakt mit der Rückfläche 210b des oberen Halbleiterchips 202a herstellt. Dies würde das Problem verursachen, dass ein Kurzschluss zwischen der Signalverdrahtung und Masse auftritt, da die Signalverdrahtung mit der Lötschicht 240 verbunden ist, während die Masse mit der Rückfläche 210b des Halbleiterchips 202a verbunden ist. Ferner ist die untere Oberfläche des Plugabschnitts 236 der Elektrode 234 in dem Halbleiterchip 202a der Luft ausgesetzt, bevor dieser gestapelt wird. Wenn eine längere Zeitdauer zwischen der Bildung und dem Stapeln des Halbleiterchips 202a vorliegt, ist es daher möglich, dass die untere Oberfläche des Plugabschnitts 236 der Elektrode 234 oxidiert und dass ihre Benetzbarkeit daher verschlechtert wird. Wenn ferner der Halbleiterchip 202a mit der Elektrode 234 in oxidiertem Zustand gestapelt wird, ist ferner die Bildung der Lötlegierung in dem Verbindungsabschnitt zwischen der Lötschicht 240 und der Elektrode 234 erschwert, wodurch das Problem entsteht, dass zwischen den Elektroden Leitungsunterbrechungen auftreten. Dies führt zu einer verminderten Ausbeute an dreidimensional montierten Halbleitervorrichtungen.
    •
  • Die vorliegende Erfindung wurde zur Lösung der vorstehend beschriebenen Probleme vollzogen, und es ist eine Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung, eine Halbleitervorrichtung, ein Schaltungssubstrat und ein elektronisches Gerät zu schaffen, bei welchen ein Kurzschluss zwischen der Signalverdrahtung und Masse vermieden wird und bei welchen das Problem von Leitungsunterbrechungen, die während des Stapelns zwischen Elektroden auftreten, verhindert wird.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Der erste Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervor richtung, die ein Halbleitersubstrat durchdringende Elektroden hat, welches Verfahren die Schritte des Bildens eines konkaven Abschnitts, der sich von einer aktiven Oberfläche eines Halbleitersubstrats, auf dem eine integrierte Schaltung gebildet wird, zu einem Inneren des Halbleitersubstrats erstreckt, des Bildens einer ersten Isolierschicht auf einer inneren Oberfläche des konkaven Abschnitts, des Füllens einer Innenseite der ersten Isolierschicht mit einem elektrisch leitfähigen Material, um so eine Elektrode zu bilden, des Freilegens eines distalen Endabschnitts der ersten Isolierschicht durch Ätzen einer Rückfläche des Halbleitersubstrats, des Bildens einer zweiten Isolierschicht auf einer Rückfläche des Substrats, und des Freilegens des distalen Endabschnitts der Elektrode durch Entfernen der ersten Isolierschicht und der zweiten Isolierschicht von dem distalen Endabschnitt der Elektroden aufweist.
  • Gemäß diesem Aspekt ist es während des Freilegens des distalen Endabschnitts der Elektrode an der Rückfläche des Halbleitersubstrats möglich, die zweite Isolierschicht an deren Peripherie zu bilden. Als Resultat ist es auch dann, wenn die verbundenen Elemente zwischen den Elektroden verformt werden, wenn die Halbleitervorrichtungen gestapelt werden, möglich, einen Kurzschluss zwischen den verbundenen Elementen und der Rückfläche des Halbleitersubstrats zu verhindern. Demgemäß kann ein Kurzschluss zwischen der Signalverdrahtung und Masse vermieden werden.
  • Es ist wünschenswert, dass das Verfahren ferner vor dem Ätzen der Rückfläche des Halbleitersubstrats einen Schritt des Anbringens eines Verstärkungselements, der das Halbleitersubstrat verstärkt, an der aktiven Oberfläche des Halbleitersubstrats durch einen härtenden Klebstoff enthält.
  • Durch das Anbringen dieses Verstärkungselements ist es dann, wenn die Rückfläche des Halbleitersubstrats bearbeitet wird, möglich, die Entstehung von Rissen in dem Substrat zu verhindern. Durch das Anbringen des Verstärkungselements mit einem härtenden Klebstoff kann das Verstärkungselement fest angebracht werden, während Vorsprünge und Vertiefungen in der Rückfläche des Halbleitersubstrats ausgeglichen werden.
  • Ferner ist es wünschenswert, dass das Verfahren ferner vor dem Bilden der Elektrode die Schritte des Bildens eines distalen Elektrodenendabschnitts, der aus einem ersten elektrisch leitfähigen Material an einer unteren Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht gebildet wird, und des Bildens eines Elektrodenkörpers enthält, der aus einem zweiten elektrisch leitfähigen Material gebildet wird und mit dem distalen Elektrodenendabschnitt an einer Innenseite der ersten Isolierschicht verbunden ist, wobei in dem Schritt des Freilegens der Elektrode der distale Elektrodenendabschnitt durch Entfernen der ersten Isolierschicht freigelegt wird, die auf der Oberseite einer distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist, wobei das erste elektrisch leitfähige Material weniger leicht oxidierbar ist als das zweite elektrisch leitfähige Material.
  • Gemäß diesem Verfahren ist es möglich, an einem distalen Endabschnitt des Elektrodenkörpers einen distalen Elektrodenendabschnitt zu bilden, der aus einem elektrisch leitfähigen Material gebildet ist, das weniger leicht oxidierbar ist als das Material des Elektrodenkörpers. Als Resultat ist es möglich, das Oxidieren und die damit verbundene Verschlechterung der Benetzbarkeit der Elektroden der Halbleitervorrichtung zu verhindern. Demgemäß ist es auch dann, wenn die Halbleitervorrichtungen nach Ver streichen einer längeren Zeitdauer nach der Bildung der Halbleitervorrichtungen gestapelt werden, möglich, die Elektroden miteinander zu verbinden, sodass das Versagen der Leitungsverbindung zwischen Elektroden vermieden werden kann.
  • Ferner ist es erwünscht, dass in dem Schritt des Bildens des distalen Elektrodenendabschnitts ein das erste elektrisch leitfähige Material enthaltender Flüssigkeitskörper unter Verwendung einer Tröpfchenabgabevorrichtung auf die untere Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht abgegeben wird und dass der abgegebene Flüssigkeitskörper anschließend eingebrannt wird.
  • Durch Verwendung dieses Verfahrens wird es möglich, eine vorbestimmte Flüssigkeitsmenge auf die untere Oberfläche des konkaven Abschnitts abzugeben und dadurch die distalen Elektrodenendabschnitte mit einem hohen Präzisionsgrad zu bilden.
  • Der zweite Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Halbleitersubstrat durchdringende Elektroden hat, welches Verfahren die Schritte des Bildens eines konkaven Abschnitts, der sich von einer aktiven Oberfläche eines Halbleitersubstrats, auf dem eine integrierte Schaltung gebildet wird, zu einem Inneren des Halbleitersubstrats erstreckt, des Bildens einer ersten Isolierschicht auf einer inneren Oberfläche des konkaven Abschnitts, des Bildens eines distalen Elektrodenendabschnitts, der aus einem ersten elektrisch leitfähigen Material gebildet ist, auf einer unteren Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht, des Bildens eines Elektrodenkörpers, der aus einem zweiten elektrisch leitfähigen Material gebildet ist und mit dem distalen Elektrodenendabschnitt an einer Innenseite der ersten Isolierschicht verbunden ist, des Freilegens eines distalen Endabschnitts der ersten Isolierschicht durch Ätzen einer Rückfläche des Halbleitersubstrats, und des Freilegens des distalen Elektrodenendabschnitts durch Entfernen der ersten Isolierschicht, die auf einer distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist, enthält, wobei das für das erste elektrisch leitfähige Material verwendete Material weniger leicht oxidierbar ist als das für das zweite elektrisch leitfähige Material verwendete Material.
  • Gemäß diesem Aspekt ist es möglich, an einem distalen Endabschnitt des Elektrodenkörpers einen distalen Elektrodenendabschnitt zu bilden, der aus einem elektrisch leitfähigen Material gebildet ist, das weniger leicht oxidiert werden kann als der Elektrodenkörper. Als Resultat kann verhindert werden, dass die Elektroden der Halbleitervorrichtung oxidiert werden und als Folge davon ihre Benetzbarkeit verschlechtert wird. Demgemäß ist es auch dann, wenn die Halbleitervorrichtungen nach Verstreichen einer längeren Zeitdauer nach der Bildung der Halbleitervorrichtungen gestapelt werden, möglich, die Elektroden miteinander zu verbinden, sodass das Versagen der Leitungsverbindung zwischen Elektroden vermieden werden kann.
  • Ferner ist es erwünscht, dass in dem Schritt des Bildens des distalen Elektrodenendabschnitts ein das erste elektrisch leitfähige Material enthaltender Flüssigkeitskörper unter Verwendung einer Tröpfchenabgabevorrichtung auf die untere Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht abgegeben wird und dass der abgegebene Flüssigkeitskörper anschließend eingebrannt wird.
  • Durch Verwendung dieses Verfahrens wird es möglich, eine vorbestimmte Flüssigkeitsmenge auf die untere Oberfläche des konkaven Abschnitts abzugeben und dadurch die distalen Elektrodenendabschnitte mit einem hohen Präzisionsgrad zu bilden.
  • Ferner ist es wünschenswert, dass das Verfahren nach dem Schritt des Ätzens der Rückfläche des Halbleitersubstrats feiner einen Schritt des Bildens einer zweiten Isolierschicht auf einer Rückfläche des Halbleitersubstrats aufweist, wobei in dem Schritt des Entfernens der ersten Isolierschicht, die auf einer distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist, der distale Elektrodenendabschnitt durch Entfernen der zweiten Isolierschicht freigelegt wird, die auf der distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist.
  • Wenn dieses Verfahren verwendet wird, ist es möglich, während der distale Endabschnitt der Elektrode an der Rückfläche des Halbleitersubstrats freigelegt wird, die zweite Isolierschicht an ihrer Peripherie zu bilden. Als Resultat ist es auch dann, wenn die verbundenen Elemente zwischen den Elektroden beim Stapelvorgang der Halbleitervorrichtungen verformt werden, einen Kurzschluss zwischen den verbundenen Elementen und der Rückfläche des Halbleitersubstrats zu verhindern. Demgemäß kann ein Kurzschluss zwischen der Signalverdrahtung und der Masse vermieden werden.
  • Der dritte Aspekt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, die ein Halbleitersubstrat hat, auf dem eine integrierte Schaltung gebildet wird, eine Elektrode durch eine erste Isolierschicht innerhalb eines Durchgangslochs gebildet wird, das von einer aktiven Oberfläche des Halbleitersubstrats zu einer Rückfläche des Halbleitersubstrats verläuft, und eine zweite Isolierschicht auf einer Rückfläche des Halbleitersubstrats mindestens an der Peripherie der Elektrode gebildet wird.
  • Gemäß diesem Aspekt ist es auch dann, wenn die verbundenen Elemente zwischen den Elektroden verformt sind, wenn eine Vielzahl von Halbleitervorrichtungen übereinander gestapelt wird, möglich, den Kurzschluss zwischen den Verbindungselementen und der Rückfläche des Halbleitersubstrats zu verhindern. Demgemäß kann ein Kurzschluss zwischen der Signalverdrahtung und der Masse vermieden werden.
  • Ferner ist es möglich, dass die distale Stirnfläche der Elektrode auf der Rückseite des Halbleitersubstrats über die Oberfläche der zweiten Isolierschicht vorspringend gebildet wird.
  • Wenn diese Struktur verwendet wird, ist es möglich, einen Abstand zwischen den Halbleitervorrichtungen sicherzustellen, und daher können dann, wenn eine Vielzahl von Halbleitervorrichtungen übereinander gestapelt wird, die Spalte zwischen den jeweiligen Halbleitervorrichtungen ohne weiteres mit einer Unterfüllung oder dergleichen gefüllt werden.
  • Ferner ist es möglich, dass die distale Stirnfläche der Elektrode an der Rückseite des Halbleitersubstrats in im wesentlichen derselben Ebene wie die Oberfläche der zweiten Isolierschicht gebildet wird.
  • Wenn diese Struktur verwendet wird, wenn eine Vielzahl von Halbleitervorrichtungen übereinander gestapelt ist, werden keine Belastungskonzentrationen in benachbarten Halbleitervorrichtungen erzeugt, und die dreidimensionale Montage wird möglich, ohne dass Halbleitervorrichtungen zerbrochen werden.
  • Ferner ist es bevorzugt, dass die zweite Isolierschicht aus Siliziumoxid, Siliziumnitrid oder Polyimid gebildet wird.
  • Der vierte Aspekt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, die ein Halbleitersubstrat hat, auf dem eine integrierte Schaltung gebildet wird, ein Elektrodenkörper durch eine erste Isolierschicht innerhalb eines Durchgangslochs gebildet wird, das sich von einer aktiven Oberfläche des Halbleitersubstrats zu einer Rückfläche des Halbleitersubstrats erstreckt, und ein distaler Elektrodenendabschnitt an einem distalen Endabschnitt des Elektrodenkörpers an einer Rückseite des Halbleitersubstrats gebildet wird und aus einem elektrisch leitfähigen Material gebildet wird, das weniger leicht oxidiert wird als das Material, das den Elektrodenkörper bildet.
  • Gemäß diesem Aspekt kann verhindert werden, dass die Elektroden der Halbleitervorrichtung oxidiert werden und als Folge davon ihre Benetzbarkeit verschlechtert wird. Demgemäß ist es auch dann, wenn die Halbleitervorrichtungen übereinander gestapelt werden, nachdem eine längere Zeitdauer seit der Bildung der Halbleitervorrichtungen verstrichen ist, möglich, die Elektroden miteinander zu verbinden, sodass Leitungsfehler zwischen den Elektroden vermieden werden können.
  • Ferner ist es bevorzugt, dass der distale Elektrodenendabschnitt aus Gold oder Silber besteht.
  • Wenn diese Struktur verwendet wird, kann eine Unterbrechung der Leitung zwischen Elektroden vermieden werden, da Gold oder Silber besonders beständig gegen Oxidation sind. Da ferner durch die Verbindungselemente zwischen den Elektroden eine Legierung leicht gebildet werden kann, ist es ferner möglich, die distalen Elektrodenendabschnitte mit einer nach Wunsch gewählten Dicke zu bilden.
  • Ferner wird die zweite Isolierschicht auf einer Rückfläche des Halbleitersubstrats zumindest in der Peripherie des distalen Elektrodenendabschnitts gebildet.
  • Wenn diese Struktur verwendet wird, kann auch dann, wenn die verbundenen Elemente zwischen den Elektroden verformt werden, wenn eine Vielzahl von Halbleitervorrichtungen gestapelt werden, ein Kurzschluss zwischen den Verbindungselementen und der Rückfläche des Halbleitersubstrats vermieden werden. Demgemäß kann ein Kurzschluss zwischen der Signalverdrahtung und der Masse verhindert werden.
  • Ferner ist es möglich, dass die distale Stirnfläche des distalen Elektrodenendabschnitts über die Oberfläche der zweiten Isolierschicht vorragend gebildet wird.
  • Wenn diese Struktur verwendet wird, können die Spalte zwischen den jeweiligen Halbleitervorrichtungen ohne weiteres mit einer Unterfüllung oder dergleichen gefüllt werden, da ein Abstand zwischen den Halbleitervorrichtungen aufrechterhalten werden kann, wenn eine Vielzahl der Halbleitervorrichtungen gestapelt wird.
  • Ferner wird die distale Stirnfläche des distalen Elektrodenendabschnitts im wesentlichen in der gleichen Ebene wie eine Oberfläche der zweiten Isolierschicht gebildet.
  • Wenn diese Struktur verwendet wird, wenn eine Vielzahl von Halbleitervorrichtungen übereinander gestapelt ist, werden keine Belastungskonzentrationen in benachbarten Halbleitervorrichtungen erzeugt, und die dreidimensionale Montage wird möglich, ohne dass Halbleitervorrichtungen zerbrochen werden.
  • Der fünfte Aspekt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, die unter Verwendung des vorstehend beschriebenen Verfahrens zur Herstellung einer Halbleitervorrichtung hergestellt wurde.
  • Gemäß diesem Aspekt kann eine Halbleitervorrichtung geschaffen werden, die die vorstehend beschriebenen Effekte bietet.
  • Der sechste Aspekt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung, in der eine Vielzahl der vorstehend beschriebenen Halbleitervorrichtungen gestapelt sind und die jeweiligen Elektroden von vertikal benachbarten Halbleitervorrichtungen durch Weichlot oder durch Hartlotmaterial elektrisch verbunden sind, oder der distale Elektrodenendabschnitt einer der vertikal benachbarten Halbleitervorrichtungen durch Lot oder durch ein Hartlotmaterial mit dem Elektrodenkörper der anderen der vertikal benachbarten Halbleitervorrichtungen elektrisch verbunden ist.
  • Gemäß diesem Aspekt ist es auch dann, wenn das Weichlot oder das Hartlotmaterial verformt wird, wenn eine Vielzahl von Halbleiterchips gestapelt wird, möglich, einen Kurzschluss zwischen dem Lot oder dem Hartlotmaterial und der Rückfläche des Halbleitersubstrats zu vermeiden. Demgemäß kann ein Kurzschluss zwischen der Signalverdrahtung und der Masse vermieden werden.
  • Der siebte Aspekt der vorliegenden Erfindung betrifft ein Schaltungssubstrat, auf dem die vorstehend beschriebene Halbleitervorrichtung montiert wird.
  • Gemäß diesem Aspekt kann ein Schaltungssubstrat geschaffen werden, das die vorstehend beschriebenen Effekte erzielt.
  • Der achte Aspekt der vorliegenden Erfindung betrifft ein elektronisches Gerät, das mit der vorstehend beschriebenen Halbleitervorrichtung versehen ist.
  • Gemäß diesem Aspekt kann ein elektronisches Gerät geschaffen werden, das die vorstehend beschriebenen Effekte bietet.
    •
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine seitliche Querschnittsansicht der Elektrodenabschnitte eines Halbleiterchips gemäß der ersten Ausführungsform.
  • 2A bis 2C sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der ersten Ausführungsform.
  • 3A und 3B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der ersten Ausführungsform.
  • 4A und 4B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der ersten Ausführungsform.
  • 5A und 5B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der ersten Ausführungsform.
  • 6A und 6B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der ersten Ausführungsform.
  • 7 ist eine erläuternde Ansicht, die einen Zustand zeigt, in dem Halbleitervorrichtungen gemäß der ersten Ausführungsform gestapelt werden.
  • 8A und 8B sind erläuternde Ansichten einer Umverdrahtung.
  • 9 ist eine erläuternde Ansicht einer Umverdrahtung.
  • 10 ist eine erläuternde Ansicht eines Schaltungssubstrats.
  • 11 ist eine seitliche Schnittansicht von Elektrodenabschnitten eines Halbleiterchips gemäß der zweiten Ausführungsform.
  • 12 ist eine seitliche Schnittansicht von Elektrodenabschnitten eines Halbleiterchips gemäß der dritten Ausführungsform.
  • 13A und 13B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der dritten Ausführungsform.
  • 14A und 14B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der dritten Ausführungsform.
  • 15A und 15B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der dritten Ausführungsform.
  • 16A und 16B sind erläuternde Ansichten eines Verfahrens zur Herstellung eines Halbleiterchips gemäß der dritten Ausführungsform.
  • 17 ist eine erläuternde Ansicht, die einen Zustand zeigt, in dem Halbleitervorrichtungen gemäß der dritten Ausführungsform gestapelt werden.
  • 18 ist eine seitliche Schnittansicht von Elektrodenabschnitten eines Halbleiterchips gemäß der vierten Ausführungsform.
  • 19 ist eine perspektivische Ansicht eines Mobiltelefons als ein Beispiel eines elektronischen Gerätes.
  • 20 ist eine seitliche Schnittansicht einer gesamten Halbleitervorrichtung gemäß der herkömmlichen Technik.
  • 21 ist eine erläuternde Ansicht, die einen Zustand zeigt, in dem Halbleitervorrichtungen gemäß der herkömmlichen Technik gestapelt sind.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezug auf die Zeichnungen beschrieben.
  • Es sei angemerkt, dass in den jeweiligen Zeichnungen, die in der nachfolgenden Beschreibung verwendet werden, der Maßstab jedes Elements in geeigneter Weise geändert wurde, um jedes Element in leicht erkennbarer Größe darzustellen.
  • Erste Ausführungsform
  • Zunächst wird unter Bezug auf 1 ein Halbleiterchip beschrieben, der die erste Ausführungsform der Halbleitervorrichtung gemäß vorliegender Erfindung darstellt.
  • 1 ist eine seitliche Querschnittsansicht von Elektrodenabschnitten eines Halbleiterchips gemäß der vorliegenden Ausführungsform.
  • Der Halbleiterchip gemäß vorliegender Ausführungsform hat ein Halbleitersubstrat 10, auf dem eine integrierte Schaltung gebildet ist, eine Elektrode 34, die durch einen Isolierfilm 22, der eine erste Isolierschicht ist, innerhalb eines Durchgangslochs H4 gebildet ist, das sich von einer aktiven Oberfläche 10a des Halbleitersubstrats 10 zu einer Rückfläche 10b des Halbleitersubstrats 10 erstreckt, und einen Isolierfilm 26, der eine zweite Isolierschicht ist, die auf der Rückfläche 10b des Substrats 10 gebildet ist.
  • Halbleitervorrichtung
  • In dem in 1 gezeigten Halbleiterchip 2 ist eine integrierte Schaltung (nicht dargestellt), die durch einen Transistor, eine Speichereinrichtung oder eine andere elektronische Einrichtung gebildet ist, auf der Oberfläche 10a des Halbleitersubstrats 10 gebildet, das aus Si (Silizium) oder dergleichen gebildet ist. Ein Isolierfilm 12 aus SiO2 (Siliziumoxid) oder dergleichen ist auf der aktiven Oberfläche 10a des Halbleitersubstrats 10 gebildet. Zusätzlich ist ein Zwischenschichtisolierfilm 14 aus Borphosphorsilikatglas (nachfolgend als BPSG bezeichnet) auf einer Oberfläche des Isolierfilms 12 gebildet.
  • Elektrodenkontaktflecken 16 werden an vorbestimmten Abschnitten einer Oberfläche des Zwischenschichtisolierfilms 14 gebildet. Die Elektrodenkontaktflecken 16 werden durch Übereinanderschichten einer aus Titan (Ti) oder dergleichen gebildeten ersten Schicht 16a, einer aus Titannitrid (TiN) gebildeten zweiten Schicht 16b, einer aus Aluminium/Kupfer (Al/Cu) gebildeten dritten Schicht 16c und einer aus TiN gebildeten vierten Schicht 16d (einer Abdeckschicht) in dieser Reihenfolge gebildet. Es sei angemerkt, dass das für den Aufbau der Elektrodenkontaktflecken 16 verwendete Material in Übereinstimmung mit den elektrischen Eigenschaften, physikalischen Eigenschaften und chemischen Eigenschaften, die für die Elektrodenkontaktflecken 16 erforderlich sind, in geeigneter Weise gewählt werden kann. Es ist nämlich möglich, die Elektrodenkontaktflecken 16 nur unter Verwendung von Al zu bilden, das typischerweise für Elektroden in integrierten Schaltungen verwendet wird, oder die Elektrodenkontaktflecken 16 nur unter Verwendung von Cu zu bilden, das einen niedrigen elektrischen Widerstand hat.
  • In der Draufsicht gesehen werden die Elektrodenkontaktflecken 16 in einer Reihe an Peripherieabschnitten des Halbleiterchips 2 gebildeten. Es sei angemerkt, dass es Fälle gibt, in denen die Elektrodenkontaktflecken 16 in einer Reihe an Peripherieabschnitten des Halbleiterchips 2 gebildet werden, und Fälle, in denen die Elektrodenkontaktflecken 16 in einer Reihe in einem Mittelabschnitt des Halbleiterchips 2 gebildet werden. Wenn die Elektrodenkontaktflecken 16 an Peripherieabschnitten gebildet werden, werden sie in einer Reihe entlang mindestens einer Seite des Halbleiterchips 2 gebildet (wenn eine große Anzahl von Elektrodenkontaktfecken 16 vorhanden ist, können es auch zwei Seiten oder vier Seiten sein). Jeder Elektrodenkontaktfleck 16 wird mit Stellen (nicht dargestellt) der vorstehend genannten integrierten Schaltung elektrisch verbunden. Es sei angemerkt, dass auf diejenigen Punkte unterhalb der Elektrodenkontaktflecken 16 das Augenmerk zu richten ist, wo die integrierte Schaltung nicht gebildet ist.
  • Ein Passivierungsfilm 18 wird auf einer Oberfläche des Zwischenschichtisolierfilms 14 gebildet, sodass er die Elektrodenkontaktflecken 16 bedeckt. Der Passivierungsfilm 18 kann aus SiO2, SiN (Siliziumnitrid), Polyimidharz und dergleichen gebildet werden und wird mit einer Dicke von beispielsweise annähernd 1 μm gebildet.
  • Ein Öffnungsabschnitt H1 in dem Passivierungsfilm 18 und ein Öffnungsabschnitt H2 in dem Elektrodenkontaktfleck 16 sind in einem mittleren Abschnitt des Elektrodenkontaktflecks 16 gebildet. Der Durchmesser des Öffnungsabschnitts H2 ist kleiner eingestellt als der Durchmesser des Öffnungsabschnitts H1 und kann annähernd 60 μm betragen. Ferner hat die vierte Schicht 16d des Elektrodenkontaktflecks 16 eine Öffnung mit annähernd dem gleichen Durchmesser wie der Öffnungsabschnitt H1. Andererseits ist auf der Oberfläche des Passivierungsfilms 18 und auch an den inneren Oberflächen des Öffnungsabschnitts H1 und des Öffnungsabschnitts H2 ein aus SiO2 gebildeter Isolierfilm gebildet.
  • Ein Lochabschnitt H3, der den Isolierfilm 20, den Zwischenschichtisolierfilm 14, den Isolierfilm 12 und das Halbleitersubstrat 10 durchdringt, ist in einem mittleren Abschnitt des Elektrodenkontaktflecks 16 gebildet. Der Durchmesser des Öffnungsabschnitts H3 ist kleiner eingestellt als der Durchmesser des Öffnungsabschnitts H2 und kann beispielsweise annähernd 30 μm betragen. Es sei angemerkt, dass die Konfiguration des Öffnungsabschnitts H3 nicht auf eine in der Draufsicht kreisförmige Konfiguration beschränkt ist und dass auch eine in der Draufsicht rechteckige Konfiguration verwendet werden kann. Das Durchgangsloch H4, das von der aktiven Oberfläche bis zu der Rückfläche des Halbleitersubstrats durchdringt, ist durch den Öffnungsabschnitt H1, den Öffnungsabschnitt H2 und den Lochabschnitt H3 gebildet.
  • Ein Isolierfilm 22, der die erste Isolierschicht ist, ist auf einer inneren Oberfläche des Durchgangslochs H4 und auf einer Oberfläche des Isolierfilms 20 gebildet. Der Isolierfilm 20 verhindert das Auftreten von Leckstrom und verhindert ferner durch Sauerstoff, Feuchtigkeit und dergleichen verursachte Korrosion und ähnliches und wird mit einer Dicke von annähernd 1 μm gebildeten. Der Isolierfilm 22 wird ebenfalls über die Rückfläche 10b des Halbleitersubstrats 10 vorspringend gebildet. Im Gegensatz dazu werden der Isolierfilm 20 und der Isolierfilm 22, die auf einer Oberfläche der dritten Schicht 16c der Elektrodenkontaktflecken 16 gebildet sind, entlang den Peripherierändern des Öffnungsabschnitts H2 teilweise entfernt.
  • Ein Basisfilm 24 wird auf einer Oberfläche der dritten Schicht 16c des dadurch freigelegten Elektrodenkontaktflecks 16 und auf der verbleibenden Oberfläche des Isolierfilms 22 gebildet. Der Basisfilm 24 wird durch eine Sperrschicht (d. h. ein Sperrmetall), das auf einer Oberfläche des Isolierfilms 22 und dergleichen gebildet wird, und eine Impfschicht (d. h. eine Impfelektrode), die auf einer Oberfläche der Sperrschicht gebildet ist, geformt. Die Sperrschicht ist vorgesehen, um zu verhindern, dass das die Elektrode 34 bildende Material, das nachfolgend beschrieben wird, auf dem Substrat 10 verstreut wird, und ist aus Titanwolfram (TiW), Titannitrid (TiN), Tantalnitrid (TaN) und dergleichen gebildet. Die Impfschicht ist als eine Elektrode bei der Bildung der Elektrode 34, die nachfolgend beschrieben wird, durch Plattierungsverarbeitung vorgesehen und ist aus Cu, Au, Ag oder dergleichen gebildet.
  • Die Elektrode 34 ist an einer Innenseite des Basisfilms 24 gebildet. Die Elektrode 34 ist aus einem elektrisch leitfähigen Material mit niedrigem elektrischen Widerstand, wie z. B. Cu oder W gebildet. Es sei angemerkt, dass es dann, wenn die Elektrode 34 unter Verwendung eines elektrisch leitfähigen Materials gebildet wird, das durch Dotieren einer Störstelle, wie z. B. B oder P in Poysilizium (Poly-Si) erhalten wird, nicht erforderlich ist, das Verstreuen auf dem Substrat 10 zu verhindern. Demzufolge ist die vorstehend beschriebene Sperrschicht nicht erforderlich. Ein Plugabschnitt 36 der Elektrode 34 wird durch Bilden der Elektrode 34 in dem Durchgangsloch H4 gebildet. Es sei angemerkt, dass der Plugabschnitt 36 und der Elektrodenkontaktfleck 16 über den Basisfilm 24 in dem in 1 gezeigten P-Abschnitt elektrisch verbunden sind. Zusätzlich liegt eine untere Stirnfläche des Plugabschnitts 36 nach außen frei. Im Gegensatz dazu wird ein Postabschnitt 35 der Elektrode 34 durch Erweitern der Elektrode 34 zu den Peripherierandabschnitten des Öffnungsabschnitts H1 gebildet, welche der vorstehend beschriebene Passivierungsfilm 18 bildet. Die Konfiguration des Postabschnitts 35 ist nicht auf eine in der Draufsicht kreisförmige Konfiguration beschränkt, sondern es kann auch eine in der Draufsicht rechteckige Konfiguration verwendet werden.
  • Ein Isolierfilm 26, bei dem es sich um einen zweiten Isolierfilm handelt, ist auf einer Rückfläche 10b des Halbleitersubstrats 10 gebildet. Der Isolierfilm 26 ist aus einem anorganischen Stoff, wie zum Beispiel Siliziumoxid (SiO2), Siliziumnitrid (SiN) und dergleichen, oder aus einem organischen Stoff, wie z. B. Polyimid (PI) gebildet. Der Isolierfilm 26 ist über die gesamte Rückfläche 10b des Halbleitersubstrats 10 abgesehen von der unteren Stirnfläche des Plugabschnitts 36 der Elektrode 34 gebildet. Es sei angemerkt, dass es auch möglich ist, den Isolierfilm 26 selektiv nur in der Nähe des distalen Endabschnitts der Elektrode 34 an der Rückfläche 10b des Halbleitersubstrats 10 zu bilden.
  • Es sei angemerkt, dass in der ersten Ausführungsform die distale Stirnfläche des Plugabschnitts 36 der Elektrode 34 an der Rückseite des Substrats 10 über die Oberfläche des Isolierfilms 26 vorspringend gebildet ist. Die Höhe des Vorsprungs des Plugabschnitts 36 kann beispielsweise auf annähernd 10 μm bis 20 μm eingestellt sein. Da es möglich ist, einen Raum zwischen Halbleiterchips zu sichern, wenn eine Vielzahl von Halbleiterchips übereinander gestapelt wird, ist es möglich, Spalte zwischen den jeweiligen Halbleiterchips ohne weiteres mit einer Unterfüllung oder dergleichen zu füllen. Es sei angemerkt, dass es möglich ist, die Intervalle zwischen gestapelten Halbleiterchips durch Einstellen der Höhe des Überstands des Plugabschnitts 36 zu regulieren. Anstatt die Spalte nach dem Übereinanderstapeln mit einer Unterfüllung zu füllen, kann auch ein warmhärtendes Harz oder dergleichen auf die Rückfläche 10b eines Halbleiterchips 2 vor dem Übereinanderstapeln aufgetragen werden, da es möglich ist, das warmhärtende Harz oder dergleichen aufzutragen, ohne den vorspringenden Plugabschnitt 36 zu beschichten, sodass die Verdrahtung des Halbleiterchips zuverlässig angeschlossen werden kann.
  • Eine Lötschicht 40 ist auf einer oberen Oberfläche des Postabschnitts 35 der Elektrode 34 gebildet. Die Lötschicht 40 kann durch eine typische PbSn-Legierung oder dergleichen gebildet sein, wobei es unter dem Gesichtspunkt des Umweltschutzes jedoch bevorzugt ist, dass sie aus einem bleifreien Lotmaterial, wie z. B. einer SnAg-Legierung gebildet ist. Es sei angemerkt, dass an Stelle der Lötschicht 40, bei der es sich um ein Weichlotmaterial handelt, auch möglich ist, eine Schicht aus Hartlotmaterial (d. h. ein geschmolzenes Metal) aus einer SnAg-Legierung oder dergleichen zu bilden, oder eine Metallpastenschicht aus einer Ag-Paste oder dergleichen zu bilden. Unter dem Gesichtspunkt des Umweltschutzes ist es bevorzugt, dass diese Hartlotmaterialschicht und Metallpastenschicht ebenfalls aus einem bleifreien Material gebildet sind. Der Halbleiterchip 2 gemäß der vorliegenden Ausführungsform hat den vorstehend beschriebenen Aufbau.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zur Herstellung des Halbleiterchips gemäß der vorliegenden Ausführungsform unter Bezug auf 2A bis 6B beschrieben.
  • 2A bis 6B sind erläuternde Ansichten, die ein Verfahren zur Herstellung eines Halbleiterchips gemäß der vorliegenden Ausführungsform zeigen. Es sei angemerkt, dass sich die nachfolgende Beschreibung auf einen Fall bezieht, in dem die Verarbeitung gleichzeitig in einer Vielzahl von Halbleiterchip-Bildungsbereichen auf einem Halbleitersubstrat ausgeführt wird, wobei jedoch die nachfolgend beschriebene Bearbeitung ebenso an jedem einzelnen Halbleiterchip durchgeführt werden kann.
  • Zunächst werden, wie 2A zeigt, der Isolierfilm 12 und der Zwischenschichtisolierfilm 14 auf einer Oberfläche des Halbleitersubstrats 10 gebildet. Anschließend werden Elektrodenkontaktflecken 16 auf einer Oberfläche des Zwischenschichtisolierfilms 14 gebildet. Genauer ausgedrückt werden dabei zunächst die erste bis vierte Schicht der Elektrodenkontaktflecken aufeinanderfolgend über die gesamte Oberfläche des Zwischenschichtisolierfilms 14 gebildet. Die Schichten können jeweils durch Sputtern oder dergleichen gebildet werden. Anschließend wird auf die erhaltene Oberfläche Resist oder dergleichen aufgetragen. Die endgültige Konfiguration jedes Elektrodenkontaktflecks 16 wird als Muster unter Verwendung von Fotolithografietechniken auf dem Resist aufgetragen. Anschließend wird unter Verwendung des mit dem Muster versehenen Resist als Maske die Ätzung durchgeführt, sodass der Elektrodenkontaktfleck in einer vorbestimmten Konfiguration (beispielsweise in einer rechteckigen Konfiguration) gebildet wird. Anschließend wird der Passivierungsfilm 18 auf der Oberfläche der Elektrodenkontaktflecken 16 gebildet.
  • Als nächstes wird der Öffnungsabschnitt H1 in dem Passivierungsfilm 18 gebildet. Im einzelnen wird bei diesem Prozess zunächst Resist oder dergleichen auf die gesamte Oberfläche des Passivierungsfilms aufgetragen. Bei dem Resist kann es sich um einen beliebigen Fotoresist, Elektronenstrahlresist oder Röntgenstrahlresist handeln, und er kann entweder dem positiven Typ oder dem negativen Typ entsprechen. Die Beschichtung mit dem Resist kann unter Verwendung eines Schleuderbeschichtungsverfahrens, eines Tauchverfahrens, eines Spritzbeschichtungsverfahrens oder dergleichen erfolgen. Nach dem Auftragen des Resist wird ein Vorbrennvorgang durchgeführt. Unter Verwendung einer Maske, auf der das Muster des Öffnungsabschnitts H1 gebildet wurde, wird anschließend ein Belichtungsvorgang auf dem Resist durchgeführt. Durch das anschließende Entwickeln wird die Konfiguration des Öffnungsabschnitts H1 als Muster auf dem Resist abgebildet. Nach der Musterbildung auf dem Resist wird ein Nachbrennvorgang durchgeführt.
  • Unter Verwendung des Musters im Resist als Maske wird anschließend die Ätzung des Passivierungsfilms 18 ausgeführt. Es sei angemerkt, dass in der vorliegenden Ausführungsform die vierte Schicht des Elektrodenkontaktflecks 16 zusammen mit dem Passivierungsfilm 18 geätzt wird. Für den Ätzvorgang kann eine Nassätzung verwendet werden, es ist jedoch die Verwendung einer Trockenätzung bevorzugt. Bei der Trockenätzung kann es sich um eine reaktive Ionenätzung (RIE) handeln. Nachdem der Öffnungsabschnitt H1 in dem Passivierungsfilm 18 gebildet wurde, wird der Resist unter Verwendung einer Lösung von dem Passivierungsfilm 18 abgelöst. Als Resultat ist der Öffnungsabschnitt H1 in dem Passivierungsfilm 18 gebildet und der Elektrodenkontaktfleck 16 wird freigelegt, wie 2A zeigt.
  • Nachfolgend wird, wie in 2B gezeigt, der Öffnungsabschnitt H2 in dem Elektrodenkontaktfleck 16 gebildet. Im einzelnen wird bei diesem Prozess zunächst Resist oder dergleichen auf der gesamten Oberfläche des freigelegten Elektrodenkontaktflecks 16 und des Passivierungsfilms 18 aufgetragen und anschließend das Muster der Konfiguration des Öffnungsabschnitts H2 gebildet. Dann wird der Elektrodenkontaktfleck 16 unter Verwendung des mit dem Muster versehenen Resist als Maske trocken geätzt. Für die Trockenätzung kann RIE verwendet werden. Wie 2B zeigt, ist nach dem Ablösen des Resist der Öffnungsabschnitt H2 in dem Elektrodenkontaktfleck 16 gebildet.
  • Wie 2C zeigt, wird anschließend der Isolierfilm 20 auf der gesamten oberen Oberfläche des Substrats 10 gebildet. Dieser Isolierfilm 20 wirkt als eine Maske, wenn der Lochabschnitt H3 durch Trockenätzung in dem Substrat 10 geöffnet wird. Die Tiefe des Isolierfilms 20 kann auf der Basis der Tiefe des in dem Substrat 10 gebildeten Lochabschnitts H3 beispielsweise auf annähernd 2 μm eingestellt werden. In der vorliegenden Ausführungsform wird SiO2 für den Isolierfilm verwendet, ist kann jedoch auch Fotoresist verwendet werden, vorausgesetzt, dass ein geeignetes Selektivitätsverhältnis mit dem Si erreicht werden kann. Es ist auch möglich, für den Isolierfilm 20 Tetraethylorthosilikat (Si(OC2H5)4: nachfolgend als TEOS bezeichnet) zu verwenden, das unter Verwendung von Plasma-enhanced Chemical Vapor Deposition (PECVD) gebildet wird, nämlich PE-TEOS, oder O3-TEOS, bei dem es sich um ein thermisches CVD unter Verwendung von Ozon handelt, oder ein unter Verwendung von CVD gebildetes Siliziumoxid, oder dergleichen.
  • Anschließend wird die Konfiguration des Lochabschnitts H3 als Muster auf den Isolierfilm 20 abgebildet. Genauer ausgedrückt wird bei diesem Prozess zunächst Resist oder dergleichen auf die gesamte Oberfläche des Isolierfilms 20 aufgetragen und anschließend wird das Muster der Konfiguration des Lochabschnitts H3 gebildet. Danach werden der Isolierfilm 20, der Zwischenschichtisolierfilm 14 und der Isolierfilm 12 unter Verwendung des mit dem Muster versehenen Resist als Maske trocken geätzt. Nach dem Ablösen des Resist ist dann die Konfiguration des Lochabschnitts H3 als Muster in dem Isolierfilm 20 und dergleichen abgebildet und das Substrat 10 ist freigelegt.
  • Nachfolgend wird unter Verwendung von Hochgeschwindigkeits-Trockenätzung der Lochabschnitt H3 in dem Substrat 10 geöffnet. RIE und induktiv gekoppeltes Plasma (ICP) können für diese Trockenät zung verwendet werden. Dabei wird wie vorstehend beschrieben der Isolierfilm 20 (SiO2) als Maske verwendet. Es ist jedoch auch möglich, anstatt des Isolierfilms 20 Resist als Maske zu verwenden. Die Tiefe des Lochabschnitts H3 wird gemäß der Dicke des schließlich zu bildenden Halbleiterchips in geeigneter Weise eingestellt. Nachdem der Halbleiterchip auf seine endgültige Dicke geätzt wurde, wird nämlich die Tiefe des Lochabschnitts H3 so eingestellt, dass der distale Endabschnitt der innerhalb des Lochabschnitts H3 gebildeten Elektrode an der Rückfläche des Substrats 10 freigelegt werden kann. Als Resultat des vorstehenden Ablaufs ist der Lochabschnitt H3 in dem Substrat 10 gebildet, wie 2C zeigt. Ein von der aktiven Oberfläche des Substrats 10 in sein Inneres verlaufender konkaver Abschnitt H0 ist durch den Öffnungsabschnitt H1, den Öffnungsabschnitt H2 und den Lochabschnitt H3 gebildet.
  • Wie 3A zeigt, wird anschließend ein Isolierfilm 22, der ein erster Isolierfilm ist, auf der inneren Oberfläche des konkaven Abschnitts H0 und auf der Oberfläche des Isolierfilms 20 gebildet. Der Isolierfilm 22 kann beispielsweise aus PE-TEOS oder O3-TEOS aufgebaut sein und wird beispielsweise doch Plasma-TEOS oder dergleichen so gebildet, dass seine Oberflächenfilmdicke annähernd 1 μm beträgt.
  • Anschließend wird durch die Ausführung einer anisotropen Ätzung an dem Isolierfilm 22 und dem Isolierfilm 20 ein Abschnitt des Elektrodenkontaktflecks 16 freigelegt. In der vorliegenden Ausführungsform ist ein Abschnitt der Oberfläche des Elektrodenkontaktflecks 16 entlang der Peripherie des Öffnungsabschnitts H2 freigelegt. Bei diesem Vorgang wird im einzelnen zunächst Resist oder dergleichen auf die gesamte Oberfläche des Isolierfilms 22 aufgetragen und anschließend der freiliegende Abschnitt mit einem Muster versehen. Anschließend wird an dem Isolierfilm 22 und dem Isolierfilm 20 unter Verwendung des mit einem Muster versehenen Resist als Maske eine anisotrope Ätzung durchgeführt. Vorzugsweise wird für diese anisotrope Ätzung eine Trockenätzung, wie zum Beispiel RIE, verwendet. Als Resultat wird der in 3A gezeigte Zustand erhalten.
  • Wie 3B zeigt, wird der Basisfilm 24 auf der Oberfläche des freiliegenden Elektrodenkontaktflecks 16 und auf der Oberfläche des verbleibenden Isolierfilms 22 gebildet. Zum Bilden des Basisfilms 24 wird zunächst eine Sperrschicht gebildet und anschließend wird darauf eine Impfschicht gebildet. Die Sperrschicht und die Impfschicht können beispielsweise unter Verwendung eines Physical Vapor Deposition (PVD)-Verfahrens, wie zum Beispiel Vakuumabscheidung, Sputtern und Ionenplattierung, eines CVD-Verfahrens, eines Ionen-Metall-Plasma (IMP)-Verfahrens, eines nicht elektrolytischen Galvanisierverfahrens oder dergleichen gebildet werden.
  • Anschließend wird die Elektrode 34 gebildet, wie in 4A gezeigt. Bei diesem Vorgang wird zuerst Resist 32 auf die gesamte obere Oberfläche des Substrats 10 aufgetragen. Für den Resist 32 können flüssiger Resist, der zum Plattieren verwendet wird, oder ein Trockenfilm verwendet werden. Es sei angemerkt, dass es auch möglich ist, einen Resist zu verwenden, der bei der Ätzung einer Al-Elektrode verwendet wird, die typischerweise in einer Halbleitervorrichtung vorgesehen ist, oder gleichermaßen einen Harzresist zu verwenden, der Isoliereigenschaften aufweist, wobei dieser natürlich gegen die Plattierungslösung und die Ätzlösung beständig sein muss, die in den nachfolgend beschriebenen Prozessen verwendet werden.
  • Das Auftragen des Resist 32 wird unter Verwendung eines Schleuderbeschichtungsverfahrens, eines Tauchverfahrens oder eines Spritzbeschichtungsverfahrens durchgeführt. Dabei wird die Dicke des Resist 32 auf annähernd die gleiche Größe wie die Höhe des Postabschnitts 35 der Elektrode 34 eingestellt, die gebildet wird, wenn die Dicke der Lötschicht 40 zu dieser hinzugezählt wird. Nach dem Auftragen des Resist 32 wird ein Vorbrennvorgang durchgeführt.
  • Anschließend wird die planare Konfiguration des Postabschnitts 35 der zu bildenden Elektrode 34 als Muster in dem Resist gebildet. Genauer ausgedrückt wird der Resist 32 mit einem Muster versehen, indem eine Belichtungsbearbeitung und eine Entwicklungsbearbeitung unter Verwendung einer Maske durchgeführt werden, auf der ein vorbestimmtes Muster gebildet wurde. Wenn die planare Konfiguration des Postabschnitts 35 rechteckig ist, wird das Muster eines rechteckigen Öffnungsabschnitts auf dem Resist 32 gebildet. Die Größe des Öffnungsabschnitts wird in Übereinstimmung mit dem Abstand der Elektroden 34 auf dem Halbleiterchip und dergleichen eingestellt und der Öffnungsabschnitt kann in einem Quadrat beispielsweise mit 120 μm Seitenlänge oder 80 μm Seitenlänge gebildet werden. Es sei angemerkt, dass die Größe des Öffnungsabschnitts so eingestellt wird, dass der Resist 32 nach der Musterbildung nicht zusammenfällt.
  • Vorstehend wurde ein Verfahren zum Bilden des Resist 32 in der Weise, dass er den Postabschnitt 35 der Elektrode 34 umgibt, beschrieben. Es ist jedoch selbstverständlich nicht unbedingt nötig, den Resist 32 so zu bilden, dass er den gesamten Umfang des Postabschnitts 35 umgibt. Wenn beispielsweise die Elektroden 34 nebeneinander nur in einer Richtung von rechts nach links in der Ansicht in 4A gebildet werden, ist es nicht erforderlich, den Resist 32 in Richtung der Tiefe (bei dreidimensionaler Betrachtung) von 4A zu bilden. Auf diese Weise wird der Resist 32 entlang mindestens einem Abschnitt der äußeren Konfiguration des Postabschnitts 35 gebildet.
  • Es sei angemerkt, dass vorstehend ein Verfahren zum Bilden des Resist 32 unter Verwendung einer Fotolithografietechnik beschrieben wurde. Wenn jedoch der Resist 32 unter Verwendung dieses Verfahrens gebildet wird, dringt dann, wenn der Resist auf der gesamten Oberfläche aufgetragen wird, ein Teil davon in den Lochabschnitt H3 ein, und es besteht die Gefahr, dass dieser Abschnitt als Rest innerhalb des Lochabschnitts H3 verbleibt, auch wenn die Entwicklungsbearbeitung durchgeführt wird. Es ist daher bevorzugt, dass der Resist 32 in einem bemusterten Zustand gebildet wird, beispielsweise unter Verwendung eines Trockenfilms, oder unter Verwendung eines Druckverfahrens, wie zum Beispiel Siebdruck oder dergleichen. Ferner ist es möglich, den Resist 32 in einem mit Muster versehenen Zustand unter Verwendung eines Tröpfchenabgabegerätes, wie zum Beispiel eines Tintenstrahlgerätes oder dergleichen zu bilden, wobei Resisttröpfchen nur an Positionen abgegeben werden, wo der Resist 32 gebildet werden soll. Wenn dieses Verfahren verwendet wird, kann der Resist 32 gebildet werden, ohne dass Resist in den Lochabschnitt H3 eindringt.
  • Anschließend wird der konkave Abschnitt H0 unter Verwendung des Resist 32 als Maske mit Elektrodenmaterial gefüllt, um die Elektroden 34 zu bilden. Dieses Füllen des Elektrodenmaterials wird durch eine Plattierungsbearbeitung oder durch ein CVD-Verfahren oder dergleichen durchgeführt. Bei der Plattierungsbearbeitung wird beispielsweise ein elektrochemisches Plattierungsverfahren (ECP) verwendet. Es sei angemerkt, dass die den Basisfilm 24 bildende Impfschicht als Elektrode in der Plattierungsbearbeitung verwendet wird und ein Plattierungsgerät des Bechertyps als Plattierungsgerät verwendet wird. Ein Plattierungsgerät des Bechertyps hat die Eigenschaft, dass es eine Plattierung durch Abgeben einer Plattierungslösung aus einem becherförmigen Behälter bildet. Als Resultat wird das Innere des konkaven Abschnitts H0 mit Elektrodenmaterial gefüllt, sodass der Plugabschnitt 36 gebildet wird. Der in dem Resist 32 gebildete Öffnungsabschnitt wird ebenfalls mit Elektrodenmaterial gefüllt, sodass der Postabschnitt 35 gebildet wird.
  • Anschließend wird eine Lötschicht 40 auf der oberen Oberfläche der Elektrode 34 gebildet. Die Bildung der Lötschicht 40 wird durch ein Lotplattierungsverfahren oder ein Druckverfahren, wie zum Beispiel ein Siebdruckverfahren oder dergleichen, ausgeführt. Es sei angemerkt, dass die den Basisfilm 24 bildende Impfschicht als die Elektrode für die Lotplattierung verwendet werden kann und dass ein Plattierungsgerät des Bechertyps als das Plattierungsgerät verwendet werden kann. An Stelle der Lötschicht 40 ist es auch möglich, aus SnAg oder dergleichen eine Hartlotmaterialschicht zu bilden. Eine Hartlotmaterialschicht kann ebenfalls unter Verwendung eines Plattierungsverfahrens oder eines Druckverfahrens gebildet werden. Als Resultat der vorstehenden Vorgänge wird der in 4A gezeigte Zustand erhalten.
  • Wie 4B zeigt, wird nachfolgend der Resist 32 unter Verwendung einer Abziehlösung oder dergleichen abgelöst (d. h. entfernt). Ozonwasser oder dergleichen kann als Abziehlösung verwendet werden. Anschließend wird der auf der Oberseite des Substrats 10 freiliegende Basisfilm 24 entfernt. Bei diesem Vorgang wird im einzelnen zunächst Resist oder dergleichen auf der gesamten oberen Oberfläche des Substrats 10 aufgetragen, um so die Konfiguration des Postabschnitts 35 der Elektrode 34 als Muster zu bilden. Anschließend wird der Basisfilm 24 unter Verwendung des bemusterten Resist als Maske trocken geätzt. Es sei angemerkt, dass dann, wenn eine Hartlotmaterialschicht an Stelle der Lötschicht 40 gebildet wird, der Basisfilm 24 unter Verwendung der Hartlotmaterialschicht als Maske geätzt werden kann. In diesem Fall können die Herstellungsschritte vereinfacht werden, da keine Fotolithografie erforderlich ist.
  • Wie 5A zeigt, wird anschließend das Substrat 10 vertikal umgedreht und ein Verstärkungselement 50 wird an der Oberseite des Substrats 10 angebracht. Ein Schutzfilm oder dergleichen kann als das Verstärkungselement 50 verwendet werden. Es ist jedoch bevorzugt, dass ein hartes Material, wie zum Beispiel Glas, verwendet wird. Durch Verwendung dieses Aufbaus ist es möglich, das Auftreten von Rissen und dergleichen in dem Substrat 10 zu verhindern, wenn die Rückfläche 10b des Substrats 10 bearbeitet wird. Das Verstärkungselement 50 wird an dem Substrat 10 durch einen Klebstoff 52 oder dergleichen angehaftet. Es ist wünschenswert, dass ein härtender Klebstoff, wie zum Beispiel ein warmhärtender Klebstoff oder ein durch Licht härtbarer Klebstoff als der Klebstoff 52 verwendet wird. Als Resultat kann das Verstärkungselement 50 an dem Substrat 10 Fest angehaftet werden, wobei Erhebungen und Vertiefungen der aktiven Oberfläche 10a des Substrats 10 ausgeglichen werden. Wenn ferner ein durch Licht härtbarer Klebstoff, wie zum Beispiel ein Ultraviolett-warmhärtender Klebstoff als der Klebstoff 52 verwendet wird, ist es bevorzugt, dass ein transparentes Material, wie zum Beispiel Glas, als das Verstärkungselement 50 verwendet wird. In diesem Fall kann durch Bestrahlen mit Licht von außerhalb des Verstärkungselements 50 der Klebstoff 52 ohne weiteres gehärtet werden.
  • Wie 5B zeigt, wird nachfolgend die gesamte Rückfläche 10b des Substrats 10 geätzt, sodass der distale Endabschnitt des Isolierfilms 22 freigelegt wird und der distale Endabschnitt der Elektrode 34 weiter außerhalb als die Rückfläche 10b des Substrats 10 positioniert wird. Für diesen Ätzvorgang kann entweder eine Nassätzung oder eine Trockenätzung verwendet werden. Wenn die Ätzung durchgeführt wird, um den distalen Endabschnitt des Isolierfilms 22 freizulegen, nachdem die Rückfläche 10b des Substrats 10 grob geschliffen wurde, kann die Herstellungszeit verkürzt werden. Ferner ist es möglich, den Isolierfilm 22 und den Basisfilm 24 durch eine gleichzeitige Ätzung mit der Ätzung des Substrats 10 zu entfernen.
  • Anschließend wird, wie in 6A gezeigt, der Isolierfilm 26, der eine zweite Isolierschicht ist, auf der gesamten Rückfläche 10b des Substrats 10 gebildet. Wenn eine Beschichtung, wie zum Beispiel SiO2 oder SiN als der Isolierfilm 26 gebildet wird, wird der Isolierfilm 26 bevorzugt durch ein CVD-Verfahren gebildet. Wenn eine Beschichtung, wie zum Beispiel PI als der Isolierfilm 26 gebildet wird, ist es bevorzugt, dass der Isolierfilm 26 durch Auftragen eines flüssigen Beschichtungsmaterials unter Verwendung eines Schleuderbeschichtungsverfahrens und anschließendes Trocknen und Einbrennen des Materials gebildet wird. Es ist auch möglich, den Isolierfilm 26 unter Verwendung von Spin-on-Glas (SOG) zu bilden. SOG ist eine Flüssigkeit, die nach dem Auftragen durch Einbrennen bei einer Temperatur von annähernd 400 °C zu SiO2 wird und in LSI-Zwischenschichtisolierfilmen verwendet wird, um die Oberfläche zu glätten. Genauer ausgedrückt ist SOG ein Polymer, das als Grundstruktur eine Siloxanbindung hat und mit Alkohol oder dergleichen als Lösemittel verwendet wird. Für das Auftragen von SOG wird ein Schleuderbeschichtungsverfahren verwendet.
  • Es sei angemerkt, dass es anstelle des Bildens des Isolierfilms 26 auf der gesamten Rückfläche 10b des Substrats 10 möglich ist, den Isolierfilm 26 selektiv nur an der Peripherie der Elektrode 34 auf der Rückfläche 10b des Substrats 10 zu bilden. In diesem Fall wird das flüssige Material des Isolierfilms nur an der Peripherie der Elektrode 34 unter Verwendung eines Tröpfchenabgabegerätes, wie zum Beispiel eines Tintenstrahlgerätes, abgegeben. Dieses flüssige Material wird anschließend getrocknet und eingebrannt, um den Isolierfilm 26 zu bilden. Wie 6B zeigt, wird anschließend der distale Endabschnitt der Elektrode 34 freigelegt. Insbesondere wird der distale Endabschnitt der Elektrode 34 durch Entfernen des Isolierfilms 26, des Isolierfilms 22 und des Basisfilms 24 freigelegt, die den distalen Endabschnitt der Elektrode 34 bedecken. Dieses Entfernen des Isolierfilms 26, des Isolierfilms 22 und des Basisfilms 24 kann durch chemisches und mechanisches Polieren (CMP) ausgeführt werden. CMP ist ein Verfahren zum Schleifen eines Substrats, bei dem mechanisches Schleifen des Substrats unter Verwendung eines schleifenden Gewebes mit der chemischen Wirkung der Schleiflösung kombiniert ist, die dem mechanischen Schleifvorgang zugeführt wird. Es sei angemerkt, dass der distale Endabschnitt der Elektrode 34 ebenfalls geschliffen werden kann, wenn der Isolierfilm 26, der Isolierfilm 22 und der Basisfilm 24 durch Schleifen entfernt werden. In diesem Fall ist es möglich, Leitungsfehler zwischen Elektroden zu verhindern, wenn die Halbleiterchips gestapelt werden, da der Basisfilm 24 vollständig entfernt wird.
  • Anschließend wird der Klebstoff 52 unter Verwendung eines Lösemittels oder dergleichen aufgelöst und das Verstärkungselement 50 wird von dem Substrat 10 entfernt. Nachdem ein Dicing-Band (nicht dargestellt) auf die Rückfläche 10b des Substrats 10 aufgeklebt wurde, wird das Substrat 10 zerteilt. Als Resultat werden die Halbleiterchips in einzelne Stücke getrennt.
  • Es ist auch möglich, das Substrat 10 durch Bestrahlen mit einem CO2-Laser oder einem YAG-Laser zu schneiden. Als Resultat wird der in 1 gezeigte Zustand erreicht und der Halbleiterchip 2 gemäß vorliegender Erfindung ist vollendet.
  • Stapelstruktur
  • Eine dreidimensional montierte Halbleitervorrichtung wird durch Stapeln von Halbleiterchips 2 gebildet, die in der vorstehend beschriebenen Weise hergestellt wurden.
  • 7 ist eine seitliche Querschnittsansicht, die einen Zustand zeigt, in dem Halbleiterchips gemäß vorliegender Ausführungsform gestapelt sind, und ist eine vergrößerte Darstellung der dem Abschnitt A in 20 entsprechenden Abschnitte.
  • Die beiden Halbleiterchips 2a und 2b sind in der Weise angeordnet, dass die Unterfläche des Plugabschnitts der Elektrode 34 des oberen Halbleiterchips 2a auf einer oberen Oberfläche des Postabschnitts der Elektrode 34 des unteren Halbleiterchips 2b platziert ist. Die Elektroden 34 in den jeweiligen Halbleiterchips 2a und 2b werden durch Einfügen der Lötschicht 40 miteinander verbunden. Genauer ausgedrückt werden die Halbleiterchips 2a und 2b zusammengepresst, während die Lötschicht 40 durch Aufschmelzen geschmolzen wird. Als Resultat wird eine Lotlegierung in dem Verbindungsabschnitt zwischen der Lötschicht 40 und den Elektroden 34 gebildet und die beiden werden mechanisch und elektrisch verbunden bzw. gebondet. Dadurch wird eine der Verdrahtungsverbindung zwischen den Halbleiterchips 2a und 2b geschaffen. Es sei angemerkt, dass erforderlichenfalls Spalte zwischen den jeweiligen gestapelten Halbleiterchips mit einer Unterfüllung gefüllt werden können.
  • Es angemerkt, dass auf Grund der Tatsache, dass die geschmolzene Lötschicht 40 entlang dem äußeren Umfang des Plugabschnitts 56 der Elektrode in dem oberen Halbleiterchip 2a nach oben verformt wird, in einigen Fällen die geschmolzene Lötschicht 40 in Kontakt mit der Rückfläche 10b des oberen Halbleiterchips 2a kommt. Da die Signalverdrahtung mit der Lötschicht 40 verbunden ist und da die Rückfläche 10b des Halbleiterchips 2a mit der Masse verbunden ist, muss ein Kurzschluss zwischen diesen verhindert werden. Da in der vorliegenden Ausführungsform der Isolierfilm 26 an der Rückfläche 10b des Halbleiterchips 2a gebildet ist, ist es beim Stapeln der Halbleiterchips möglich zu verhindern, dass die Lötschicht 40 einen Kurzschluss mit der Rückfläche 10b des Halbleiterchips 2a erzeugt.
  • Demgemäß kann eine dreidimensionale Montage durchgeführt werden, wobei ein Kurzschluss zwischen der Signalverdrahtung und der Masse verhindert wird.
  • Auf Grund des Bedarfs für kleinere und leichtere Halbleitervorrichtungen wurden in der jüngeren Vergangenheit äußerst dünne Halbleiterchips durch Ätzen der Rückfläche des Halbleitersubstrats in einem beträchtlichen Ausmaß gebildet. Daher treten gelegentlich Risse in dem Halbleitersubstrat auf oder es zerbricht, wenn ein Halbleitersubstrat mit geätzter Rückfläche bearbeitet wird. Daher war es bisher nur möglich, erforderliche Bearbeitungsschritte an einem Halbleitersubstrat, dessen Rückfläche geätzt wurde, im kleinsten erforderlichen Ausmaß durchzuführen. Demgemäß ist die Idee des Bildens eines Isolierfilms auf der Rückfläche eines Halbleitersubstrats bisher nicht aufgetreten. In der jüngeren Vergangenheit wurde jedoch eine Technik entwickelt, die das freie Bearbeiten eines Halbleitersubstrats mit geätzter Rückfläche erlaubt, indem ein Verstärkungselement an der aktiven Oberfläche des Halbleitersubstrats angebracht wird, bevor die Rückfläche des Halbleitersubstrats geätzt wird. Bei dieser Technik des Anbringens eines Verstärkungselements wird das Verstärkungselement angebracht, wobei Erhebungen und Vertiefungen in der aktiven Oberfläche des Halbleitersubstrats ausgeglichen werden, und das Verstärkungselement kann auch ohne weiteres nach der Bearbeitung des Halbleitersubstrats entfernt werden. Als Folge davon wurde die Idee der vorliegenden Erfindung, nämlich das Bilden eines Isolierfilms auf der Rückfläche eines Halbleitersubstrats, zuerst entwickelt.
  • Neuanordnung der Verdrahtung
  • Um in einem Stapel in der vorstehend beschriebenen Weise montierte Halbleitervorrichtungen auf einem Schaltungssubstrat zu montieren, ist es wünschenswert, dass eine Umverdrahtung durchgeführt wird. Nachfolgend folgt zunächst eine kurze Erläuterung der Umverdrahtung.
  • 8A und 8B sind beispielhafte Ansichten, die die Umverdrahtung eines Halbleiterchips zeigen.
  • Da eine Vielzahl von Elektroden 62 entlang den gegenüberliegenden Seiten auf einer Oberfläche des in 8A gezeigten Halbleiterchips 61 gebildet ist, wird der Abstand zwischen benachbarten Elektroden verkleinert. Wenn ein derartiger Halbleiterchip 61 auf einem Schaltungssubstrat montiert wird, besteht die Gefahr, dass zwischen benachbarten Elektroden ein Kurzschluss auftritt. Um den Abstand zwischen den Elektroden zu erweitern, wird daher eine Umverdrahtung durchgeführt, um eine Vielzahl der entlang den gegenüberliegenden Seiten des Halbleiterchips 61 gebildeten Elektroden in eine Mittelposition zu verschieben.
  • 8B zeigt in Draufsicht einen Halbleiterchip, an dem die Umverdrahtung vollzogen wurde. Eine Vielzahl von kreisförmigen Elektrodenkontaktflecken 63 ist in einer Matrixkonfiguration in einem Mittelabschnitt der Oberfläche eines Halbleiterchips 61 gebildet. Jeder Elektrodenkontaktfleck ist durch eine Umverdrahtung 64 mit einer oder einer Vielzahl von Elektroden 62 verbunden. Als Resultat werden die Elektroden 62 mit geringem Abstand in eine Mittelposition verschoben, wo ihr Abstand vergrößert ist.
  • 9 ist eine seitliche Querschnittsansicht entlang der Linie A-A in 8B. Wie vorstehend beschrieben in einem Stapel angeordnete Halbleitervorrichtungen werden vertikal umgekehrt und Lötresist 65 wird in einem mittleren Abschnitt der unteren Oberfläche des untersten Halbleiterchips 61 gebildet. Zusätzlich wird von einem Postabschnitt der Elektrode 62 zu einer Oberfläche des Lötresist 65 verlaufend die Umverdrahtung 64 gebildet. Ein Elektrodenkontaktfleck 63 wird an einen Endabschnitt der Umverdrahtung 64 auf der Seite des Lötresist gebildet und ein Bump 78 wird auf der Oberfläche dieses Elektrodenkontakttlecks gebildet. Der Bump 78 kann beispielsweise einen Lötbump sein und doch ein Druckverfahren oder dergleichen gebildet werden. Es sei angemerkt, dass zur Verstärkung verwendetes Harz 66 oder dergleichen auf der gesamten unteren Oberfläche des Halbleiterchips 61 gebildet ist.
  • Schaltungssubstrat
  • 10 ist eine perspektivische Ansicht eines Schaltungssubstrats.
  • In 10 ist eine durch Übereinanderstapeln von Halbleiterchips gebildete Halbleitervorrichtung 1 auf einem Schaltungssubstrat 1000 montiert. Genauer ausgedrückt werden an dem untersten Halbleiteichip der Halbleitervorrichtung 1 gebildete Bumps mittels Aufschmelzen oder Flip Chip Bonding (FCP) oder dergleichen an Elektrodenkontaktflecken montiert, die auf einer Oberfläche des Schaltungssubstrats 1000 gebildet sind. Es sei angemerkt, dass die Halbleitervorrichtung 1 auch mit einem zwischen die Halbleitervorrichtung 1 und dem Schaltungssubstrat eingelegten anisotropen elektrisch leitfähigen Film montiert werden kann.
  • Zweite Ausführungsform
  • Nachfolgend wird der Halbleiterchip gemäß der zweiten Ausführungsform der Halbleitervorrichtung der vorliegenden Erfindung unter Bezug auf 11 beschrieben.
  • 11 ist eine seitliche Querschnittsansicht von Elektrodenabschnitten eines Halbleiterchips gemäß vorliegender Ausführungsform. Der Halbleiterchip 3 gemäß der zweiten Ausführungsform unterscheidet sich von dem Halbleiterchip 1 der ersten Ausführungsform nur darin, dass der distale Endabschnitt der Elektrode 34 an der Rückseite des Halbleiterchips 3 im wesentlichen in der gleichen Ebene wie die Oberfläche des Isolierfilms 26 gebildet ist, welche die zweite Schicht ist. Der übrige Aufbau entspricht dem der ersten Ausführungsform und auf eine detaillierte Beschreibung wird verzichtet.
  • In dem Halbleiterchip 3 gemäß der zweiten Ausführungsform ist die untere Stirnfläche des Plugabschnitts 36a der Elektrode 34 im wesentlichen in der gleichen Ebene wie die Oberfläche des Isolierfilms 26 gebildet, der an der Rückfläche 10b des Halbleiterchips 3 gebildet ist. Bei der Herstellung des Halbleiterchips 3 gemäß der zweiten Ausführungsform wird der in 2C gezeigte Lochabschnitt H3 flacher ausgebildet als der Lochabschnitt H3 der ersten Ausführungsform. Als Resultat ist bei der Ätzung der Rückfläche 10b des in 5B gezeigten Substrats 10 die Höhe des Vorsprungs des Isolierfilms 22 geringer als in der ersten Ausführungsform. Wenn der Isolierfilm 26 an der Rückfläche 10b des Substrats 10 wie in 6A gezeigt gebildet wird, wird ferner der Isolierfilm 26 dicker als in der ersten Ausführungsform ausgebildet. Ferner wird beim Freilegen des in 6B gezeigten distalen Endabschnitts der Elektrode 34 durch Schleifen das distale Ende der Elektrode 34 freigelegt, während die Oberfläche des Isolierfilms 26 geschliffen wird. Folglich wird, wie 11 zeigt, die untere Stirnfläche des Plugabschnitts 36 der Elektrode 34 im wesentlichen in der gleichen Ebene wie die Oberfläche des Isolierfilms 26 freigelegt, der an der Rückfläche 10b des Halbleiterchips 3 gebildet ist.
  • Bei dem Halbleiterchip gemäß der zweiten Ausführungsform ist in der gleichen Weise wie in der ersten Ausführungsform der Isolierfilm 26 an der Rückfläche 10b des Halbleiterchips 3 gebildet.
  • Wie 7 zeigt, kann demgemäß beim Übereinanderstapeln der jeweiligen Halbleiterchips verhindert werden, dass die Lötschicht 40 einen Kurzschluss mit der Rückfläche 10b des oberen Halbleiterchips bildet. Demgemäß kann eine dreidimensionale Montage durchgeführt werden, während ein Kurzschluss zwischen der Signalverdrahtung und der Masse verhindert wird.
  • In der ersten Ausführungsform ist das untere Ende des Plugabschnitts 36 der Elektrode 34 so gebildet, dass es über die Oberfläche des Isolierfilms 26 vorspringt. Wenn die Halbleiterchips gestapelt werden, treten in manchen Fällen, da nur die Plugabschnitte des oberen Halbleiterchips in Kontakt mit dem unteren Halbleiterchip sind, wenn die Halbleiterchips zusammengepresst werden, Last- bzw. Spannungskonzentrationen in dem unteren Halbleiterchip auf. Als Folge besteht die Gefahr, dass sich in dem unteren Halbleiterchip Risse bilden oder dass dieser bricht. Im Gegensatz dazu ist in der zweiten Ausführungsform das untere Ende des Plugabschnitts 36a der Elektrode 34 im wesentlichen in derselben Ebene wie die Oberfläche des Isolierfilms 26 gebildet. Als Resultat werden keine Spannungslastkonzentrationen in dem unteren Halbleiterchip erzeugt, wenn die Halbleiterchips während des Übereinanderstapelns zusammengepresst werden, und es ist möglich, eine dreidimensionale Montage durchzuführen und dabei das Brechen des unteren Halbleiterchips zu vermeiden. Es sei angemerkt, dass die Tatsache, dass das Verhindern eines Kurzschlusses zwischen der Signalverdrahtung und der Masse möglich ist, ohne dass das untere Ende des Plugabschnitts 36 wie in der ersten Ausführungsform vorspringend ausgeführt wird, mit der vorstehenden Beschreibung konform ist.
  • Dritte Ausführungsform
  • Nachfolgend wird der Halbleiterchip gemäß der dritten Ausführungsform der Halbleitervorrichtung gemäß vorliegender Erfindung unter Verwendung von 12 beschrieben.
  • 12 ist eine seitliche Querschnittsansicht, die einen Elektrodenabschnitt eines Halbleiterchips gemäß der vorliegenden Ausführungsform zeigt. In 12 sind Bauelemente, die den in 1 gezeigten entsprechen, mit den gleichen Bezugszeichen bezeichnet und auf ihre Beschreibung wird verzichtet.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform entspricht der grundsätzliche Aufbau demjenigen der in 1 gezeigten ersten Ausführungsform, wobei jedoch der Halbleiterchip 100 gemäß der vorliegenden Ausführungsform einen Elektrodenkörper 37 hat, der durch den Isolierfilm 22, welcher der erste Isolierfilm ist, innerhalb des Durchgangslochs H4 gebildet ist, das von der aktiven Oberfläche 10a des Halbleitersubstrats 10 zu der Rückfläche 10b des Halbleitersubstrats 10 verlaufend gebildet ist. Der Halbleiterchip 100 hat ferner einen distalen Elektrodenendabschnitt 38, der an einem distalen Endabschnitt der Elektrode 34 gebildet ist, welche die Rückfläche 10b des Halbleitersubstrats 10 ist. Der distale Elektrodenendabschnitt 38 ist aus einem elektrisch leitfähigen Material gebildet, das weniger leicht oxidierbar ist als das den Elektrodenkörper 37 bildende Material.
  • Die Elektrode 34 ist nämlich an einer Innenseite des Basisfilms 24 gebildet, wobei jedoch diese Elektrode 34 aus dem Elektrodenkörper 37 und dem distalen Elektrodenendabschnitt 38 aufgebaut ist. In diesem Fall hat der Elektrodenkörper 37 den gleichen Aufbau wie die in der ersten Ausführungsform gezeigte Elektrode 34.
  • Der distale Elektrodenendabschnitt 38 ist an dem distalen Endabschnitt des Plugabschnitts 36 des Elektrodenkörpers 37 an der Rückseite des Substrats 10 gebildet. Dieser distale Elektrodenendabschnitt 38 ist aus einem elektrisch leitfähigen Material gebildet, das weniger leicht oxidiert werden kann als das Material, das zum Bilden des Elektrodenkörpers 37 verwendet wird, und kann beispielsweise aus einem Metall gebildet sein, das eine niedrige Ionisierungsneigung hat. Insbesondere kann der distale Elektrodenendabschnitt 38 aus Au, Ag, Pt (Platin), Pd (Palladium) oder dergleichen gebildet sein. Der distale Elektrodenendabschnitt 38 wird so gebildet, dass er die gesamte distale Stirnfläche des Plugabschnitts 36 bedeckt. Als Resultat ist es möglich, die Oxidation der distalen Stirnfläche des Plugabschnitts 36 zu verhindern. Ferner ist es möglich, dass der distale Elektrodenendabschnitt so gebildet wird, dass er einen Abschnitt der distalen Stirnfläche des Plugabschnitts bedeckt. Da es möglich ist, das Oxidieren des Plugabschnitts in dem Abschnitt, in dem der distale Elektrodenendabschnitt gebildet ist, zu verhindern, können auch in diesem Fall die Elektroden miteinander verbunden werden, wenn die Halbleiterchips gestapelt werden. Demgemäß kann eine mangelhafte Leitung zwischen den Elektroden vermieden werden.
  • Wenn das den distalen Elektrodenendabschnitt 38 bildende Material Pt oder Pd ist, ist es dann, wenn die Halbleiterchips 2 gestapelt werden, schwierig, zwischen dem distalen Elektrodenendabschnitt 38 und der Lötschicht 40 eine Legierung zur bilden. Daher ist es erforderlich, dass der Elektrodenendabschnitt 38 dünn ausgeführt wird. Auch in diesem Fall ist es möglich, die Oxidation des Plugabschnitts 36 des Elektrodenkörpers 37 zu vermeiden. Ferner kann das den distalen Elektrodenendabschnitt 38 bildende Material in die Lötschicht 40 verteilt werden, wenn die Halbleiterchips 2 gestapelt werden, und eine Legierung kann zwischen dem Elektrodenkörper 37 und der Lötschicht 40 gebildet werden. Wenn im Gegensatz dazu das den distalen Elektrodenendabschnitt 38 bildende Material Au oder Ag ist, kann zwischen dem distalen Elektrodenendabschnitt 38 und der Lötschicht 40 während des Stapelns der Halbleiterchips 2 ohne weiteres eine Legierung gebildet werden. Der distale Elektrodenendabschnitt 38 kann daher mit einer beliebigen Dicke ausgeführt werden.
  • Es sei angemerkt, dass in der vorliegenden Ausführungsform die distale Stirnfläche des vorstehend beschriebenen distalen Elektrodenendabschnitt 38 über die Oberfläche des Isolierfilms 26 vorspringend gebildet ist. Die Höhe, in der der distale Elektrodenendabschnitt 38 vorspringt, kann beispielsweise auf etwa 10 μm bis 20 μm eingestellt sein. Da es möglich ist, einen Abstand zwischen Halbleiterchips sicherzustellen, wenn eine Vielzahl von Halbleiterchips gestapelt wird, können demzufolge Spalte zwischen jeweiligen Halbleiterchips ohne weiteres mit Unterfüllung oder dergleichen gefüllt werden. Es sei angemerkt, dass es möglich ist, durch das Einstellen der Höhe, in der der distale Elektrodenendabschnitt 38 vorspringt, die Abstände zwischen übereinander gestapelten Halbleiterchips einzustellen. Anstelle die Spalte nach dem Stapeln mit Unterfüllung zu füllen, kann auch dann, wenn ein warmhärtendes Harz oder dergleichen auf die Rückfläche 10b des Halbleiterchips 2 vor dem Übereinanderstapeln aufgetragen wird, die Verdrahtung des Halbleiterchips zuverlässig angeschlossen werden, da es möglich ist, das warmhärtende Harz oder dergleichen aufzutragen und dabei den distalen Elektrodenendabschnitt 38 zu vermeiden.
  • Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zur Herstellung des Halbleiterchips gemäß der vorliegenden Ausführungsform unter Bezug auf 13A bis 16B beschrieben.
  • 13A bis 16B sind erläuternde Darstellungen, die ein Verfahren zur Herstellung des Halbleiterchips gemäß der vorliegenden Ausführungsform zeigen. In den Zeichnungen sind jeweils Komponenten mit dem gleichen Aufbau wie die in 1 dargestellten mit den gleichen Bezugszeichen bezeichnet.
  • Bei dem Herstellungsverfahren der vorliegenden Ausführungsform ist der Bearbeitungsablauf bis zum Bilden des distalen Elektrodenendabschnitts 38 gleich wie die in 2A bis 3B gezeigte Bearbeitung der ersten Ausführungsform und wird daher hier nicht beschrieben.
  • Zunächst wird, wie in 3B gezeigt, auf der Oberfläche des freiliegenden Elektrodenkontaktflecks 16, nach dem Bilden der Basisschicht 24 auf der Oberfläche des verbleibenden Isolierfilms 22 anschließend, wie in 13A gezeigt, der distale Elektrodenendabschnitt 38 auf der unteren Fläche des konkaven Abschnitts H0 an der Innenseite des Isolierfilms 22 und an dem Basisfilm 24 gebildet.
  • Genauer ausgedrückt wird bei diesem Prozess zunächst ein Flüssigkeitskörper, der das den distalen Elektrodenendabschnitt 38 bildende Material enthält, auf die untere Oberfläche des konkaven Abschnitts H0 unter Verwendung eines Tintenstrahlgerätes, welches ein Tröpfchenabgabegerät ist, abgegeben. Der Flüssigkeitskörper ist eine kolloidale Substanz, die durch Dispergieren von feinen Partikeln aus Au oder Ag oder dergleichen, die das Material des distalen Elektrodenendabschnitts 38 bilden, in einem Lösemittel, wie zum Beispiel einem alkoholischen Lösemittel oder einem organischen Ester-Lösemittel erhalten wird. Dieser Flüssigkeitskörper wird verwendet, nachdem er zunächst auf eine Viskosität eingestellt wurde, mit der er aus dem Tintenstrahlgerät abgegeben werden kann. Das Tintenstrahlgerät ist so aufgebaut, dass es eine vorbestimmte Tröpfchenmenge aus einem Tröpfchenabgabekopf abgeben kann. Das zur Abgabe der Tröpfchen verwendete Verfahren kann ein piezoelektrisches Verfahren sein, bei dem ein Flüssigkeitskörper durch Volumenänderungen eines piezoelektrischen Elements abgegeben wird, oder ein Verfahren, bei dem ein thermoelektrischer Konverter als ein Energie erzeugendes Element verwendet wird.
  • Anschließend wird der abgegebene Flüssigkeitskörper getrocknet und eingebrannt, um so den distalen Elektrodenendabschnitt 38 zu bilden.
  • Der distale Elektrodenendabschnitt 38 wird nämlich durch Trocknen des Flüssigkeitskörpers bei einer hohen Temperatur, sodass das darin enthaltene Lösemittel verdampft wird, und durch anschließendes Einbrennen der feinen Metallpartikel in dem Flüssigkeitskörper gebildet. Auf diese Weise, durch Abgeben eines Flüssigkeitskörpers unter Verwendung eines Tintenstrahlgerätes, ist es möglich, eine vorbestimmte Menge eines Flüssigkeitskörpers auf die untere Oberfläche des konkaven Abschnitts H0 abzugeben. Demgemäß kann der distale Elektrodenendabschnitt 38 mit einem hohen Ausmaß an Präzision gebildet werden.
  • Anschließend wird ein Resist 32 als eine Maske zum Bilden eines Elektrodenkörpers auf dem Substrat 10 gebildet, wie 13B zeigt.
  • Bei diesem Vorgang wird im einzelnen zunächst der Resist 32 auf der gesamten oberen Oberfläche des Substrats 10 aufgetragen. Ein für die Plattierung verwendeter flüssiger Resist oder ein Trockenfilm oder dergleichen können als der Resist 32 verwendet werden. Es sei angemerkt, dass es auch möglich ist, den bei dem Ätzen einer Al-Elektrode verwendeten Resist zu benutzen, der typischerweise in einer Halbleitervorrichtung vorgesehen ist, oder einen Harzresist, der isolierende Eigenschaften hat, wobei dieser jedoch gegenüber der Plattierungslösung und der Ätzlösung beständig sein muss, die in den nachfolgend beschriebenen Prozessen verwendet werden.
  • Das Auftragen des Resist 32 erfolgt unter Verwendung eines Schleuderbeschichtungsverfahrens, eines Tauchverfahrens oder eines Spritzbeschichtungsverfahrens. Hier wird die Dicke des Resist 32 auf annähernd die gleiche Größe wie die Höhe des Postabschnitts 35 der zu bildenden Elektrode 34 mit hinzu addierter Dicke der Lötschicht 40 eingestellt. Nach dem Auftragen des Resist 32 wird ein Voreinbrennvorgang durchgeführt.
  • Anschließend wird die Planare Konfiguration des Postabschnitts der zu bildenden Elektrode als Muster auf dem Resist 32 gebildet.
  • Genauer ausgedrückt wird das Muster auf dem Resist 32 durch Durchführung einer Belichtungsbearbeitung und Entwicklungsbearbeitung unter Verwendung einer Maske, auf der das vorbestimmte Muster gebildet wurde, gebildet. Wenn die Planare Konfiguration des Postabschnitts rechteckig ist, wird ein rechteckiger Öffnungsabschnitt als Muster auf dem Resist 32 gebildet. Die Größe des Öffnungsabschnitts wird in Übereinstimmung mit dem Abstand der Elektroden auf dem Halbleiterchip und dergleichen eingestellt, und der Öffnungsabschnitt kann beispielsweise mit Seitenlängen von 120 μm oder Seitenlängen von 80 μm gebildet werden. Es sei angemerkt, dass die Größe des Öffnungsabschnitts so eingestellt wird, dass der Resist 32 nach der Musterbildung nicht zusammenfällt.
  • Vorstehend wurde ein Verfahren zum Bilden des Resist 32 in der Weise, dass er den Postabschnitt des Elektrodenkörpers umgibt, beschrieben. Es ist jedoch selbstverständlich nicht unbedingt erforderlich, den Resist 32 so zu bilden, dass er den gesamten Umfang des Postabschnitts umgibt. Wenn beispielsweise die Elektroden nur in der Richtung von links nach rechts in der Ansicht von 13B einander benachbart gebildet werden, ist es nicht erforderlich, den Resist 32 in Richtung der Tiefe (bei dreidimensionaler Betrachtung) von 13B zu bilden. Auf diese Weise wird der Resist 32 entlang mindestens einem Abschnitt der äußeren Konfiguration des Postabschnitts gebildet.
  • Vorstehend wurde ein Verfahren zum Bilden des Resists 32 unter Verwendung einer Fotolithografietechnik beschrieben. Wenn jedoch der Resist 32 unter Verwendung dieses Verfahrens gebildet wird, dringt dann, wenn der Resist auf die gesamte Oberfläche aufgetragen wird, ein Teil davon in den Lochabschnitt H3 ein und es besteht die Gefahr, dass dieser Teil als Rest innerhalb des Lochabschnitts H3 verbleibt, auch wenn die Entwicklungsbearbeitung durchgeführt wird. Daher ist es bevorzugt, dass der Resist 32 in einem mit einem Muster versehenen Zustand gebildet wird, beispielsweise unter Verwendung eines Trockenfilms oder durch Verwendung eines Druckverfahrens, wie zum Beispiel Siebdruck oder dergleichen. Ferner ist es möglich, den Resist 32 in einem mit einem Muster versehenen Zustand unter Verwendung eines Tröpfchenabgabegerätes, wie zum Beispiel eine Tintenstrahlgerätes oder dergleichen zu bilden, um Resisttröpfchen nur an Positionen abzugeben, wo der Resist 32 gebildet werden soll. Wenn dieses Verfahren verwendet wird, kann der Resist 32 gebildet werden, ohne dass Resist in den Lochabschnitt H3 eindringt.
  • Anschließend wird, wie 14A zeigt, der konkave Abschnitt H0 unter Verwendung des Resist 32 als Maske mit dem den Elektrodenkörper 37 bildenden Material gefüllt, um den Elektrodenkörper 37 zu bilden. Dieses Füllen des Elektrodenmaterials wird durch eine Plattierungsbearbeitung oder ein CVD-Verfahren oder dergleichen durchgeführt. Als Plattierungsverfahren wird beispielsweise ein elektrochemisches Plattierungsverfahren (ECP) verwendet. Es sei angemerkt, dass die den Basisfilm 24 bildende Impfschicht in der Plattierungsbearbeitung als Elektrode verwendet wird und dass eine Plattierungsvorrichtung des Bechertyps als Plattierungsvorrichtung verwendet wird. Eine Plattierungsvorrichtung des Bechertyps hat die Eigenschaft, dass sie eine Plattierung durch Abgeben einer Plattierungslösung aus einem becherförmigen Behälter bildet. Als Resultat wird das Innere des konkaven Abschnitts H0 mit Elektrodenmaterial gefüllt, sodass der Plugabschnitt 36 der Elektrode 37 gebildet wird. Der in dem Resist 32 gebildete Öffnungsabschnitt wird ebenfalls mit Elektrodenmaterial gefüllt, sodass der Postabschnitt 35 der Elektrode 37 gebildet wird.
  • Anschließend wird eine Lötschicht 40 auf der oberen Oberfläche des Postabschnitts 35 des Elektrodenkörpers 37 gebildet. Die Bildung der Lötschicht 40 wird durch ein Lotplattierungsverfahren oder ein Druckverfahren, wie zum Beispiel ein Siebdruckverfahren oder dergleichen, ausgeführt. Es sei angemerkt, dass die den Basisfilm 24 bildende Impfschicht als die Elektrode für die Lotplattierung verwendet werden kann und dass ein Plattierungsgerät des Bechertyps als das Plattierungsgerät verwendet werden kann. An Stelle der Lötschicht 40 ist es auch möglich, aus SnAg oder dergleichen eine Hartlotmaterialschicht zu bilden. Eine Hartlotmaterialschicht kann ebenfalls unter Verwendung eines Plattierungsverfahrens oder eines Druckverfahrens gebildet werden. Als Resultat der vorstehenden Vorgänge wird der in 14A gezeigte Zustand erhalten.
  • Wie 14B zeigt, wird nachfolgend der Resist 32 unter Verwendung einer Abziehlösung oder dergleichen abgelöst (d. h. entfernt). Ozonwasser oder dergleichen kann als Abziehlösung verwendet werden. Anschließend wird der auf der Oberseite des Substrats 10 freiliegende Basisfilm 24 entfernt.
  • Bei diesem Vorgang wird im einzelnen zunächst Resist oder dergleichen auf der gesamten oberen Oberfläche des Substrats 10 aufgetragen, um so die Konfiguration des Postabschnitts 35 der Elektrode 37 als Muster zu bilden. Anschließend wird der Basisfilm 24 unter Verwendung des bemusterten Resist als Maske trocken geätzt. Es sei angemerkt, dass dann, wenn eine Hartlotmaterialschicht an Stelle der Lötschicht 40 gebildet wird, der Basisfilm 24 unter Verwendung der Hartlotmaterialschicht als Maske geätzt werden kann. In diesem Fall können die Herstellungsschritte vereinfacht werden, da keine Fotolithografie erforderlich ist.
  • Wie 15A zeigt, wird anschließend das Substrat 10 vertikal umgedreht und ein Verstärkungselement 50 wird an der Oberseite des Substrats 10 angebracht. Ein Schutzfilm oder dergleichen kann als das Verstärkungselement 50 verwendet werden. Es ist jedoch bevorzugt, dass ein hartes Material, wie zum Beispiel Glas, verwendet wird. Durch Verwendung dieses Aufbaus ist es möglich, das Auftreten von Rissen und dergleichen in dem Substrat 10 zu verhindern, wenn die Rückfläche 10b des Substrats 10 bearbeitet wird. Das Verstärkungselement 50 wird an dem Substrat 10 durch einen Klebstoff 52 oder dergleichen angehaftet. Es ist wünschenswert, dass ein härtender Klebstoff, wie zum Beispiel ein warmhärtender Klebstoff oder ein durch Licht härtbarer Klebstoff als der Klebstoff 52 verwendet wird. Als Resultat kann das Verstärkungselement 50 an dem Substrat 10 Fest angehaftet werden, wobei Erhebungen und Vertiefungen der aktiven Oberfläche 10a des Substrats 10 ausgeglichen werden. Wenn ferner ein durch Licht härtbarer Klebstoff, wie zum Beispiel ein Ultraviolett-warmhärtender Klebstoff als der Klebstoff 52 verwendet wird, ist es bevorzugt, dass ein transparentes Material, wie zum Beispiel Glas, als das Verstärkungselement 50 verwendet wird. In diesem Fall kann durch Bestrahlen mit Licht von außerhalb des Verstärkungselements 50 der Klebstoff 52 ohne weiteres gehärtet werden.
  • Wie 15B zeigt, wird nachfolgend die gesamte Rückfläche 10b des Substrats 10 geätzt, sodass der distale Endabschnitt des Isolierfilms 22 freigelegt wird und die distale Stirnfläche des distalen Elektrodenendabschnitts 38 weiter außerhalb als die Rückfläche 10b des Substrats 10 positioniert wird. Für diesen Ätzvorgang kann entweder eine Nassätzung oder eine Trockenätzung verwendet werden. Wenn die Ätzung durchgeführt wird, um den distalen Endabschnitt des Isolierfilms 22 freizulegen, nachdem die Rückfläche 10b des Substrats 10 grob geschliffen wurde, kann die Herstellungszeit verkürzt werden. Ferner ist es möglich, den Isolierfilm 22 und den Basisfilm 24 durch eine gleichzeitige Ätzung mit der Ätzung des Substrats 10 durchzuführen.
  • Anschließend wird, wie in 16A gezeigt, der Isolierfilm 26, der eine zweite Isolierschicht ist, auf der gesamten Rückfläche 10b des Substrats 10 gebildet. Wenn eine Beschichtung, wie zum Beispiel SiO2 oder SiN als der Isolierfilm 26 gebildet wird, wird der Isolierfilm 26 bevorzugt durch ein CVD-Verfahren gebildet. Wenn eine Beschichtung, wie zum Beispiel PI als der Isolierfilm 26 gebildet wird, ist es bevorzugt, dass der Isolierfilm 26 durch Auftragen eines flüssigen Beschichtungsmaterials unter Verwendung eines Schleuderbeschichtungsverfahrens und anschließendes Trocknen und Einbrennen des Materials gebildet wird. Es ist auch möglich, den Isolierfilm 26 unter Verwendung von SOG zu bilden. SOG ist eine Flüssigkeit, die nach dem Auftragen durch Einbrennen bei einer Temperatur von annähernd 400 °C zu SiO2 wird und in LSI-Zwischenschichtisolierfilmen verwendet wird, um die Oberfläche zu glätten. Genauer ausgedrückt ist SOG ein Polymer, das als Grundstruktur eine Siloxanbindung hat und mit Alkohol oder dergleichen als Lösemittel verwendet wird. Für das Auftragen von SOG wird ein Schleuderbeschichtungsverfahren verwendet.
  • Es sei angemerkt, dass es anstelle des Bildens des Isolierfilms 26 auf der gesamten Rückfläche 10b des Substrats 10 möglich ist, den Isolierfilm 26 selektiv nur an der Peripherie des distalen Elektrodenendabschnitts 38 auf der Rückfläche 10b des Substrats 10 zu bilden. In diesem Fall wird flüssiges Material des Isolierfilms nur an der Peripherie des distalen Elektrodenendabschnitts 38 unter Verwendung eines Tintenstrahlgerätes oder dergleichen abgegeben. Dieses flüssige Material wird anschließend getrocknet und eingebrannt, um den Isolierfilm 26 zu bilden.
  • Wie 16B zeigt, wird anschließend die distale Stirnfläche des distalen Elektrodenendabschnitts 38 freigelegt.
  • Insbesondere wird die distale Stirnfläche des distalen Elektrodenendabschnitts 38 durch Entfernen des Isolierfilms 26, des Isolierfilms 22 und des Basisfilms 24 freigelegt, die die distale Stirnfläche des distalen Elektrodenendabschnitts 38 bedecken. Dieses Entfernen des Isolierfilms 26, des Isolierfilms 22 und des Basisfilms 24 kann durch chemisches und mechanisches Polieren (CMP) ausgeführt werden. CMP ist ein Verfahren zum Schleifen eines Substrats, bei dem mechanisches Schleifen des Substrats unter Verwendung eines schleifenden Gewebes mit der chemischen Wirkung der Schleiflösung kombiniert ist, die dem mechanischen Schleifvorgang zugeführt wird. Es sei angemerkt, dass die distale Stirnfläche des distalen Elektrodenendabschnitts 38 ebenfalls geschliffen werden kann, wenn der Isolierfilm 26, der Isolierfilm 22 und der Basisfilm 24 durch Schleifen entfernt werden. In diesem Fall ist es möglich, Leitungsfehler zwischen Elektroden zu verhindern, wenn die Halbleiterchips gestapelt werden, da der Basisfilm 24 vollständig entfernt wird.
  • Anschließend wird der Klebstoff 52 unter Verwendung eines Lösemittels oder dergleichen aufgelöst und das Verstärkungselement 50 wird von dem Substrat 10 entfernt. Nachdem ein Dicing-Band (nicht dargestellt) auf die Rückfläche 10b des Substrats 10 aufgeklebt wurde, wird das Substrat 10 zerteilt. Als Resultat werden die Halbleiterchips in einzelne Stücke getrennt. Es ist auch möglich, das Substrat 10 durch Bestrahlen mit einem CO2-Laser oder einem YAG-Laser zu schneiden. Als Resultat wird der in 12 gezeigte Zustand erreicht und der Halbleiterchip 100 gemäß vorliegender Ausführungsform ist vollendet.
  • Stapelstruktur
  • Eine dreidimensional montierte Halbleitervorrichtung wird durch Stapeln von Halbleiterchips 100 gebildet, die in der vorstehend beschriebenen Weise hergestellt wurden.
  • 17 ist eine seitliche Querschnittsansicht, die einen Zustand zeigt, in dem Halbleiterchips gemäß vorliegender Ausführungsform gestapelt sind, und ist eine vergrößerte Darstellung der dem Abschnitt A in 20 entsprechenden Abschnitte. Die beiden Halbleiterchips 100a und 100b sind in der Weise angeordnet, dass der distale Elektrodenendabschnitt 38 des oberen Halbleiterchips 100a auf einer oberen Oberfläche des Elektrodenkörpers 37 des unteren Halbleiterchips 100b platziert ist. Die Elektroden 34 in den jeweiligen Halbleiterchips 2a und 2b werden durch Einfügen der Lötschicht 40 miteinander verbunden bzw. gebondet. Genauer ausgedrückt werden die Halbleiterchips 100a und 100b zusammengepresst, während die Lötschicht 40 durch Aufschmelzen geschmolzen wird. Als Resultat wird eine Lotlegierung in dem Verbindungsabschnitt zwischen der Lötschicht 40 und dem distalen Elektrodenendabschnitt 38 gebildet und die beiden werden mechanisch und elektrisch verbunden. Dadurch wird eine der Verdrahtungsverbindung zwischen den Halbleiterchips 100a und 100b geschaffen. Es sei angemerkt, dass erforderlichenfalls Spalte zwischen den jeweiligen gestapelten Halbleiterchips mit einer Unterfüllung gefüllt werden können.
  • Es angemerkt, dass auf Grund der Tatsache, dass die geschmolzene Lötschicht 40 entlang dem äußeren Umfang des distalen Elektrodenendabschnitts 38 in dem oberen Halbleiterchip 100a nach oben verformt wird, in einigen Fällen die geschmolzene Lötschicht 40 in Kontakt mit der Rückfläche 10b des oberen Halbleiterchips 100a kommt. Da die Signalverdrahtung mit der Lötschicht 40 verbunden ist und da die Rückfläche 10b des Halbleiterchips 100a mit der Masse verbunden ist, muss ein Kurzschluss zwischen diesen verhindert werden. Da in der vorliegenden Ausführungsform der Isolierfilm 26 an der Rückfläche 10b des Halbleiterchips 2a gebildet ist, ist es beim Stapeln der Halbleiterchips möglich zu verhindern, dass die Lötschicht 40 einen Kurzschluss mit der Rückfläche 10b des Halbleiterchips 100a erzeugt. Demgemäß kann eine dreidimensionale Montage durchgeführt werden, während ein Kurzschluss zwischen der Signalverdrahtung und Masse verhindert wird.
  • Darüber hinaus ist in der vorliegenden Ausführungsform der distale Elektrodenendabschnitt 38, der aus einem elektrisch leitfähigen Material gebildet ist, das weniger leicht oxidierbar ist als das den Elektrodenkörper 37 bildende Material, an einem distalen Endabschnitt des Elektrodenkörpers 37 an der Rückseite des Halbleiterchips 100a gebildet. Als Resultat ist es möglich, die Oxidation der Elektroden 34 des Halbleiterchips 100a und in der Folge die Verschlechterung ihrer Benetzbarkeit zu verhindern. Demgemäß wird auch dann, wenn die Halbleiterchips 100a nach Verstreichen einer längeren Zeitdauer seit der Bildung der Halbleiterchips 100a gestapelt werden, eine Lotlegierung zwischen der Lötschicht 40 und dem distalen Elektrodenendabschnitt 38 gebildet, und es ist möglich, die Elektroden 37 zu verbinden und das Auftreten von Leitungsfehlern zwischen den Elektroden 37 zu vermeiden. Als Resultat kann der Produktionsausstoß von dreidimensional montierten Halbleitervorrichtungen verbessert werden.
  • Die dritte Ausführungsform der vorliegenden Erfindung wurde vorstehend beschrieben. Es versteht sich jedoch, dass die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform auch mit der bei der ersten Ausführungsform gezeigten Umverdrahtung und mit dem Schaltungssubstrat angewandt werden kann.
  • Vierte Ausführungsform
  • Nachfolgend wird unter Bezug auf 18 der Halbleiterchip gemäß der vierten Ausführungsform der Halbleitervorrichtung gemäß vorliegender Erfindung beschrieben.
  • 18 ist eine seitliche Querschnittsansicht von Elektrodenabschnitten des Halbleiterchips gemäß der vorliegenden Ausführungsform.
  • Der Halbleiterchip 101 gemäß der vorliegenden Ausführungsform unterscheidet sich von demjenigen gemäß der dritten Ausführungsform insbesondere nur darin, dass die distale Stirnfläche des distalen Elektrodenendabschnitts 38a an der Rückseite des Halbleiterchips 101 im wesentlichen in derselben Ebene wie die Oberfläche des Isolierfilms 26 gebildet ist, bei dem es sich um die zweite Schicht handelt. Der übrige Aufbau ist gleich wie bei der dritten Ausführungsform und auf eine detaillierte Beschreibung wird verzichtet.
  • In dem Halbleiterchip 101 gemäß der vierten Ausführungsform ist die untere Stirnfläche des distalen Elektrodenendabschnitts 38a im wesentlichen in derselben Ebene wie die Oberfläche des Isolierfilms 26 gebildet, der auf der Rückfläche 10b des Halbleiterchips 101 gebildet ist. Bei der Herstellung des Halbleiterchips 101 gemäß der vierten Ausführungsform wird der in 2C gezeigte Lochabschnitt H3 flacher ausgeführt als der Lochabschnitt H3 in der dritten Ausführungsform. Als Resultat ist beim Ätzen der Rückfläche 10b des in 15B gezeigten Substrats 10 die Höhe des Vorsprungs des Isolierfilms 22 geringer als bei der dritten Ausführungsform. Ferner wird bei dem Bilden des Isolierfilms 26 auf der Rückfläche 10b des Substrats 10, wie in 16A gezeigt, der Isolierfilm 26 dicker als in der dritten Ausführungsform ausgeführt. Ferner wird beim Freilegen der distalen Stirnfläche des distalen Elektrodenendabschnitts 38 durch Schleifen, wie in 16B gezeigt, die distale Stirnfläche des distalen Elektrodenendabschnitts 38 freigelegt, während die Oberfläche des Isolierfilms 26 geschliffen wird. Wie 18 zeigt, hat das zur Folge, dass die untere Stirnfläche des distalen Elektrodenendabschnitts 38a im wesentlichen in derselben Ebene wie die Oberfläche des Isolierfilms 26 freigelegt wird, der auf der Rückfläche 10b des Halbleiterchips 101 gebildet ist.
  • In dem Halbleiterchip gemäß der vierten Ausführungsform ist in derselben Weise wie in der dritten Ausführungsform der distale Elektrodenendabschnitt 38, der aus einem elektrisch leitfähigen Material gebildet ist, das weniger leicht oxidierbar ist als das zum Bilden des Elektrodenkörpers 37 verwendete Material, an einem distalen Endabschnitt des Elektrodenkörpers 37 an der Rückseite des Halbleiter chips 101 gebildet. Demgemäß ist es möglich, das Oxidieren der Elektrode 34 des Halbleiterchips 101 zu verhindern. Da ferner der Isolierfilm 26 an der Rückfläche 10b des Halbleiterchips 101 gebildet ist, wie in 17 gezeigt, kann beim Übereinanderstapeln der jeweiligen Halbleiterchips verhindert werden, dass die Lötschicht 40 einen Kurzschluss mit der Rückfläche 10b des oberen Halbleiterchips verursacht.
  • In der dritten Ausführungsform ist die distale Stirnfläche des distalen Elektrodenendabschnitts 38 so gebildet, dass sie über die Oberfläche des Isolierfilms 26 vorspringt. Wenn die Halbleiterchips gestapelt werden, treten in manchen Fällen, da nur die distalen Elektrodenendabschnitte 38 des oberen Halbleiterchips in Kontakt mit dem unteren Halbleiterchip sind, wenn die Halbleiterchips zusammengepresst werden, Last- bzw. Spannungskonzentrationen in dem unteren Halbleiterchip auf. Als Folge besteht die Gefahr, dass sich in dem unteren Halbleiterchip Risse bilden oder dass dieser bricht. Im Gegensatz dazu ist in der vierten Ausführungsform die distale Stirnfläche des distalen Elektrodenendabschnitts 38a im wesentlichen in derselben Ebene wie die Oberfläche des Isolierfilms 26 gebildet. Als Resultat werden keine Spannungslastkonzentrationen in dem unteren Halbleiterchip erzeugt, wenn die Halbleiterchips während des Übereinanderstapelns zusammengepresst werden, und es ist möglich, eine dreidimensionale Montage durchzuführen und dabei das Brechen des unteren Halbleiterchips zu vermeiden. Es sei angemerkt, dass die Tatsache, dass das Verhindern eines Kurzschlusses zwischen der Signalverdrahtung und der Masse möglich ist, ohne dass die distale Stirnfläche des distalen Elektrodenendabschnitts 38 wie in der dritten Ausführungsform vorspringend ausgeführt wird, mit der vorstehenden Beschreibung konform ist.
  • Elektronisches Gerät
  • Nachfolgend wird unter Bezug auf 19 ein Beispiel eines elektronischen Geräts beschrieben, das mit der vorstehend beschriebenen Halbleitervorrichtung ausgerüstet ist.
  • 19 ist eine perspektivische Ansicht eines Mobiltelefons.
  • Die vorstehend beschriebene Halbleitervorrichtung ist innerhalb eines Gehäuses eines Mobiltelefons 300 angeordnet.
  • Es sei angemerkt, dass die vorstehend beschriebene Halbleitervorrichtung in einer Vielzahl von elektronischen Geräten neben einem Mobiltelefon angewandt werden kann. Beispielsweise kann die Halbleitervorrichtung in elektronischen Geräten, wie zum Beispiel Flüssigkristall-Projektoren, Personalcomputern (PC), Entwickler-Workstations (EWS) für Multimedia-Anwendungen, Personenrufgeräten, Textverarbeitungsgeräten, Fernsehgeräten, Videoaufzeichnungsgeräten des Sucher-Typs oder des Monitor-Typs, elektronischen Tagebüchern, elektronischen Tischrechnern, Fahrzeug-Navigationssystemen, POS-Terminals und mit Berührungsfeldern ausgerüsteten Geräten verwendet werden.
  • Ferner sei angemerkt, dass es auch möglich ist, elektronische Geräte herzustellen, indem der "Halbleiterchip" gemäß der vorstehend beschriebenen Bauart durch eine "elektronische Vorrichtung" ersetzt wird. Beispiele für elektronische Geräte, die unter Verwendung derartiger elektronischer Vorrichtungen hergestellt werden, schließen optische Vorrichtungen, Widerstände, Kondensatoren, Spulen, Schwingkreise, Filter, Temperatursensoren, Thermistoren, Varistoren, Kondensatoren und Sicherungen ein.
  • Es versteht sich, dass der technische Bereich der vorliegenden Erfindung nicht auf die vorstehend beschriebenen Ausführungsformen beschränkt ist und andere Gestaltungsmodifikationen eingeschlossen sein können, solange sie nicht vom Gedanken oder Schutzumfang der vorliegenden Erfindung abweichen. Bestimmte Materialien und Schichtstrukturen und dergleichen, die in den vorstehend beschriebenen Ausführungsformen beschrieben wurden, stellen lediglich Beispiele dar und können in geeigneter Weise modifiziert werden.
  • Während vorstehend bevorzugte Ausführungsformen der Erfindung beschrieben und erläutert wurden, versteht es sich, dass diese Beispiele für die Erfindung darstellen und nicht als einschränkend zu betrachten sind. Hinzufügungen, Weglassungen, Auswechslungen und andere Modifikationen können erfolgen, ohne den Ged anken oder Schutzumfang der vorliegenden Erfindung zu verlassen. Demgemäß ist der Erfindung nicht als durch die vorstehende Beschreibung eingeschränkt zu betrachten und ist nur durch den Umfang der beigefügten Patentansprüche beschränkt.

Claims (33)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Halbleitersubstrat durchdringende Elektroden hat, welches Verfahren die Schritte enthält: Bilden eines konkaven Abschnitts, der sich von einer aktiven Oberfläche eines Halbleitersubstrats, auf dem eine integrierte Schaltung gebildet wird, zu einem Inneren des Halbleitersubstrats erstreckt; Bilden einer ersten Isolierschicht auf einer inneren Oberfläche des konkaven Abschnitts; Füllen einer Innenseite der ersten Isolierschicht mit einem elektrisch leitfähigen Material, um so eine Elektrode zu bilden; Freilegen eines distalen Endabschnitts der ersten Isolierschicht durch Ätzen einer Rückfläche des Halbleitersubstrats; Bilden einer zweiten Isolierschicht auf einer Rückfläche des Substrats; und Freilegen des distalen Endabschnitts der Elektrode durch Entfernen der ersten Isolierschicht und der zweiten Isolierschicht von einem distalen Endabschnitt der Elektrode.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, ferner enthaltend einen Schritt des Anbringens eines Verstärkungselements, das das Halbleitersubstrat verstärkt, an der aktiven Oberfläche des Halbleitersubstrats über einen härtenden Klebstoff bevor die Rückfläche des Halbleitersubstrats geätzt wird.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 , ferner enthaltend die Schritte: Bilden einer Sperrschicht, die verhindert, dass sich elektrisch leitfähiges Material zu dem Halbleitersubstrat an einer Innenseite der ersten Isolierschicht ausbreitet, vor dem Bilden der Elektrode, und Freilegen des distalen Endabschnitts der Elektrode durch Entfernen der Sperrschicht an dem distalen Endabschnitt der Elektrode gleichzeitig mit dem Entfernen der ersten Isolierschicht und der zweiten Isolierschicht an dem distalen Endabschnitt der Elektrode.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, bei welchem im Schritt des Bildens der zweiten Isolierschicht eine Beschichtung aus Siliziumoxid oder Siliziumnitrid, welche die zweite Isolierschicht bildet, unter Verwendung eines CVD-Verfahrens gebildet wird.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, bei welchem im Schritt des Bildens der zweiten Isolierschicht ein flüssiges SOG oder Polyimid, das ein Basismaterial der zweiten Isolierschicht ist, unter Verwendung eines Schleuderbeschichtungsverfahrens aufgetragen wird.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, bei welchem der Schritt zum Bilden der Elektrode ferner die Schritte enthält: Bilden eines distalen Elektrodenendabschnitts, der aus einem ersten elektrisch leitfähigen Material an einer unteren Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht gebildet ist; und Bilden eines Elektrodenkörpers, der aus einem zweiten elektrisch leitfähigen Material gebildet ist und mit dem distalen Elektrodenendabschnitt an einer Innenseite der ersten Isolierschicht verbunden ist, wobei in dem Schritt des Freilegens der Elektrode der distale Elektrodenendabschnitt durch Entfernen der ersten Isolierschicht freigelegt wird, die auf der Oberseite einer distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist, und wobei das erste elektrisch leitfähige Material weniger leicht oxidierbar ist als das zweite elektrisch leitfähige Material.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, bei welchem in dem Schritt des Bildens des distalen Elektrodenendabschnitts ein das erste leitfähige Material enthaltender Flüssigkeitskörper unter Verwendung eines Tröpfchenabgabegerätes auf die untere Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht abgegeben wird und der abgegebene Flüssigkeitskörper anschließend gebrannt wird.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Halbleitersubstrat durchdringende Elektroden hat, welches Verfahren die Schritte enthält: Bilden eines konkaven Abschnitts, der sich von einer aktiven Oberfläche eines Halbleitersubstrats, auf dem eine integrierte Schaltung gebildet wird, zu einem Inneren des Halbleitersubstrats erstreckt; Bilden einer ersten Isolierschicht auf einer inneren Oberfläche des konkaven Abschnitts; Bilden eines distalen Elektrodenendabschnitts, der aus einem ersten elektrisch leitfähigen Material gebildet ist, auf einer unteren Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht; Bilden eines Elektrodenkörpers, der aus einem zweiten elektrisch leitfähigen Material gebildet ist und mit dem distalen Elektrodenendabschnitt an einer Innenseite der ersten Isolierschicht verbunden ist; Freilegen eines distalen Endabschnitts der ersten Isolierschicht durch Ätzen einer Rückfläche des Halbleitersubstrats; und Freilegen des distalen Elektrodenendabschnitts durch Entfernen der ersten Isolierschicht, die auf einer distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist, wobei das für das erste elektrisch leitfähige Material verwendete Material weniger leicht oxidierbar ist als das für das zweite elektrisch leitfähige Material verwendete Material.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, bei welchem in dem Schritt des Bildens des distalen Elektrodenendabschnitts ein das erste leitfähige Material enthaltender Flüssigkeitskörper unter Verwendung eines Tröpfchenabgabegerätes auf die untere Oberfläche des konkaven Abschnitts an einer Innenseite der ersten Isolierschicht abgegeben wird und der abgegebene Flüssigkeitskörper anschließend gebrannt wird.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 8, ferner enthaltend einen Schritt des Bildens einer zweiten Isolierschicht auf einer Rückfläche des Halbleitersubstrats nach dem Schritt des Ätzens der Rückfläche des Halbleitersubstrats, wobei in dem Schritt des Entfernens der ersten Isolierschicht, die auf einer distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist, der distale Elektrodenendabschnitt durch Entfernen der zweiten Isolierschicht freigelegt wird, die auf der distalen Stirnfläche des distalen Elektrodenendabschnitts gebildet ist.
  11. Halbleitervorrichtung, hergestellt unter Verwendung des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Anspruch 1.
  12. Halbleitervorrichtung, bei welcher eine Vielzahl der Halbleitervorrichtungen nach Anspruch 11 übereinander gestapelt sind, und die Elektroden von vertikal benachbarten Halbleitervorrichtungen durch Weichlot oder ein Hartlotmaterial elektrisch verbunden sind.
  13. Halbleitervorrichtung, enthaltend: ein Halbleitersubstrat, auf dem eine integrierte Schaltung gebildet ist; eine Elektrode, die durch eine erste Isolierschicht innerhalb eines Durchgangslochs gebildet ist, das von einer aktiven Oberfläche des Halbleitersubstrats zu einer Rückfläche des Halbleitersubstrats verläuft; und eine zweite Isolierschicht, die auf der Rückfläche des Halbleitersubstrats zumindest in einer Peripherie der Elektrode gebildet ist.
  14. Halbleitervorrichtung nach Anspruch 13, bei welcher die distale Stirnfläche der Elektrode an der Rückseite des Halbleitersubstrats über die Oberfläche der zweiten Isolierschicht vorspringend gebildet ist.
  15. Halbleitervorrichtung nach Anspruch 13, bei welcher die distale Stirnfläche der Elektrode an der Rückseite des Halbleitersubstrats im wesentlichen in derselben Ebene wie die Oberfläche der zweiten Isolierschicht gebildet ist.
  16. Halbleitervorrichtung nach Anspruch 13, bei welcher die zweite Isolierschicht aus Siliziumoxid, Siliziumnitrid oder Polyimid gebildet ist.
  17. Halbleitervorrichtung, in der eine Vielzahl von Halbleitervorrichtungen nach Anspruch 13 gestapelt sind, und die Elektroden von vertikal benachbarten Halbleitervorrichtungen durch Weichlot oder durch ein Hartlotmaterial elektrisch verbunden sind.
  18. Halbleitervorrichtung, hergestellt unter Verwendung des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Anspruch 8.
  19. Halbleitervorrichtung, in der eine Vielzahl von Halbleitervorrichtungen nach Anspruch 18 gestapelt sind, und der distale Elektrodenendabschnitt einer der vertikal benachbarten Halbleitervorrichtungen durch Weichlot oder durch ein Hartlotmaterial mit dem Elektrodenkörper der anderen der vertikal benachbarten Halbleitervorrichtungen elektrisch verbunden ist.
  20. Halbleitervorrichtung, enthaltend: ein Halbleitersubstrat, auf dem eine integrierte Schaltung gebildet ist; einen Elektrodenkörper, der über eine erste Isolierschicht innerhalb eines Durchgangslochs gebildet ist, das von einer aktiven Oberfläche des Halbleitersubstrats zu der Rückfläche des Halbleitersubstrats verläuft; und einen distalen Elektrodenendabschnitt, der an einem distalen Endabschnitt des Elektrodenkörpers an einer Rückseite des Halbleitersubstrats gebildet ist und aus einem elektrisch leitfähigen Material gebildet ist, das weniger leicht oxidierbar ist als das den Elektrodenkörper bildende Material.
  21. Halbleitervorrichtung nach Anspruch 20, bei welcher das den distalen Elektrodenendabschnitt bildende Material Gold oder Silber ist.
  22. Halbleitervorrichtung nach Anspruch 20, bei welcher die zweite Isolierschicht auf der Rückfläche des Halbleitersubstrats mindestens in einer Peripherie des distalen Elektrodenendabschnitts gebildet ist.
  23. Halbleitervorrichtung nach Anspruch 22, bei welcher die distale Stirnfläche des distalen Elektrodenendabschnitts über die Oberfläche der zweiten Isolierschicht vorspringend gebildet ist.
  24. Halbleitervorrichtung nach Anspruch 22, bei welcher die distale Stirnfläche des distalen Elektrodenendabschnitts im wesentlichen in derselben Ebene wie die Oberfläche der zweiten Isolierschicht gebildet ist.
  25. Halbleitervorrichtung, in der eine Vielzahl von Halbleitervorrichtungen nach Anspruch 20 gestapelt sind, und der distale Elektrodenendabschnitt einer der vertikal benachbarten Halbleitervorrichtungen durch Weichlot oder durch ein Hartlotmaterial mit dem Elektrodenkörper der anderen der vertikal benachbarten Halbleitervorrichtungen elektrisch verbunden ist.
  26. Schaltungssubstrat, auf dem die Halbleitersubstratvorrichtung nach Anspruch 12 montiert ist.
  27. Schaltungssubstrat, auf dem die Halbleitersubstratvorrichtung nach Anspruch 13 montiert ist.
  28. Schaltungssubstrat, auf dem die Halbleitersubstratvorrichtung nach Anspruch 19 montiert ist.
  29. Schaltungssubstrat, auf dem die Halbleitersubstratvorrichtung nach Anspruch 25 montiert ist.
  30. Elektronisches Gerät, enthaltend die Halbleitervorrichtung nach Anspruch 12.
  31. Elektronisches Gerät, enthaltend die Halbleitervorrichtung nach Anspruch 13.
  32. Elektronisches Gerät, enthaltend die Halbleitervorrichtung nach Anspruch 19.
  33. Elektronisches Gerät, enthaltend die Halbleitervorrichtung nach Anspruch 25.
DE102004012845.6A 2003-03-17 2004-03-16 Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat Expired - Lifetime DE102004012845B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP03-072337 2003-03-17
JP2003072337A JP2004281793A (ja) 2003-03-17 2003-03-17 半導体装置の製造方法、半導体装置、回路基板および電子機器
JP2003076111A JP3951944B2 (ja) 2003-03-19 2003-03-19 半導体装置の製造方法
JP03-076111 2003-03-19

Publications (2)

Publication Number Publication Date
DE102004012845A1 true DE102004012845A1 (de) 2005-01-13
DE102004012845B4 DE102004012845B4 (de) 2021-05-06

Family

ID=33455413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004012845.6A Expired - Lifetime DE102004012845B4 (de) 2003-03-17 2004-03-16 Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat

Country Status (5)

Country Link
US (1) US7214615B2 (de)
KR (1) KR100636449B1 (de)
CN (1) CN1321437C (de)
DE (1) DE102004012845B4 (de)
TW (1) TWI239629B (de)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100651124B1 (ko) * 2004-11-08 2006-12-06 삼성전자주식회사 Ｗｂｇａ형 반도체 패키지 및 그 제조방법
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
JP4170313B2 (ja) * 2005-05-24 2008-10-22 シャープ株式会社 半導体装置の製造方法
JP4698296B2 (ja) * 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP2007035911A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
JP2007335636A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 半導体装置
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP4312786B2 (ja) * 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
JP2008235555A (ja) * 2007-03-20 2008-10-02 Shinko Electric Ind Co Ltd 電子装置の製造方法及び基板及び半導体装置
KR100843240B1 (ko) * 2007-03-23 2008-07-03 삼성전자주식회사 웨이퍼 레벨 스택을 위한 반도체 소자 및 웨이퍼 레벨스택을 위한 반도체 소자의 관통전극 형성방법
CN101299902B (zh) * 2007-04-30 2010-04-07 欣兴电子股份有限公司 线路板的线路结构及其线路工艺
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US8034702B2 (en) 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP2009055004A (ja) * 2007-08-24 2009-03-12 Honda Motor Co Ltd 貫通配線構造
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
KR20090047776A (ko) * 2007-11-08 2009-05-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7928011B2 (en) * 2008-01-04 2011-04-19 Qimonda Ag Method for structuring a substrate using a metal mask layer formed using a galvanization process
DE102009018603B9 (de) 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
TWI420648B (zh) * 2008-05-13 2013-12-21 Ind Tech Res Inst 三維堆疊晶粒封裝結構的製造方法
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20100045857A (ko) * 2008-10-24 2010-05-04 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
JP5885904B2 (ja) * 2009-08-07 2016-03-16 東京エレクトロン株式会社 半導体装置の製造方法
KR101069288B1 (ko) * 2009-08-10 2011-10-05 주식회사 하이닉스반도체 반도체 패키지
US8399987B2 (en) * 2009-12-04 2013-03-19 Samsung Electronics Co., Ltd. Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers
JP5091962B2 (ja) * 2010-03-03 2012-12-05 株式会社東芝 半導体装置
EP2378548A1 (de) 2010-04-19 2011-10-19 Nanda Technologies GmbH Verfahren zur Prozessierung und Untersuchung von Halbleitersubstraten
KR101204187B1 (ko) 2010-11-02 2012-11-23 삼성전기주식회사 소성 접합을 이용한 파워 모듈 및 그 제조 방법
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
KR101215648B1 (ko) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US8525168B2 (en) * 2011-07-11 2013-09-03 International Business Machines Corporation Integrated circuit (IC) test probe
FR2978610A1 (fr) * 2011-07-28 2013-02-01 St Microelectronics Crolles 2 Procede de realisation d'une liaison electriquement conductrice traversante et dispositif integre correspondant
US9082832B2 (en) 2011-09-21 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US9484259B2 (en) 2011-09-21 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protection and support structure for conductive interconnect structure
US8558389B2 (en) 2011-12-08 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer
US8809191B2 (en) 2011-12-13 2014-08-19 Stats Chippac, Ltd. Semiconductor device and method of forming UBM structure on back surface of TSV semiconductor wafer
US8742591B2 (en) * 2011-12-21 2014-06-03 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer in notches around conductive TSV for stress relief
US8940637B2 (en) 2012-07-05 2015-01-27 Globalfoundries Singapore Pte. Ltd. Method for forming through silicon via with wafer backside protection
US8952542B2 (en) * 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9076655B2 (en) 2013-01-16 2015-07-07 Stats Chippac, Ltd. Semiconductor device and method of forming through-silicon-via with sacrificial layer
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
KR20140104778A (ko) * 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법
KR101507228B1 (ko) * 2013-06-20 2015-03-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9484325B2 (en) * 2013-10-09 2016-11-01 Invensas Corporation Interconnections for a substrate associated with a backside reveal
US9299624B2 (en) * 2014-01-21 2016-03-29 United Microelectronics Corp. Stacked semiconductor structure and manufacturing method for the same
US10163705B2 (en) 2014-04-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Profile of through via protrusion in 3DIC interconnect
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
CN105990166B (zh) * 2015-02-27 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
WO2019147186A1 (en) * 2018-01-26 2019-08-01 Agency For Science, Technology And Research Electrical connection structure and method of forming the same
CN108260038B (zh) * 2018-03-23 2024-02-13 苏州登堡电子科技有限公司 簧式振壁传声装置
JP7202784B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11362024B2 (en) 2018-05-30 2022-06-14 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988045B2 (ja) 1991-09-13 1999-12-06 富士通株式会社 ベアチップの構造およびベアチップの実装構造
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP2001523390A (ja) * 1994-12-22 2001-11-20 ベネディクト・ジー・ペース 反転型のチップが接合された高い実装効率を有するモジュール
US5618752A (en) 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
EP2270845A3 (de) 1996-10-29 2013-04-03 Invensas Corporation Integrierte Schaltungen und Verfahren zu ihrer Herstellung
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
JP3397689B2 (ja) 1998-06-01 2003-04-21 株式会社東芝 マルチチップ半導体装置およびその製造方法
JP4040819B2 (ja) 1999-02-03 2008-01-30 株式会社東芝 ウェーハの分割方法及び半導体装置の製造方法
JP4547728B2 (ja) 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
JP2002025948A (ja) 2000-07-10 2002-01-25 Canon Inc ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
JP2004228392A (ja) * 2003-01-24 2004-08-12 Seiko Epson Corp 半導体装置の製造方法および半導体モジュールの製造方法

Also Published As

Publication number Publication date
US7214615B2 (en) 2007-05-08
CN1531027A (zh) 2004-09-22
US20040238927A1 (en) 2004-12-02
DE102004012845B4 (de) 2021-05-06
TWI239629B (en) 2005-09-11
TW200427052A (en) 2004-12-01
KR20040082297A (ko) 2004-09-24
CN1321437C (zh) 2007-06-13
KR100636449B1 (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE10120408B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
EP1532681A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE10337569A1 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
EP1351298A2 (de) Method for producing a semiconductor wafer
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE69415927T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE102009010885A1 (de) Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102009001522B4 (de) Halbleiterstruktur mit Kondensator
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER &, DE

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

R081 Change of applicant/patentee

Owner name: SAMSUNG ELECTRONICS CO., LTD., KR

Free format text: FORMER OWNER: SEIKO EPSON CORP., TOKYO, JP

Effective date: 20120502

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR

Free format text: FORMER OWNER: SEIKO EPSON CORP., TOKYO, JP

Effective date: 20120502

R082 Change of representative

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER &, DE

Effective date: 20120502

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right