CN101299902B - 线路板的线路结构及其线路工艺 - Google Patents

线路板的线路结构及其线路工艺 Download PDF

Info

Publication number
CN101299902B
CN101299902B CN200710102398XA CN200710102398A CN101299902B CN 101299902 B CN101299902 B CN 101299902B CN 200710102398X A CN200710102398X A CN 200710102398XA CN 200710102398 A CN200710102398 A CN 200710102398A CN 101299902 B CN101299902 B CN 101299902B
Authority
CN
China
Prior art keywords
circuit
wiring board
intaglio pattern
groove
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710102398XA
Other languages
English (en)
Other versions
CN101299902A (zh
Inventor
郑振华
余丞博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN200710102398XA priority Critical patent/CN101299902B/zh
Publication of CN101299902A publication Critical patent/CN101299902A/zh
Application granted granted Critical
Publication of CN101299902B publication Critical patent/CN101299902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本发明公开一种线路板的线路结构及其线路工艺。一种线路板的线路结构,其包括介电层、至少第一线路以及多条第二线路。介电层具有表面、第一凹刻图案以及第二凹刻图案。第一凹刻图案与第二凹刻图案位于介电层的表面之下。第一线路以及这些第二线路分别配置于第一凹刻图案与第二凹刻图案内。第一线路为屏蔽线路,而第二线路为信号传输线路。第一线路的厚度大于每条第二线路的厚度。第一线路可以配置在这些第二线路之间,以避免这些第二线路内的电子信号互相干扰。

Description

线路板的线路结构及其线路工艺
技术领域
本发明涉及一种线路板(circuit board)的线路结构及其线路(trace)工艺,且特别涉及一种在同一线路层中具有多条不同厚度的线路结构及其线路工艺。
背景技术
现代的社会大众已普遍地使用诉求短、小、轻、薄的手机(cellular phone)、笔记型计算机(notebook PC)以及个人数字助理机(personal digital assistant,PDA)等可携式电子产品。在这些电子产品的必要零件中,除了芯片(chip)与无源元件(passive component)等电子元件之外,承载与配置这些芯片与无源元件的线路板也是十分重要的零件。
图1是已知一种线路板的剖面示意图。图1所示的线路板100是目前一般常见的四层线路板(four-layers wiring board),其由两个信号层110a与110b、接地层120、电源层130以及三层介电层140a、140b、140c组成的基本叠板结构。信号层110a、110b已布局好多条信号线路112,而电子元件10组装在信号层110a上,并与信号线路112电学连接。此外,电源层130可对外连接电源,以驱动装设于线路板100上的电子元件10,并使电子元件10的输入/输出信号可经由信号线路112传递而运作。接地层120配置于信号层110a与电源层130之间,且信号层110a与110b、接地层120以及电源层130分别以介电层140a、140b、140c相隔于其中,以作为绝缘之用。
为了确保信号传递的正确性与稳定性,并使同一层的信号线路112能共同对应同一参考平面(电源平面或接地平面),作为输入或输出信号传输时的电压参考准位,接地层120与电源层130皆制成大面积的导电平面,并配置在信号层110a的下方,以稳定电源的供给及增加接地面积不足,达到维持信号传送的品质。然而,大面积的接地层120、电源层130在电路设计上会增加线路板100的层数及厚度,无法符合日益普及的薄化、高集成度线路板的需求。同时,随着高频电子元件的普及,不同信号源在同一层信号层110a(或110b)传递信号时,受到噪声耦合的影响而产生电磁波干扰的情况更为严重。因此,如何避免信号传递时失真,并提高信号的传递品质使电子元件的运作正常,实乃刻不容缓的课题。
发明内容
本发明的目的是提供一种线路板的线路结构及其线路工艺,以改善信号线路内的电子信号互相干扰的缺点,进而提升信号传递的品质。
本发明提出一种线路板的线路结构,其包括介电层、第一线路(trace)以及多条第二线路。介电层具有表面、第一凹刻图案以及多个第二凹刻图案,而第一凹刻图案与第二凹刻图案位于介电层的表面之下。第一线路以及这些第二线路分别配置于第一凹刻图案与第二凹刻图案内,其中第一线路为屏蔽线路,而第二线路为信号传输线路,且第一线路的厚度大于第二线路的厚度。
在本发明的一个实施例中,第一凹刻图案包括第一沟槽,而第二凹刻图案包括多条第二沟槽。第一线路配置于第一沟槽内,而这些第二线路分别配置于这些第二沟槽内。第一沟槽相对于介电层的表面的深度大于各第二沟槽相对于介电层的表面的深度。
在本发明的一个实施例中,线路板的线路结构还包括第一信号源以及第二信号源,而第二线路对应第一与第二信号源区分为第一信号传输线路以及第二信号传输线路。此外,在本实施例中,第一线路位于第一与第二信号传输线路之间,以避免不同信号源之间的噪声干扰。
本发明又提出一种线路板的线路工艺,其包括以下步骤:首先,在介电层的表面下形成第一凹刻图案与多个第二凹刻图案。接着,在第一凹刻图案内形成第一线路,以及在第二凹刻图案内形成多条第二线路,其中第一线路的厚度大于每条第二线路的厚度。
在本发明的一个实施例中,形成第一凹刻图案与第二凹刻图案的方法包括在该表面上形成第一沟槽与多条第二沟槽,其中第一沟槽相对于介电层的表面的深度大于每条第二沟槽相对于介电层的表面的深度。
在本发明的一个实施例中,形成第一凹刻图案与第二凹刻图案的方法包括利用激光对介电层的表面进行烧蚀。
在本发明的一个实施例中,第一线路与这些第二线路是以电镀法(electroplating)形成。
在本发明的一个实施例中,在形成第一线路与这些第二线路之后,还包括在介电层上形成保护层,其中保护层覆盖第一线路与这些第二线路。
本发明的线路板的线路结构通过厚度较厚的第一线路来隔开这些第二线路,以避免这些第二线路内的电子信号互相干扰,进而提升传递电子信号的品质。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1是已知一种线路板的剖面示意图。
图2是本发明第一实施例的线路板的线路结构的剖面示意图。
图3A至图3G为图解图2的线路板的线路结构的线路工艺的流程示意图。
图4是本发明第二实施例的线路板的线路结构的剖面示意图。
附图标记说明
10:电子元件               100:线路板
110a、110b:信号层         112:信号线路
120:接地层                130:电源层
140a、140b、140c:介电层   200、300:线路板的线路结构
210、310:介电层           210a、310a:表面
212:第一凹刻图案          212a:第一沟槽
214:第二凹刻图案          214a:第二沟槽
220、320:第一线路         230、330:第二线路
230a:第一信号传输线路     230b:第二信号传输线路
240:种子层                250:图案化防镀层
260:保护层                T1、T2:厚度
具体实施方式
第一实施例
图2是本发明第一实施例的线路板的线路结构的剖面示意图。需事先说明的是,本发明的线路结构可以用于二层、四层、六层、八层或以上的多层线路板,图2仅以线路结构的配置形态为代表说明,其可作为线路板的最外层线路层,或作为线路板中任何一层线路的结构。因此,线路板可选择在完成已知线路板的内层线路工艺之后,接着以增层法或叠合法完成本发明的线路结构以作为最外层线路层,或是在进行内层线路工艺的时,以增层法或叠合法一并完成本发明的线路工艺,以作为线路板中任一层的线路结构。故,本发明的图式仅为了方便说明,并非用以限制本发明。
请参阅图2,线路板的线路结构200包括介电层210、第一线路220以及多条第二线路230,其中第一线路220与第二线路230内埋于介电层210的表面210a内。值得注意的是,线路板的线路结构200的特征在于第一线路220的厚度T1与第二线路230的厚度T2不同。具体而言,从图2来看,第一线路220的厚度T1大于每第二线路230的厚度T2,而且第一线路220为屏蔽线路,而第二线路230为信号传输线路。因此,当第二线路230传递信号时,可通过第一线路220屏蔽噪声耦合(coupling),以避免信号相互干扰。
在本实施例中,第一线路220可以是接地屏蔽线路,其可与大面积的接地平面(未绘示,例如是机壳或金属板)相连,而机壳可将电子元件(例如是芯片或处理器,如图1所示)包覆于其中,以屏蔽外来电磁波的干扰。此外,电子元件可与第二线路230电学连接,以供传递信号之用,使得电子元件的输入或输出信号可通过第二线路230传输而运作。
值得注意的是,电子元件可配置在线路板上或内埋于线路板中,其可作为线路板的信号源。当多个电子元件以第二线路230来传递信号时,第二线路230对应不同的信号源而区分为第一信号传输线路230a以及第二信号传输线路230b。如图2所示,第一信号传输线路230a为A组线路,用以传输第一信号源的信号,而第二信号传输线路230b为B组线路,用以传输第二信号源的信号,为了避免不同组线路之间的噪声干扰,本发明以厚度较厚的第一线路220配置于这些第二线路230之间,以将A、B两组线路隔开,而这些A组与B组线路230a、230b可以分别传递两种不同来源或类型的电子信号。
第一线路220与第二线路230可采用铜、铝或其他适当的金属材料制成,且第一线路220的厚度比每一条第二线路230厚,其可形成高屏蔽墙来阻隔分布于A组与B组线路间的电场以及电磁场,以使电磁效应所产生的噪声干扰能降低,进而不影响信号传输的品质。因此利用接地屏蔽效应,第一线路220可以作为A组与B组线路之间的屏蔽线路。如此,能避免A组内与B组内的电子信号互相干扰,进而提升线路板的线路结构200内的电子信号的传递品质。
在本实施例中,第一信号传输线路230a例如是数字信号传输线路,而第二信号传输线路230b例如是类比信号传输线路,利用屏蔽线路(即第一线路220)可使数字信号与类比信号不会相互干扰。在另一实施例中,第一信号传输线路230a例如是高频信号传输线路,而第二信号传输线路230b例如是低频信号传输线路,利用屏蔽线路能使高频信号与低频信号不会相互干扰。另外,第一信号传输线路230a亦可以是高压信号传输线路,而第二信号传输线路230b是低压信号传输线路,而利用屏蔽线路可使高压信号与低压信号不会相互干扰。
接下来将介绍本实施例的线路板的线路工艺。图3A至图3G为图解图2的线路结构的制作流程示意图。请先参阅图3A与图3B,首先,在介电层210的表面210a下形成第一凹刻图案212与多个第二凹刻图案214,也就是形成第一沟槽212a与多条第二沟槽214a于表面210a。第一沟槽212a与这些第二沟槽214a两者相对于表面210a的深度不同。在本实施例中,第一沟槽212a相对于表面210a的深度大于与每第二沟槽214a相对于表面210a的深度。
承上述,可以用激光对介电层210的表面210a进行烧蚀,以形成不同深度的第一沟槽212a与第二沟槽214a。在本实施例中,可以调整激光的强度或是对表面210a烧蚀的时间,以达到第一沟槽212a相对于表面210a的深度大于各第二沟槽214a相对于表面210a的深度。除了上述激光烧蚀的方法之外,也可以利用光刻与蚀刻(lithography)或其他相关的方法来形成第一沟槽212a与第二沟槽214a。由于本发明所属技术领域的普通技术人员在参照本文后应当可以自行推知前述光刻与蚀刻的方法,因此在此不介绍上述光刻与蚀刻的方法。
请参阅图3C,在本实施例中,在形成第一沟槽212a与第二沟槽214a之后,在介电层210的表面210a上形成种子层240,其全面性地覆盖介电层210。也就是说,种子层240不但覆盖介电层210的表面210a,也覆盖这些第二沟槽214a与第一沟槽212a的底部与内壁。在本实施例中,种子层240的材质可以是铝、铜或其他适当的金属材料,而形成种子层240的方法可以是无电电镀法(electroless plating)、物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、电解气相沉积法(electrolytic vapor deposition)或其他适当的方法。
请参阅图3D,在形成种子层240之后,可接着形成图案化防镀层250,其部分覆盖种子层240并暴露位在第一沟槽212a与这些第二沟槽214a内的种子层240。图案化防镀层250可以是显影后的干膜光刻胶、湿法光刻胶、其他适当的光刻胶层或绝缘材料层。接着,请参阅图3E,对种子层240进行电镀以形成第一线路220与第二线路230。由于图案化防镀层250部分覆盖种子层240,因此,当对种子层240进行电镀时,能防止表面210a上的种子层240变厚,以减少电镀液的消耗,进而降低电镀的成本。
之后,依序移除图案化防镀层250以及表面210a上的种子层240,如图3F所示。由于种子层240的厚度很薄,因此可以采用研磨或微蚀刻(microetching)的方式去除表面210a上的种子层240。
值得一提的是,虽然图3D、3E所披露的图案化防镀层250可以防止表面210a上的种子层240在电镀时变厚,但是,在本实施例中,亦可以在不采用图案化防镀层250的情况下完成本发明的线路板的线路结构200。详言之,目前本领域的普通技术人员已知道可以采用脉冲电镀(pulseelectroplating),或者是于电镀液中添加抑制剂(carrier)、光泽剂(brightener)与平整剂(leveler),以使在表面210a上的种子层240,其厚度增加的速率远小于在沟槽(212a与214a)内的种子层240。也就是说,在进行电镀的过程中,表面210a上的种子层240只会稍微变厚,甚至几乎不变。此外,这种不采用图案化防镀层250的方法也可以使第一沟槽212a与这些第二沟槽214a内的种子层240的厚度增加速率不同,进而可以同时完成不同厚度的第一线路220与第二线路230。因此,图3D、3E所示的图案化防镀层250只是举例说明,而非限制本发明。
请参阅图3G,在本实施例中,当形成第一线路220与这些第二线路230之后,更可以在介电层210的表面210a上形成一保护层260,其覆盖第一线路220与这些第二线路230,以保护第一线路220与第二线路230。保护层260可以由树脂或其他介电材料所制成,因此保护层260可以作为线路板的另一层介电层,并利用增层法在介电层210上形成一层或多层线路。
第二实施例
图4是本发明第二实施例的线路板的线路结构的剖面示意图。请参阅图4,第二实施例的线路板的线路结构300的线路工艺、结构及其第一线路320与第二线路330的功能与第一实施例相似,故不再重复叙述。然而,第二实施例的线路板的线路结构300与第一实施例的差异的处在于,线路板的线路结构300的多条第一线路320与多条第二线路330之间的相对位置。
在本实施例中,第一线路320与第二线路330配置于线路板的线路结构300的介电层310的表面310a内,而这些第二线路330与第一线路320可依序交错排列。因此,通过这些隔开相邻二条第二线路330的第一线路320可以避免这些第二线路330内的电子信号互相干扰,以提升线路板的线路结构300的电子信号的传递品质。
综上所述,本发明的线路板的线路结构利用厚度较厚的第一线路作为屏蔽线路,多条厚度较薄的第二线路作为信号线路,并且第一线路配置于这些第二线路之间。如此,利用接地屏蔽效应,可使第一线路形成屏蔽墙来避免这些第二线路内的电子信号互相干扰,进而防止电子信号失真,以提升线路板的传递电子信号的品质。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,本领域普通技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (10)

1.一种线路板的线路结构,包括:
介电层,具有表面、第一凹刻图案以及第二凹刻图案,其中该第一凹刻图案与该第二凹刻图案位于该表面之下;
第一线路;以及
多条第二线路,其中该第一线路与该第二线路分别配置于该第一凹刻图案与该第二凹刻图案内,该第一线路为屏蔽线路,而该第二线路为信号传输线路,且该第一线路的厚度大于该第二线路的厚度。
2.如权利要求1所述的线路板的线路结构,其中该第一凹刻图案包括第一沟槽,该第二凹刻图案包括多条第二沟槽,该第一线路配置于该第一沟槽内,该第二线路分别配置于该第二沟槽内,且该第一沟槽相对于该表面的深度大于各该第二沟槽相对于该表面的深度。
3.如权利要求1所述的线路板的线路结构,还包括第一信号源以及第二信号源,其中该第一线路配置在该第二线路之间,该第二线路对应该第一信号源以及该第二信号源而区分为第一信号传输线路以及第二信号传输线路。
4.如权利要求3所述的线路板的线路结构,其中该第一信号源与该第一信号传输线路电学连接,而该第二信号源与该第二信号传输线路电学连接。
5.如权利要求1所述的线路板的线路结构,其中该第一线路为接地屏蔽线路。
6.一种线路板的线路工艺,包括:
在介电层的表面下形成第一凹刻图案与多个第二凹刻图案;
在该第一凹刻图案内形成第一线路;以及
在该第二凹刻图案内形成多条第二线路,其中该第一线路的厚度大于各该第二线路的厚度。
7.如权利要求6所述的线路板的线路工艺,其中形成该第一凹刻图案与该第二凹刻图案的方法包括在该介电层形成第一沟槽与多条第二沟槽,其中该第一沟槽相对于该表面的深度大于各该第二沟槽相对于该表面的深度。
8.如权利要求6所述的线路板的线路工艺,其中形成该第一凹刻图案与该第二凹刻图案的方法包括利用激光对该介电层的该表面进行烧蚀。
9.如权利要求6所述的线路板的线路工艺,其中该第一线路与该第二线路是以电镀法形成。
10.如权利要求6所述的线路板的线路工艺,在形成该第一线路与该第二线路之后,还包括在该介电层的该表面上形成保护层,其中该保护层覆盖该第一线路与该第二线路。
CN200710102398XA 2007-04-30 2007-04-30 线路板的线路结构及其线路工艺 Active CN101299902B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710102398XA CN101299902B (zh) 2007-04-30 2007-04-30 线路板的线路结构及其线路工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710102398XA CN101299902B (zh) 2007-04-30 2007-04-30 线路板的线路结构及其线路工艺

Publications (2)

Publication Number Publication Date
CN101299902A CN101299902A (zh) 2008-11-05
CN101299902B true CN101299902B (zh) 2010-04-07

Family

ID=40079549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710102398XA Active CN101299902B (zh) 2007-04-30 2007-04-30 线路板的线路结构及其线路工艺

Country Status (1)

Country Link
CN (1) CN101299902B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101808475B (zh) * 2009-02-12 2012-01-18 欣兴电子股份有限公司 线路板及其制备工艺
CN101808474B (zh) * 2009-02-12 2012-05-02 欣兴电子股份有限公司 线路板及其制作工艺
CN102045941B (zh) * 2009-10-14 2013-01-16 欣兴电子股份有限公司 埋入式电路板结构及其制作方法
CN104427740B (zh) * 2013-08-22 2018-01-30 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531027A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 半导体器件的制造方法、半导体器件、电路基板和电子设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1531027A (zh) * 2003-03-17 2004-09-22 ������������ʽ���� 半导体器件的制造方法、半导体器件、电路基板和电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-154051A 2001.06.08

Also Published As

Publication number Publication date
CN101299902A (zh) 2008-11-05

Similar Documents

Publication Publication Date Title
US10602616B2 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
EP2360998B1 (en) Mainboard of a terminal product
US5912809A (en) Printed circuit board (PCB) including channeled capacitive plane structure
US8723047B2 (en) Printed circuit board, design method thereof and mainboard of terminal product
CN100587921C (zh) 利用电镀保护层同时并选择性分割通孔结构
CN100581314C (zh) 线路板的立体图案化结构及其工艺
CN101299902B (zh) 线路板的线路结构及其线路工艺
CN102364997A (zh) 一种rogers板的生产方法
US11096277B2 (en) Printed circuit board shielding and power distribution via edge plating
US7679005B2 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US20110253423A1 (en) Printed circuit board with fins and method for manufacturing same
CN107072074A (zh) 一种用于印刷电路板pcb的散热孔的加工方法
CN106817840A (zh) 一种无孔环的柔性线路板及其制造方法
CN101730386B (zh) 电路板细线路的制造方法
CN103889152A (zh) 印刷电路板加工方法
TWI342176B (en) Trace structure of circuit board and process thereof
CN102510675A (zh) 载板表面电镀的方法
CN102149255B (zh) 多引线通孔的形成方法
CN102548216B (zh) 制作起始层芯板的方法
US9036364B1 (en) Circuit board with signal layers of different dimensions to communicate signals of different frequencies
US5980721A (en) Fabrication method for double metallic resist printed circuit boards
US10764992B1 (en) Circuit board and method for manufacturing the same
CN101198208A (zh) 具有多层镀通孔的基板及其多层镀通孔的形成方法
CN101483971B (zh) 线路板及其制作方法
WO2023147691A1 (en) Printed de-coupling plane for printed circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant