DE10337569A1

DE10337569A1 - Integrierte Anschlussanordnung und Herstellungsverfahren

Info

Publication number: DE10337569A1
Application number: DE10337569A
Authority: DE
Inventors: Johann Helneder; Thomas Goebel; Markus Schwerd; Andrea Mitchell; Heinrich Dr. Körner; Martin Dr. Seck; Stefan Drexl; Wolfgang Dr. Klein; Martina Dr. Hommel
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-08-14
Filing date: 2003-08-14
Publication date: 2005-03-24
Anticipated expiration: 2023-08-15
Also published as: JP2007502532A; US20060192289A1; CN100433319C; JP4456112B2; WO2005020321A1; EP1654760A1; US7619309B2; US20100007027A1; US7964494B2; CN1836327A; DE10337569B4

Abstract

Erläutert wird eine Anschlussanordnung mit einer äußeren Leitstruktur (44), die zumindest teilweise oder vollständig in einer Aussparung (37) einer elektrisch isolierenden Isolierschicht (34, 36) angeordnet ist. Am Boden der Aussparung (37) ist auf der einen Seite der Isolierschicht (34, 36) eine innere Leitstruktur (22) angeordnet, die in einem Berührungsgebiet an die äußere Leitstruktur (44) grenzt. Eine Kontaktfläche ist an der äußeren Leitstruktur (44) auf der anderen Seite der Aussparung (37) angeordnet. DOLLAR A Das Berührungsgebiet und die Kontaktfläche überlappen einander nicht oder nur teilweise. Der Boden der Aussparung (37) ist in der Normalenrichtung gesehen, überlappend zu mindestens der halben Kontaktfläche oder überlappend zur gesamten Kontaktfläche angeordnet, so dass eine Stufe in der Isolierschicht (34, 36) am Rand der Aussparung (37) außerhalb eines Hauptstrompfades angeordnet ist, der zwischen Kontaktfläche und der inneren Leitstruktur (22) läuft.

Description

Die Erfindung betrifft eine integrierte Anschlussanordnung, die ein Substrat, eine substratferne äußere Leitstruktur und eine substratnahe innere Leitstruktur enthält. In einer Hauptfläche des Substrats sind eine Vielzahl von elektronischen Bauelementen angeordnet, beispielsweise Halbleiterbauelemente wie Transistoren.

Eine solche integrierte Schaltungsanordnung ist beispielsweise aus der internationalen Patentanmeldung WO 03/003458 A2 bekannt. Dort ist die äußere Leitstruktur ein Bondpad, das ein Bondgebiet und ein Testgebiet enthält. Bei der bekannten integrierten Schaltungsanordnung ist zwischen den beiden Metallisierungslagen mit Leitbahnen noch eine Metallisierungslage mit sogenannten Via's angeordnet. In den Via's dieser Metallisierungslage wird Strom beim Betrieb der integrierten Schaltungsanordnung im Wesentlichen in Normalenrichtung oder entgegen einer Normalenrichtung der Hauptfläche geleitet, nicht jedoch parallel zur Hauptfläche bzw. quer zur Normalenrichtung.

Obwohl es eine Vielzahl von Viaarten gibt, ist den Via's gemeinsam,:

– dass in ihnen hauptsächlich ein Stromfluss in Normalenrichtung oder entgegengesetzt der Normalenrichtung der Hauptfläche stattfindet, nicht jedoch parallel zur Hauptfläche,
– dass sie mit einem Großteil ihrer Querschnittsfläche eines Querschnitts parallel zur Hauptfläche oder vollständig überlappend zu einer darunterliegenden Leitbahn bzw. zu einer darüberliegenden Leitbahn angeordnet sind, und
– dass nicht mit einer darüberliegenden oder darunterliegenden Leitbahn überlappende Abschnitte eines Via's, d.h. zur Leitbahn versetzte Abschnitte, die Funktion der integrierten Schaltungsanordnung nicht beeinflussen, d.h., insbesondere nicht als elektrisch leitende Verbindung genutzt werden, die für die Funktion der integrierten Schaltungsanordnung erforderlich ist.

Die Anfertigung von Metallisierungslagen mit Leitbahnen und Via's auf der einen Seite und von Metallisierungslagen mit ausschließlich Via's auf der anderen Seite ist die gängige und akzeptierte Technik bei der Herstellung integrierter Schaltungsanordnungen. Prozesstechnisch ist es vorteilhaft, wenn die Via's einer Metallisierungslage untereinander gleiche Abmessungen haben. Dagegen haben Leitbahnen einer Metallisierungslage deutlich voneinander abweichende Umrisse. Die Länge beträgt bspw. ein Mehrfaches der Breite einer Leitbahn.

Dennoch ist es Aufgabe der Erfindung, eine verbesserte Anschlussanordnung anzugeben, die insbesondere verbesserte elektrische Eigenschaften hat als bekannte Anschlussanordnungen. Außerdem soll ein Herstellungsverfahren angegeben werden.

Die auf die Anschlussanordnung bezogene Aufgabe wird durch eine Anschlussanordnung mit den Merkmalen des Patentanspruchs 1 gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.

Die Erfindung geht insbesondere von der Überlegung aus, dass mit jeder neuen Technologie-Generation bei der Herstellung von integrierten Schaltungsanordnungen die Anforderungen an die Metallisierung steigen. Insbesondere bei Bipolar- und CMOS-Technologien werden sehr hohe Stromdichten von bspw. mehr als ein, mehr als fünf oder mehr als 10 Milliampere pro Quadratmikrometer Bahnquerschnittsfläche oder sehr niedrige Bahnwiderstände trotz kleinster Dimensionen benötigt, die mit Kupfermetallisierungen realisiert werden. Da es noch keine kostengünstige und fertigungserprobte Montagetechnik für Kupferoberflächen gibt, wird bisher als letzte Metallisierungsebene Aluminium verwendet. Aluminium hat jedoch eine geringere Stromtragfähigkeit im Vergleich zu Kupfer. Auf Grund dieser Tatsachen kann ein Aluminiumbondpad nur mit geringeren Absolutströmen belastet werden bzw. ist weniger beständig gegen Elektromigration als eine Kupferstruktur gleicher Abmessungen. Damit wird das Bondpad zu einem kritischen Schaltungsteil, welches einen wesentlichen Einfluss auf die Lebensdauer des gesamten Produkts hat. In Zukunft werden die benötigten Stromdichten steigen. Außerdem werden auf Grund der steigenden Integrationsdichte, die mit zusätzlichen Funktionen verbunden ist, kleinere Test- und Montagebondpads erforderlich. Dies bedeutet, dass sich die Stromdichten pro Bondpad weiter erhöhen werden.

Die Erfindung geht insbesondere weiterhin von der Überlegung aus, dass unter einer Metallisierungslage mit den Anschlüssen eine Via-Metallisierungslage angeordnet werden könnte. Dadurch würden aber kritische räumliche Stufen entstehen, d.h. am Dielektrikum, das bspw. aus einem Oxid, einem Material mit einer relativen Dielektrizitätskonstante kleiner 3,7, einem Fluor-Silikat-Glas (FSG), einem Polyimid oder aus Siliziumnitrid besteht. Stufen im Dielektrikum können zu Einschnürungen bzw. zu einer lokalen Verringerung der Dicke der Leitschicht und damit zu reduzierter Stromtragfähigkeit führen, was unten an Hand der 4 näher erläutert wird. Werden an diesen Stufen Metallisierungen abgeschieden, so reduziert sich an den Stufen auf Grund von Prozesseffekten die Schichtdicke auf Werte, die beispielsweise bei ca. 50 % der Schichtdicke in planaren Bereichen liegen. Dies führt wiederum dazu, dass sich die Stromdichte an der Stufe erhöht. Eine Stromdichterhöhung auf Grund einer Geometrie- bzw. Dickenverengung und damit lokal erhöhte Stromdichte ist also die Folge.

Insbesondere für Aluminiumbondpads über in Damascene-Architektur hergestellte Leitbahnen gilt, dass diese bisher durch ein in einer Oxidschicht eingebettetes Via, das soge nannte Pad-Via, mit der letzten Damasceneverdrahtungsebene, z.B. Kupfer verbunden sind. Die Aluminiumschichtdicke liegt typischerweise bei einem Wert zwischen 600 nm bis 1200 nm. Der Stromfluss verläuft unabhängig von der Richtung über das "Pad-Via" und die damit verbundene Oxidkante. Der Bereich der planaren Aluminiumfläche wird zum Testen und/oder als Montagefläche verwendet, beispielsweise für Bonddrähte oder für sogenannte Lötbonds, die in der Flip-Chip-Technik eingesetzt werden. Auch ein Verwendung nur als Testpads ist möglich. Einer ganzflächigen Unterlegung des Bondpads mit Kupfer steht entgegen, dass auf Grund der mechanischen Stabilität unter dem für den Anschluss und für das Testen benutzten Bereich der Aluminiumpads eine Kupferverdrahtung nachteilig ist.

Deshalb hat die erfindungsgemäße integrierte Anschlussanordnung zusätzlich zu den eingangs genannten Merkmalen die folgenden Merkmale:

– wobei in Normalenrichtung der am Berührungsgebiet zwischen äußerer Leitstruktur und innerer Leitstruktur angrenzenden Fläche der inneren Leitstruktur gesehen das Berührungsgebiet die Kontaktfläche nicht oder nur teilweise überlappt,
– und wobei der Boden einer die äußere Leitstruktur vollständig oder teilweise enthaltenden Aussparung in der Normalenrichtung gesehen überlappend zu mindestens der halben Kontaktfläche oder überlappend zur gesamten Kontaktfläche angeordnet ist.

Durch die erfindungsgemäße Schaltungsanordnung wird insbesondere bei den genannten Aluminiumbondpads bewirkt, dass im Hauptstrompfad keine Dielektrikumstufe entsteht, an der sich die Stromdichte erhöht. Im Hauptstrompfad fließen bspw. mehr als 50 Prozent des Stromes bezogen auf den Gesamtstrom, der durch die Kontaktfläche fließt. Ein geringer Teil des Stroms fließt beispielsweise über einen anderen Strompfad der äußeren Leiststruktur an der Anschlussanordnung vorbei. Auf Grund der jetzt gleichmäßigen und lokal nicht mehr erhöhten Stromdichte erhöht sich die Zuverlässigkeit des Produkts. Insbe sondere werden Elektromigrationseffekte verringert. Außerdem lässt sich eine Barriere im Hauptstrompfad sowohl im Berührungsgebiet zwischen innerer Leitstruktur und äußerer Leitstruktur als auch außerhalb dieses Gebietes auf einer planaren Fläche erzeugen, so dass in der Barrierenschicht kaum lokale Defekte auftreten. Dadurch wird die Lebensdauer der integrierten Schaltungsanordnung nochmals erheblich erhöht.

Bei der erfindungsgemäßen Schaltungsanordnung wird die kritische Stufe vermieden, indem man das Oxid zwischen der äußeren Leitstruktur und inneren Leitstruktur im Bereich des stromtragenden Gebietes entfernt. Die äußere Leitbahn schließt sich insbesondere in einem stromtragenden Gebiet, insbesondere in einem Gebiet mit besonders hoher Stromdichte, zwischen Kontaktfläche 50 und nächstinnere Leitbahn 22 planar an die innere Leitstruktur an. Durch diese Maßnahmen ergeben sich zahlreiche technische Wirkungen:

– Vermeidung der kritischen Stufe im stromführenden Bereich zwischen Kontaktfläche 50 und nächstinnerer Leitbahn 22,
– Erhöhung der zulässigen Stromdichte bei gleichbleibender Zuverlässigkeit oder deutlicher Gewinn an Zuverlässigkeit bei konstant gehaltener Stromdichte,
– Vorteile für das Schaltungsdesign, beispielsweise sind kleinere Flächen für die Stromleitung erforderlich,
– es ist abgesehen von einer Layoutänderung keine Änderung der bisherigen Prozessfolge erforderlich,
– lokale Defekte in Schichten an der Stufe können nicht mehr auftreten, dies verbessert die Zuverlässigkeit weiter,
– bei gleichbleibender Zuverlässigkeit sind höhere Absolutströme nutzbar, was zu mehr Gestaltungsmöglichkeiten im Schaltungsdesign führt, z.B. sind eine geringere Anzahl von Anschlussflächen pro Chip möglich,
– durch die erfindungsgemäße integrierte Schaltungsanordnung lassen sich hohe mechanische Anforderungen erfüllen. Damit kann die Kontaktfläche mechanisch belastet werden, ohne dass eine Barriereschicht einer Leitstruktur oder die substratnahe Leitstruktur zerstört wird.

Bei einer Weiterbildung dient die äußere Leitstruktur in einem Abschnitt als Leitbahn zum lateralen Stromtransport in einer Metallisierungslage. Der Abschnitt ist vorzugsweise länger als 10 nm oder länger als 1 Mikrometer oder länger als 10 Mikrometer oder länger als 100 Mikrometer. Der Abschnitt erhöht die mechanische Stabilität, entspannt das Design und/oder führt zu einer Verringerung der Anzahl der benötigten Metallisierungslagen, wenn die äußere Metallisierungslage gezielt zu Verdrahtung und nicht nur zum Anschluss genutzt wird.

Bei einer nächsten Weiterbildung enthält die innere Leitstruktur einen an dem Berührungsgebiet anliegenden Hauptleitkörper bzw. Leitkern aus Kupfer oder einer Kupferlegierung. Der Leitkern leitet bspw. 90 Prozent des durch die Leitstruktur fließenden Stroms. Die substratferne äußere Leitstruktur enthält einen Hauptleitkörper aus Aluminium oder einer Aluminiumlegierung. Weiterhin enthält die äußere Leitstruktur an dem Berührungsgebiet eine Barriereschicht, vorzugsweise eine Schicht aus Tantal, Titan, Titannitrid, Tantalnitrid oder eine Kombination von Schichten dieser Materialien. Durch die Barriereschicht wird verhindert, dass Kupfer in das Aluminium dringt und es zu Volumenänderungen kommt, welche die Elektromigration begünstigen und die Qualität des Anschlusses verschlechtern, bspw. eines Bondanschlusses. Bei der Weiterbildung lässt sich außerdem die gute Bondbarkeit von Aluminium mit der hohen Leitfähigkeit von Kupfer verbinden.

Bei einer anderen Weiterbildung ist die äußere Leitstruktur in mindestens einem Randbereich, vorzugsweise jedoch entlang ihres gesamten substratfernen Randes von einer Passivierungsschicht oder einer Passivierungsschichtfolge bedeckt. Die Passivierungsschicht verhindert beispielsweise ein Eindringen von Feuchtigkeit in die integrierte Schaltungsanordnung an der substratfernen Leitbahn.

Bei einer anderen Weiterbildung ragt die äußere Leitstruktur über das Berührungsgebiet auch an einer Seite der inneren Leitstruktur hinaus, die von dem die Kontaktfläche tragenden Abschnitt der äußeren Leitstruktur abgewandt ist. Der Überstand beträgt insbesondere mehr als 10 nm (oder mehr als 100 nm). Auf dies Weise wird ein Reservoir für Material gebildet, das durch Elektromigration entstehende Aushöhlungen auffüllen kann. Der hinausragende Bereich ist vorzugsweise an keine weiteren Teile als die substratferne Leitbahn angeschlossen.

Bei einer anderen Weiterbildung hat die äußere Leitstruktur mindestens einen Randbereich, der auf der Isolierschicht aufliegt. Insbesondere betrifft dies den gesamten Randbereich der äußeren Leitstruktur. Durch diese Maßnahme lässt sich die Strukturierung der äußeren Leitstruktur erleichtern.

Werden bei der Herstellung der Metallisierungslagen bspw. CMP-Verfahren (Chemical Mechanical Polishing) eingesetzt, so ist die Grenzfläche eine ebene Fläche. Durch möglichst ebene Flächen zwischen den Metallisierungslagen wird der weitere Bearbeitungsprozess vereinfacht, da beispielsweise Reflektionen beim Belichten der Fotomasken vermindert sind.

Bei einer nächsten Weiterbildung ist zwischen der substratfernsten äußeren Metallisierungslage und der nächsten substratnahen Metallisierungslage keine Metallisierungslage angeordnet, die nur Strukturen enthält, die im Betrieb der integrierten Schaltungsanordnung vorwiegend Strom in Normalenrichtung oder entgegen der Normalenrichtung der Hauptfläche leiten, d.h. die ausschließlich Via's enthält.

Die Erfindung betrifft in einem weiteren Aspekt ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbe sondere der erfindungsgemäßen Schaltungsanordnung oder einer deren Weiterbildungen. Damit gelten die oben genannten technischen Wirkungen auch für das Herstellungsverfahren.

Bei einer anderen Weiterbildung des erfindungsgemäßen Verfahrens wird die substratnahe Metallisierungslage mit einer Damascene-Technik mit abschließendem Planarisierungsschritt hergestellt. Die Damascene-Technik ist insbesondere für Kupferleitbahnen (aber nicht ausschließlich) geeignet. Alternativ oder zusätzlich wird die äußere Metallisierungslage unter Abscheidung einer Schicht und anschließender Strukturierung der Schicht in einem fotolithografischen Verfahren hergestellt. Diese Vorgehensweise ist insbesondere für die Herstellung von Aluminiumschichten oder aluminiumhaltigen Schichten geeignet.

Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Figuren erläutert. Darin zeigen:

1 einen Querschnitt durch eine integrierte Schaltungsanordnung mit Kupferleitstruktur und Aluminiumbondanschluss,

2 eine Draufsicht auf die integrierte Schaltungsanordnung,

3 Verfahrensschritte bei der Herstellung der integrierten Schaltungsanordnung, und

4 einen Querschnitt durch eine integrierte Schaltungsanordnung, die nicht von der Erfindung Gebrauch macht.

1 zeigt eine integrierte Schaltungsanordnung 10, die ein nicht dargestelltes Substrat, beispielsweise ein Siliziumsubstrat, mit einer Vielzahl von integrierten Halbleiterbauelementen enthält. Ausgehend von dem Substrat gibt es in der integrierten Schaltungsanordnung mehrere Metallisierungslagen, von denen in 1 drei Metallisierungslagen 12, 14 und 16 dargestellt sind. Die Metallisierungslage 12 enthält mehrere Kupfervias, die jeweils einen Kupferkern 18 und eine elektrisch leitfähige Barriereschicht enthalten, z.B. aus Tantal, Tantalnitrid, Titannitrid oder einer Kombination hieraus. Die Barriereschicht übernimmt die Funktion einer Diffusionsbarriere, einer Haftvermittlung und einer Ausrichtung beim Abscheiden des Kupfers (Linerfunktion). Die vertikalen Leitstrukturen der Metallisierungslage 12 sind in einem Isoliermaterial 20 eingebettet, beispielsweise in Siliziumdioxid.
Die Metallisierungslage 14 enthält eine Vielzahl von Leitstrukturen, insbesondere von vertikalen Leitstrukturen und von Leitbahnen, von denen in 1 eine Leitbahn 22 mit einem Kupferkern 24 dargestellt ist. Die Metallisierungslage 14 ist vorrangig eine Leitbahnebene, in der jedoch auch Via's angeordnet sein können. Der Kupferkern 24 wird nach unten und zu den Seiten hin von einem zu der Leitbahn 22 gehörenden Barriereschicht 26 umgeben, die aus einem elektrisch leitfähigen Material hergestellt worden ist, beispielsweise aus Titannitrid. Zwischen den Leitstrukturen, insbesondere zwischen den Leitbahnen, der Metallisierungslage 14 ist elektrisch isolierendes Isoliermaterial 28 angeordnet, beispielsweise Siliziumdioxid. Die Metallisierungslage 14 enthält weiterhin eine optionale Stoppschicht 30, die an der Metallisierungslage 12 angrenzt. Die Stoppschicht 30 besteht aus einem elektrisch isolierenden Material, beispielsweise aus Siliziumnitrid und dient als Ätzstopp oder Polierstopp. Die Stoppschicht 30 hat beispielsweise eine Dicke von 50 nm. Die Gesamtdicke der Metallisierungslage 14 hat beispielsweise einen Wert zwischen 200 nm und 5 μm.
Zwischen der Metallisierungslage 14 und der Metallisierungslage 16 befindet sieh eine ebene Grenzfläche 32, die im Bereich der Leitstruktur 22 an den Kupferkern 24 angrenzt. Die Metallisierungslage 16 enthält eine an der Grenzfläche 32 anliegende optionale Stoppschicht oder eine metallpassivierende Schicht 34 aus elektrisch isolierendem Material, beispielsweise aus Siliziumnitrid. Im Ausführungsbeispiel hat die Stoppschicht eine Dicke von 50 nm. An die Stoppschicht 34 angrenzend enthält die Metallisierungslage 16 eine elektrisch isolierende Isolierschicht 36 aus einem anderen Material als die Stoppschicht, beispielsweise aus Siliziumdioxid. Oberhalb der Leitstruktur 22 werden die Isolierschicht 36 und die Stoppschicht 34 von einer Aussparung 37 mit einem linken Aussparungsrand 38 und einem rechten Aussparungsrand 40 durchdrungen, so dass ein Kontakt-Bereich B1 frei liegt.
Bei einem anderen Ausführungsbeispiel wird nur die Stoppschicht 34 verwendet. Die Isolierschicht 36 ist dann nicht vorhanden.
Ein Abstand A1 zwischen den Aussparungsrändern 38 und 40 beträgt ein Mehrfaches eines Abstandes A2 zwischen den Seitenwänden der Leitstruktur 22. Der Abstand A2 ist mit der Breite der Leitstruktur 22 identisch. Im Ausführungsbeispiel beträgt der Abstand A1 90 μm (Mikrometer). Der Abstand A2 beträgt beispielsweise 15 μm. Die Leitstruktur 22 befindet sich in der Nähe des linken Aussparungsrandes 38. Unterhalb des mittleren Teils und des rechten Teils der Aussparung mit den Aussparungsrändern 38 und 40 befinden sich in der Metallisierungslage 28 keine Leitstrukturen, insbesondere keine Leitbahnen. Direkt zwischen der Kontaktfläche und einem Substrat sind in Normalenrichtung der Substratoberfläche gesehen vorzugsweise keine Leitbahnen angeordnet, insbesondere keine Kupferleitbahnen.
Die Metallisierungslage 16 enthält außerdem Bereiche einer optionalen elektrisch leitfähigen Barriereschicht 42, die beispielsweise aus Titannitrid besteht und eine Dicke von beispielsweise 50 nm hat. In 1 ist ein solcher Bereich im Bereich der Aussparung 37 mit den Aussparungsrändern 38 und 40 dargestellt. Der in 1 dargestellte Bereich erstreckt sich am Boden der Aussparung an der Grenzfläche 32, an den Seitenwänden der Aussparung 37 und überlappend zum Rand der Aussparung 37 auf der Isolierschicht 36. Die Über lappung beträgt beispielsweise jeweils 300 nm. Die Metallisierungslage 16 enthält weiterhin mehrere Aluminiumstrukturen einer Aluminiumschicht, von denen in 1 eine Aluminiumstruktur 44 dargestellt ist. Die Aluminiumstruktur 44 hat beispielsweise eine Schichtdicke mit einem Wert zwischen 600 nm und 1,2 μm und wurde gleichzeitig mit der Barrierenschicht 42 strukturiert.
Die Schaltungsanordnung 10 enthält außerdem eine an die Isolierschicht 36 angrenzende Passivierungsschichtfolge mit einer unteren elektrisch isolierenden Schicht, bspw. eine Siliziumdioxidschicht 46, und einer oberen elektrisch isolierenden Schicht, bspw. einer Siliziumnitridschicht 48. Die Siliziumdioxidschicht 46 und die Siliziumnitridschicht 48 haben im Ausführungsbeispiel jeweils eine Dicke von 300 nm.
Oberhalb des Bereiches B1 sind die Siliziumdioxidschicht 46 und die Siliziumnitridschicht 48 von einer Aussparung 50 durchdrungen, zwischen deren Rändern ein Abstand A3 liegt. Der Abstand A3 beträgt im Ausführungsbeispiel 60 μm, wobei die Aussparung 50 bspw. rechteckig oder quadratisch ist. In der Aussparung 50 ist bspw. ein Bondanschluss 52 angeordnet.
In 1 ist außerdem eine Normalenrichtung N dargestellt, bzgl. der das Berührungsgebiet von Leitbahn 22 und Barriereschicht 42 auf der einen Seite und die Aussparung 50 auf der anderen Seite zueinander versetzt sind. In Normalenrichtung N gesehen überlappt der Boden der Aussparung 37 außerdem mit der Aussparung 50 vollständig. Die Normalenrichtung N stimmt auch mit der Normalenrichtung der Hauptfläche des Halbleitersubstrats überein.
2 zeigt eine Draufsicht auf die integrierte Schaltungsanordnung 10, wobei die Schichten oberhalb der Metallisierungslage 14 transparent dargestellt sind. Eine Linie zeigt die Lage des Umrisses der Aussparung 37. Unterhalb des linken Viertels der Aussparung 37 ist die eine Hälfte der Leitbahn 22 in der Metallisierungslage 14 angeordnet. Die Aussparung 37 überragt die Leitstruktur 22 nur teilweise, so dass die Leitstruktur 22 sowohl zum Stromtransport in vertikaler Richtung als auch in lateraler Richtung dient. Am Ende der Leitbahn 22, das nicht von der Aluminiumstruktur 44 überlappt wird, liegt in der Metallisierungslage 12 ein Via 80. Eine weitere Linie zeigt die Lage der Aluminiumstruktur 44, die entlang ihres Umfangs auch außerhalb der Aussparung 37 auf der Isolierschicht 36 aufliegt.
Bei einem anderen Ausführungsbeispiel überragt die Aussparung 37 die Leitstruktur 22 dagegen allseitig, so dass die Leitstruktur 22 dann die Funktion eines Via's hat, siehe gestrichelte Linie 81.
Bei alternativen Ausführungsbeispielen wird die Leitbahn 22 zu anderen Seiten hin von der Aussparung 37 in der Metallisierungslage 14 weggeführt. Auch Richtungswechsel innerhalb der Metallisierungslage 14 sind möglich.
Wie in 2 dargestellt ist, überlappt die Aussparung 50 für die Kontaktfläche den Boden der Aussparung 37 vollständig. In Längsrichtung der vertikalen Leitstruktur 22 hat die Aussparung 37 eine Ausdehnung von beispielsweise 45 μm.
In 2 ist außerdem eine Leitbahn 82 der Metallisierungslage 14 dargestellt, die beispielsweise parallel zur Längsachse der vertikalen Leitstruktur 22 liegt. Die Leitbahn 82 enthält ebenfalls einen Kupferkern und eine Diffusionsbarriere. Die Leitbahn 82 dient dem lateralen Stromtransport in der Metallisierungslage 14.
3 zeigt Verfahrensschritte bei der Herstellung der integrierten Schaltungsanordnung 10. Das Verfahren beginnt in einem Verfahrensschritt 150 mit dem Herstellen der aktiven elektronischen Bauelemente und der Metallisierungslagen un terhalb der Metallisierungslage 12, sowie mit der Herstellung der Metallisierungslage 12.
In einem folgenden Verfahrensschritt 152 wird die Metallisierungslage 14 hergestellt, beispielsweise mit einem Einfach-Damascene-Verfahren. Bei einem anderen Ausführungsbeispiel werden an Stelle der Metallisierungslagen 12 und 14 eine Metallisierungslage mit einem Dual-Damascene-Verfahren hergestellt, so dass die Metallisierungslage dann eine herkömmliche Leitbahn-Metallisierungslagenschicht angrenzend an die Metallisierungslage 16 und eine darunterliegende herkömmliche Via-Metallisierungslagenschicht enthält.
In einem nächsten Verfahrensschritt 154 wird auf die beispielsweise mit Hilfe eines CMP-Verfahrens (Chemical Mechanical Polishing) eingeebnete Metallisierungslage 14 die Siliziumnitridschicht 34 und die Siliziumdioxidschicht 36 aufgebracht. Anschließend werden die Siliziumnitridschicht 34 und die Siliziumdioxidschicht 36 in einem Verfahrensschritt 156 strukturiert. Es wird eine Fotolackschicht auf die Siliziumdioxidschicht 36 aufgebracht, selektiv belichtet und entwickelt.
Mit Hilfe der strukturierten Fotolackschicht wird die Siliziumdioxidschicht 36 in einem Ätzprozess geätzt, insbesondere mit Hilfe eines reaktiven Ionenätzens. Dabei wird der obere Teil der Aussparung 37 erzeugt. Der Ätzvorgang wird beendet, wenn der Boden der Aussparung die Siliziumnitridschicht 34 erreicht, so dass die Siliziumnitridschicht 34 noch im Wesentlichen ungedünnt ist. Anschließend werden die Reste der Fotolackschicht entfernt.
Nach dem Entfernen der Reste der Fotolackschicht wird mit Hilfe eines bspw. anisotropen Ätzverfahrens, das sowohl Oxid als auch Nitrid selektiv zu Kupfer entfernt, die Aussparung 37 in die integrierte Schaltungsanordnung 10 hinein versetzt. Dabei werden sowohl die Siliziumdioxidschicht 36 als auch die freiliegenden Bereiche der Siliziumnitridschicht 34 gedünnt. Der Ätzvorgang wird beendet, wenn der Boden der Aussparung 37 den Kupferkern 24 erreicht und Siliziumnitrid vollständig von dem Kupferkern 24 entfernt worden ist. Durch diese Vorgehensweise wird erreicht, dass beim Veraschen des Fotolacks der Fotolackschicht kein Kupferoxid gebildet wird, das den wirksamen Leitungsquerschnitt verringert.
Nach dem Verfahrensschritt 156 werden die Barriereschicht 42 und die Aluminiumschicht abgeschieden, aus der die Aluminiumstruktur 44 hergestellt werden soll, siehe Verfahrensschritte 158 und 160. In einem folgenden Verfahrensschritt werden die Barriereschicht 42 und die Aluminiumschicht mit Hilfe eines fotolithografischen Verfahrens in einem Verfahrensschritt 162 strukturiert, wobei die Aluminiumstruktur 44 erzeugt wird.
In einem nächsten Verfahrensschritt 164 werden die zur Passivierung dienende Siliziumdioxidschicht 46 und die Siliziumnitridschicht 48 abgeschieden. Mit Hilfe eines fotolithografischen Verfahrens werden die Siliziumdioxidschicht 46 und die Siliziumnitridschicht 48 danach in einem Verfahrensschritt 166 strukturiert, wobei die Aussparung 50 erzeugt wird. Optional kann bspw. eine Polyimidschicht auf die Passivierung aufgebracht werden und entweder separat oder gemeinsam mit den Schichten 46 und 48 strukturiert werden.
In einem Verfahrensschritt 168 wird das Verfahren beendet, wobei bspw. Tests der integrierten Schaltungsanordnung unter Verwendung des Bereiches B1 durchgeführt werden, wobei anschließend die integrierte Schaltungsanordnung über den Bereich B1 mit Hilfe des Bonddrahtes 52 angeschlossen wird, und wobei die integrierte Schaltungsanordnung beispielsweise in ein Gehäuse eingegossen wird.
Bei den an Hand der 1 bis 3 erläuterten Ausführungsbeispielen grenzen an der Grenzfläche 32 zwei Metallisierungslagen 14 und 16 aneinander an, die beide Leitbahnen enthalten, die beim Betrieb der integrierten Schaltungsanordnung 10 Strom auch in lateraler Richtung leiten. Das bedeutet, dass zwischen den Metallisierungslagen 16 und 14 mit Leitbahnen keine Metallisierungslage und keine Metallisierungslagenschicht liegt, die ausschließlich Strukturen für den vertikalen Stromtransport enthält, d.h. von Leitstrukturen, die bisher als Via's bezeichnet worden sind. Auch fehlt eine Isolierlage zum Isolieren von Leitstrukturen der einen Metallisierungslage von Leitstrukturen der anderen Metallisierungslage.
Bei anderen Ausführungsbeispielen ist die Überlappung des Kupferkerns 24 und der Aluminiumstruktur 44 verändert, beispielsweise liegt der linke Rand 38 der Aussparung 37 am Kupferkern 24 an oder ragt partiell in diesen hinein, insbesondere außerhalb des Hauptstrompfades. Auch die Überlappung der Passivierung über die Aluminiumstruktur 44 lässt sich variieren.
In 4 ist durch einen Pfeil 200 eine alternative Position für den Rand 38a einer Aussparung 37a angedeutet. Ein Pfeil 202 deutet eine alternative Position für den Rand 40a der Aussparung 37a an. In diesem Fall überlappt der Boden der Aussparung 37a nicht mit der Kontaktfläche B1 in einer Aussparung 50a, die der Aussparung 50 entspricht. Eine Oxidstufe am Rand 40a bzw. an der durch den Pfeil 202 dargestellten Position grenzt an den Hauptstrompfad zwischen der Leitbahn 22a und der Aussparung 50a und engt den Hauptstrompfad ein. Der Hauptstrompfad leitet bspw. mehr als 90 Prozent des Stroms, der auch durch die Leitbahn 22a fließt. An der Stufe kommt es zu einer Stromdichteerhöhung. Durch den Versatz des Randes 40a von der durch den Pfeil 202 dargestellten Position näher zu der in 1 gezeigten Lage, lässt sich der schädliche Einfluss der Dielektrikumstufe, insbesondere der Oxidstufe, um so mehr abmindern, je näher der rechte Rand 40a an der in 1 dargestellten Lage angeordnet ist. Die Her stellungsschritte sind dabei immer gleich, nur das Layout wird verändert.
Bei der Erfindung ist die durch den Pfeil 200 markierte Position des linken Randes 38a zulässig, nicht jedoch die durch den Pfeil 202 markierte Position des rechten Randes 40a. Der Rand 38a engt nämlich den Hauptstrompfad zwischen Leitbahn 22a und Kontaktfläche 50a nicht ein.
Der linke Rand 38a der Aussparung 40a kann an der Position 200 nur ein beschränktes Vorratreservoir für ein Füllen von durch Elektromigration entstehende Hohlräume in der Aluminiumstruktur 44a bilden, falls ein starker Elektronenstrom von der Leitbahn 22a durch die Aluminiumstruktur 44a zur Aussparung 50a auftritt. Dieses Reservoir liegt teilweise auf der Isolierschicht 36a. Ist der Rand 38a jedoch mit Abstand zur Leitbahn 22a angeordnet, so entsteht ein Aluminiumreservoir vorteilhafterweise innerhalb der Aussparung 37a. Die elektrischen Eigenschaften der Schaltungsanordnung 10 verbessern sich erheblich, insbesondere hinsichtlich der Beständigkeit gegen Elektromigration.
Bei einem anderen Ausführungsbeispiel sind die Kontaktflächen nur Prüfflächen, die bspw. kleiner als 20 Mikrometer mal 20 Mikrometer sind. Dagegen sind Anschlussflächen für äußere Kontakte größer als 40 Mikrometer mal 40 Mikrometer.
An Stelle der genannten äußeren Kontaktmöglichkeiten lassen sich auch andere Techniken einsetzen, bspw. die Flip-Chip-Technik oder Solder-Liquid-Diffusion-Verfahren.
Bei der Aussparung 37 in der Dielektrikumschicht 36 werden keine zusätzlichen Maßnahmen zur Verrundungen der Ränder und damit zur Verrundung der Stufen durchgeführt. Trotzdem lassen sich Stufen im Hauptstrompfad vermeiden.
Bei einem anderen Ausführungsbeispiel enthält auch die äußere Leitstruktur hauptsächlich Kupfer, dass mit einem Polierverfahren planarisiert worden ist, so dass keine Überlappung des Kupfers über den oberen Rand der Aussparung 37 hinaus auftritt.
Bei einem weiteren Ausführungsbeispiel sind alle Metallisierungslagen hauptsächlich aus Aluminium oder aus einem anderen geeigneten Material gefertigt.
Die Aussparung 37 ist in einer Dielektrikumschicht 36 angeordnet, welche die substratfernste Dielektrikumschicht ist, deren mit einem fotolithografischen Verfahren strukturierte Aussparungen mit integrierten Leitstrukturen vorzugsweise vollständig ausgefüllt sind. Mit anderen Worten wurde nach der Strukturierung der Dielektrikumschicht 36 keine Dielektrikumschicht mehr erzeugt, in deren bspw. mit Hilfe eines fotolithografischen Verfahrens erzeugte Aussparungen Leitstrukturen einer Metallisierungslage integriert werden. Bspw. wurden nur noch Passivierungsschichten aufgebracht.

10,10a: Integrierte Schaltungsanordnung
12 bis 16: Metallisierungslage
12a bis 16a: Metallisierungslage
20,20a: Isoliermaterial
22,22a: Leitbahn
24,24a: Kupferkern
26,26a: Barriereschicht
28,28a: Isoliermaterial
30,30a: Stoppschicht
32,32a: Grenzfläche
34,34a: Stoppschicht
36,36a: Isolierschicht
37,37a: Aussparung
38,40: Aussparungsrand
38a,40a: Aussparungsrand
A1 bis A3: Abstand
B1: Bereich
42,42a: Barriereschicht
44,44a: Aluminiumstruktur
46,46a: Siliziumdioxidschicht
48,48a: Siliziumnitridschicht
50,50a: Aussparung
52,52a: Bonddraht
80: Via
81: gestrichelte Linie
82: Leitbahn
150: Start
152: Kupfer-Metallisierungslage
154: Siliziumnitrid/Siliziumdioxid-Schicht
156: Strukturierung
158: Barriereschicht
160: Aluminiumschicht
162: Strukturierung
164: Passivierung
166: Strukturierung
168: Ende
200,202: Pfeil
N: Normalenrichtung

Claims

Integrierte Anschlussanordnung (10), mit einer elektrisch leitfähigen äußeren Leitstruktur (44), die zumindest teilweise oder vollständig in einer Aussparung (37) einer elektrisch isolierenden Isolierschicht (34, 36) angeordnet ist, mit einer am Boden der Aussparung (37) auf der einen Seite der Aussparung (37) angeordneten elektrisch leitfähigen inneren Leitstruktur (22), die am Boden der Aussparung (37) in einem Berührungsgebiet an die äußere Leitstruktur (44) grenzt, mit einer an der äußeren Leitstruktur (44) auf der anderen Seite der Aussparung (37) angeordneten Kontaktfläche (B1), wobei in Normalenrichtung der am Berührungsgebiet angrenzenden Fläche der inneren Leitstruktur (22) gesehen das Berührungsgebiet die Kontaktfläche nicht überlappt, und wobei der Boden der Aussparung (37) in der Normalenrichtung gesehen überlappend zu mindestens der halben Kontaktfläche oder überlappend zur gesamten Kontaktfläche angeordnet ist.
Anschlussanordnung (10) nach Anspruch 1, dadurch gekennzeichnet, dass der Rand (38, 40) der Aussparung (37) einen Abstand zu einem Hauptstrompfad der äußeren Leitstruktur (44) hat, der zwischen der Kontaktfläche (B1) und der inneren Leitstruktur (22) liegt, wobei der Abstand vorzugsweise größer als 10 nm oder größer als 100 nm ist, und/oder dass der Rand der Aussparung (37) den Hauptstrompfad nicht einengt, und/oder dass der Rand der Aussparung (37) außerhalb des Hauptstrompfades liegt.
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die äußere Leitstruktur (44) in einem Abschnitt als Leitbahn zum lateralen Stromtransport in einer Metallisierungslage (16) dient, wobei der Abschnitt vorzugsweise länger als 10 nm oder länger als 1 Mikrometer oder länger als 10 Mikrometer oder länger als 100 Mikrometer ist.
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die äußere Leitstruktur (44) an einer dem Abschnitt mit der Kontaktfläche (B1) abgewandten Seite der inneren Leitstruktur (22) über das Berührungsgebiet hinausragt, insbesondere um mehr als 10 nm.
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die innere Leitstruktur (22) Bestandteil einer Metallisierungslage (14) ist, die auch Leitbahnen zum lateralen Stromtransport in der Metallisierungslage (14) enthält.
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die äußere Leitstruktur (44) eine Anschlussfläche hat, an der ein äußerer Anschluss angeordnet ist, insbesondere ein Bondanschluss (52) oder ein Lötanschluss.
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die innere Leitstruktur (22) mit einer Damascene-Technik hergestellt worden ist, wobei die innere Leitstruktur (22) vorzugsweise (aber nicht ausschließlich) einen Hauptleitkörper aus Kupfer oder einer Kupferlegierung enthält, bei der der Masseanteil des Kupfers vorzugsweise größer als 90 % ist, dass die äußere Leitstruktur (44) einen Hauptleitkörper aus Aluminium oder aus einer Aluminiumlegierung enthält, bei der der Masseanteil des Aluminiums vorzugsweise größer als 90 % ist, und/oder dass die äußere Leitstruktur (44) an dem Berührungsgebiet eine Barriereschicht (42) enthält, vorzugsweise eine Schicht aus Tantal oder Titan oder Titannitrid oder Tantal nitrid oder eine Schicht, die aus einer Schichtfolge dieser Materialien besteht oder eine solche Schichtfolge enthält.
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die äußere Leitstruktur (44) in mindestens einem Randbereich, vorzugsweise entlang des gesamten Umfangs der Kontaktfläche, von einer Passivierungsschicht oder einer Passivierungsschichtfolge (46, 48) bedeckt ist, insbesondere von einer Siliziumdioxidschicht (46) und einer Siliziumnitridschicht (48).
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die äußere Leitstruktur (44) mindestens einen Randbereich hat, der außerhalb der Aussparung (37) an die Isolierschicht (34, 36) grenzt, vorzugsweise einen um die Aussparung (37) umlaufenden Randbereiches
Anschlussanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Berührungsgebiet ein ebenes Gebiet ist, und/oder dass die integrierte Anschlussanordnung in einer integrierten Schaltungsanordnung (10) mit einem Halbleitersubstrat enthalten ist, das insbesondere eine Vielzahl von integrierten Halbleiterbauelementen in einer Hauptfläche trägt.
Schaltungsanordnung (10) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der äußeren Leitstruktur (44) und der inneren Leitstruktur (22) keine Metallisierungslage und keine Metallisierungslagenschicht angeordnet ist, die nur Strukturen enthält, die im Betrieb der integrierten Schaltungsanordnung (10) Strom ausschließlich in Normalenrichtung oder entgegengesetzt der Normalenrichtung einer Hauptfläche eines Halbleitersubstrates leiten.
Verfahren zum Herstellen einer integrierten Schaltungsanordnung (10), insbesondere zur Herstellung einer integrierten Schaltungsanordnung (10) mit einer Anschlussanordnung nach einem der vorhergehenden Ansprüche, bei dem ohne Beschränkung durch die angegebene Reihenfolge die folgenden Verfahrensschritte ausgeführt werden: Ausbilden einer Vielzahl von elektronischen Bauelementen in einer Hauptfläche eines Substrats, Herstellen einer inneren Metallisierungslage (14) mit einer Vielzahl von inneren Leitstrukturen (22, 82), wobei mindestens eine innere Leitstruktur (22, 82) als Leitbahn (82) ausgebildet ist, die im Betrieb der Schaltungsanordnung Strom parallel zur Hauptfläche leitet, angrenzend an die innere Metallisierungslage (14) Herstellen einer äußeren Metallisierungslage mit einer Vielzahl von äußeren Leitstrukturen (44), wobei mindestens eine äußere Leitstruktur an eine innere Leitstruktur (22) in einem Berührungsgebiet angrenzt, Ausbilden einer Kontaktfläche (B1) an der äußeren Leitstruktur (44), wobei in Normalenrichtung (N) der am Berührungsgebiet angrenzenden Fläche der inneren Leitstruktur (22) gesehen das Berührungsgebiet die Kontaktfläche nicht überlappt, und wobei das Berührungsgebiet in der Normalenrichtung gesehen überlappend zu mindestens der halben Kontaktfläche oder überlappend zur gesamten Kontaktfläche angeordnet wird.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass mindestens eine äußere Leitstruktur (44) als Leitbahn (44) ausgebildet ist, die im Betrieb der Schaltungsanordnung Strom parallel zur Hauptfläche leitet.
Verfahren nach Anspruch 12 oder 13, daduch gekennzeichnet, dass die innere Metallisierungslage mit einer Damascene-Technik mit anschließendem Planarisierungsschritt hergestellt wird, und/oder dass die äußere Metallisierungslage (16) unter Abscheidung einer Schicht und anschließender Strukturierung der Schicht mit Hilfe eines fotolithografischen Verfahrens hergestellt wird.