CN1855409B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1855409B
CN1855409B CN2006100763766A CN200610076376A CN1855409B CN 1855409 B CN1855409 B CN 1855409B CN 2006100763766 A CN2006100763766 A CN 2006100763766A CN 200610076376 A CN200610076376 A CN 200610076376A CN 1855409 B CN1855409 B CN 1855409B
Authority
CN
China
Prior art keywords
lead
semiconductor chip
suspended
thin slice
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100763766A
Other languages
English (en)
Other versions
CN1855409A (zh
Inventor
天野贤治
长谷部一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1855409A publication Critical patent/CN1855409A/zh
Application granted granted Critical
Publication of CN1855409B publication Critical patent/CN1855409B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

公开了一种制造半导体器件的方法。根据此方法，提供一种引线框架，其中形成在每个悬置引线(1e)上的用于导线连接的镀银的薄片侧端部的厚度小于形成在每个引线上的镀银的厚度。之后，将半导体芯片安装到薄片上。在这种情况下，由于在悬置引线(1e)上的镀银的整个表面处在挤压状态，所以可防止当把半导体芯片安装到薄片上时半导体芯片与镀银的接触。从而，在管芯键合工艺中，半导体芯片可以在薄片上滑动，而不与镀银接触，并且可以减少在将半导体芯片安装到薄片上时对半导体芯片的损坏，并因此可以防止当装配半导体器件时芯片的破裂或碎裂。

Description

制造半导体器件的方法
技术领域
本发明涉及一种半导体器件制造技术，并且特别地涉及一种可有效应用于具有电镀悬置引线的半导体器件制造的技术。
背景技术
QFN(四方扁平无引线封装)型半导体器件包括支撑半导体芯片的薄片、通过利用树脂密封半导体芯片而形成的密封部分、用于支撑薄片的薄片悬置引线以及暴露于密封部分背表面的外围边缘部分的多个引线，该薄片为小薄片并利用密封树脂密封(见，例如专利文献1)。
[专利文献1]
国际公开WO 01/003186(图40)
在装配如QFN型半导体器件的这种半导体器件中，使用具有引线的引线框架，其中引线镀有用于导线连接的银。通过掩膜执行用于引线框架的引线的镀银。在这种情况下，由于半导体器件尺寸变得更小或者间距变得更窄，所以掩膜对准精度降低。作为结果，镀银也施加到引线框架中连接到薄片的悬置引线上。
通过对装配使用这样的引线框架的半导体器件进行研究，本发明人发现下列问题，其中该引线框架具有施加到悬置引线上的镀银。
已知一种QFN结构，其中将薄片引入在密封体内。已知用于将薄片安置在密封体内的手段，其中使悬置引线弯曲以形成弯曲部分来提高薄片，使得薄片的高度变得高于每个引线，由此允许密封树脂也在背侧扩展并将薄片埋在密封体内。
更特别地，在引线框架制造阶段，如在图25所示的比较例子中，通过使用偏移模具9，向引线框架1的每个悬置引线1e施加偏移操作，以形成弯曲部分1j。
但是，如以上所注意到的，随着半导体器件的尺寸和间距的减小，在对引线框架的引线进行镀银时的掩膜对准精度变低，并且银镀膜8也形成在每个悬置引线上。有时有这样的情况，其中如此形成的银镀膜8的薄片侧端或该薄片侧端附近位于不被偏移模具覆盖的位置。
如果以这种状态执行偏移操作，则银镀膜8的部分(薄片侧端部)可以保持在突起状态而不被挤压，如图25的“在偏移操作之后”部分中所示。
如图26的比较例子中所示，在装配半导体器件期间，在管芯键合工艺中，保持未挤压状态的银镀膜8与半导体芯片2的端部相接触，因而引起这样的问题，即如图27的比较例子中所示，在半导体芯片2中产生裂缝12。
更特别地，如图26的比较例子中所示，在夹具10的夹持表面10a上形成一个间隙，该夹具10的夹持表面10a适于在管芯键合工艺中在夹持半导体芯片2的同时进行移动，使得在很多情况下半导体芯片2不关于薄片1b水平地保持。或者，在薄片1b上的管芯键合材料6被半导体芯片挤压的过程中，半导体芯片2倾斜地布置。
因此，在管芯键合期间，半导体芯片2的端部撞到镀银8，并且半导体芯片2不能在悬置引线1e上滑动，结果在芯片中形成裂缝12，或者出现芯片的碎裂。
从而，半导体器件的可靠性降低，例如，不可能确保半导体器件所要求的电特性。这就造成了问题。
在以上参考的专利文献1(国际公开WO 01/003186)中，没有对形成在悬置引线上的用于导线连接的镀银、用于悬置引线的偏移操作以及在镀银和偏移模具之间的位置关系中的任何一个进行描述。即使在上述专利文献中将银镀膜形成在悬置引线上，其中也没有公开有关用于通过偏移操作挤压整个镀银以使得不保留突起部分的手段。
发明内容
本发明的一个目的是提供一种技术，其能够防止在用于半导体器件的管芯键合工艺中的破裂和碎裂。
本发明的另一个目的是提供一种技术，其能够提高半导体器件的可靠性。
从下列描述和附图，本发明的上述和其他目的及新颖特征将变得显而易见。
以下是此处公开的本发明的代表性方式的概要。
在本发明的一个方面中，提供一种半导体器件制造方法，包括：提供引线框架，该引线框架具有薄片、引线和悬置引线，形成在每个悬置引线上的金属镀膜的厚度小于形成在每个引线上的金属镀膜的厚度；以及之后将半导体芯片安装到薄片上。
在本发明的另一个方面中，提供一种半导体器件制造方法，包括：提供引线框架，该引线框架具有薄片、引线和悬置引线，形成在每个悬置引线上的金属镀膜的薄片侧端部的厚度小于形成在每个引线上的金属镀膜的厚度且小于相对侧端部的厚度；以及之后将半导体芯片安装到薄片上。
在本发明的另一方面中，提供一种半导体器件制造方法，包括：提供引线框架，该引线框架具有薄片、引线和悬置引线，在每个悬置引线中连接到薄片的芯片安装表面的第一主表面和薄片的芯片安装表面形成为相互齐平，并且形成在每个悬置引线上的金属镀膜的薄片侧端部布置在第一主表面中形成的凹槽内；以及之后将半导体芯片安装到薄片上。
以下是对通过本发明的代表性方式获得的效果的简要描述。
由于提供引线框架，其中形成在每个悬置引线上的用于导线连接的镀金属的薄片侧端部的厚度小于形成在每个引线上的用于导线连接的镀金属的厚度，以及之后将半导体芯片安装到薄片上，所以将在每个悬置引线上的镀金属进行挤压，并因此可以防止在管芯键合中半导体芯片与镀金属的接触。作为结果，在管芯键合中半导体芯片可以在薄片上滑动而不与镀金属接触，由此减少了在管芯键合中对半导体芯片的损坏，并因此可以防止半导体器件中的破裂或碎裂。
附图说明
图1是显示根据本发明第一实施例的半导体器件的结构例子的平面图；
图2是其侧视图；
图3是其后视图；
图4是显示沿着图1中线A-A所截取的截面结构的截面图；
图5是显示沿着图1中线C-C所截取的截面结构的截面图；
图6是以较大比例显示图4中B部分的结构例子的部分放大截面图；
图7是以较大比例显示图5中D部分的结构例子的部分放大截面图；
图8是显示透过密封体所看到的图1的半导体器件内部结构例子的平面图；
图9包括平面图和截面图，显示用于将镀金属形成到在装配图1的半导体器件中使用的引线框架上的方法的例子；
图10是显示用于图9所示引线框架的每个悬置引线的偏移操作方法的例子的部分截面图；
图11包括平面图和部分截面图，显示在图10中所示引线框架的悬置引线的偏移操作之后的结构例子；
图12包括平面图和部分截面图，显示在装配图1中所示半导体器件中管芯键合过程的例子；
图13包括平面图和部分截面图，显示在图12中所示管芯键合结束后的结构例子；
图14是显示在图13中所示G部分中半导体芯片的滑动状态的例子的部分截面图；
图15是显示透过密封体所看到的根据第一实施例的变体的半导体器件的内部结构的平面图；
图16是显示在图15中所示变体的半导体器件中沿着悬置引线的切割结构的截面图；
图17是显示根据第一实施例的另一种变体的用于每个悬置引线的偏移方法的部分截面图；
图18包括平面图和部分截面图，显示根据第一实施例的又一变体的用于半导体器件的装配过程；
图19是显示根据图18中所示装配过程制造的该变体的半导体器件的结构的部分截面图；
图20是显示根据本发明第二实施例的半导体器件结构例子的平面图；
图21是其侧视图；
图22是其后视图；
图23是显示沿着图20中线A-A所截取的截面结构的截面图；
图24是显示沿着图20中线C-C所截取的截面结构的截面图；
图25是显示比较例子中用于引线框架的每个悬置引线的偏移操作方法的部分截面图；
图26是显示在比较例子中的管芯键合过程的部分截面图；以及
图27是显示在比较例子中H部分中的半导体芯片的不可滑动状态的部分截面图。
具体实施方式
在下列实施例中，关于相同或相似部分，除非需要否则原则上将省略其重复说明。
为了方便的目的，下列实施例将通过把每个分成多个部分或实施例的方式来描述，但是除非另外提及，否则它们彼此并非不相关，而是处于这样的关系，使得一个实施例是另一个实施例的部分或全部的变体或者细节或补充说明。
在下列实施例中，当参考元件数目(包括数目、数值、数量和范围)时，除非另外提及以及除基本明显地限于该参考数目的情况之外，并不限于该参考数目，而是也可以使用在该参考数目之上和之下的数。
此后参考附图将详细地描述本发明的实施例。在所有用于说明实施例的附图中，具有相同功能的部件用相同的参考标号标识，并将省略其重复说明。
(第一实施例)
图1是显示根据本发明第一实施例的半导体器件的结构例子的平面图，图2是其侧视图，图3是其后视图，图4是显示沿着图1中线A-A所截取的截面结构的截面图，以及图5是显示沿着图1中线C-C所截取的截面结构的截面图。图6是以较大比例显示图4中B部分结构例子的部分放大截面图，图7是以较大比例显示图5中D部分结构例子的部分放大截面图，以及图8是显示透过密封体所看到的图1的半导体器件内部结构的例子的平面图。图9包括平面图和截面图，显示用于将镀金属形成到在装配图1的半导体器件中使用的引线框架上的方法的例子，图10是显示用于图9所示引线框架的每个悬置引线的偏移操作方法的例子的部分截面图，以及图11包括平面图和截面图，显示在用于图10中所示引线框架的每个悬置引线的偏移操作之后的结构例子。
图12包括平面图和部分截面图，显示在装配图1的半导体器件中管芯键合过程的例子，图13包括平面图和部分截面图，显示在图12中所示管芯键合之后的结构例子，以及图14是显示在图13中所示G部分中半导体芯片的滑动状态的例子的部分截面图。此外，图15是显示透过密封体所看到的根据第一实施例的变体的半导体器件的内部结构的平面图，图16是显示在图15中所示变体的半导体器件中沿着悬置引线的切割结构的截面图，图17是显示根据第一实施例的另一种变体用于每个悬置引线的偏移方法的部分截面图，图18包括平面图和部分截面图，显示根据本发明的又一变体的用于半导体器件的装配过程，以及图19是显示根据图18中所示装配过程制造的该变体的半导体器件的结构的部分截面图。
图1至图5所示的第一实施例的半导体器件是一种小尺寸封装，其中多个引线1a并排布置，使得每个引线1a部分地暴露在密封体3的背表面3a的外围边缘部分中。在该第一实施例中，以下将参照QFN 5作为半导体器件的例子。
现在给出关于QFN 5的构造的描述。如图5所示，QFN 5包括：半导体芯片2、作为芯片安装部分的薄片1b、多个引线1a、多个导线4以及由树脂形成的密封体3，其中该半导体芯片2在其主表面2b上具有半导体元件和多个焊盘(电极)2a，该薄片1b连接到半导体芯片2，以及该多个引线1a并排布置在半导体芯片2的周围。
如图8所示，多个导线4的每一个提供在半导体芯片2中的焊盘2a和与其对应的引线1a之间的电连接。如图5所示，密封体3用于密封半导体芯片2、薄片1b和多个导线4。
多个引线1a并排布置，使得相应待连接表面(部分)1g暴露于密封体3的背表面3a的外围边缘部分，如图2和图3所示。沟槽1k形成在每个引线1a的上表面1h中，如图7所示。树脂进入该沟槽1k以形成密封体3的部分，由此不仅可以提高引线1a和密封体3之间的键合力，而且可以防止引线1a在引线延伸方向上的移动。
该QFN 5具有悬置引线1e，布置在与密封体3的四个角部对应的位置处，并且连接到薄片1b，如图4所示。
如图5所示，形成QFN 5中的薄片1b，使得其主表面(芯片安装表面)1c的面积小于半导体芯片2的主表面2b(背表面2c)的面积。QFN 5为所谓的小薄片结构。在该小薄片结构中，密封体3的部分和半导体芯片2的背表面2c的部分相互紧密接触。
如图5所示，QFN 5为所谓的薄片结合型QFN，其中薄片1b嵌入在密封体3的内部，并且薄片1b的背表面1d完全被树脂覆盖。也就是，用于将薄片1b的位置(高度)升高为高于引线1a的位置的薄片升高操作施加于悬置引线1e。更具体地，在制造引线框架1的阶段，连接到薄片1b的悬置引线1e经受偏移操作(弯曲)，用于升高薄片1b的位置，如图4所示，由此在每个悬置引线1e中形成弯曲部分1j，并使薄片1b高于每个引线1a。
另一方面，如果使QFN 5的薄片1b与引线1a齐平而不进行偏移操作，则薄片1b的背表面1d变得从密封体3的背表面3a暴露。在安装衬底的半导体器件安装侧(表面)上，形成有多个布线图形，使得在安装衬底的表面上形成凹凸。因此，如果QFN 5的薄片1b暴露于密封体3的背表面3a，则在把QFN 5安装到安装衬底上时，薄片1b的背表面1d和在安装衬底上的凹凸相互抵触。作为结果，发生在QFN 5的引线1a和布置在安装衬底上的电极之间的连接缺陷。也就是，如果QFN 5中的薄片1b的背表面1d暴露于密封体3的背表面3a，则难以对与薄片1b相对的安装衬底的表面侧区域分布多个布线图形。但是，在该第一实施例中，由于通过偏移操作使薄片1b的位置高于引线1b，所以薄片1b不从密封体3的背表面3a暴露。作为结果，即使在安装衬底的表面上形成凹凸，也不用担心其与QFN5中密封体3的背表面3a的抵触，因而允许分布多个布线图形。
在该QFN 5中，如图6和图7所示，在每个引线5a的上表面1h上，并且也在每个悬置引线1e的上表面(第一主表面)1i上，形成镀银(银镀膜或银镀层)8。该镀银8用于导线连接并用于增强与诸如金线的导线4的连接强度。
但是，图6所示悬置引线1e的上表面1i上的镀银8和图7所示引线1a的上表面1h上的镀银8在厚度上不同。更特别地，图6所示悬置引线1e的上表面1i上的镀银8例如约为1至3μm厚，因为在用于悬置引线1e的偏移操作中，它被偏移模具9挤压，而图7所示引线1a的上表面1h上的镀银8例如约为5至8μm厚，因为它没有被该模具等挤压。因而，图6所示悬置引线1e的上表面1i上的镀银8明显薄于图7所示引线1a的上表面1h上的镀银8。
在悬置引线1e上的镀银8处于嵌入到悬置引线1e(其表面)中的状态，如图6所示，而在引线1a上的镀银8处于形成在引线1a表面上的状态，如图7所示。
有时有这样的情况，其中如此形成的镀银8的部分保持在突起状态，而不在偏移操作中通过偏移模具9进行挤压。如果制造工艺以这样的状态移至管芯键合工艺，则半导体芯片2的背表面(端部)2c与以突起到悬置引线1e上的状态形成的镀银8相接触，并且在半导体芯片2中产生裂缝12，如图27所示，因而导致半导体器件变得有缺陷。如果在把半导体芯片2安装到引线框架1的薄片1b上时，通过偏移操作，使在每个悬置引线上的镀银8的至少薄片1b侧的端部处于挤压状态，则可以解决这个问题。换句话说，在安装半导体芯片时，镀银8不应突起到每个悬置引线1e上，以避免与半导体芯片2的背表面(端部)2c相抵触。如果通过偏移模具9挤压形成在悬置引线1e上的整个银镀膜8，则可以满足该要求。
由于该第一实施例的QFN 5是小薄片结构，所以可以将各种尺寸的半导体芯片2安装到薄片1b上。但这里将关于这样的情况给出描述，其中把与封装尺寸比较而言相对大的半导体芯片2安装到薄片上。例如，相对于5mm×6mm的封装尺寸，安装的半导体芯片2的尺寸为3.5mm×4.5mm。
因此，如图8所示，半导体芯片2的外端部靠近引线1a的薄片侧端部。在这种引线1a的端部和半导体芯片2的端部互相接近的结构中，如图4至图6所示，半导体芯片2的端部(角部附近)和形成在悬置引线1e的上表面1i上的镀银8的薄片侧端部在平面上重叠布置。
但是，在该第一实施例的QFN 5中，安装在薄片上的半导体芯片2可以为相对较小的半导体芯片，其端部(角部附近)不与形成在悬置引线1e的上表面1i上的镀银8的薄片侧端部平面重叠。
如图6所示，通过管芯键合材料(例如，银浆)6，将半导体芯片2固定到薄片1b的主表面1c上，并且通过该管芯键合材料6，将半导体芯片2的背表面2c和薄片1b的主表面1c连接在一起。
如图3所示，在QFN 5中并排布置在密封体3的背表面3a的外围边缘部分中的引线，每一个都部分地暴露作为至密封体3的背表面3a的待连接表面1g。分别布置在密封体3的四个角部处的悬置引线1e的背表面1f分别暴露于密封体3的背表面3a的四个角部。引线1a的待连接表面1g和悬置引线1e的背表面1f通过外部电镀例如焊料电镀或无铅电镀来进行电镀。
薄片1b、悬置引线1e和引线1a例如通过诸如薄铜合金板的薄板来形成。
用于在半导体芯片2的焊盘2a与对应引线1a之间的连接的导线4例如为金线。
通过使用树脂的模制方法形成密封体3。该密封树脂例如为热固性环氧树脂。
现在关于制造根据该第一实施例的QFN 5(半导体器件)的方法提供下列描述。
首先参照通过在装配QFN 5中使用的引线框架1中施加用于导线连接的镀银形成镀银8的方法，以及用于悬置引线1e的偏移操作。
首先，如图9所示执行掩膜布局。更具体地说，在刻蚀以形成引线图形之后，对引线框架1布置用于电镀的掩膜7。在这种情况下，掩膜7和引线框架1经受定位，使得掩膜7的孔径7a布置在引线1a的上表面1h的导线连接(引线1a的薄片1b侧端部)上，该导线连接在稍后的步骤中经受导线键合，并且使得掩膜7的体中心部分7b布置在薄片1b之上，然后固定掩膜7和引线框架1。
之后，通过电镀设备执行电镀以形成镀银8。在这时，镀银8仅形成在掩膜7的孔径7a上。也就是说，镀银8形成在每个引线1a的上表面1h上。但是，掩膜7的对准精度随半导体器件尺寸的减小和间距的变窄而降低。从而，即使掩膜7也布置(未示出)在悬置引线1e上，使得不在悬置引线上形成镀银8，该镀银8也形成在悬置引线1e上。这时，由于悬置引线1e上的镀银8和引线1a上的镀银8在相同的电镀工艺中形成，所以前者在厚度上等于后者。
随后，从引线框架1去除掩膜7，以完成镀银8的形成。
之后，如图10所示执行用于悬置引线1e的偏移操作。也就是说，为了增加薄片1b的高度，执行偏移操作，该偏移操作是用于悬置引线1e的弯曲操作。
首先，将形成有镀银8的引线框架1布置在偏移模具9的下模具9b之上，并且之后将其中形成镀银8的每个悬置引线1e的部分夹在上模具9a和下模具9b之间并且经受偏移操作。如图10的“偏移操作”部分所示，在该偏移操作中使用的上模具9a为可以完全覆盖在每个悬置引线1e上的整个镀银的尺寸，并且在该操作中使用的下模具9b与上模具9a相配合。也就是说，偏移模具9与每个悬置引线1e的接触面积大于在悬置引线上形成的镀银8。
从而，如图10的“在偏移操作之后”部分所示，整个镀银8被挤压到一个没有任何突起部分的平坦表面中。而且，由于通过偏移操作，镀银8嵌入到悬置引线1e中，所以镀银8的表面变得低于悬置引线1e的上表面1i。
在偏移操作中的偏移量例如为0.14至0.18mm。
通过偏移操作，形成有如图11所示的每个悬置引线1e的弯曲部分1j，并且薄片1b的位置变得高于每个引线1a的位置。另外，在悬置引线1e上的镀银8的厚度变得小于在每个引线1a上的镀银8的厚度。也就是，在偏移操作中由偏移模具9挤压的在悬置引线1e上的镀银8明显比在每个未挤压的引线1a上的镀银8薄。例如，由偏移模具9挤压的在每个悬置引线1e上的镀银8的厚度约为1至3μm，而在每个未挤压的引线1a上的镀银8的厚度约为5至8μm。
之后，使用如此镀银的且经受偏移操作的引线框架来装配QFN5。
首先，提供图11所示的引线框架1。该引线框架1具有薄片1b、布置在薄片1b周围的多个引线1a和支撑薄片1b的悬置引线1e。而且，在该引线框架1中，形成在每个悬置引线1e上的用于导线连接的镀银(镀金属)8的薄片侧端部的厚度小于形成在每个引线1a上的用于导线连接的镀银8的厚度。
将在每个悬置引线1e上的整个镀银8形成为平坦并且无任何从悬置引线1e的上表面1i突起的部分。另外，悬置引线1e已经受偏移操作，并且在其形成镀银8的部分处具有弯曲部分1j。作为结果，薄片1b的位置高于每个引线1a的位置。
引线框架1为一种用于小薄片结构的框架，其中薄片1b的主表面(芯片安装表面)1c的面积小于安装在该薄片上的半导体芯片2的背表面2c的面积。
然后，执行图12所示的管芯键合。首先，涂敷膏剂。更具体地，将诸如银浆的管芯键合材料6涂敷到引线框架1的薄片1b上。
之后，执行芯片安装。如图12所示，在该第一实施例中采用的半导体芯片2在尺寸上相对较大，使得半导体芯片2的外端部接近引线1a的薄片侧端部。
随后，通过夹具10夹持半导体芯片2，并把半导体芯片2运送到薄片1b上，然后降低夹具10并借助于夹具10使半导体芯片2通过管芯键合材料6向下压靠薄片1b，由此将半导体芯片2连接到薄片1b。在该情况下，由于夹具10的夹持表面10a呈锥形(倾斜)并且形成有一个间隙，所以半导体芯片2在很多情况下并不关于薄片1b的主表面1c水平地保持。有时有这样的情况，其中在由半导体芯片2挤压薄片1b的主表面1c上的管芯键合材料6的过程中，半导体芯片2倾斜地布置。
但是，在根据该第一实施例的半导体器件制造方法中，在用于悬置引线1e的偏移操作中将整个镀银8挤压到没有任何突起部分的平坦表面(每个悬置引线1e的上表面1i和镀银8的表面几乎相互齐平)中，并且在每个悬置引线1e上的镀银8的薄片侧端部及该薄片侧端部附近也为平坦表面，如图13中的G部分所指出的那样。
因此，当如图14那样安装芯片时，可以防止在把芯片2通过管芯键合材料6安装到薄片1b上之前，半导体芯片2的背表面(端部)2c与突起到每个悬置引线1e上的镀银8相接触。作为结果，即使在安装芯片2时半导体芯片2滑动到在悬置引线1e上的镀银8的区域，该芯片也可以在薄片1b上滑动，而在其侧面和镀银8之间没有接触，并且减小在管芯键合中对半导体芯片2的损坏，由此可以防止半导体器件(QFN 5)中发生半导体芯片的破裂或碎裂。
由于防止了该破裂或碎裂，所以可提高半导体器件(QFN 5)的可靠性和质量。
如图13所示，安装到QFN 5上的半导体芯片2在尺寸上相对较大，使得其外端部接近引线1a的薄片侧端部。
因而，在安装半导体芯片2之后，形成在每个悬置引线1e上的镀银8的薄片1b侧端部布置在与芯片2的端部(角部)平面重叠的位置处。
之后，执行导线键合。更具体地，如图5所示，通过诸如金线的导线4，将半导体芯片2的焊盘2a与对应引线1a电连接在一起。在该情况下，如图7所示，由于将用于导线连接的镀银8形成在每个引线1a的上表面1h上，所以可提高导线4与引线1a之间的连接强度。而且，由于形成在每个引线1a上的镀银8还没有经受按压操作，所以其厚度为镀银的原始形成厚度并且大于形成在每个悬置引线1e上的镀银8的厚度。作为结果，每个引线1a上的镀银8的厚度部分用作缓冲垫(cushion)以承受对应的导线4，并因此可以提高引线1a和导线4之间的连接强度。
随后，执行树脂密封(树脂模制)。更具体地，利用树脂密封半导体芯片2、薄片1b和多个导线4，以形成密封体3。该树脂例如为热固性环氧树脂。如图5所示，以这样的方式形成密封体5，使得薄片1b完全被树脂覆盖并且多个引线1a的待连接表面(部分)1g暴露于密封体3的背表面3a。
树脂密封工艺之后，分割成单个小片以完成图1至图5所示的QFN 5的装配。
接着，以下将描述该第一实施例的变体。
在图15和图16所示的QFN 5中，导线4连接到形成在悬置引线1e的上表面1i上的镀银8。例如，为了使用用于接地和电源的公共端子并且为了增强该端子，肯定使用形成在每个悬置引线1e的上表面1i上的用于导线连接的镀银。
也就是，通过导线4，将半导体芯片2的接地或电源焊盘2a与在悬置引线上的镀银8连接在一起。
因而，在QFN 5中形成在悬置引线1e上的银镀膜8可以用于导线连接。
根据图17所示的变体，用于悬置引线1e的偏移操作，以这样的方式执行该偏移操作，使得在与薄片侧相对的侧(外侧)上的用于导线连接的镀银8的端部保持未挤压。通过这样做，在引线框架1中，如图11所示，在每个悬置引线上的镀银8的薄片侧端部的厚度变得小于形成在每个引线1a上的镀银8的厚度，并且还小于镀银的相对侧端部的厚度。
在第一实施例的半导体器件制造方法中使用的引线框架1中用于悬置引线1e的偏移操作不总是需要挤压整个镀银8。更特别地，在偏移操作中，不总是需要对与在每个悬置引线1e上的镀银8的薄片侧端部相对的端部进行挤压。
通过如此使在与每个悬置引线1e上的镀银8的薄片侧相对的侧(外侧)上的端部在厚度上等于在每个引线1a上的镀银8，而不挤压它，可以在执行如图15和图16所示的向下键合操作时，在其中悬置引线1e的上表面1i和薄片1b的主表面1c形成为相互齐平的情况下，提高导线键合的连接可靠性。这是因为镀银8较厚且实现缓冲作用，并因此提高对导线4的粘结性。
图18和图19所示的变体涉及其中薄片1b的背表面1d暴露于密封体3的背表面3a的暴露薄片结构的QFN 5。
在装配暴露薄片结构的QFN 5中使用的引线框架1中，对于悬置引线1e不执行偏移操作，而是在每个悬置引线1e的上表面(第一主表面)1i中形成凹槽1m，该上表面连接到薄片1b的主表面1c。例如通过半刻蚀操作来形成该凹槽1m。
这样，当装配QFN 5时，提供有图1所示的引线框架1，其中悬置引线1e的上表面1i和薄片1b的主表面1c形成为相互齐平，并且形成在每个悬置引线1e上的用于导线连接的镀银8的薄片侧端部布置在上表面1i中形成的凹槽1m内。
当在随后的管芯键合工艺中把半导体芯片2安装到薄片上时，如图18所示，不必担心在每个悬置引线1e上的镀银8的薄片侧端部与半导体芯片2之间的抵触，因为前者布置在凹槽1m内。
因此，同样在用于暴露薄片结构的QFN 5的管芯键合工艺中，在安装芯片时，半导体芯片2可以在薄片1b上滑动，而不与镀银8相接触，并因此可以减少当安装芯片时对半导体芯片的损坏。作为结果，可以防止在暴露薄片结构的QFN 5中发生半导体芯片的破裂或碎裂。
管芯键合工艺之后进行导线键合并随后用树脂进行密封。在树脂密封工艺中，利用树脂密封半导体芯片2、薄片1b的主表面侧和多个导线4，以形成密封体3。以这样的方式来形成该密封体3，使得多个引线1a的待连接表面(部分)1g暴露于密封体3的背表面3a，并且薄片1b的背表面(部分)1d暴露于密封体背表面3a，如图19所示。
树脂密封工艺之后，分割成单个小片，以完成暴露薄片结构的QFN 5的装配。
作为结果，可以抑制半导体芯片的破裂或碎裂的发生，并因此可以提高半导体器件(QFN 5)的可靠性和质量。而且，由于薄片1b的背表面1d从密封体3的背表面3a暴露，所以在如图4和图5所示的情况下，可以提高半导体器件(QFN 5)的散热性能。
(第二实施例)
图20是显示根据本发明第二实施例的半导体器件的结构例子的平面图，图21是其侧视图，图22是其后视图，图23是显示沿着图20中的线A-A所截取的截面结构的截面图，以及图24是显示沿着图20中的线C-C所截取的截面结构的截面图。
图20至图24所示的该第二实施例的半导体器件是一种树脂密封型QFP(四方扁平封装)11，其中用作外部端子的多个外引线1p从由树脂形成的密封体3的四个侧面突起。
QFP 11包括连接到半导体芯片2的薄片1b、支撑该薄片1b的悬置引线1e、布置在该半导体芯片2周围的多个内引线1n、用于在半导体芯片2的焊盘2a和内引线1n之间的电连接的导线4、与内引线1n一体连接的外引线1p以及用于密封半导体芯片2的密封体3。
在该QFP 11中，薄片1b的位置(高度)低于内引线1n。也就是，支撑薄片1b的悬置引线1e在密封体3的背表面3a的方向上经受偏移操作(薄片降低操作)，由此使薄片1b的高度低于内引线1n的高度。因此，每个悬置引线1e具有弯曲部分1j。
在每个内引线1n的上表面1h上，并且也在每个悬置引线1e的上表面1i上，形成镀银8，作为用于导线连接的镀金属。
类似于第一实施例的QFN 5，QFP 11为小薄片结构，其中薄片1b的尺寸小于半导体芯片2的尺寸，如图24所示。从而，可以将各种尺寸的半导体芯片2安装到该薄片1b上。
根据该结构，当把相对较大尺寸的半导体芯片2安装到薄片上时，如图23所示，半导体芯片2的端部(角部)和悬置引线1e上的镀银8的薄片侧端部在平面上相互重叠。
同样在装配这种结构的QFP 11中，通过在偏移悬置引线1e时用与第一实施例中相同的方法挤压镀银8，可以在管芯键合工艺中在把芯片安装到薄片上时使半导体芯片2在薄片1b上滑动，而不与镀银接触，由此使得可以减少当把芯片安装到薄片上时对半导体芯片2的损坏。
作为结果，可以防止如此经受薄片降低操作的QFP 11中发生破裂或碎裂。该QFP例如可以由经受了薄片降低操作的SOP(小外形封装)来代替。
尽管以上基于本发明的实施例已经具体地描述了本发明，但不必说，本发明并不限于以上实施例，而是可以在不脱离本发明精神的范围内进行各种改变。
例如，尽管在以上第一和第二实施例中，施加到引线1a、内引线1n和悬置引线1e的用于导线连接的镀金属是镀银8，但该镀金属可以是部分地或整体地形成在引线框架上的Pd(钯)镀膜。但是，由于镀Pd在成本上相对镀Ag要高，所以优选采用仅施加到所需部分的部分镀Pd，由此可以防止成本的增加。
本发明适用于制造具有悬置引线的半导体器件的技术。

Claims (9)

1.一种制造半导体器件的方法，包括下列步骤：
(a)提供引线框架，所述引线框架具有芯片安装部分、布置在所述芯片安装部分周围的多个引线以及用于支撑所述芯片安装部分的悬置引线，每个所述悬置引线具有弯曲部分，金属镀膜形成在所述多个引线的每个引线的部分上方和包括所述弯曲部分的每个所述悬置引线的部分上方，形成在所述悬置引线上方的每个所述金属镀膜具有一端部和与所述一端部相对的另一端部，所述一端部比所述另一端部更靠近所述芯片安装部分而定位；
(b)在所述步骤(a)之后，将半导体芯片安装在所述芯片安装部分上方，所述半导体芯片具有主表面和形成在所述主表面上的多个焊盘；以及
(c)在所述步骤(b)之后，通过多个导线和形成在所述多个引线的每个引线的部分上方的所述金属镀膜，分别将所述半导体芯片的多个焊盘与所述多个引线电连接；
其中所述弯曲部分通过以下步骤形成：
(d1)提供具有上模具和与所述上模具相对并且与所述上模具的形状相配合的下模具的偏移模具，所述上模具具有与将形成的所述弯曲部分的形状相配合的表面；
(d2)将每个所述悬置引线布置在所述上模具和所述下模具之间，使得形成在所述悬置引线上方的每个所述金属镀膜的所述一端部布置在所述上模具和所述下模具之间；
(d3)利用所述上模具和所述下模具夹紧每个所述悬置引线，使得形成所述弯曲部分，以及使形成在所述悬置引线上方的每个所述金属镀膜的所述一端部变平，使得形成在所述悬置引线上方的每个所述金属镀膜的所述一端部嵌入到每个所述悬置引线的表面中。
2.根据权利要求1的制造半导体器件的方法，其中所述半导体芯片的尺寸大于所述芯片安装部分的尺寸。
3.根据权利要求2的制造半导体器件的方法，其中在所述步骤(b)中，将所述半导体芯片安装在所述芯片安装部分上方，使得形成在所述悬置引线上方的每个所述金属镀膜的所述一端部与所述半导体芯片的端部重叠。
4.根据权利要求3的制造半导体器件的方法，其中所述上模具与每个所述悬置引线的接触面积大于形成在每个所述悬置引线上方的所述金属镀膜。
5.根据权利要求4的制造半导体器件的方法，其中所述金属镀膜的材料是银。
6.根据权利要求4的制造半导体器件的方法，其中借助于具有锥形夹持表面的夹具，使所述半导体芯片通过管芯键合材料向下压靠所述芯片安装部分，并由此将所述半导体芯片连接到所述芯片安装部分。
7.根据权利要求4的制造半导体器件的方法，还包括在所述步骤(c)之后，利用树脂密封所述半导体芯片以形成树脂密封体的步骤，所述密封体是以利用树脂覆盖所述芯片安装部分的方式形成的。
8.根据权利要求4的制造半导体器件的方法，还包括在所述步骤(c)之后，利用树脂密封所述半导体芯片以形成树脂密封体的步骤，所述密封体是以使所述多个引线部分地暴露于树脂密封体的背表面的方式形成的。
9.根据权利要求2的制造半导体器件的方法，其中所述上模具与每个所述悬置引线的接触面积大于形成在每个所述悬置引线上方的所述金属镀膜。
CN2006100763766A 2005-04-25 2006-04-20 制造半导体器件的方法 Expired - Fee Related CN1855409B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005126392A JP4624170B2 (ja) 2005-04-25 2005-04-25 半導体装置の製造方法
JP126392/2005 2005-04-25

Publications (2)

Publication Number Publication Date
CN1855409A CN1855409A (zh) 2006-11-01
CN1855409B true CN1855409B (zh) 2010-06-23

Family

ID=37187473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100763766A Expired - Fee Related CN1855409B (zh) 2005-04-25 2006-04-20 制造半导体器件的方法

Country Status (5)

Country Link
US (4) US7429500B2 (zh)
JP (1) JP4624170B2 (zh)
KR (1) KR101254803B1 (zh)
CN (1) CN1855409B (zh)
TW (1) TWI401751B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174096B2 (en) * 2006-08-25 2012-05-08 Asm Assembly Materials Ltd. Stamped leadframe and method of manufacture thereof
JP5001872B2 (ja) * 2008-02-13 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
KR101047603B1 (ko) * 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US9337360B1 (en) 2009-11-16 2016-05-10 Solar Junction Corporation Non-alloyed contacts for III-V based solar cells
US9214586B2 (en) 2010-04-30 2015-12-15 Solar Junction Corporation Semiconductor solar cell package
JP2012113919A (ja) * 2010-11-24 2012-06-14 Toshiba Corp 照明装置
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US8587101B2 (en) * 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US8962989B2 (en) 2011-02-03 2015-02-24 Solar Junction Corporation Flexible hermetic semiconductor solar cell package with non-hermetic option
KR20130064477A (ko) * 2011-12-08 2013-06-18 삼성전자주식회사 단층 배선 패턴을 포함하는 인쇄회로기판
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
JP2016072376A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
US10090420B2 (en) 2016-01-22 2018-10-02 Solar Junction Corporation Via etch method for back contact multijunction solar cells
US9680035B1 (en) 2016-05-27 2017-06-13 Solar Junction Corporation Surface mount solar cell with integrated coverglass
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
CN109576676B (zh) * 2018-12-25 2023-12-29 西安立芯光电科技有限公司 一种用于半导体激光器侧腔面镀膜的夹具
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体
CN113013039B (zh) * 2021-02-02 2023-02-10 江西新菲新材料有限公司 引线框架的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5458158A (en) * 1993-03-30 1995-10-17 Toyo Communication Equipment Co., Ltd. Lead cutting apparatus and an anticorrosive coat structure of lead
US6402009B1 (en) * 1999-02-22 2002-06-11 Sony Corporation Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device
US6611048B1 (en) * 2000-08-25 2003-08-26 Skyworks Solutions, Inc. Exposed paddle leadframe for semiconductor die packaging

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254945A (ja) * 1985-09-04 1987-03-10 Sumitomo Electric Ind Ltd Ｉｃ用リ−ドフレ−ム
JPH04199551A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置のリードフレーム
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JP2885605B2 (ja) * 1993-05-07 1999-04-26 九州日本電気株式会社 樹脂封止型半導体装置
JP3077505B2 (ja) * 1994-04-21 2000-08-14 日立電線株式会社 リードフレームの製造方法
JPH09199654A (ja) * 1996-01-12 1997-07-31 Dainippon Printing Co Ltd リードフレームの加工方法およびリードフレーム
JPH09219486A (ja) * 1996-02-08 1997-08-19 Toppan Printing Co Ltd リードフレーム
JP2812313B2 (ja) * 1996-08-02 1998-10-22 日本電気株式会社 半導体装置
JPH11297913A (ja) * 1998-04-10 1999-10-29 Matsushita Electron Corp 半導体デバイスの製造方法と製造装置
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
KR100857161B1 (ko) * 2001-01-31 2008-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP3913228B2 (ja) * 2004-04-12 2007-05-09 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5458158A (en) * 1993-03-30 1995-10-17 Toyo Communication Equipment Co., Ltd. Lead cutting apparatus and an anticorrosive coat structure of lead
US6402009B1 (en) * 1999-02-22 2002-06-11 Sony Corporation Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device
US6611048B1 (en) * 2000-08-25 2003-08-26 Skyworks Solutions, Inc. Exposed paddle leadframe for semiconductor die packaging

Also Published As

Publication number Publication date
US20060240599A1 (en) 2006-10-26
US20090176335A1 (en) 2009-07-09
TW200723414A (en) 2007-06-16
KR20060112611A (ko) 2006-11-01
US20110186976A1 (en) 2011-08-04
JP4624170B2 (ja) 2011-02-02
CN1855409A (zh) 2006-11-01
KR101254803B1 (ko) 2013-04-15
JP2006303371A (ja) 2006-11-02
US7514293B2 (en) 2009-04-07
US7429500B2 (en) 2008-09-30
US8102035B2 (en) 2012-01-24
US7948068B2 (en) 2011-05-24
TWI401751B (zh) 2013-07-11
US20080305586A1 (en) 2008-12-11

Similar Documents

Publication Publication Date Title
CN1855409B (zh) 制造半导体器件的方法
CN1190839C (zh) 连接端凸点架及其制造方法
US8736030B2 (en) Quad flat non-leaded package structure with electromagnetic interference shielding function and method for fabricating the same
CN101536183B (zh) 引线框条带、半导体装置以及用于制造该引线框的方法
CN1412843A (zh) 引线框架、其制造方法及使用它的半导体器件的制造方法
CN1412842A (zh) 引线框架以及利用该引线框架制造半导体装置的方法
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
KR101054540B1 (ko) 반도체 장치 및 그 제조 방법
US20070164405A1 (en) Low Cost Method to Produce High Volume Lead Frames
US8354739B2 (en) Thin semiconductor package and method for manufacturing same
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
JP2515415B2 (ja) 半導体素子の外部リ―ドの成型方法
CN1068064C (zh) 引线框架及其制造方法
CN108074901A (zh) 具有可湿拐角引线的半导体器件及半导体器件组装方法
US8124462B2 (en) Enhanced integrated circuit package
TWI294680B (zh)
CN104681449A (zh) 带有光学检查特征的无引线半导体封装
JP5562780B2 (ja) 半導体装置
KR100250144B1 (ko) 리드프레임의제조방법
CN1797727A (zh) 具有支撑部的半导体封装结构及其制法
KR20040061862A (ko) 칩규모 패키지 및 그 제조 방법
JPH04212443A (ja) リードフレーム
JP2000260897A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JPH1012793A (ja) 半導体装置とその製造方法及びリードフレームとその製造方法
JP2012074517A (ja) 半導体装置の製造方法およびメッキ用治具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100909

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KANAGAWA, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100909

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20140420