CN113013039B - 引线框架的制备方法 - Google Patents

引线框架的制备方法 Download PDF

Info

Publication number
CN113013039B
CN113013039B CN202110142234.XA CN202110142234A CN113013039B CN 113013039 B CN113013039 B CN 113013039B CN 202110142234 A CN202110142234 A CN 202110142234A CN 113013039 B CN113013039 B CN 113013039B
Authority
CN
China
Prior art keywords
lead frame
silver
liquid
plating layer
soaking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110142234.XA
Other languages
English (en)
Other versions
CN113013039A (zh
Inventor
熊绪新
彭磊
揭海欢
郑行彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Xinfei New Material Co ltd
Original Assignee
Jiangxi Xinfei New Material Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Xinfei New Material Co ltd filed Critical Jiangxi Xinfei New Material Co ltd
Priority to CN202110142234.XA priority Critical patent/CN113013039B/zh
Publication of CN113013039A publication Critical patent/CN113013039A/zh
Application granted granted Critical
Publication of CN113013039B publication Critical patent/CN113013039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种引线框架的制备方法,制备方法包括如下步骤:在铜箔两侧覆干膜;曝光显影,使干膜表面形成预制银脚图案,预制银脚图案形状的大小大于实际银脚图案的形状的大小;在预制银脚图案区形成银镀层;剥除铜箔两侧干膜;再在铜箔两侧覆干膜;曝光显影蚀刻,将引线框架浸泡至第一液体内,以使引线框架带电;再将引线框架浸泡至第二液体内,通电,以退除悬空镀层,使铜箔上形成引线框架图案;剥除铜箔两侧干膜。这样,通过增加电镀图案面积使得镀银不全的问题的得到消除,之后将蚀刻后的引线框架对增加的悬空镀层进行退镀,从而让引线框架上的悬空镀层得到消除,使得引线框架的使用性能得到提升。

Description

引线框架的制备方法
技术领域
本发明涉及半导体技术领域,尤其是涉及一种引线框架的制备方法
背景技术
在现有技术中,引线框架通常是将卷式铜材进行电镀银后根据电镀图形,进行二次压膜、曝光、蚀刻后进行生产构造出的。可以理解的是,在现有技术进行生产的过程中需要对卷式铜材进行先电镀而后蚀刻,在此过程中需要先在基材上电镀银层图形,做好镀层图形后,再覆盖干膜做蚀刻图形,引线框架蚀刻图形需要用电镀图形靶标点与蚀刻曝光模具靶标二次对位。因曝光设备精度限制,在二次对位时理论上会有5um-20um的偏差,如二次对位出现偏差,会导致蚀刻后镀银层会出现银层悬空或镀银不全问题,使得引线框架的生产效率降低,从而影响引线框架后续使用的可靠性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出了一种引线框架的制备方法,所述制备方法能够退除悬空镀层。
根据本发明实施例的引线框架的制备方法,所述制备方法包括如下步骤:在铜箔两侧覆干膜;曝光显影,使干膜表面形成预制银脚图案,所述预制银脚图案形状的大小大于实际银脚图案的形状的大小;在所述预制银脚图案区形成银镀层;剥除铜箔两侧干膜;再在铜箔两侧覆干膜;曝光显影蚀刻,形成引线框架的轮廓,由于所述预制银脚图案形状的大小大于实际银脚图案的形状大小,会在蚀刻成形的铜箔上形成悬空镀层;将所述引线框架浸泡至第一液体内,以使所述引线框架带电;再将所述引线框架浸泡至第二液体内,通电,以退除所述悬空镀层;剥除铜箔两侧干膜。
根据本发明实施例的引线框架的制备方法,通过增加电镀图案面积使得镀银不全的问题的得到消除,之后将将蚀刻后的引线框架先后通过第一液体和第二液体进行浸泡,使得本身不导电的干膜经过浸泡后表面带电并对增加的悬空镀层进行退镀,从而让引线框架上的悬空镀层得到消除,使得引线框架的使用性能得到提升。
在一些实施例中,所述预制银脚图案形状的外周比所述实际银脚图案的形状的外周大5um-20um。可以理解的是,通过将预制银图案的形状大于实际银脚图案的形状,使得在银脚图案印制过程中,镀银不全的情况得以消除。同时由于增大了预制银脚图案,使得悬空镀层的情况变得严重,故在本方案的设计中增设有退镀悬空镀层这一步骤以将多余的悬空镀层进行退镀处理,从而让引线框架上的银脚图案更为适用于进行使用,提升制成的引线框架的使用性能。
在一些实施例中,所述悬空镀层的厚度为2.5um-3.2um,宽度为5um-20um。可以理解的是,悬空镀层的退镀情况受到厚度与宽度共同影响,用户在使用本方案提及的悬空镀层的退镀办法时,可以根据悬空镀层的情况进行对应调整,本方案中所提及的悬空镀层的退镀厚度和宽度仅代表在本实施例下的适用情况,本方案绝不仅限于此,悬空镀层的厚度和宽度可以更大或者更小,本方案可以对其厚度和宽度的调整而进行对应性调整,本领域的工作人员能够较为简单的推导出悬空镀层在不同厚度与宽度下本方案的调整方案,在此不做赘述。
在一些实施例中,所述引线框架蚀刻之后的宽度为70mm-80mm。需要说明的是,在蚀刻之后,引线框架的宽度相对较为细小,从而使得悬空镀层的宽度具有较高的影响。这样,通过对悬空镀层的消除,使得引线框架的使用性能得到提升,引线框架的使用更为安全可靠。进一步地,引线框架蚀刻后的宽度为75mm。这样,悬空镀层能够得到较好的消除,提升引线框架的使用可靠性。
在一些实施例中,所述引线框架蚀刻之前的宽度为240mm-260mm,厚度为150um-254um。可以理解的是,在未进行制备处理之前,基材宽度为200mm-304mm,在蚀刻后基材可以构成3-4条引线框架带,每条引线框架带的宽度为60-100mm。需要说明的是,引线框架蚀刻前后宽度变化较大,从而让悬空镀层的影响程度得到提升。这样,通过将引线框架的宽度设置的相对较大,使得引线框架的蚀刻性能得到提升,不仅可以提升引线框架蚀刻后的使用性能,而且可以使得引线框架的蚀刻更为简单,提升引线框架的可靠性。
在一些实施例中,所述第一液体的PH值小于7。可以理解的是,引线框架在酸性液体电镀以使干膜带电,从而悬空镀层能够较为便捷的进行退镀,同时第一液体的酸性相对较低,避免第一液体对干膜造成破坏后影响引线框架可靠性的影响,使得引线框架具有较高的使用可靠性。
在一些实施例中,所述第二液体的PH值8.5-9.3。可以理解的是,第二液体呈碱性,引线框架上的干膜在碱性溶液内发生反应,从而使得悬空镀层进行退镀,从而让引线框架更为可靠。
在一些实施例中,在将所述引线框架浸泡至第二液体内,通电,以退除所述悬空镀层的步骤中,通电的电流为5.5A-7A。可以理解的是,通电电流适于悬空镀层的宽度进行调整,在通电的情况下,适于将悬空镀层进行退镀,以使引线框架的使用性能得到提升。
在一些实施例中,所述引线框架在蚀刻设备上进行蚀刻,所述蚀刻设备上设有第一浸泡槽和第二浸泡槽,所述第一浸泡槽内设有所述第一液体,所述第二浸泡槽内设有所述第二液体。这样,通过设有第一浸泡槽和第二浸泡槽对引线框架进行处理,使得引线框架上悬空镀层的处理更为安全可靠。不仅如此,使用第一浸泡槽装设第一液体,第二浸泡槽装设第二液体,使得第一液体和第二液体得到容纳,从而让第一液体和第二液体的使用更为安全可靠,且能够较为方便的更换或者回收第一液体和第二液体,提升安全性。
在一些实施例中,所述第一浸泡槽和所述第二浸泡槽均为一个;这样,通过设有一个第一浸泡槽和一个第二浸泡槽,使得引线框架能够完全浸泡在其内进行反应,从而能够较好地去除悬空镀层,提升引线框架的可靠性。或者所述第一浸泡槽和所述第二浸泡槽均为多个,多个所述第一浸泡槽和多个所述第二浸泡槽交错分布。如此一来,本方案适用与较小尺寸的引线框架,提升本方案设计的适用性。不仅如此,交错分布的第一浸泡槽和第二浸泡槽能够对引线框架进行多次处理,从而使得悬空镀层得到更为彻底的彻底,进一步地提升引线框架的可靠性。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明的蚀刻设备的部分结构示意图;
图2是本发明的蚀刻设备的部分结构示意图;
图3是本发明的引线框架的制备方法的流程示意图。
附图标记:
蚀刻设备100,第一浸泡槽110,第二浸泡槽120,引线框架200。
具体实施方式
下面详细描述本发明的实施例,参考附图描述的实施例是示例性的,下面详细描述本发明的实施例。
下面参考图1-图3描述根据本发明实施例的引线框架200的制备方法,制备方法包括如下步骤:在铜箔两侧覆干膜;曝光显影,使干膜表面形成预制银脚图案,预制银脚图案形状的大小大于实际银脚图案的形状的大小;在预制银脚图案区形成银镀层;剥除铜箔两侧干膜;再在铜箔两侧覆干膜;曝光显影蚀刻,在对引线框架蚀刻之后,将引线框架浸泡至第一液体内,以使引线框架带电;再将引线框架浸泡至第二液体内,以退除悬空镀层,使铜箔上形成引线框架图案;剥除铜箔两侧干膜。
现有技术的问题在于,电镀银镀层之后需要再一次覆干膜曝光显影蚀刻,曝光时需要进行二次对位,由于曝光机台存在对位公差,且曝光光罩的图案是严格按照设计的产品的既定规则制作的,因而由于对位公差的问题,会导致银脚所在的区域的铜与银镀层存在偏位,即出现背景技术中所提到的一侧银镀层悬空(即镀银过多),一侧银脚镀银不全的问题。
为了解决上述一侧银脚镀银不全,一侧银镀层悬空的问题,本案示出的引线框架200制备工艺为:在铜箔两侧覆干膜;曝光显影,使干膜表面形成所需镀的银脚图案,需注意的是,本步骤中的曝光显影时所形成的图案比最终所需形成的银脚大一圈,将曝光对位的公差加进来了;电镀,使图案区形成银镀层;剥膜,剥除铜箔两侧干膜;再在铜箔两侧覆干膜;曝光显影蚀刻,使铜箔上形成引线框架图案;将引线框架200浸泡至第一液体内,以使引线框架200带电;再将引线框架200浸泡至第二液体内,通电,以退除悬空镀层;剥膜,剥除铜箔两侧干膜,得到所需产品。可以理解的是,本方案在引线框架200在制备过程中会先在铜箔上压印一层干膜,然后曝光显影形成需电镀镀层的图案,然后进行电镀,在铜箔上形成镀层,再在铜箔两面压印一层干膜,再对铜箔通过黄光工艺蚀刻出引线框架外形,然后剥除经过曝光的干膜。
这样,通过在第一次曝光时将银脚所在的区域进行放大,即在原有的规则基础上加上对位公差,从而避免蚀刻后银脚镀银不全的问题,而这必然导致另一侧银脚镀层悬空问题更加严重,因而要在蚀刻后对这一部分银镀层进行退镀,也即本方案设计中在蚀刻后增加一步无接触退镀的步骤的由来。
根据本发明实施例的引线框架200的制备方法,通过增加电镀图案面积使得镀银不全的问题的得到消除,之后将蚀刻后的引线框架200先后通过第一液体和第二液体进行浸泡,使得本身不导电的干膜经过浸泡后表面带电后对其进行通电以使增加的悬空镀层得到退镀处理,从而让引线框架200上的悬空镀层得到消除,使得引线框架200的使用性能得到提升。
进一步地,预制银脚图案形状的外周比实际银脚图案的形状的外周大5um-20um。可以理解的是,通过将预制银图案的形状大于实际银脚图案的形状,使得在银脚图案印制过程中,镀银不全的情况得以消除。同时由于增大了预制银脚图案,使得悬空镀层的情况变得严重,故在本方案的设计中增设有退镀悬空镀层这一步骤以将多余的悬空镀层进行退镀处理,从而让引线框架200上的结构银脚图案更为适用于进行使用,提升制成的引线框架200的使用性能。
在实施例实施过程中,悬空镀层的厚度为2.5um-3.2um,宽度为5um-20um。可以理解的是,悬空镀层的退镀情况受到厚度和宽度共同影响,用户在使用本方案提及的悬空镀层的退镀办法时,可以根据悬空镀层的情况进行对应调整,本方案中所提及的悬空镀层的退镀厚度和宽度仅代表在本实施例下的适用情况,本方案绝不仅限于此,悬空镀层的厚度和宽度可以更大或者更小,本方案可以对其厚度和宽度的调整而进行对应性调整,本领域的工作人员能够较为简单的推导出悬空镀层在不同厚度和宽度下本方案的调整方案,在此不做赘述。
可以理解的是,引线框架200蚀刻之后的宽度为70mm-80mm。需要说明的是,在蚀刻之后,引线框架200的宽度相对较为细小,从而使得悬空镀层的宽度具有较高的影响。这样,通过对悬空镀层的消除,使得引线框架200的使用性能得到提升,引线框架200的使用更为安全可靠。进一步地,引线框架200蚀刻后的宽度为75mm。这样,悬空镀层能够得到较好的消除,提升引线框架200的使用可靠性。
可以理解的是,引线框架200蚀刻之前的基材的宽度为240mm-260mm,厚度为150um-254um。可以理解的是,例如,在未进行制备处理之前,基材宽度为200mm-304mm,在蚀刻后基材可以构成3-4条引线框架带,每条引线框架带的宽度为60mm-100mm。进一步地,引线框架带的宽度为70mm-80mm。需要说明的是,引线框架200蚀刻前后宽度变化较大,从而让悬空镀层的影响程度得到提升。这样,通过将引线框架200的宽度设置的相对较大,使得引线框架200的蚀刻性能得到提升,不仅可以提升引线框架200蚀刻后的使用性能,而且可以使得引线框架200的蚀刻更为简单,提升引线框架200的可靠性。
进一步地,第一液体的PH值小于7。可以理解的是,引线框架在酸性液体电镀以使干膜带电,从而悬空镀层能够较为便捷的进行退镀,同时第一液体的酸性相对较低,避免第一液体对干膜造成破坏后对引线框架200可靠性的影响,使得引线框架具有较高的使用可靠性。
进一步地,第二液体的PH值为8.5-9.3。可以理解的是,第二液体呈碱性,通电后对悬空镀层进行退镀,从而让引线框架200更为可靠。可以理解的是,由于干膜不耐碱液,所以第二液体的碱液碱性不宜过高,过高容易导致干膜结构被破坏,从而影响退镀的精度。多次试验得出,第二液体的PH值在8.5-9.3之间为宜。
在将引线框架200浸泡至第二液体内,通电,以退除悬空镀层的步骤中,通电的电流为5.5A-7A。可以理解的是,通电电流适于悬空镀层的宽度进行调整,在通电的情况下,适于将悬空镀层进行退镀,以使引线框架200的使用性能得到提升。需要说明的是,通电电流不宜过大或者过小,通电电流过小会使退镀悬空镀层的效率较低,从而让引线框架200的生产效率下降,而通电电流过大会使退镀过程对银脚图案可能造成影响,从而让引线框架200的使用性能下降。多次试验得出,通电电流的大小在5.5A-7A为宜
引线框架200在蚀刻设备100上进行蚀刻,蚀刻设备100上设有第一浸泡槽110和第二浸泡槽120,第一浸泡槽110内设有第一液体,第二浸泡槽120内设有第二液体。这样,通过设有第一浸泡槽110和第二浸泡槽120对引线框架200进行处理,使得引线框架200上悬空镀层的处理更为安全可靠。不仅如此,使用第一浸泡槽110装设第一液体,第二浸泡槽120装设第二液体,使得第一液体和第二液体得到容纳,从而让第一液体和第二液体的使用更为安全可靠,且能够较为方便的更换或者回收第一液体和第二液体,提升安全性。
第一浸泡槽110和第二浸泡槽120均为一个。这样,通过设有一个第一浸泡槽110和一个第二浸泡槽120,使得引线框架200能够完全浸泡在其内进行反应,从而能够较好地去除悬空镀层,提升引线框架200的可靠性。或者第一浸泡槽110和第二浸泡槽120均为多个,多个第一浸泡槽110和多个第二浸泡槽120交错分布。如此一来,本方案适用于较小尺寸的引线框架200,从而可以提升本方案设计的适用性。不仅如此,交错分布的第一浸泡槽110和第二浸泡槽120能够对引线框架200进行多次处理,从而使得悬空镀层得到更为彻底的彻底,进一步地提升引线框架200的使用性能。
可以理解的是,本方案适用于在现有设计中增设悬空镀层的退镀,使得引线框架200上的悬空镀层得到退镀,从而让引线框架200的使用性能得到提升。
进一步地,由于是在现有技术上进行改进,使得现有设备得到合理利用,从而降低更新换代的成本,降低引线框架200的生产成本,提升引线框架200的市场竞争力。
根据本发明实施例的制备方法的其他构成以及操作对于本领域普通技术人员而言都是已知的,这里不再详细描述。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种引线框架的制备方法,其特征在于,所述制备方法包括如下步骤:
在铜箔两侧覆干膜;
曝光显影,使干膜表面形成预制银脚图案,所述预制银脚图案形状的大小大于实际银脚图案的形状的大小;
在所述预制银脚图案区形成银镀层;
剥除铜箔两侧干膜;
再在铜箔两侧覆干膜;
曝光显影蚀刻,形成引线框架的轮廓,由于所述预制银脚图案形状的大小大于实际银脚图案的形状大小,会在蚀刻成形的铜箔上形成悬空镀层;
将所述引线框架浸泡至第一液体内,以使所述引线框架带电;
再将所述引线框架浸泡至第二液体内,通电,以退除所述悬空镀层;
剥除铜箔两侧干膜。
2.根据权利要求1所述的引线框架的制备方法,其特征在于,所述预制银脚图案形状的外周比所述实际银脚图案的形状的外周大5um-20um。
3.根据权利要求1所述的引线框架的制备方法,其特征在于,所述悬空镀层的厚度为2.5um-3.2um,宽度为5um-20um。
4.根据权利要求1所述的引线框架的制备方法,其特征在于,所述引线框架蚀刻之后的宽度为70mm-80mm。
5.根据权利要求1所述的引线框架的制备方法,其特征在于,所述引线框架蚀刻之前的宽度为240mm-260mm,厚度为150um-254um。
6.根据权利要求1所述的引线框架的制备方法,其特征在于,所述第一液体的PH值小于7。
7.根据权利要求1所述的引线框架的制备方法,其特征在于,所述第二液体的PH值为8.5-9.3。
8.根据权利要求1所述的引线框架的制备方法,其特征在于,在将所述引线框架浸泡至第二液体内,通电,以退除所述悬空镀层的步骤中,通电的电流为5.5A-7A。
9.根据权利要求1所述的引线框架的制备方法,其特征在于,所述引线框架在蚀刻设备上进行蚀刻,
所述蚀刻设备上设有第一浸泡槽和第二浸泡槽,所述第一浸泡槽内设有所述第一液体,所述第二浸泡槽内设有所述第二液体。
10.根据权利要求9所述的引线框架的制备方法,其特征在于,所述第一浸泡槽和所述第二浸泡槽均为一个;
或者所述第一浸泡槽和所述第二浸泡槽均为多个,多个所述第一浸泡槽和多个所述第二浸泡槽交错分布。
CN202110142234.XA 2021-02-02 2021-02-02 引线框架的制备方法 Active CN113013039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110142234.XA CN113013039B (zh) 2021-02-02 2021-02-02 引线框架的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110142234.XA CN113013039B (zh) 2021-02-02 2021-02-02 引线框架的制备方法

Publications (2)

Publication Number Publication Date
CN113013039A CN113013039A (zh) 2021-06-22
CN113013039B true CN113013039B (zh) 2023-02-10

Family

ID=76384967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110142234.XA Active CN113013039B (zh) 2021-02-02 2021-02-02 引线框架的制备方法

Country Status (1)

Country Link
CN (1) CN113013039B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403466A (en) * 1993-10-22 1995-04-04 Texas Instruments Incorporated Silver plating process for lead frames
KR20020061389A (ko) * 2001-01-16 2002-07-24 성우전자 주식회사 리드프레임 제조방법
CN106521583A (zh) * 2016-11-22 2017-03-22 宁波康强电子股份有限公司 一种引线框架的电镀方法
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110140253A1 (en) * 2009-12-14 2011-06-16 National Semiconductor Corporation Dap ground bond enhancement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403466A (en) * 1993-10-22 1995-04-04 Texas Instruments Incorporated Silver plating process for lead frames
KR20020061389A (ko) * 2001-01-16 2002-07-24 성우전자 주식회사 리드프레임 제조방법
CN106521583A (zh) * 2016-11-22 2017-03-22 宁波康强电子股份有限公司 一种引线框架的电镀方法
CN111863764A (zh) * 2020-07-24 2020-10-30 宁波康强电子股份有限公司 一种预电镀引线框架及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
镀银层电解剥离工艺;蔡积庆;《电镀与环保》;20030730(第04期);全文 *

Also Published As

Publication number Publication date
CN113013039A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US4410562A (en) Method for forming a cured resin coating having a desired pattern on the surface of a substrate
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
CN113013039B (zh) 引线框架的制备方法
CA2047502C (en) Selectively plating electrically conductive pin
KR0165413B1 (ko) 패턴 에칭 방법
US20040075528A1 (en) Printed circuit heaters with ultrathin low resistivity materials
KR20220128919A (ko) 필름 박리, 탈검 및 코퍼링을 위한 쓰리 인 원 방법
CN111372390A (zh) 一种镀金工艺
US20200163229A1 (en) Circuit board and method of making circuit board
CN115843155A (zh) Pcb制作方法
CN112739037B (zh) 一种三种铜厚柔性线路板制作方法
CN115279042A (zh) 一种化学镀镍金dpc陶瓷基板制备方法
TW200942112A (en) Manufacturing method of printed wiring substrate
CN110519917B (zh) 一种通孔的制造方法
US3481842A (en) Process for electroplating localized areas by means of an electropainted resist
CN113973440A (zh) 一种线路板绝缘层处理工艺
KR19980068500A (ko) 스크린 인쇄용 금속제판의 제조방법
KR101154145B1 (ko) 유연한 전자회로 부품용 전주마스터 제조방법
CN115802633B (zh) 线路板的电镀均匀性方法
JPH10335779A (ja) パターン形成方法
CN110392488B (zh) 高频线路板制造方法
US6693365B2 (en) Local electrochemical deplating of alignment mark regions of semiconductor wafers
CN111629531A (zh) 一种高厚径比hdi板的加工方法
CN117769144A (zh) 一种控深孔蚀刻方法
CN116705621A (zh) 一种引线框架及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220509

Address after: Room 1020, 2nd floor, Yangke Road, Xinchang District, Xinjiang District, Jiangxi Province

Applicant after: Jiangxi Xinfei New Material Co.,Ltd.

Address before: 330000 no.1404 Tianxiang North Avenue, Nanchang hi tech Industrial Development Zone, Nanchang City, Jiangxi Province

Applicant before: Jiangxi Huiguang Microelectronics Co.,Ltd.

GR01 Patent grant
GR01 Patent grant