KR0165413B1 - 패턴 에칭 방법 - Google Patents

패턴 에칭 방법 Download PDF

Info

Publication number
KR0165413B1
KR0165413B1 KR1019950021105A KR19950021105A KR0165413B1 KR 0165413 B1 KR0165413 B1 KR 0165413B1 KR 1019950021105 A KR1019950021105 A KR 1019950021105A KR 19950021105 A KR19950021105 A KR 19950021105A KR 0165413 B1 KR0165413 B1 KR 0165413B1
Authority
KR
South Korea
Prior art keywords
plating film
pattern
etching
film
forming step
Prior art date
Application number
KR1019950021105A
Other languages
English (en)
Other versions
KR970008379A (ko
Inventor
이상균
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019950021105A priority Critical patent/KR0165413B1/ko
Priority to DE19628264A priority patent/DE19628264A1/de
Priority to TW085108639A priority patent/TW418345B/zh
Priority to JP8185861A priority patent/JPH0936084A/ja
Priority to US08/682,075 priority patent/US5770096A/en
Priority to CNB961082437A priority patent/CN1147621C/zh
Publication of KR970008379A publication Critical patent/KR970008379A/ko
Application granted granted Critical
Publication of KR0165413B1 publication Critical patent/KR0165413B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate

Abstract

본 발명은 패턴 에칭에 관한 것으로서, 본 발명에 따르면, 에칭액에 대하여 불용성인 금속을 전처리가 끝난 소재에 피복시키는 도금막 형성 단계, 상기 도금막에 감광성 수지를 도포하는 감광막 형성 단계, 상기의 감광막을 소정 패턴의 마스크로 덮고 노광시키는 노광 단계, 상기 노광된 감광막에 소정의 패턴을 형성하는 현상단계, 상기 현상단계에서 형성된 소정 패턴의 하부에 있는 도금막 이외의 부분을 박리하는 도금막 패턴 형성 단계, 상기 현상 단계에서 형성된 소정 패턴의 감광막을 완전히 제거하는 감광막 박리 단계, 상기 도금막 패턴 형성 단계에서 형성된 소정 패턴에 따라 상기의 소재를 식각시키는 에칭 단계 및, 상기 도금막 패턴 형성 단계에서 형성된 도금막을 완전히 제거하는 도금막 완전 박리 단계를 구비하는 패턴 에칭 방법이 제공된다. 본 발명에 따른 패턴 에칭 방법 및 그 한 실시예인 리이드 프레임 제조 방법에서는 에칭 단계의 패턴 매개체로서 종래 기술의 감광성 수지를 도금막으로 대체하였으므로 미세 가공이 가능하다는 장점이 있다.

Description

패턴 에칭 방법
제1도는 종래 기술에 따른 리이드 프레임 제조 방법의 순서도.
제2도는 본 발명에 따른 리이드 프레임 제조 방법의 순서도.
제3(a)도 내지 제3(f)도는 리이드 프레임 제조 단계별 단면도.
* 도면의 주요부분에 대한 부호의 설명
31 : 리이드 프레임 소재 32, 32' : 도금막
33, 33' : 감광성 수지막 34, 34' : 마스크
본 발명은 패턴 에칭 방법에 관한 것으로서, 보다 상세하게는 도금막을 이용하여 소정의 패턴으로 에칭을 행하는 방법에 관한 것이다.
패턴 에칭은 반도체 부품들중의 하나인 리이드 프레임. 인쇄 회로 기판, 음극선관의 섀도의 마스크 등을 제작하는 다양한 기술 분야에 적용된다. 통상적으로 이러한 가공 방법은 소재를 복잡한 형상의 패턴으로 가공할 필요성에서 사용된다. 본원에서는 다양한 기술 분야에서 사용되는 패턴 에칭 방법이 편의상 리이드 프레임의 제작 공정을 예로 들어 설명될 것이다.
반도체 소자의 필수적인 부분이라 할 수 있는 리이드 프레임(lead frame)은 반도체 소자의 기능을 외부 회로에 전달함과 아울러 독립된 하나의 부품으로서 지지해 주는 역할을 한다. 리이드 프레임은 통상적으로 반도체 칩이 안착되는 베이스와, 주변에 반도체 칩과 와이어 본딩되는 인너 리이드(inner lead)와, 상기 인너 리이드와 외부 회로사이를 상호 연결시키는 아우터 리이드(outer lead)로 구성된다. 에칭에 의한 리이드 프레임 제조 방법에서는, 소재의 표면에 포토 레지스터를 도포한후, 마스크를 씌워 노광시켜서 소정의 패턴을 형성하고, 소재를 부식액에 의해 식각시킴으로써 리이드 프레임을 형성하게 된다. 이때 통상적으로 부식액은 리이드 프레임 소재의 양면에서 일정한 압력으로 분무된다.
제1도는 종래 기술에 따라서 리이드 프레임을 에칭 가공하는 방법이 순서도로서 도시되어 있다. 전처리를 끝낸 금속 소재위에는 패턴을 형성하기 위해 감광성 고분자 수지 물질(포토 레지스터)이 도포되거나 라미네이션(lamination)의 형태로 소재를 뒤덮게 된다. 감광성 수지는 통상적으로 액상 감광성 수지와 건상 감광성 수지로 구분할 수 있다. 액상 감광성 수지로는 카제인이나, 폴리비닐 같은 수용성 수지와 중크롬산염 같은 감광액을 일정한 비율로 혼합하여 사용한다. 이러한 액상 감광성 수지는 소재위에 약 5 내지 10마이크론의 두께로 도포된다. 이후에 감광성 수지는 노광의 단계를 거치는데 이것은 포토 마스크를 감광성 수지 도포면에 덮고 빛을 조사하는 것이다. 감광성 수지는 노광 단계를 거치는 동안 빛을 받는 부분을 열 경화가 일어나며 빛을 받지 못한 부분은 연질 상태로 남아 있게 된다.
현상 단계에서는 통상적으로 고압의 세정수를 분사함으로써 연질 부분을 소재로부터 제거하게 되며, 용해도의 차이때문에 제거되지 아니한 열경화 부분은 고분자 필름막을 형성한다.
현상이 종료된 후에는 에칭액을 소재상에 가압 분무하는 에칭 작업이 이루어진다. 노광 단계에서 형성된 고분자 필름막은 에칭액에 대하여 불용성이므로 에칭 공정에서 패턴 형성의 매개체 역할을 한다. 즉, 현상 공정에서 연질 부분이 제거되어 외부로 노출된 부위의 소재는 에칭액에 의해 용해되는 반면에, 고분자 필름막이 형성되어 있는 부위의 소재는 용해되지 않는다.
그런데 위와 같은 종래 기술의 에칭 방법에 의한 리이드 프레임의 제조에는 몇가지 문제점이 있다. 무엇보다도 문제가 되는 것은 리이드 프레임의 미세 가공이 어렵다는 점이다. 리이드 프레임은 그 형상의 특성상 외측보다는 내측의 리이드 피치(internal lead pitch)가 매우 조밀해지므로 이를 가공하려면 매우 정밀한 작업을 필요로 하는데, 소재위에 감광성 수지를 5 내지 10마이크론으로 도포하면 이는 상대적으로 매우 두터운 편이므로 미세 가공이 어렵게 된다. 더군다나 액상의 감광성 수지는 내에칭성이 부족하기 때문에, 에칭 공정중 필름막이 손상되어 패턴이 과도하게 에칭되거나 고압의 노즐 분사 압력에 의해 마찬가지의 결과가 초래될 가능성이 있다. 따라서 비록 감광성 수지의 현상 단계에 이르기까지는 아무런 이상이 없이 작업이 진행되었을지라도 에칭 단계에서 소정의 패턴이 형성될 수 없다는 문제점이 있으며, 본 발명은 이러한 점에 착안하여 안출된 것이다.
본 발명의 목적은 도금막을 이용한 패턴 에칭 방법을 제공하는 것이다.
본 발명의 다른 목적은 미세 가공이 가능한 패턴 에칭 방법을 제공하는 것이다.
본 발명의 다른 목적은 패턴 에칭 방법에 의해 리이드 프레임을 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본발명에 따르면, 에칭액에 대하여 불용성인 금속을 전처리가 끝난 소재에 피복시키는 도금막 형성 단계, 상기 도금막에 감광성 수지를 도포하는 감광막 형성 단계, 상기의 감광막을 소정 패턴의 마스크로 덮고 노광시키는 노광단계, 상기 노광된 감광막에 소정의 패턴을 형성하는 현상 단계, 상기 현상 단계에서 형성된 소정 패턴의 하부에 있는 도금막 이외의 부분을 박리하는 도금막 패턴 형성 단계, 상기 현상 단계에서 형성된 소정 패턴의 감광막을 완전히 제거하는 감광막 박리 단계, 상기 도금막 패턴 형성 단계에서 형성된 소정 패턴에 따라 상기의 소재를 식각시키는 에칭 단계 및, 상기 도금막 패턴 형성 단계에서 형성된 도금막을 완전히 제거하는 도금막 완전 박리 단계를 구비하는 패턴 에칭 방법이 제공된다.
본 발명의 특징에 따르면, 상기 도금막 형성 단계는 전해 도금에 의해 이루어지며, 상기 도금막 패턴 형성 단계 및 도금막 완전 박리 단계는 전해 도금의 역전류를 인가함으로써 이루어진다.
본 발명의 한 실시예에 따르면, 에칭액에 대하여 불용성인 금속을 전처리가 끝난 리이드 프레임용 소재에 피복시키는 도금막 형성 단계, 상기 도금막에 감광성 수지를 도포하는 감광막 형성 단계, 상기의 감광막을 소정 패턴의 마스크로 덮고 노광시키는 노광 단계, 상기 노광된 감광막에 소정의 패턴을 형성하는 현상 단계, 상기 현상 단계에서 형성된 소정 패턴의 하부에 있는 도금막 이외의 부분을 박리하는 도금막 패턴 형성 단계, 상기 현상단게에서 형성된 소정 패턴의 감광막을 완전히 제거하는 감광막 박리 단계, 상기 도금막 패턴 형성 단계에서 형성된 소정 패턴에 따라 상기의 소재를 식각시키는 에칭 단계 및, 상기 도금막 패턴 형성 단계에서 형성된 도금막을 완전히 제거하는 도금막 완전 박리 단계를 구비하는 리이드 프레임 제조 방법이 제공된다.
본 발명의 다른 특징에 따르며, 상기 도금막 형성 단계는 전해 도금에 의해 이루어지며, 상기 도금막 패턴 형성 단계 및 도금막 완전 박리 단계는 전해 도금의 역전류를 인가함으로써 이루어진다.
본 발명의 다른 특징에 따르면, 상기 도금막의 도께는 0.1 내지 1마이크론 이다.
본 발명의 다른 특징에 따르면, 상기 리이드 프레임용 소재는 구리합금, 철 합금, 니켈 합금 또는 스테인레스 스티일 합금들중의 어느 하나이며, 상기 에칭액에 불용성인 금속은 금, 은 또는 팔라듐 중의 어느 하나이다.
이하 본 발명을 첨부된 도면에 예시된 일 실시예를 참조하여 보다 상세히 설명하기로 한다.
제2도에는 본 발명에 따른 패턴 에칭 방법을 이용하여 리이드 프레임을 제조하는 방법이 순서도로서 도시되어 있으며, 제3도에는 제조 단계에 따른 소재의 단면도가 도시되어 있다. 제3에서 사선으로 해칭된 부분은 해당 재료가 제거된 상태를 나타낸다.
전처리가 이루어진 소재에는 에칭액에 대하여 불용성인 금속을 소재상에 피복시키는 도금 작업이 행해진다. 도금 작업은 에칭액에 불용성이면서 도금이 가능한 모든 금속을 사용할 수 있으나, 은, 금 또는 팔라듐을 이용하는 것이 바람직스럽다. 특히 리이드 프레임 제조에 사용되는 구리 합금, 니켈 합금, 스테인레스 합금, 또는 철합금에는 가격, 전기 전도성의 면에서 고려하여 은을 사용하는 것이 가장 바람직스럽다, 도금은 도금 재료를 용해시킨 용액을 전해 석출하거나 또는 비전해 방식으로 석출함으로써 이루어질수 있는데, 전해 석출하는 것이 바람직스럽다. 이대 도금막의 두께는 0.1 내지 1마이크로 정도이다.
도금 작업이 이루어진 이후에는 감광성 수지를 도금막 위에 도포하는 작업을 행한다. 감광성 수지막 형성 이후에 행해지는 노광 단계, 현상 단계는 종래 기술과 유사하다.
제3(a)도에는 소재(31)위에 도금막(32,32')을 형성하고, 그 위에 다시 감광성 수지막(33,33')을 도포한 후에, 마스크(34,34')를 씌원 노광하기 직전의 상태가 도시되어 있다. 감광성 수지막(33,33')에 마스크(34,34')를 씌운 상태에서 노광시키면 빛을 받은 부분에서는 열경화가 일어나는 반면에, 빛을 받지 못한 부분에서는 감광성 수지막(33,33')이 연질의 상태를 유지한다.
제3(a)도는 노광 단계 이후에 마스크(34,34')를 제거한 상태에서 현상이 이루어진 것을 도시한다. 현상 단계에서는 고압의 세정수로 감광성 수지막(33,33')을 부분적으로 제겋마으로써 소정의 패턴이 형성된다.
상술한 바와 같이 현상 단계에서 소정의 패턴으로 형성된 감광성 수지막(33,33')의 하부에는 도금막(32,32')이 형성되어 있다. 도금막(32,32')을 부분적으로 박리시키는 단계는 도금막(32,32')을 감광성 수지막의 패턴에 따라 박리시키는 것이다. 이러한 작용은 도금의 역전류를 소재에 인가함으로써 이루어진다. 열경화된 감광성 수지막의 하부에 있는 도금막은 도금의 역전ㄿ에 의해서 박리되지 않으며, 반대로 감광성 수지가 제거된 상태로 노출된 부위의 도금막은 도금의 역전류에 의해서 박리된다. 따라서 금속의 도금막도 감광성 수지막의 소정 패턴과 동일한 패턴을 형성하게 된다. 제3(c)도는 도금막(32,32')박의 박리가 감광성 수지막(33,33')의 소정 패턴에 따라 이루어진 상태를 도시한다.
도금막의 박리 이후에는 감광성 수지막을 제거한다. 열경화된 감광성 수지막의 제거는 종래 기술에 따라 불산 용액등에 의해서 이루어질 수 있다. 감광성 수지막이 완전히 제거된 후에는 리이드 프레임의 소재상에 소정 패턴의 도금막이 약 0.1 내지 1마이크론의 두께로 형성되어 있게 된다. 이러한 상태응 제3(d)도에 도시도어 있다.
리이드 프레임 소재의 에칭 작업은 소재를 소정 패턴의 도금막으로 피복한 상태에서 이루어진다. 도금막의 재료는 상술한 바와 같이 에칭액에 대해서 불용성이므로, 도금막이 형성된 부위에서는 에칭이 이루어지는 반면에, 도금막이 형성되지 않고 소재가 노출된 부위에서는 에칭이 이루어진다. 에칭 작업이 종료되면 소재는 감광성 수지막의 패턴에 일치하는 소정의 패턴으로 형성되며, 이에 해당하는 단면이 제3(e)도에 도시되어 있다. 일단 리이드 프레임 소재(31)가 소정의 패턴으로 형성되면 도금막 패턴을 제거하는 작업이 이루어져야 한다. 이러한 작업은 전술한 바와 같이 도금의 역전류를 인가함으로써 가능해진다. 이미 감광성 수지막은 모두 제거된 상태이므로, 소재위에 잔류하고 있는 도금막이 역전류에 의해 제거될 수 있다.
도금막의 완전 분리 이후에 행해지는 도금은 선택적인 것이다. 이것은 완성된 리이드 프레임에서 요구되는 품질을 제공할 수 있도록 리이드 페리임의 일정 부위를 도금하는 작업이다. 최종적으로 형성된 리이드 페리임 소재는 제3(f)도에 도시되어 있다.
본 발명에 다른 패턴 에칭 방법 및 그 한 실시예인 리이드 프레임 제조 방법에서는 에칭 단계의 패턴 매개체로서 종래 기술의 감광성 수지를 도금막으로 대체하였으므로 미세 가공이 가능하다는 장점이 있다. 특히 경막의 두께가 0.1 내지 1마이크론으로서 감광성 수지의 5 내지 10마이크론보다 훨씬 얇음에도 불구하고 강도는 오히려 더욱 강하므로 경막의 깨짐 현상이 방지된다. 또한 에칭시에 가압 분무되는 에칭액에 대해 도금막은 내성이 강하므로 과도한 에칭이나 과소한 에칭이 방지될 수 있고, 에칭액의 분무 압력도 자유로이 조절할 수 있는 효과가 있다. 부수적으로는 금속 패턴층을 서브 하지층으로 사용할 수 있어 도금시의 예비 공정인 스트라이크 공정이 불필요하고 원소재의 표면 오염과 같은 불량을 대폭 줄일 수 있다.
본 발명은 도면에 도시된 일 실시예만을 참고로 리이드 프레임 제조 방법에 대해서만 설명되었다. 그러나 본 기술 분양에 통상의 지식을 가진 자라면 이로부터 다양한 변형이 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 범위는 첨부된 특허 청구 범위에 의해서만 정해져야 할 것이다.

Claims (5)

  1. 에칭액에 대하여 불용성인 금속을 전처리가 끝난 소재에 피복시키는 도금막 형성단계, 상기 도금막위에 감광성 수지를 도포하고, 이 감광수지층의 상부에 소정 패턴의 마스크를 덮고 노광 및, 현상함으로써 소정 패턴을 제외한 나머지 감광성 수지 부분을 제거하여 하부의 도금막을 노출시키는 감광막 패턴 형성 단계, 상기 노출된 도금막만을 제거하는 도금막 패턴 형성 단계, 상기 감광막 패턴 형성 단계에서 잔존하는 감광막 패턴을 제거하는 감광막 박리 단계 및, 상기 도금막 패턴 형성 단계에서 형성된 도금막 패턴에 의해 상기 소재를 식각하는 에칭 단계를 포함하는 패턴 에칭 방법.
  2. 제1항에 있어서, 상기 에칭 단계 이후에, 상기 소재의 상부에 형성된 도금막 패턴을 제거하는 도금막 박리 단계를 포함하는 패턴 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 도금막 형성 단계는 전해 도금에 의해 이루어지며, 상기 도금막 패턴 형성 단계 및, 도금막 완전 박리 단계는 전해 도금의 역전류를 인가함으로써 이루어지는 것을 특징으로 하는 패턴 에칭 방법.
  4. 제1항에 있어서, 상기 소재는 리이드 프레임용 소재인 것을 특징으로 하는 패턴 에칭 방법.
  5. 제1항에 있어서, 상기 소재는 구리 합금, 철 합금, 니텔 합금 또는 스테인레스 스티일 합금들중의 어느 하나이며, 상기 에칭액에 불용성인 금속은 금, 은 또는 팔라듐 중의 어느 하나인 것을 특징으로 하는 패턴 에칭 방법.
KR1019950021105A 1995-07-18 1995-07-18 패턴 에칭 방법 KR0165413B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950021105A KR0165413B1 (ko) 1995-07-18 1995-07-18 패턴 에칭 방법
DE19628264A DE19628264A1 (de) 1995-07-18 1996-07-12 Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
TW085108639A TW418345B (en) 1995-07-18 1996-07-16 Pattern formation method
JP8185861A JPH0936084A (ja) 1995-07-18 1996-07-16 パターン形成方法
US08/682,075 US5770096A (en) 1995-07-18 1996-07-17 Pattern formation method
CNB961082437A CN1147621C (zh) 1995-07-18 1996-07-18 图形形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021105A KR0165413B1 (ko) 1995-07-18 1995-07-18 패턴 에칭 방법

Publications (2)

Publication Number Publication Date
KR970008379A KR970008379A (ko) 1997-02-24
KR0165413B1 true KR0165413B1 (ko) 1999-02-01

Family

ID=19420859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021105A KR0165413B1 (ko) 1995-07-18 1995-07-18 패턴 에칭 방법

Country Status (6)

Country Link
US (1) US5770096A (ko)
JP (1) JPH0936084A (ko)
KR (1) KR0165413B1 (ko)
CN (1) CN1147621C (ko)
DE (1) DE19628264A1 (ko)
TW (1) TW418345B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227520B1 (ko) * 1997-03-12 1999-11-01 강진수 턴스타일 애드슬리브의 커버
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
CN1081246C (zh) * 1999-07-29 2002-03-20 上海交通大学 镍钛合金薄膜多元化学刻蚀剂
DE10129670A1 (de) * 2001-06-20 2003-01-09 Bosch Gmbh Robert Verfahren zur Herstellung einer Materialbibliothek
US6699356B2 (en) 2001-08-17 2004-03-02 Applied Materials, Inc. Method and apparatus for chemical-mechanical jet etching of semiconductor structures
KR100819797B1 (ko) * 2002-05-02 2008-04-07 삼성테크윈 주식회사 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임
WO2005015308A2 (en) * 2003-08-08 2005-02-17 Quantiscript Inc. Fabrication process for high resolution lithography masks using evaporated or plasma assisted electron sensitive resists with plating image reversal
JP2006229147A (ja) * 2005-02-21 2006-08-31 Toshiba Corp 半導体装置のレイアウト最適化方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム
US7960819B2 (en) * 2006-07-13 2011-06-14 Cree, Inc. Leadframe-based packages for solid state emitting devices
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
US7973394B2 (en) 2009-06-10 2011-07-05 Blondwich Limited Enhanced integrated circuit package
KR101494702B1 (ko) * 2014-10-22 2015-02-26 (주)메가메디칼 네블라이저용 메쉬 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583218A (en) * 1983-05-11 1986-04-15 At&T Bell Laboratories Control communication in a switching system having clustered remote switching modules
JP2769038B2 (ja) * 1990-03-19 1998-06-25 三菱電機株式会社 パターン形成方法

Also Published As

Publication number Publication date
KR970008379A (ko) 1997-02-24
US5770096A (en) 1998-06-23
TW418345B (en) 2001-01-11
CN1148637A (zh) 1997-04-30
CN1147621C (zh) 2004-04-28
DE19628264A1 (de) 1997-01-23
JPH0936084A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
KR0165413B1 (ko) 패턴 에칭 방법
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
US3634159A (en) Electrical circuits assemblies
EP1116421B1 (de) Verfahren zur herstellung von geätzten schaltungen
US6043150A (en) Method for uniform plating of dendrites
JP3440610B2 (ja) リードフレームの製造方法
KR100275372B1 (ko) 회로기판 제조방법
JP3655029B2 (ja) 電着レジスト皮膜の露光方法
JPH09315026A (ja) メタルマスク及びその製造方法
JPH08250635A (ja) リードフレームの製造方法
JPH0499088A (ja) 多層プリント配線板の製造方法
JP2525513B2 (ja) 半導体装置用リ―ドフレ―ムの製造方法
KR19980028930A (ko) 연속적인 리드프레임 제조방법
KR100203331B1 (ko) 리드프레임의 제조방법
JPH01147848A (ja) Ic用リードフレームの製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JP2500659B2 (ja) 印刷配線板の製造方法
JPH02251195A (ja) 印刷配線板の製造方法
KR20070104068A (ko) 무전해 도금방법과 그 도금방법으로 제작된 도금체
KR100530754B1 (ko) 연속적인 리드프레임 제조방법
JPH0787205B2 (ja) 2層tabの製造方法
JPH05218641A (ja) 印刷配線板の製造方法
JPH0354873B2 (ko)
JPH0864751A (ja) リードフレームの製造方法
JPS6280291A (ja) 金属マスク作成用原版の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110829

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee