TW418345B - Pattern formation method - Google Patents

Pattern formation method Download PDF

Info

Publication number
TW418345B
TW418345B TW085108639A TW85108639A TW418345B TW 418345 B TW418345 B TW 418345B TW 085108639 A TW085108639 A TW 085108639A TW 85108639 A TW85108639 A TW 85108639A TW 418345 B TW418345 B TW 418345B
Authority
TW
Taiwan
Prior art keywords
pattern
film
photoresist
forming
electroplated
Prior art date
Application number
TW085108639A
Other languages
English (en)
Inventor
Sang-Kyun Lee
Original Assignee
Samsung Aerospace Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Aerospace Ind filed Critical Samsung Aerospace Ind
Application granted granted Critical
Publication of TW418345B publication Critical patent/TW418345B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate

Description

—4 18345 五、發明說明(1) ' ' ---- <發明之背景> 本發明是有關一種利用蝕刻以形成一圖樣(pa1;tern) 垃方法二特別是有關一種使用一電鍍薄膜圖樣作為一蝕刻 掩模而藉著蝕刻來形成一預定圖樣的方法。
蝕刻技術是應用在很多不同的技術領域,例如製造一 〔刷電路板,一陰極射線管的屏蔽罩以及一眾所周知的 f ^架”丨導體組件。傳統上,此一製程方法係使用在必 二,一種材料作複合圖樣的情況。在本案中,藉著蝕刻來 形成圖樣的方法將利用敘述一製造一支架的方法來解釋 ^ ’作為本發明之方法可以使用I許多不肖技術領域的實 導線架(lead frome)為半導體元件的必要部份,其可 將半導體7G件的電氣信號傳送至外部電路,以—獨立組件 的形態作為半導體元件的機械支持體。通常,#線架包括 -用來支持半導體晶片的基座,—組内支腳係與半導體晶 片相接,一組外支腳則用以使内支腳連接至外部電路。當 利用已知的钮刻方法製造一導線架時,一光阻劑 (photoresist)係被沈積在—基體(substrate)的表面
上,再使用-罩體而曝% ’然後顯像,#此形成一光阻圖 樣(photoresist pattern)。最後,使用蝕刻劑,以光阻 圖樣為银刻罩’银刻基體曝光的部份,而形成導線架。在 此時,蝕刻劑通常係以固定的壓力噴灑於支架基體的上、 下兩面。 第1圖疋依照先行技術來形成導線架之方法的流程
4 1
五、發明說明(2) 光阻劑(—光敏聚合物樹脂)係被 — 了的金屬基層,以便來& p, . t已預先處理 類為液離二η 吊’ ★阻物質係可分 例ΐί=物質與乾性光阻物質。前者係藉著以一定1 κ 1 ° 水溶性樹脂(例如酪素或聚乙烯)與光敏劍f I鉻酸鹽)而形成。此一液態光阻物質係以大約5〜i 0歹’ 驟瓜的在厚Λ被覆於基體上。其後’光阻劑經過了 —顯像步 μ 八中,被覆著光阻劑的表面乃利用一將光罩置於美 肢/、光源之間而被滲光。在此曝光的步驟,已曝光的參 =部份乃被交聯(crosslinked),但是未曝光的部份則= 留未反應的狀態。 然後,在下一個顯像步驟,未被曝光的部份一般是利 用喷漢一顯像劑而除去。如此,交聯部份形成一光阻圖 樣’由於溶解度的不同而未被除去。 在顯像步驟之後’於高壓下藉著將蝕刻溶液噴射於基 體上而執行一蝕刻步驟。由於已顯像的圖樣在蝕刻溶液中 無法被溶解,因此,其係作為圖樣形成用之钕刻掩模。 然而’在依照習知约蝕刻技術來製造導線架的方法 中,有一些問題發生。第一 ’難以製造有高支腳的導線 架。由於内支腳的間矩遠小於外支腳的間矩,利用上述的 蝕刻方法來形成導線架即必需要报精確的操作。如果光阻 劑係被覆於導線架的金屬基體上有5〜1 〇 # m,此精細製程 就會更加困難,因為光阻劑的厚度比支腳間矩要來得大。 進者’光阻圖樣可能由於液態光阻劑不足夠的抗蝕性而受 到損傷。此會造成在蚀刻時的過度钱刻的情形。甚者,當
^ ι8345 五、發明說明(3) 姓刻溶液在高壓下喑M , . 賀射,由於光阻圖樣受損的痗妯 ^ 到一額外的#刻圖樣。 、、原故 會得 <發明的總論> 為了解決上述的問題,本發明的目 使用電雜簿膜圖媒从$ „ 1曰在提供一種 本發明之另一個目的在摇供一錄你田%圓樣的方法。 為—蝕幻此M ’、 種使用電錢薄膜圖樣作 蝕刻掩杈而利用蝕刻來形成一導線架的方法。 成方Ϊ 了 = 士述第一個目的,本發明提供了-個圖樣形 2 =法,其包括了下列步驟;在基體上,形成一不可溶 腺—餘刻溶液中之電鑛薄膜’·在電鑛薄膜上形成一光敏薄 、 使用一預定圖樣的光掩模’利用將光阻薄膜暴露於— 2射源而形成一光阻圖樣’然後顯像藉著使用光阻圖樣作 ' 掩模而形成一電敏薄膜圖樣;除去光阻圖樣,藉^使 用電錢薄膜圖樣作為一钱刻掩模而钱刻基體,以及除泰 麵薄祺圖樣。 ^ 較佳地,電鍍薄膜係利用一電解電鍍程序而形成,電 解薄祺圖樣的移除則係利用將電流施加於一已施加闬來雷 辦ΑΑ , 足的電流之反方向而進行。 力 為了達成第二個目的’本發明在提供一種製造一導線 冷的方法,其包括了下列步驟·在導線架基體上,形成一 =可溶於银刻溶液之金屬電鍵薄膜;在電链薄膜上形成一 ,敏薄犋;使用一預定圖樣的光掩模,利用將光阻薄臈曝 露於〜放射源,而形成一光阻圖樣,然後顯像’藉著使光 阪圖樣作為一掩模而形成一電鍍薄膜圖樣。除去光阻圖
4 4 18345 五、發明說明(4) 樣,藉著使用電 以及除去電鍍薄 較佳地,電 膜圖樣的移除則 電流之反方向而 而且,電鍍 又較佳地, 合金的群中選出 包括金、銀與鈀 本發明之上 佳具體實例之說 <較佳具體實 鍍薄膜圖樣作為一蝕刻掩模而蝕刻基體 膜圖樣。 鍍薄膜係利 係利用將電 進行。 薄膜厚度較 用一電解電鍍而形成,電解薄 流施加於一已施加用來電鍍的 中所選.出的 述目的與優 明,將會更 例之描述S 在一個較佳具體實施例 佳的為0.1〜1 /im。 支架基體係以從包括銅、鐵、鎳與不銹鋼 的一種材料所形成;電鍍薄膜材料則為從 一種金屬所形成。 點,參照下列依附圖所作之較 為明白,附圖者。 步驟開頭 於蝕刻溶 鍍金屬都 銅、鎳、 本與導電 的是,電 解性地沉 為0. 1〜1 在電 例如光阻 與習見的 ,其係 液中的 可使用 不鎮鋼 性,最 鍍係利 澱電鍍 # m。 锻操作 劑,光 技藝相 將一預先處 覆蓋,雖然 ,但是,較 或鐵合金作 佳的是使用 用從一個其 金屬而進行 中,本發明的方法係以一電鍍 理過的支架基體以一無法溶解 任何無法溶解於蝕刻溶液的電 佳的是,使用金、銀或鈀等是 為導線架基體,如果考慮到成 銀作為電鑑金屬。而且,較佳 中具有電鍍金屬的溶液中,電 ,此處,電鍍薄膜的厚度大約 以後,在電鍍薄膜上被覆一光感應材料, 阻薄膜形成後,其次的曝光與顯像步驟則 同。曝光步驟可使用可見光放射,紫外線
第8頁 418345 五、發明說明(5) 放射或其他已知的技藝。 广 第3 A — 3 F圖表示本發明方法的較佳具體實施例。在第 3 B至3 F圖中,整個以斜線表示的陰影、線區代表去除的部 份。 第3Α圖與3Β圖表示一在具有一電鍍薄臈於其上的基體 上形成一光阻薄膜圖樣的步驟。 此處,一電鍍薄膜32係形成在基體31的上、下邊,光 阻薄膜33則形成在其上。光阻薄膜3 3係使用—掩模(未示 出)而暴露於光線之下而被顯像’藉此形成—光阻圖樣 3 3Α。 第3C圖表示一形成
膜圖樣32Α係利用施加一電流於一已施加來電錢的電%^ 相反方向而形成,其並使用光阻圖樣3 3 Α作為二掩 /m的 即是,被光阻圖樣33A所覆蓋的電鍍薄膜部份並、。财 向電流除去,而暴露的電鍍薄膜部份則利用反向利用 去。如此,電鍍薄膜圖樣32A乃形成在與光阻圖除 的圖樣。 A相
第3D圖表示除去光阻圖樣33A的步驟,在形 带 膜圖樣3 2 A.以後光阻圖樣3 3 A乃予除去,光阻圖、电餐缚 係如習知技術,使用一氫氧化鈉溶液來進行。較樣的去除 阻圖樣3 3 A係完全除去,然後’預定圖樣的電鍛簿&地’光 3 2 Α乃被形成在導線架的基體上,其厚度約為〇丨棋圖樣 第3E圖表示蝕刻基體的步驟。基體的钱刻、二1 “取。 電鍍薄膜圖樣32A作為蝕刻掩模而執行。由稚著使用 '镀薄犋如
第9頁 418345 五、發明說明(6) :---- 上所,,係以不可溶於蝕刻溶液的物質所製成,基體未以 電鍍薄膜圖樣32A覆蓋之部份即被蝕刻。因此,一與光阻 圖樣33A相同之預定圖樣乃形成在基體31上。一旦支架基 體31被以預定圖樣形成,電鍍薄膜圖樣32A即被除去。較 佳地,電鍍薄膜圖樣32A係完全利用施加如上所述之反向 電流而除去。由於光阻圖樣33A已被完全除去,遺留在導 架基體31上的電鍍薄膜圖樣32A即可藉著反向電流很容易 的被除去,如此形成一預定圖樣的導線架基體,如第3F圖 所示然。 在電鑛薄膜完全除去以後’可進行一額外的電鍍。此 選擇性的電鍍,例如黃金電鍍,可以在導線架的預定部份 執行’以提供完成了的導線架所必需的品質。 ,依照本發明的圖樣形成方法與較佳具體實施例的導線 架製造方法具有可精密準確進行的優點。因為電鍍薄膜圖 樣在基體的蝕刻步驟取代了習知技術之光阻圖樣作為蝕刻 特別地,甚至於如果電鍍薄膜的厚度可以薄到〇, i〜丄 ,其是較習知技術中光阻薄膜厚度為5〜1〇#m者為 薄,但是電鍍薄膜的硬度較光阻薄膜為強。如此, 膜圖樣可抵抗受損。進者,由於電鍍薄膜對於在高壓;二 钱刻步驟所噴灑的钮刻溶液具有一強的抗力,峨刻: 的=均^,而钮刻溶液的喷射壓力可以自' 由地控制。更者,纟電鍍中作為初級程度的打擊動 = 知不需要,而I,例如基體表面污染而造成的品質 ;
第10頁 i 4 丨183 4 5 五、發明說明(7) 情形也可以大為減少。 本發明之圖樣形成方法在說明書中,係參照附圖,以 形成一半導體導線架的特殊實例來說明,對於熟悉此項技 藝之人士而言,其各種的改變若是與本發明的基本觀念一 致時,應該仍在本發明的申請範圍之内,合予指明。
第11頁 4 18345_ 圖式簡單說明 第1圖為依照習知技藝製造半導體導線架之流程圖。 第2圖為依照本發明之製造半導體導線架之流程圖。 第3A圖至第3F圖為依照本發明之製造半導體導線架的 截面圖。 圖式中元件名稱與符號 31 :基體 3 2 :電鍍薄膜 32A :電鍍薄膜圖樣 3 3 :光阻薄膜 33A :光阻圖樣
第12頁

Claims (1)

  1. 4 I 63 45 六、申請專利範圍 1, 一種圖樣形成方法,~互括下列步驟: 在一基體上形成一無法溶解於一蝕刻溶液中的金屬電鍍 薄膜; 在所述電鍍薄膜上形成一光敏薄膜; 使用一預定圖樣的光掩模,利用將所述光敏薄膜暴露於 放射源,而形成一光阻圖樣,然後顯像; 藉著使用光阻圖樣作為一掩模而形成一電鍍薄膜圖樣; 除去光阻圖樣; 藉著使用.所述電鑛薄膜圖樣作為一银刻掩模而银刻基 體;以及 除去電鍍薄膜圖樣。 2. 如申請專利範圍第1項之方法,其中光敏薄膜包括光 阻劑,而光阻圖樣形成步驟包括將光阻薄膜暴露至光底下 者。 3. 如申請專利範圍第1項之方法,其中光阻圖樣去除步 驟與電鍍薄膜圖樣去除步驟分別包括完全去除光阻圖樣與 完全去除電鍍薄膜圖樣的程序者。
    4. 如申請專利範圍第1項之方法,其中所述電鍍薄膜係 藉由電解電鍍而形成,所述電鍍薄膜圖樣形成與電鍍薄膜 圖樣去除係利用施加電流於一已施加於電鍍薄膜形成步驟 的電流之相反方向而進行者。 5. —種製造導線架的方法,包括下列步驟: 在一導線架基體上形成一無法溶解於一蝕刻溶液中的金 屬電鍍薄膜;
    第13頁 83 45 六、申請專利範圍 在所述電鍍薄膜上形成一光阻薄膜; 放::,像的光掩模,利用將所述光敏薄膜暴露於 =而形成一光阻圖樣,然後顯像; 樣『除去;阻圖樣作為-掩模而形成-電鑛薄膜圖 體及用所述電鍍薄膜圖樣作為-蝕刻掩模而蝕刻基 除去電鍍薄膜圖樣。 6 ·如申凊專利範圍第5 jg + Α 阻劑’而光阻圖樣形成牛員之方广其中光敏薄膜包括光 者。 驟包括將光阻薄膜暴露至光底下 7.如申請專利範圍 驟與電鍍薄膜圖樣去。+貝之方法,其中光阻圖樣去除步 完全去除電鍍薄膜圖:步驟分別包括完全去除光阻圖樣與 8·如申請專利範c程序者。 藉由電解電鍍而形成,’之方法’其中所述電鍍薄膜係 圖樣去除係利用施加電3述電嫂薄膜圖樣形成與電鍍薄膜 方向而進行者。 危於—已施加來電鍍的電流之相反 9.如申請專利範團第 〇 厚度約為0.1〜1以〇1者 員之方法,其中所述電链薄膜的 10‘如申請專利範園 以一從包括銅、鐵、線 項之方法,其中所述支架基體係 形成’所述電鍍薄與則與不銹鋼合金的群中選出的金屬所 的金屬者。 以—從包括金、銀與鈀的群中選出
    第14頁
TW085108639A 1995-07-18 1996-07-16 Pattern formation method TW418345B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021105A KR0165413B1 (ko) 1995-07-18 1995-07-18 패턴 에칭 방법

Publications (1)

Publication Number Publication Date
TW418345B true TW418345B (en) 2001-01-11

Family

ID=19420859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108639A TW418345B (en) 1995-07-18 1996-07-16 Pattern formation method

Country Status (6)

Country Link
US (1) US5770096A (zh)
JP (1) JPH0936084A (zh)
KR (1) KR0165413B1 (zh)
CN (1) CN1147621C (zh)
DE (1) DE19628264A1 (zh)
TW (1) TW418345B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100227520B1 (ko) * 1997-03-12 1999-11-01 강진수 턴스타일 애드슬리브의 커버
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
CN1081246C (zh) * 1999-07-29 2002-03-20 上海交通大学 镍钛合金薄膜多元化学刻蚀剂
DE10129670A1 (de) * 2001-06-20 2003-01-09 Bosch Gmbh Robert Verfahren zur Herstellung einer Materialbibliothek
US6699356B2 (en) 2001-08-17 2004-03-02 Applied Materials, Inc. Method and apparatus for chemical-mechanical jet etching of semiconductor structures
KR100819797B1 (ko) * 2002-05-02 2008-04-07 삼성테크윈 주식회사 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임
WO2005015308A2 (en) * 2003-08-08 2005-02-17 Quantiscript Inc. Fabrication process for high resolution lithography masks using evaporated or plasma assisted electron sensitive resists with plating image reversal
JP2006229147A (ja) * 2005-02-21 2006-08-31 Toshiba Corp 半導体装置のレイアウト最適化方法、フォトマスクの製造方法、半導体装置の製造方法およびプログラム
US7960819B2 (en) * 2006-07-13 2011-06-14 Cree, Inc. Leadframe-based packages for solid state emitting devices
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
US7973394B2 (en) * 2009-06-10 2011-07-05 Blondwich Limited Enhanced integrated circuit package
KR101494702B1 (ko) * 2014-10-22 2015-02-26 (주)메가메디칼 네블라이저용 메쉬 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583218A (en) * 1983-05-11 1986-04-15 At&T Bell Laboratories Control communication in a switching system having clustered remote switching modules
JP2769038B2 (ja) * 1990-03-19 1998-06-25 三菱電機株式会社 パターン形成方法

Also Published As

Publication number Publication date
JPH0936084A (ja) 1997-02-07
KR970008379A (ko) 1997-02-24
DE19628264A1 (de) 1997-01-23
CN1148637A (zh) 1997-04-30
KR0165413B1 (ko) 1999-02-01
CN1147621C (zh) 2004-04-28
US5770096A (en) 1998-06-23

Similar Documents

Publication Publication Date Title
TW418345B (en) Pattern formation method
HU208715B (en) Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition
US2758074A (en) Printed circuits
TW444526B (en) Process for the production of etched circuits
US3240684A (en) Method of etching rhodium plated metal layers and of making rhodium plated printed circuit boards
CN111712056A (zh) 一种vcm弹片及其加工方法
CN100440391C (zh) 具有集成电感器芯的印刷电路板
US6043150A (en) Method for uniform plating of dendrites
CN111698836B (zh) 一种vcm弹片及其加工方法
JP3804534B2 (ja) リードフレームの製造方法
KR101247303B1 (ko) 인쇄회로기판의 제조방법
JPH0219992B2 (zh)
JP2005244003A (ja) 配線回路基板
US2990282A (en) Method of etching and composition therefor
JP2664246B2 (ja) プリント基板の製造方法
JP2003258411A (ja) プリント配線板の製造方法
KR100275372B1 (ko) 회로기판 제조방법
US5210006A (en) Process for preparing mounting tapes for automatic mounting of electronic components
JPH1064341A (ja) 異方導電性フィルム及びその製造方法
JP2500659B2 (ja) 印刷配線板の製造方法
SU936024A1 (ru) Способ изготовлени трафарета дл ориентации ферритовых сердечников
JPH0154875B2 (zh)
JPS5996275A (ja) メタルスリツト板の製造方法
JP2002314228A (ja) 配線回路基板およびその製造方法
JPS623418B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees