CN100440391C - 具有集成电感器芯的印刷电路板 - Google Patents

具有集成电感器芯的印刷电路板 Download PDF

Info

Publication number
CN100440391C
CN100440391C CNB028116739A CN02811673A CN100440391C CN 100440391 C CN100440391 C CN 100440391C CN B028116739 A CNB028116739 A CN B028116739A CN 02811673 A CN02811673 A CN 02811673A CN 100440391 C CN100440391 C CN 100440391C
Authority
CN
China
Prior art keywords
nickel dam
remove
base material
imaging region
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028116739A
Other languages
English (en)
Other versions
CN1515012A (zh
Inventor
J·梅斯
W·赫尔里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oak Mitsui Inc
Original Assignee
Oak Mitsui Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oak Mitsui Inc filed Critical Oak Mitsui Inc
Publication of CN1515012A publication Critical patent/CN1515012A/zh
Application granted granted Critical
Publication of CN100440391C publication Critical patent/CN100440391C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53539—Means to assemble or disassemble including work conveyor
    • Y10T29/53543—Means to assemble or disassemble including work conveyor including transporting track

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

一种成形具有集成电感器芯的印刷电路板的方法。按照本发明在铜箔上成形薄镍层。随后，该铜箔结构层合到基材上，使镍层接触基材。除掉铜箔，于是在基材上留下镍层。采用技术上已知的光机械成象和腐蚀技术直接在镍层上镀NiFe和成形NiFe图案，从而形成基材的集成电感器芯。本发明方法能够省去已知方法中的几个步骤，同时也缩短腐蚀时间和大大减少NiFe的浪费。

Description

具有集成电感器芯的印刷电路板
技术领域
本发明涉及印刷电路板。更具体地说，本发明涉及具有集成电感器芯(integral inductor core)的印刷电路板。
相关技术
印刷电路板在电子领域是熟知的，被广泛用于各种商业和消费品电子领域。就典型而言，印刷电路板是通过在基材上按要求的构型成形金属图案而制成的。在印刷电路板一个或多个表面成形金属图案的一种常用传统技术包括，在一面或两面给介电基材提供金属包层，典型地包铜。按此种方法，为成形典型单面电路板，该铜包层通常采用电镀来施加。随后实施掩模步骤，其中一种光刻胶施加到金属包层表面。通过将光掩模放在膜上使光刻胶成象，其中光掩模上已成形了所要求的金属图案。光刻胶，连同覆盖在其上的光掩模，随后暴露于紫外光中。移去光掩模以后，在该表面上施加显影液以溶解和除掉电路板中不想要金属化的那些区域中的光刻胶。显影后，留下的光刻胶仍覆盖在要金属的区域，而不想要金属化的区域中则露出下面的铜。该遮掩的电路板随后接受腐蚀处理步骤，其中腐蚀剂侵蚀并除掉未遮掩的区域中的铜。
具有集成磁元件如电感器和传感器的印刷电路板的生产在技术上是已知的。一种已知方法描述在《国际电子电路及电子封装杂志》卷23，第1期，p.65～66中。该方法包括，成形由铜缠绕层和NiFe磁性层以及通孔组成的集成磁元件。首先，准备好基材表面以便接受电沉积NiFe层。表面经过清洁，然后喷洒钯活化剂溶液并用热空气鼓风机干燥。鉴于NiFe不能直接镀到钯-活化的表面，故必须首先在整个基材表面沉积化学镍薄层。该镍层构成对钯的阻挡层，于是就能够镀NiFe了。随后，NiFe层镀到整个表面上，并借助光机械成象和腐蚀技术被制成图案。除掉任何暴露的镍层区域，结果获得具有集成电感器的基材。
遗憾的是，像这样的方法非常费时，因为必须实施许多步骤，特别是为沉积NiFe而对基材所做的准备步骤。再者，这样的方法由于形成大量废料，因此非常昂贵。因此，目前需要一种较简单、浪费较少并且成本较低的生产具有集成电感器的印刷电路板的方法。
现已出乎意料地发现，本发明提供了对该问题的解决方案。本发明提供一种成形具有集成电感器芯的印刷电路板的方法，省去已知方法中采用的几个步骤，同时缩短了腐蚀时间和减少废料的产生。
按照本发明，在铜箔上施加薄镍层，所采用的程序描述在WO003568A1，“成形导电轨迹的改良方法及其制成的印刷电路”中，在此收作参考。按照本发明，该铜箔结构被层合到基材上，使镍层与基材接触。随后，去掉铜箔，从而在基材上留下镍层。随后，采用两种方法中任何一种在基材上成形集成电感器芯。在第一种方法中，光刻胶施加到镍层上。随后，该光刻胶层以图象方式暴露于光化活性射线并显影，从而除掉光刻胶未成象区域，同时留下成象区域。随后，一个NiFe层沉积到光刻胶未成象区域下面的镍层部分上。随后，除掉光刻胶的其余部分。在第二种方法中，一个NiFe层沉积到镍层上。随后，在该NiFe层上施加光刻胶层。光刻胶层以图象方式接受光化活性射线的曝光并显影，从而除掉光刻胶未成象区域，同时留下成象区域。随后从镍层上除掉那些在光刻胶未成象区域下面的NiFe层部分，如同光刻胶的其余部分一样。经过这两种方法的任何一种之后，还可除掉至少一部分镍层。该方法的结果产生一种具有集成电感器芯的印刷电路板。
发明概述
本发明提供一种成形具有集成电感器芯的印刷电路板的方法，包括：
a)提供一种导电结构，包括其上置有镍层的铜箔；
b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；
c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；
d)除掉在镍层上形成的任何氧化物；以及
e)实施步骤(i)或步骤(ii)：
(i)在镍层上施加光刻胶；按图象方式(imagewise)用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。
本发明还提供一种按下述方法成形的具有集成电感器芯的印刷电路板，该方法包括：
a)提供一种导电结构，包括其上沉积了镍层的铜箔；
b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；
c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；
d)除掉在镍层上形成的任何氧化物；以及
e)实施步骤(i)或步骤(ii)：
(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。
本发明还提供一种电感器芯，其成形方法包括：
a)提供一种导电结构，包括其上置有镍层的铜箔；
b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；
c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；
d)除掉在镍层上形成的任何氧化物；以及
e)实施步骤(i)或步骤(ii)：
(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。
附图简述
图1展示本发明方法的流程图。
优选实施方案详述
本发明提供成形具有集成电感器芯的印刷电路板的方法。
提供一种导电结构，它包括其上沉积了镍层的铜箔。按照本发明，术语“铜箔”优选地涵盖铜或铜合金，但也包括含有锌、黄铜、铬、镍、铝、不锈钢、铁、金、银、钛及其组合和合金的铜箔。铜箔的厚度可根据每一具体用途而变化。在优选的实施方案中，铜箔的厚度介于约5μm～约50μm。典型的铜箔采用熟知的电沉积法制造。一种优选的方法包括由铜盐溶液电沉积铜到旋转金属鼓上。靠近鼓的箔的那侧通常是光滑或发亮的侧，而另一侧具有相对粗糙表面，也称作无光侧。该鼓一般由不锈钢或钛制成，它起阴极作用并随着铜从溶液中沉积而不断接受它。阳极一般由铅合金制造。约5～10V的槽电压施加在阳极与阴极之间，以造成铜的沉积，同时在阳极释放出氧气。该铜箔随后从鼓上取下。箔的光亮面、无光面或两面可任选地用技术上已知的起铜箔的增粘剂作用的增粘处理剂进行预处理。
镍层施加到铜箔的一侧从而制成导电结构。镍层优选包括镍或镍合金但也可包含其他金属如锌、黄铜、铬、镍、铝、不锈钢、铁、金、银、钛及其组合和合金。镍层也可通过任何传统方法，例如，通过电沉积、溅射或化学镀，施加到铜箔上。在优选的实施方案中，镍层通过电沉积来沉积。镍层的厚度可根据每种具体用途而变化。在优选的实施方案中，镍层的厚度介于约0.1μm～约5μm。
一旦成形，该导电结构优选地层合到具有第一和相对的第二表面的不导电基材的第一表面上。基材优选包含不导电材料。适合作基材的材料包括但不限于，环氧树脂、聚酰亚胺、聚四氟乙烯和聚酯。优选的是，该基材包含环氧树脂。层合优选地采用本领域技术人员已知的传统层合技术实施。导电结构优选层合到基材的第一表面，使镍接触基材的第一表面。
层合后，导电结构的铜箔优选被除掉，从而在基材第一表面留下镍层。除掉铜箔可采用任何除掉铜箔但不除掉镍层的传统方法。一种优选的除掉铜箔的方法是通过腐蚀。在最优选的实施方案中，铜箔采用氨腐蚀剂腐蚀掉。
一旦除掉铜箔，就除掉镍层上形成的任何氧化物。这可采用适当调制步骤完成。优选的是，这采用美国专利6,117,300所描述的阴极化方法完成，该专利在此收作参考。
接下去，在基材第一表面上成形集成电感器芯。这可按任何顺序采用本领域技术人员已知的任何方法完成。按照本发明优选的实施方案，集成电感器芯是通过实施下面描述的步骤(i)或步骤(ii)在基材的第一表面上形成。
步骤(i)包括在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。
步骤(ii)包括在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。
这两种步骤中的任何一种中，光刻胶可以是正性的或负性的并且一般都有市售供应。正性光刻胶在本发明的实施中更优选。合适的正性光刻胶材料在本领域是熟知的，可包含邻醌二叠氮化物(diazide)射线增感剂(radiation sensitizer)。邻醌二叠氮化物增感剂包括邻醌-4-或-5-磺酰-二叠氮化物，公开在美国专利2,797,213；3,106,465；3,148,983；3,130,047；3,201,329；3,785,825和3,802,885中。合适的正性光刻胶可由商业上购得，例如，按商品名AZ-P4620从Clariant公司(Somerville，新泽西)购得。光刻胶可采用传统装置施加，例如，通过旋涂沉积。光刻胶的厚度可根据沉积程序和参数设定而变化。
光刻胶优选地采用传统方法按图象方式曝光，形成成象和未成象区域。优选的是，光刻胶按图象方式利用光化活性射线如可见光、紫外线或光谱红外区域的射线透过掩模曝光，或者用电子束、离子或中子束或x-射线扫描。光化活性射线可采取非相干光或相干光形式如来自激光器的光。
随后，光刻胶按照传统方法以图象方式进行显影，从而除掉未成象区域，同时留下成象区域。优选的是，光刻胶采用合适的溶剂，如碱性水溶液以图象方式进行显影。一种优选的溶剂显影剂包含碳酸钠。光刻胶其余部分然后按技术上已知的传统方法除掉，例如，剥膜。
在这两个步骤中，一种NiFe层沉积到镍层上。该NiFe层优选包括镍和铁的合金，但也可包含其他金属如铬、钴及其组合和合金。NiFe层可采用传统方法沉积，例如，电沉积、溅射或化学镀。在优选的实施方案中，NiFe层采用电沉积方法沉积。NiFe层的厚度可根据每种具体用途而变化。在优选的实施方案中，NiFe层的厚度介于约0.1μm～约25μm。
NiFe层的一些部分随后可采用任何除掉NiFe但不除掉镍层的传统方法除掉。一种除掉NiFe层的优选方法是通过腐蚀。在最优选的实施方案中，NiFe采用氢氧化铵与铜的络合物腐蚀掉。
任选但优选的是，随后至少一部分镍层可除掉。镍层可采用传统方法如腐蚀来除掉。在优选的实施方案中，镍层采用酸腐蚀除掉。合适的酸腐蚀材料包括但不限于氯化铁、氯化铜及其组合。
步骤(i)或步骤(ii)的完成在基材第一表面形成集成电感器芯。
任选但优选的是，一旦集成电感器芯成形在基材第一表面上后，一个或多个电感器可成形到基材相对的第二表面上。这些电感器可采用前面描述的方法成形。在优选的实施方案中，基材第二表面上成形的每一个电感器优选地与基材第一表面上的电感器芯基本上对齐。
任选但优选的是，一种具有第一和相对的第二表面的第一不导电支持体可附着到基材第一表面上的集成电感器芯上。在优选的实施方案中，第一不导电支持体的第一表面附着在基材第一表面上。适用于第一不导电支持体的材料包括但不限于，玻璃纤维、环氧树脂、聚酰亚胺、聚酯、热塑性塑料及其组合。任选地，另一个本发明导电结构可层合到第一不导电支持体的第二表面上。附加的集成电感器芯可任选地按照本发明成形到第一不导电支持体的第二表面上。
任选但优选的是，具有第一和相对的第二表面的第二不导电支持体可附着到基材第二表面上的一个或多个电感器上。在优选的实施方案中，第二不导电支持体的第一表面附着到基材的第二表面上。第二不导电支持体的合适材料和厚度包括但不限于上面针对第一不导电支持体所描述的那些材料和厚度。任选地，另一个按照本发明的导电结构可层合到第二不导电支持体的第二表面上。附加的集成电感器芯可任选地按照本发明成形到第二不导电支持体的第二表面上。
任选但优选的是，电路元件可成形到基材的第一表面上，在围绕在基材第一表面上成形的集成电感器芯的位置。电路元件的例子包括但不限于导线等。此类电路元件可按熟知的平版印刷技术成形。适合电路元件的材料包括铝、铝合金、铜、铜合金、钛、钽、钨及其组合。这些电路元件通常构成集成电路的导体。此类电路元件通常彼此间隔很小，其间距优选为约20μm或更小，更优选约1μm或更小，最优选介于约0.05～约1μm。
在最优选的实施方案中，集成电感器芯成形到本发明基材第一表面上。电路元件成形在基材第一表面上，在围绕集成电感器芯的位置。一个或多个电感器成形到基材的第二表面上，每个电感器与基材第一表面上的芯基本上对齐。第一不导电支持体的第一表面附着到基材第一表面上的集成电感器芯上。另一个本发明导电结构成形并层合到第一不导电支持体的第二表面上。随后，按照本发明，在第一不导电支持体第二表面上成形被附加电路元件围绕的附加集成电感器芯。第二不导电支持体的第一表面附着到基材的第二表面上的一个或多个电感器上。另一个按照本发明的导电结构成形并层合到第二不导电支持体的第二表面上。随后，按照本发明，在第二不导电支持体第二表面上成形被附加电路元件围绕的附加集成电感器芯。
任意数目的其上成形有附加集成电感器芯或电感器的附加不导电支持体，都可按本发明生产出来。
本发明方法导致成形一种具有集成电感器芯的印刷电路板。
下面的非限定实施例用于说明本发明。可以看出，本发明诸组成部分在比例上的变化和要素的选择对于本领域技术人员将是显而易见的并且一律属于本发明范围之内。
实施例1
一种由上面沉积了镍层的铜箔组成的导电结构施加到环氧树脂基材的第一表面上，以镍层接触基材的第一表面。随后，将它在足以使环氧树脂流动和固化的加热和加压条件下层合，从而形成层合材料。铜箔以氨腐蚀剂腐蚀掉，从而在基材第一表面留下镍层。随后，采用美国专利6,117,300中描述的阴极化方法除掉任何在镍层上生成的氧化物。
随后，在基材的第一表面上成形集成电感器芯。其实施过程是，首先将一层AZ-P4620，一种由Clariant公司(Somerville，新泽西)市售供应的正性光刻胶材料，施加到镍层上以保护镍层上不形成芯的区域。该光刻胶层利用激光器按图象方式暴露于光化活性射线下，并以碳酸钠显影从而除掉未成象区域，同时保留成象区域。未成象区域将是电感器芯成形的部位。
随后，一层NiFe电镀液被电沉积到在光刻胶已除掉的未成象区域下面的镍层部分上。NiFe电镀液包含
NiCl2*6H2O       109g/L
FeCl2*4H2O       1.85g/L
H3BO3            12.5g/L
糖精钠           0.4g/L
月桂基硫酸钠     0.4g/L
H2O              凑足1升
电镀电流密度18.5 ASF
pH＝2.5
光刻胶的其余部分通过剥膜除掉。随后，一部分镍层通过以氯化铜腐蚀而除掉。结果在环氧树脂基材第一表面上形成集成电感器芯。
实施例2
一种由上面沉积了镍层的铜箔组成的导电结构施加到环氧树脂基材的第一表面上，以镍层接触基材的第一表面。随后，将它在足以使环氧树脂流动和固化的加热和加压条件下层合，从而形成层合材料。铜箔以氨腐蚀剂腐蚀掉，从而在基材第一表面留下镍层。随后，采用美国专利6,117,300中描述的阴极化方法除掉任何在镍层上生成的氧化物。
随后，在基材的第一表面上成形集成电感器芯。其实施过程是，首先将一层NiFe电镀液电沉积到镍层上。NiFe电镀液包含
NiCl2*6H2O       109g/L
FeCl2*4H2O       1.85g/L
H3BO3            12.5g/L
糖精钠           0.4g/L
月桂基硫酸钠     0.4g/L
H2O              凑足1升
电镀电流密度18.5 ASF
pH＝2.5
接着，一层AZ-P4620，一种由Clariant公司(Somerville，新泽西)市售供应的正性光刻胶材料，沉积到NiFe层上。该光刻胶层利用激光器按图象方式暴露于光化活性射线下，并以碳酸钠显影从而除掉未成象区域，同时保留成象区域。随后，除掉在未成象区域被除掉的光刻胶下面的NiFe的那些部分。这是通过利用氢氧化铵与铜的络合物腐蚀掉要求区域的NiFe实现的。
光刻胶的其余部分通过剥膜除掉。随后，一部分镍层通过以氯化铜腐蚀而除掉。结果在环氧树脂基材第一表面上形成集成电感器芯。
实施例3
集成电感器芯如同实施例1中所述成形到环氧树脂基材的第一表面上。随后，按相同方式在环氧树脂基材第二表面成形集成电感器芯，使得第二表面上的每个电感器芯与第一表面上的电感器芯基本对齐。
实施例4
集成电感器芯如同实施例2中所述成形到环氧树脂基材的第一表面上。随后，按相同方式在环氧树脂基材第二表面成形集成电感器芯，使得第二表面上的每个电感器芯与第一表面上的电感器芯基本对齐。
实施例5
集成电感器芯如同实施例1中所述成形到环氧树脂基材的第一表面上。一种具有第一和相对的第二表面的第一玻璃纤维支持体附着到基材第一表面上的集成电感器芯上，使第一玻璃纤维支持体的第一表面附着在基材第一表面上。由一种其上沉积有镍层的铜箔组成的另一个导电结构层合到第一玻璃纤维支持体的第二表面上。按照实施例1，在第一玻璃纤维支持体的第二表面上成形附加集成电感器芯。
实施例6
集成电感器芯如同实施例2中所述成形到环氧树脂基材的第一表面上。一种具有第一和相对的第二表面的第一玻璃纤维支持体附着到基材第一表面上的集成电感器芯上，使第一玻璃纤维支持体的第一表面附着在基材第一表面上。由一种其上沉积有镍层的铜箔组成的另一个导电结构层合到第一玻璃纤维支持体的第二表面上。按照实施例2，在第一玻璃纤维支持体的第二表面上成形附加集成电感器芯。
实施例7
集成电感器芯如同实施例1中所述成形到环氧树脂基材的第一表面上。一种具有第一和相对的第二表面的第一玻璃纤维支持体附着到基材第一表面上的集成电感器芯上，使第一玻璃纤维支持体的第一表面附着在基材第一表面上。一种具有第一和相对的第二表面的第二玻璃纤维支持体附着到基材第二表面上的集成电感器芯上，使第二玻璃纤维支持体的第一表面附着在基材第二表面上。由一种其上沉积有镍层的铜箔组成的另一个导电结构层合到第一玻璃纤维支持体第二表面和第二玻璃纤维支持体第二表面的每一个上。按照实施例1，在第一玻璃纤维支持体的第二表面和第二玻璃纤维支持体的第二表面上成形附加集成电感器芯。
实施例8
集成电感器芯如同实施例2中所述成形到环氧树脂基材的第一表面上。一种具有第一和相对的第二表面的第一玻璃纤维支持体附着到基材第一表面上的集成电感器芯上，使第一玻璃纤维支持体的第一表面附着在基材第一表面上。一种具有第一和相对的第二表面的第二玻璃纤维支持体附着到基材第二表面上的集成电感器芯上，使第二玻璃纤维支持体的第一表面附着在基材第二表面上。由一种其上沉积有镍层的铜箔组成的另一个导电结构层合到第一玻璃纤维支持体第二表面和第二玻璃纤维支持体第二表面的每一个上。按照实施例2，在第一玻璃纤维支持体的第二表面和第二玻璃纤维支持体的第二表面上成形附加集成电感器芯。
虽然，已结合优选实施方案具体地展示和描述了本发明，但本领域技术人员很容易看出，在不偏离本发明精神和范围的条件下可制定出各种不同的变换和修改方案。本意是，权利要求应视为涵盖所公开的实施方案、那些上面讨论过的替代方案及其全部等价物。

Claims (39)

1.一种成形具有集成电感器芯的印刷电路板的方法，包括：
a)提供一种导电结构，该结构包括铜箔，铜箔上置有镍层；
b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；
c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；
d)除掉在镍层上形成的任何氧化物；以及
e)实施步骤(i)或步骤(ii)：
(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时不除掉成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。
2.权利要求1的方法，进一步包括一个或多个电感器成形到基材相对的第二表面上，每个电感器与基材第一表面上的电感器芯基本对齐。
3.权利要求1的方法，进一步包括将第一不导电支持体附着到基材第一表面上的集成电感器芯上。
4.权利要求2的方法，进一步包括将第二不导电支持体附着到基材第二表面上的一个或多个电感器上。
5.权利要求3的方法，进一步包括将第二不导电支持体附着到基材第二表面上的一个或多个电感器上。
6.权利要求3的方法，进一步包括重复步骤a)～e)，将另一个步骤a)的导电结构层合到第一不导电支持体上。
7.权利要求4的方法，进一步包括重复步骤a)～e)，将另一个步骤a)的导电结构层合到第二不导电支持体上。
8.权利要求6的方法，进一步包括重复步骤a)～e)，将另一个步骤a)的导电结构层合到第二不导电支持体上。
9.权利要求1的方法，进一步包括在基材第一表面上围绕着集成电感器芯的位置成形电路元件。
10.权利要求2的方法，其中电感器包含镍或镍铁。
11.权利要求3的方法，其中第一不导电支持体包含玻璃纤维与环氧树脂的组合。
12.权利要求4的方法，其中第二不导电支持体包含玻璃纤维与环氧树脂的组合。
13.权利要求1的方法，其中铜箔的厚度介于5μm～50μm。
14.权利要求1的方法，其中镍层的厚度介于0.1μm～5μm。
15.权利要求1的方法，其中基材包含环氧树脂。
16.权利要求1的方法，其中铜箔通过腐蚀除掉。
17.权利要求1的方法，其中铜箔通过以氨腐蚀剂腐蚀除掉。
18.权利要求1的方法，其中NiFe层通过电沉积来沉积。
19.权利要求1的方法，其中NiFe通过腐蚀除掉。
20.权利要求1的方法，其中NiFe通过以氢氧化铵与铜的酸的络合物腐蚀除掉。
21.权利要求1的方法，其中镍层在步骤(e)中除掉。
22.权利要求1的方法，其中镍层通过腐蚀除掉。
23.权利要求1的方法，其中镍层以酸腐蚀除掉。
24.权利要求1的方法，其中镍层以选自氯化铁、氯化铜及其组合的酸腐蚀除掉。
25.一种以下述方法成形的具有集成电感器芯的印刷电路板，所述方法包括：
a)提供一种导电结构，该结构包括铜箔，铜箔上置有镍层；
b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；
c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；
d)除掉在镍层上形成的任何氧化物；以及
e)实施步骤(i)或步骤(ii)：
(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时不除去成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
由此形成的印刷电路板包括具有第一表面的基材，一在所述基材的第一表面上的镍层以及在所述镍层上的NiFe层。
26.权利要求25的印刷电路板，其中所述成形方法进一步包括在基材的相对的第二表面上成形一个或多个电感器，每个电感器与基材第一表面上的电感器芯基本对齐。
27.权利要求25的印刷电路板，其中所述成形方法进一步包括将第一不导电支持体附着到基材第一表面上的集成电感器芯上。
28.权利要求26的印刷电路板，其中所述成形方法进一步包括将第二不导电支持体附着到基材第二表面上的一个或多个电感器上。
29.权利要求27的印刷电路板，其中所述成形方法进一步包括将第二不导电支持体附着到基材第二表面上的一个或多个电感器上。
30.权利要求27的印刷电路板，其中所述成形方法进一步包括重复步骤a)～e)，将另一个步骤a)的导电结构层合到第一不导电支持体上。
31.权利要求28的印刷电路板，其中所述成形方法进一步包括重复步骤a)～e)，将另一个步骤a)的导电结构层合到第二不导电支持体上。
32.权利要求30的印刷电路板，其中所述成形方法进一步包括重复步骤a)～e)，将另一个步骤a)的导电结构层合到第二不导电支持体上。
33.权利要求25的印刷电路板，其中所述成形方法进一步包括在基材第一表面上围绕着集成电感器芯的位置成形电路元件。
34.权利要求26的印刷电路板，其中电感器包含镍或镍铁。
35.权利要求27的印刷电路板，其中第一不导电支持体包含玻璃纤维与环氧树脂的组合。
36.权利要求28的印刷电路板，其中第二不导电支持体包含玻璃纤维与环氧树脂的组合。
37.权利要求25的印刷电路板，其中镍层在步骤(e)中除掉。
38.一种成形电感器芯的方法，包括：
a)提供一种导电结构，该结构包括铜箔，铜箔上置有镍层；
b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；
c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；
d)除掉在镍层上形成的任何氧化物；以及
e)实施步骤(i)或步骤(ii)：
(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时不留下成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时不除掉成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯。
39.一种以下述方法成形的电感器芯，所述方法包括：
a)提供一种导电结构，该结构包括铜箔，铜箔上置有镍层；
b)将导电结构层合到一种不导电基材的第一表面上，使镍层接触基材的第一表面；
c)从导电结构上除掉铜箔，从而在基材第一表面上留下镍层；
d)除掉在镍层上形成的任何氧化物；以及
e)实施步骤(i)或步骤(ii)：
(i)在镍层上施加光刻胶；按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时不除掉成象区域；在被除掉的光刻胶未成象区域下面的镍层部分上沉积NiFe层；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
(ii)在镍层上沉积NiFe层；在该NiFe层上施加光刻胶，按图象方式用光化活性射线对光刻胶曝光；使光刻胶显影，从而除掉未成象区域，同时留下成象区域；从镍层上除掉在被除掉的光刻胶未成象区域下面的NiFe层部分；除掉其余光刻胶；以及任选地除掉至少一部分镍层，从而在基材第一表面成形集成电感器芯；
所述电感器芯具有这样的结构：其包括一在基材的第一表面上的镍层以及在所述镍层上的NiFe层。
CNB028116739A 2001-06-11 2002-05-24 具有集成电感器芯的印刷电路板 Expired - Fee Related CN100440391C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/878,365 US6763575B2 (en) 2001-06-11 2001-06-11 Printed circuit boards having integrated inductor cores
US09/878,365 2001-06-11

Publications (2)

Publication Number Publication Date
CN1515012A CN1515012A (zh) 2004-07-21
CN100440391C true CN100440391C (zh) 2008-12-03

Family

ID=25371891

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028116739A Expired - Fee Related CN100440391C (zh) 2001-06-11 2002-05-24 具有集成电感器芯的印刷电路板

Country Status (7)

Country Link
US (1) US6763575B2 (zh)
EP (1) EP1399935A1 (zh)
JP (1) JP2005518086A (zh)
CN (1) CN100440391C (zh)
MY (1) MY138599A (zh)
TW (1) TW546993B (zh)
WO (1) WO2002101766A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110050314A (zh) * 2016-12-07 2019-07-23 日东电工株式会社 模块的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179816A1 (en) * 2002-03-21 2003-09-25 Broadcom Corporation Auto power down for forced speed modes
CN1842879A (zh) * 2003-08-26 2006-10-04 皇家飞利浦电子股份有限公司 具有集成电感器的印刷电路板
JP4253644B2 (ja) * 2004-06-28 2009-04-15 理研鍛造株式会社 内燃機関用ピストンの製造方法
US20060109071A1 (en) * 2004-11-19 2006-05-25 Thongsouk Christopher H Circuit board inductor
US7410899B2 (en) * 2005-09-20 2008-08-12 Enthone, Inc. Defectivity and process control of electroless deposition in microelectronics applications
US7598596B2 (en) * 2006-11-21 2009-10-06 Freescale Semiconductor, Inc. Methods and apparatus for a dual-metal magnetic shield structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191495B1 (en) * 1997-06-10 2001-02-20 Lucent Technologies Inc. Micromagnetic device having an anisotropic ferromagnetic core and method of manufacture therefor
CN1308836A (zh) * 1998-07-09 2001-08-15 奥克-三井有限公司 形成导电轨迹的改进方法及由此制得的印刷电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL297713A (zh) * 1962-09-10 1900-01-01
US3998601A (en) * 1973-12-03 1976-12-21 Yates Industries, Inc. Thin foil
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
DE4432725C1 (de) 1994-09-14 1996-01-11 Fraunhofer Ges Forschung Verfahren zur Herstellung eines dreidimensionalen Bauteils oder einer Bauteilgruppe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191495B1 (en) * 1997-06-10 2001-02-20 Lucent Technologies Inc. Micromagnetic device having an anisotropic ferromagnetic core and method of manufacture therefor
CN1308836A (zh) * 1998-07-09 2001-08-15 奥克-三井有限公司 形成导电轨迹的改进方法及由此制得的印刷电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110050314A (zh) * 2016-12-07 2019-07-23 日东电工株式会社 模块的制造方法

Also Published As

Publication number Publication date
US6763575B2 (en) 2004-07-20
CN1515012A (zh) 2004-07-21
EP1399935A1 (en) 2004-03-24
JP2005518086A (ja) 2005-06-16
US20020196119A1 (en) 2002-12-26
MY138599A (en) 2009-07-31
WO2002101766A1 (en) 2002-12-19
TW546993B (en) 2003-08-11

Similar Documents

Publication Publication Date Title
US6815126B2 (en) Printed wiring board with conformally plated circuit traces
US5478699A (en) Method for preparing a screen printing stencil
JPS62158393A (ja) プリント回路の製造方法
JPH05504658A (ja) 選択的にエッチング可能な金属層を用いた印刷回路板パターン製造方法
CN100440391C (zh) 具有集成电感器芯的印刷电路板
EP0788728B1 (de) Verfahren zum beschichten elektrisch nichtleitender oberflächen mit verbundenen metallstrukturen
JPH0465558B2 (zh)
TW418345B (en) Pattern formation method
US6889432B2 (en) Method of manufacturing double-sided circuit board
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
JP4260913B2 (ja) ハイアスペクト導体デバイスの製造方法
JP2005005453A (ja) プリント配線板およびその製造方法
JP2000151077A (ja) 高密度配線基板の製造方法
JP3187630B2 (ja) 電鋳法
US5210006A (en) Process for preparing mounting tapes for automatic mounting of electronic components
KR20000063830A (ko) 감광막을 이용한 연성 인쇄회로기판의 구리 회로배선 형성방법.
JPH06202309A (ja) 微細パターン形成用原版
JPH05347468A (ja) プリント配線板の製造方法
JPH06326464A (ja) 金属ベースプリント配線板の製造方法
JPS592311A (ja) プリントコイルの製造方法
JPH04196384A (ja) 高密度プリント基板及びその製造方法
JPH0793487B2 (ja) プリント回路板の製造方法
JPS6110466A (ja) エレクトログラフイー・プリント回路ヘツドとその製造方法
JPS59204215A (ja) シ−トコイル及びその製造方法
JPS63204787A (ja) 厚膜フアインパタ−ン回路の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081203

Termination date: 20110524