KR101154145B1 - 유연한 전자회로 부품용 전주마스터 제조방법 - Google Patents

유연한 전자회로 부품용 전주마스터 제조방법 Download PDF

Info

Publication number
KR101154145B1
KR101154145B1 KR1020100076672A KR20100076672A KR101154145B1 KR 101154145 B1 KR101154145 B1 KR 101154145B1 KR 1020100076672 A KR1020100076672 A KR 1020100076672A KR 20100076672 A KR20100076672 A KR 20100076672A KR 101154145 B1 KR101154145 B1 KR 101154145B1
Authority
KR
South Korea
Prior art keywords
master
circuit pattern
insulating material
stainless steel
metal substrate
Prior art date
Application number
KR1020100076672A
Other languages
English (en)
Other versions
KR20120014608A (ko
Inventor
나경록
Original Assignee
나경록
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나경록 filed Critical 나경록
Priority to KR1020100076672A priority Critical patent/KR101154145B1/ko
Publication of KR20120014608A publication Critical patent/KR20120014608A/ko
Application granted granted Critical
Publication of KR101154145B1 publication Critical patent/KR101154145B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10098Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 전자부품 회로를 구현하기 위하여 도금 방식으로 구현한 회로형태의 패턴 구조물을 유연한 필름에 전사 및 접착하기 위한 공법에서 필요한 양산용 전주 마스터의 제조 방법에 관한 것으로서, 금속기판에 감광 필름을 적층한 후 노광 공정을 통해 원하는 회로패턴이 형성된 감광 층을 형성하는 단계; 상기 감광 층이 형성된 금속기판을 에칭하여 회로패턴 주위에 오목부를 형성하고 박리액으로 감광 층을 제거함으로써 회로패턴 마스터를 제조하는 단계; 상기 회로패턴 마스터의 표면 전체를 레이던트(raydent) 코팅하는 단계; 상기 회로패턴 마스터의 표면 전체를 절연물질로 충진하는 단계; 상기 절연물질을 경화시킨 후 상기 회로패턴 마스터의 표면을 연마함으로써 회로패턴이 형성된 금속기판 면을 노출시키는 단계를 포함하는 것을 특징으로 한다. 본 발명에서는 비 도금 영역의 절연물질을 충진하기 전에 스테인레스스틸의 회로 패턴 마스터의 전체 표면을 레이던트 도금으로 코팅하여 표면을 개질함으로써 스텐레스스틸과 절연물질의 접착력을 개선하여 수백 회의 반복 도금에서도 절연물질이 전주 마스터에서 이탈하지 않게 된다.

Description

유연한 전자회로 부품용 전주마스터 제조방법 {Electro-formed Master Manufacturing Method for Flexible Electronic Circuit Parts}
본 발명은 900㎒ RFID TAG, 휴대폰 인테나, 13.56㎒ 안테나 내장형 인레이, 전자파 차폐필름 등과 같은 유연한 필름기판에 형성된 전자회로 부품을 도금 및 전사 방법으로 구현할 때 사용되는 전주마스터(Electro-formed Master) 제조방법에 대한 것이다.
보다 상세하게는 전주마스터 제조시 회로패턴 마스터의 전체 표면을 레이던트(raydent) 코팅함으로써 동 또는 니켈 도금 또는 전사 공정에서 수백 회 이상 금형처럼 반복 사용해도 마스터의 손상이 없는 전주마스터(Electro-formed Master) 제조방법에 관 한 것이다.
일반적인 전자부품의 회로는 리지드한 플라스틱 또는 유연한 필름기판에 동박을 적층한 후 포토레지스트 공정을 통해 원하는 패턴을 형성하고 불필요한 동박 부분은 에칭으로 제거함으로써 구성될 수 있다.
이러한 방법을 대체하여 동박 재료의 손실을 적게 하고 제조 공정을 단순화하기 위해 금속재질의 마스터를 이용하여 패턴 회로를 형성한 후 회로패턴 구조물, 예를 들어 전주마스터를 유연한 필름으로 도금 및 전사하는 새로운 기술이 요구되고 있다.
이 제조방법에서 사용되는 전주마스터는 도금액 내에서 충분한 내구성 및 내식성이 필요하며, 또한 전주마스터의 일 표면은 도금 영역의 회로패턴 영역과 절연물질로 충진된 비도금 영역으로 정밀하게 구분되어 제작되어야 한다.
이와 같은 종래의 전주마스터의 경우, 반복되는 도금공정에서 금속 마스터, 예를 들어 스텐레스 스틸과 절연물질의 접착부가 도금액에 의해 쉽게 훼손되어 절연물질이 전주마스터의 스텐레스 스틸의 표면에서 이탈되어 수회 도금 후부터는 패턴도금이 정확히 수행되기 어려운 문제점이 있었다.
따라서, 전주마스터의 반복 도금공정의 사용에도 절연물질의 이탈이 없는 개선된 전주 마스터가 필요하게 되었고 이를 해결하기 위한 새로운 전주마스터 제조방법이 필요하게 되었다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 전주 마스터에 도금 패턴물을 형성한 후 유연한 필름으로 전사 및 접착시 도금 패턴물의 이형성이 우수한 전주마스터 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 금속기판, 예를 들어 스텐레스 스틸의 표면을 레이던트 도금으로 코팅하여 표면을 개질화하여 비 도금 영역에서의 절연물질과 스텐레스 스틸의 접착력을 획기적으로 향상시킴으로써 도금 공정의 양산성을 증대하는 것이 가능한 전주마스터 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따르면, 도금 및 전사 방식에 의한 유연한 전자회로부품 제작용 전주마스터를 제조하기 위한 방법에 있어서, 금속기판에 감광 필름을 적층한 후 노광 공정을 통해 원하는 회로패턴이 형성된 감광 층을 형성하는 단계; 상기 감광 층이 형성된 금속기판을 에칭하여 회로패턴 주위에 오목부를 형성하고 박리액으로 감광 층을 제거함으로써 회로패턴 마스터를 제조하는 단계; 상기 회로패턴 마스터의 표면 전체를 레이던트(raydent) 코팅하는 단계; 상기 회로패턴 마스터의 표면 전체를 절연물질로 충진하는 단계; 상기 절연물질을 경화시킨 후 상기 회로패턴 마스터의 표면을 연마함으로써 회로패턴이 형성된 금속기판 면을 노출시키는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 금속기판은 스텐레스 스틸인 것이 바람직하며, 상기 절연물질은 테프론인 것이 바람직하다.
또한, 본 발명에 따른 전주마스터 제조방법은 회로패턴 마스터에 형성된 회로패턴에 직접 RFID TAG 칩을 본딩하는 단계를 더 포함하는 것이 바람직하다.
한편, 본 발명에 따른 전주마스터를 사용하여 900㎒용 RFID TAG를 제조하는 것이 가능하며, 휴대폰용 인테나도 제조할 수 있다.
본 발명에 의하면, 금속기판을 이용하여 포토 리소그라피 및 에칭 공법에 의해 회로패턴 마스터를 형성하고, 에칭된 회로패턴 마스터를 레이던트 코팅하고 절연물질인 테프론 수지로 마스킹한 후 연마함으로써 금속기판과 절연물질의 접착성이 개선된 전주 마스터를 제조할 수 있게 된다.
또한, 동 또는 니켈 도금 공정에서 전주마스터의 손상 없이 수백 회 이상 금형처럼 반복 도금 및 전사가 가능함으로써 유연한 전자회로부품의 양산성을 확보하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시예에 따른 전주마스터의 단면도,
도 2a는 금속기판에 감광액 또는 감광필름을 코팅한 단면도,
도 2b는 복수개의 회로패턴이 인쇄된 마스킹 필름을 도시한 도면,
도 3은 금속기판을 노광한 단면도,
도 4는 금속기판을 현상한 단면도,
도 5는 금속기판을 에칭한 단면도,
도 6은 패턴 회로부에 잔존하는 감광 층을 박리 공정에서 용해 제거한 후의 금속기판의 단면도,
도 7은 완성된 회로패턴 마스터의 전체 표면을 레이던트 코팅한 회로 패턴 마스터의 단면도,
도 8은 레이던트 코팅된 스텐레스스틸 기판의 회로패턴 마스터 표면에 절연물질인 테프론 수지로 충진한 스텐레스스틸 기판의 단면도,
도 9는 본 발명의 일 실시예에 따라 제조된 900㎒ RFID TAG용 전주 마스터의 사진,
도 10은 900㎒ RFID TAG용 전주 마스터의 표면에 동으로 패턴 도금한 전주 마스터 사진,
도 11은 900㎒ RFID TAG용 전주 마스터를 이용한 동 도금 공정에서 도금 처리되는 공정을 도시한 사진,
도 12는 900㎒ RFID TAG용 전주 마스터를 이용하여 PET 필름에 동도금으로 형성된 회로 패턴물을 전사 및 접착으로 제조한 900㎒ RFID TAG 필름을 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 또한, 본 발명의 실시예는 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전주마스터 제조 방법에 의해 제조된 전주마스터(Electro-formed Master)를 도시한 단면도이다.
도 1에 도시된 바와 같이, 금속기판, 예를 들어 스텐레스 스틸(100)에 전처리 공정으로 형성된 레이던트(raydent) 코팅층 위에 절연물질인 테프론 수지(300)가 형성되어 있다. 스텐레스 스틸(100)에 레이던트 코팅을 하고 테프론 수지(300)를 충진함으로써, 비 도금 영역에서의 절연물질인 테프론 수지와 스텐레스 스틸의 접착력을 획기적으로 개선하여 도금공정의 양산성을 기술적으로 해결하는 것이 가능하게 된다.
레이던트(raydent) 코팅은 검은색의 침투성 피막형 처리로 표면 내부에 생성되는 중간 확산 층으로 인한 고도의 부식 방지력과 세라믹계 초미립자 적층제에 자성하는 크랙군에 의한 금속간 부식 에너지 밀도가 낮아져 분산되므로 뛰어난 내식성 향상을 가져오는 코팅이며, 본 발명에서는 금속기판인 스텐레스 스틸 표면에 레이던트 코팅함으로써 스텐레스 스틸(100)과 테프론 수지(300)의 접착력을 증대시키고 이에 따라 전주마스터의 내구성을 향상시키는 것이 가능하게 한다.
이를 통해 전주마스터에 형성된 회로패턴(150)을 반복하여 도금하거나 전사하는 것이 가능하게 된다.
이하에서는 본 발명에 따른 전주마스터 제조방법을 상세히 설명하기로 한다.
우선 도 2a에 도시된 바와 같이, 전주마스터를 제조하기 위해 표면이 거울처럼 매끈한 금속기판(100)으로는, 예를 들어 스텐레스 스틸을 사용하는 것이 바람직하고 이와 달리 니켈이나 니켈 합금강, 특수강 등이 사용될 수도 있다.
스텐레스 스틸의 두께는 0.35~1.5㎜를 사용할 수 있고, 표면조도는 거울(mirror) 수준의 매근한 면을 갖는 스텐레스 스틸(100) 기판이 바람직하다.
매끈한 금속기판(100)의 표면에 네가티브 감광액(110)(PR액)으로 코팅하거나 또는 감광필름(110)(PR필름)으로 합체한다.
회로패턴 마스터를 제조하기 위해 먼저 스텐레스 스틸(100)의 일 면에 감광필름(110)을 적층시킨다. 이때, 스텐레스 스틸(100)의 일 면에 감광액으로 도포할 수 있지만 네가티브형 감광 필름이 균일한 감광층 형성에 유리하다. 예를 들어, 감광필름은 19㎛ 두께의 베이스필름과 15㎛ 두께의 감광 물질 층으로 구성된 네가티브형 감광 필름을 사용할 수 있다.
그 다음 균일하게 코팅 또는 합체된 감광필름(110) 위에 원하는 패턴 마스크 필름을 밀착하고 노광기에서 노광 및 현상 처리하면 회로 패턴과 동일하게 감광된 감광 층(120)이 금속기판인 스텐레스 스틸(100)에 형성된다.
도 2b에는 900㎒ RFID TAG용 회로패턴이 마스킹된 마스크 필름을 도시하고 있다.
도 3에 도시된 바와 같이, 노광 공정에서 스텐레스 스틸(100)에 마스크 필름을 밀착하여 자외선을 쬐어주면 마스크 필름의 광이 통과된 부분은 감광 층(120)으로 변한다.
노광된 기판을 현상액으로 현상하면 도 4에 도시된 바와 같이 감광 층(120)만 스텐레스 스틸 표면에 잔존하고 자외선을 받지 못한 감광물질은 현상액 중에서 용해 제거된다. 일반적으로 현상액은 탄산나트륨 수용액을 사용한다.
현상이 완료됨으로써 감광 층(120)으로 패턴이 형성된 스텐레스스틸 기판은 에칭을 통해 노출된 스텐레스 스틸의 표면을 정밀하게 식각할 수 있다. 도 5에는 에칭에 의해 부식됨으로써 형성된 회로패턴 마스터가 도시되어 있다.
이때, 부식되는 스텐레스 스틸의 깊이와 패턴의 폭은 서로 연관 관계가 있고 비례하므로 부식 깊이를 고려하여 회로패턴(도 1의 150)의 초기 폭을 설정할 필요가 있다.
에칭액의 주성분은 스텐레스스틸의 부식을 용이하게 할 수 있는 염화제일철 수용액을 사용하고 에칭액의 온도, 에칭 시간, 분사 압력 등은 회로 패턴의 규격에 의해 최적화될 수 있다. 도 5에 도시된 것처럼, 감광된 감광 층(120)은 에칭액에 대한 보호층 역할을 수행하여 회로패턴 영역은 부식되지 않고 노출된 스텐레스 스틸 표면만 부식된다.
도 5에 도시된 에칭된 표면(130)을 보면 감광 층(120) 하부의 회로패턴의 폭 역시 에칭액의 영향으로 좁혀진 것을 볼 수 있다.
부식이 완료된 기판은 박리액으로 에칭 후에도 잔존하는 감광 층(120)을 박리 제거한다.
도 6에는 감광 층이 제거된 스텐레스스틸 기판(100)이 도시되어 있다. 감광 층을 박리하기 위한 박리액은 가성소다 수용액이 사용될 수 있으며, 수용액 온도를 70℃ 이상으로 함으로써 감광 층을 용이하게 제거할 수 있다. 감광 층이 제거된 기판을 충분하게 세척함으로써 도 6에 도시된 회로패턴 마스터를 제조하는 것이 가능하게 된다.
그 다음, 도 7에 도시된 바와 같이, 에칭 공정으로 제작된 회로패턴 마스터를 절연물질로 마스킹 하기 전에 절연물질과 스텐레스스틸의 접착력을 개선하기 위해 전처리를 실시한다.
전처리의 목적인 절연물질과 금속 표면의 밀착을 향상시키기 위한 수단으로 스텐레스스틸 표면을 레이던트 코팅(raydent coating) 처리한다.
레이던트 코팅층(200)에 의해 스텐레스스틸의 모재 표면에 검은색의 침투성 피막이 형성되고 모재 표면에는 얇은 피막(1~2㎛)과 모재 내부의 생성되는 얇은 중간 확산층(1~2㎛)이 절연물질 즉, 테프론 수지와의 강력한 밀착력 등을 제공해 준다.
도 7에는 회로패턴 마스터의 전체 면에 레이던트 코팅한 스텐레스스틸 기판(100)의 단면이 도시되어 있다.
레이던트 코팅된 스텐레스스틸의 기판은 절연물질로 마스킹 된다. 마스킹 충진되는 재료로는 테프론 수지를 사용하는 것이 바람직하며 이와 달리 다른 수지가 사용될 수도 있다.
다양한 테프론 수지들 중에 내식성이 우수하고 표면 연마성 및 접착제와의 이형성이 우수한 테프론 수지를 채택할 수 있다. 테프론 수지의 충진 방법은 레이던트 도금된 스텐레스스틸의 표면 위에 치밀하게 스프레이 도장방식으로 구현할 수 있다. 충진된 테프론 수지는 수지 특성에 적합한 열처리 단계를 거친 최종적인 열처리로서 완성된다. 최종 열처리 조건은 400~450℃ 조건으로 진행된다.
상기 테프론 수지로 코팅 완성된 스텐레스스틸 기판의 단면은 도 8에 도시되어 있다.
그 다음 스텐레스스틸 기판의 회로패턴(150)을 노출하기 위해 절연물질인 테프론 수지층을 표면 연마를 진행한다. 연마 방법은 스텐레스스틸의 높이를 균일하게 유지하면서 표면연마 방식으로 진행할 수 있다. 기본적으로 프린트기판 보드의 동박 표면을 정면 처리하는 정면기 설비를 활용하면 용이하게 균일한 연마를 진행할 수 있다.
연마가 완료된 최종적인 전주 마스터는 도 1과 같은 단면 구조를 보이고 절연물질인 테프론 수지와 스텐레스스틸 기판의 중간에 존재하는 레이던트 코팅 층의 역할에 의해 밀착성이 확보된 전주마스터를 제조할 수 있다.
한편 도 1과 같이 제조된 전주 마스터에 형성된 회로패턴에 직접 RFID TAG 칩(미도시함)을 본딩하는 것도 가능하다. RFID TAG 칩을 본딩한 후 필름에 전사함으로써 RFID TAG를 더욱 용이하게 제조할 수 있다.
상기 제조 방법으로 완성된 전주 마스터의 한 예로서 900㎒용 RFID TAG 형성을 위한 전주 마스터가 도 9에 도시되어 있다.
상기 완성된 전주마스터를 동 도금액에 패턴 도금을 실시하면 도 10과 같이 전주 마스터의 회로 패턴부에 동 도금에 의해 형성된 회로 패턴물이 형성된 것을 볼 수 있다.
도 11은 전주 마스터를 이용하여 회로 패턴물을 동 도금하는 과정을 도시하는 사진이며, 도 12는 전주마스터의 동 도금 회로 패턴물을 PET 필름에 전사 및 접착하여 완성된 900㎒용 RFID TAG 제품 사진을 도시하고 있다.
이와 같이 본 발명에 따른 전주마스터를 이용함으로써 900㎒용 RFID TAG 또는 휴대폰용 인테나를 저렴한 비용으로 제조하는 것이 가능하게 된다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.
100: 금속기판
110: 감광필름
120: 감광 층
150: 회로패턴
200: 레이던트 코팅층
300: 절연물질

Claims (6)

  1. 도금 및 전사 방식에 의한 유연한 전자회로부품 제작용 전주마스터를 제조하기 위한 방법에 있어서,
    금속기판에 감광 필름을 적층한 후 노광 공정을 통해 원하는 회로패턴이 형성된 감광 층을 형성하는 단계;
    상기 감광 층이 형성된 금속기판을 에칭하여 회로패턴 주위에 오목부를 형성하고 박리액으로 감광 층을 제거함으로써 회로패턴 마스터를 제조하는 단계;
    상기 회로패턴 마스터의 표면 전체를 레이던트(raydent) 코팅하는 단계;
    상기 회로패턴 마스터의 표면 전체를 절연물질로 충진하는 단계;
    상기 절연물질을 경화시킨 후 상기 회로패턴 마스터의 표면을 연마함으로써 회로패턴이 형성된 금속기판 면을 노출시키는 단계;
    상기 회로패턴 마스터에 형성된 회로패턴에 직접 RFID TAG 칩을 본딩하는 단계를 포함하는 것을 특징으로 하는 전주마스터 제조 방법.
  2. 제1항에 있어서,
    상기 금속기판은 스텐레스 스틸인 것을 특징으로 하는 전주마스터 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 절연물질은 테프론인 것을 특징으로 하는 전주마스터 제조 방법.
  4. 삭제
  5. 제1항 내지 제3항 중 어느 한 항에 따른 전주마스터를 사용하여 제조되는 900㎒용 RFID TAG.
  6. 제1항 내지 제3항 중 어느 한 항에 따른 전주마스터를 사용하여 제조되는 휴대폰용 인테나.
KR1020100076672A 2010-08-10 2010-08-10 유연한 전자회로 부품용 전주마스터 제조방법 KR101154145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100076672A KR101154145B1 (ko) 2010-08-10 2010-08-10 유연한 전자회로 부품용 전주마스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100076672A KR101154145B1 (ko) 2010-08-10 2010-08-10 유연한 전자회로 부품용 전주마스터 제조방법

Publications (2)

Publication Number Publication Date
KR20120014608A KR20120014608A (ko) 2012-02-20
KR101154145B1 true KR101154145B1 (ko) 2012-06-14

Family

ID=45837588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100076672A KR101154145B1 (ko) 2010-08-10 2010-08-10 유연한 전자회로 부품용 전주마스터 제조방법

Country Status (1)

Country Link
KR (1) KR101154145B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991286B1 (ko) 2019-03-25 2019-06-20 서영진 몰드를 이용한 카퍼(Copper) 투명전극회로필름 연속생산방법 및 이로부터 제조되는 카퍼(Copper) 투명전극회로필름

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478509B1 (ko) * 2013-06-27 2015-01-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 원 레이어 기판 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060011808A (ko) * 2005-12-13 2006-02-03 하재철 휴대폰용 인테나 및 그 제조방법
KR20070023579A (ko) * 2005-08-24 2007-02-28 주식회사 유컴테크놀러지 휴대 단말기에서의 애드 호크 통신망 기반 응용 장치 및응용 방법
KR100755278B1 (ko) * 2006-11-08 2007-09-05 삼성전기주식회사 전해가공용 전극 제조방법
KR20100056004A (ko) * 2008-11-19 2010-05-27 대덕전자 주식회사 전자 태그가 내장된 인쇄회로기판 및 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070023579A (ko) * 2005-08-24 2007-02-28 주식회사 유컴테크놀러지 휴대 단말기에서의 애드 호크 통신망 기반 응용 장치 및응용 방법
KR20060011808A (ko) * 2005-12-13 2006-02-03 하재철 휴대폰용 인테나 및 그 제조방법
KR100755278B1 (ko) * 2006-11-08 2007-09-05 삼성전기주식회사 전해가공용 전극 제조방법
KR20100056004A (ko) * 2008-11-19 2010-05-27 대덕전자 주식회사 전자 태그가 내장된 인쇄회로기판 및 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991286B1 (ko) 2019-03-25 2019-06-20 서영진 몰드를 이용한 카퍼(Copper) 투명전극회로필름 연속생산방법 및 이로부터 제조되는 카퍼(Copper) 투명전극회로필름

Also Published As

Publication number Publication date
KR20120014608A (ko) 2012-02-20

Similar Documents

Publication Publication Date Title
WO1994024693A1 (en) Method and apparatus for making printed circuit boards
KR100954850B1 (ko) 내장형 안테나를 위한 전주도금물 및 그 제조방법
TWI538590B (zh) 印刷電路板及其製作方法
KR100498262B1 (ko) 금속스티커 제조방법
KR20070106669A (ko) 회로기판 및 그 제조방법
KR101154145B1 (ko) 유연한 전자회로 부품용 전주마스터 제조방법
CN105282985A (zh) 电路板单面局部镀金方法及其电路板
CN102577642B (zh) 印刷电路板及其制造方法
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
US20200163229A1 (en) Circuit board and method of making circuit board
KR20130027613A (ko) 미세 금속 패턴을 가지는 필름 및 이에 적합한 제조 방법
CN102480844A (zh) 一种防渗镀的pcb镀金板制造工艺
US20130044041A1 (en) Portable electronic device, antenna structure, and antenna producing process thereof
KR20160146187A (ko) 표면 처리된 필름기재를 이용한 인쇄회로기판 및 제조 방법
JP2007214338A (ja) 片面ポリイミド配線基板の製造方法
KR102275538B1 (ko) Fpcb 보강용 sus 플레이트 표면처리 방법
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
JP2009062603A (ja) 模様入り文字などの電鋳画像の製造方法
CN105694657A (zh) 电镀保护胶和对工件进行电镀的方法
JP2003231764A (ja) ポリイミドエッチング方法
JP2003183811A (ja) メタルマスク、及び、その製造方法
JP2725605B2 (ja) 印刷配線板の製造方法
KR20090076380A (ko) 미세 회로가 형성된 필름 기판 및 그 제조방법
CN101420824A (zh) 一种在pcb基板上形成线路的方法
JP4717697B2 (ja) 樹脂成形品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee