CN1643678B - 增加dram单元电容器中的电极表面积的方法 - Google Patents

增加dram单元电容器中的电极表面积的方法 Download PDF

Info

Publication number
CN1643678B
CN1643678B CN038061112A CN03806111A CN1643678B CN 1643678 B CN1643678 B CN 1643678B CN 038061112 A CN038061112 A CN 038061112A CN 03806111 A CN03806111 A CN 03806111A CN 1643678 B CN1643678 B CN 1643678B
Authority
CN
China
Prior art keywords
layer
electrode
capacitor
capacitors
varicosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038061112A
Other languages
English (en)
Other versions
CN1643678A (zh
Inventor
唐纳德·L·耶茨
加里·A·梅卡尔迪
詹姆斯·J·霍夫曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1643678A publication Critical patent/CN1643678A/zh
Application granted granted Critical
Publication of CN1643678B publication Critical patent/CN1643678B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了形成半导体电路中的电容器的下电极的方法及通过该方法形成的电容器。下电极通过形成膨体底层并在其上沉积导电材料而制作成。在形成下电极的方法的一实施例中，膨体层通过壳体的绝缘层的上面沉积包含烃嵌段和含硅嵌段的聚合材料、并随后通过将聚合薄膜曝露在UV辐射及臭氧中而使其转换为浮雕或多孔纳米结构，从而形成质地粗糙的多孔或浮雕碳氧化硅薄膜。导电材料接着被沉积在膨体层上，从而得到具有上粗糙表面的下电极。在形成下电极的方法的另一实施例中，膨体底层通过沉积位于上面的第一和第二导电金属层、并使金属层退火以形成表面位错而得以形成，其优选结构为周期网络。接下来，导电金属以气相沉积，并在膨体层的表面位错上凝聚，从而形成岛簇形式的纳米结构。电容器通过在所形成的下电极上沉积介质层并在介质层上形成上电容器电极而得以完成。电容器在制造DRAM单元时特别有用。

Description

增加DRAM单元电容器中的电极表面积的方法
技术领域
本发明总体上涉及半导体器件，特别是半导体电容器构造及形成半导体电容器的方法，特别是用于形成动态随机存取存储器(DRAM)单元结构及包含有DRAM单元结构的集成电路。
背景技术
集成电路的连续致密化和小型化已使得只有很小的面积可为半导体存储器件所用。例如，在制造高密度动态随机存取存储器单元(DRAM)时，只有很小的面积用于存储单元的贮存节点(电容器)。然而，电容器必须至少具有一最小存储电容以确保存储单元的工作。也需要增大的存储以使器件能够以更快的速率执行更多的功能。
已开发出多种技术在有限空间内增加电容器的存储面积。例如，通过在沟槽中形成电容器或形成为多层结构而增加表面面积。电容器的表面面积还通过增加形成存储节点的下电极的表面粗糙度而得以增加。
图1A-1D示出了通过形成粗糙上表面而增加电极表面面积的现有技术方法，其将下电极形成为一层半球颗粒状(HSG)的多晶硅。参考图1A，其示出了在形成DRAM电容器时处于初步处理步骤的半导体晶片片断10。晶片片断10包括半导体材料12(如单晶硅)及线字元(wordline)14、16，氮化物隔离物18形成于线字元的侧边。衬底材料12内的扩散区20位于线字元14、16之间并被由线字元14、16组成的晶体管门电连接。绝缘层22如硼磷矽玻璃(BPSG)已被形成在半导材料12和线字元14、16上。掺杂的多晶插塞24已被形成穿过绝缘层22以在电容器及线字元14和16之间的扩散区20之间提供电接触。接触开口26已被形成穿过绝缘层22到达插塞24。一薄的、大量掺杂且实质上无定形的或拟晶硅层28已沉积在绝缘层22和插塞24上。
参考图1B，根据现有技术方法，未掺杂的无定形的或拟晶硅层30被沉积在掺杂的无定形或拟晶硅层28上。晶片片断10接着被暴露给硅源气如硅烷或乙硅烷(箭头32)以形成硅晶体或晶核中心的晶粒层，其被引进并分布在未掺杂的无定形或拟晶硅层30的表面上，如图1C所示，以使随后的半球粒子生长容易。晶片片断10接着被热退火以将未掺杂的无定形或拟晶硅层30转换为晶体结构，其受助于随便分布的晶粒层的硅晶体。热处理使得多晶硅凝聚在晶粒晶体的周围并形成HSG多晶硅34，从而得到如图1D中所示的存储节点结构36。尽管未示出，DRAM单元通过在该结构上形成一薄的单元介质层而被完成，随后形成第二单元极板(即顶部电极)，通常为导电的掺杂多晶硅或基于金属的层。
尽管HSG多晶硅增加了下电容器电极的表面面积，但目前的增加电容器表面面积的HSG型方法已接近物质上的限制。使用HSG硅形成槽型电容器结构的缺点是增加表面面积所需要的形态是导电薄膜的不精确物质变换的功能。获得表面面积增加所要求的HSG硅形态与结构上不稳定的球状粒子构成接壤。目前的技术不允许整齐的HSG硅形成，且不必要的晶片温度梯度模式及气流动力在表面面积增加中产生了很大的可变性。转换后的粒子的不精确的排序和大小是有问题的。例如，硅粒子过度生长并形成不连续的分离的岛。此外，如果HSG硅生长太广并延伸到槽的另一侧，则电容器极板的表面面积减少。此外，由于播晶籽不是瞬间完成，而是需花限定的及延长的时间，在播晶籽开始形成的粒子比形成于播晶籽末期沉积的晶粒的粒子大。从而需要在电容器极板的表面上提供更准确的且统一的粗糙度以增加表面面积。
发明内容
本发明总体上涉及半导体制造技术，特别是涉及电容器电极的形成。
一方面，本发明提供形成半导体器件的电容器中的下电极结构的方法。在该方法的一个实施方式中，在沉积单元导电层以形成下电极之前形成纳米浮雕(nanorelief)或纳米多孔(nanoporous)形式的膨体层(texturizing layer)。膨体层可包括纳米结构(nanostructure)的整齐阵列和/或实质上具有统一尺寸(如高度、大小)的表面结构的周期网络(periodic network)。
在该方法的另一实施方式中，聚合材料被沉积在槽的绝缘层上面以作为前体，其在臭氧解和UV照射的情况下可转换为浮雕或多孔结构，从而得到包含绝缘的碳氧化硅薄膜的膨体层。聚合材料包括烃嵌段(block)和含硅嵌段。烃嵌段相对于含硅嵌段的体积分率可被改变以使纳米结构形成为浮雕结构或多孔结构。薄膜被穿孔蚀刻(如RIE)以为随后的沉积导电材料(如多晶硅、导电金属)清除到位于下面的衬底或单元底部的导电插塞的开口，从而得到具有上粗糙表面的下电极。在形成下电容器电极之后，该结构还被进一步处理以完成电容器，其通过沉积介质层并在介质层上形成上电容器电极实现。电容器可被有效地集成在DRAM单元内。
在本发明方法的另一实施方式中，在沉积导电层以形成下电极之前由导电材料制成膨体底层。在形成膨体底层时，在槽的绝缘层上沉积第一导电金属，接着在第一金属层上沉积第二不同的导电金属，两个金属层均被退火，从而得到包含出气冒口式样(strain reliefpattern)的表面位错的质地粗糙的层，其最好是纳米结构的周期及整齐的阵列。导电金属接着以气相沉积在膨体层上，藉此，沉积的金属凝聚在表面位错上以形成岛簇。优选地，膨体层的表面位错被形成为周期网络，且位于上面的导电层包括金属岛簇的整齐阵列。电容器继而通过沉积介质层并在介质层上形成上电容器电极而被完成。同样，电容器可被集成在DRAM单元内。
另一方面，本发明提供一种电容器。电容器可被组合在半导体电路中，包括包含DRAM单元的电路。在一实施方式中，电容器包括下电容器极板，其包括位于膨体层上面的导电层(如多晶硅、导电金属)，膨体层包含碳氧化硅陶瓷纳米结构，介质层位于下电容器极板的上面，且上电容器极板位于介质层的上面。膨体层的纳米结构可通过对聚合材料进行紫外辐射和臭氧解而形成，聚合材料包括烃嵌段和含硅嵌段。纳米结构可被提供为孔或浮雕结构如支柱，其通过改变聚合材料的烃嵌段相对于含硅嵌段的体积分率来实现。
在另一实施方式中，电容器包括包含导电金属层的下电容器电极，导电金属层位于导电金属膨体层的上面，介质层位于下(底部)电极的上面，及上电极(如多晶硅、导电金属)位于介质层的上面。膨体层包括包含导电金属的表面位错，其通过使位于上面的第一和第二导电金属层退火而形成。导电金属层形成自导电金属的气态沉积，其在膨体层的表面位错上凝聚为簇。优选地，膨体层包含表面位错的周期网络，且位于上面的导电层包含金属岛簇的整齐阵列。
另一方面，本发明提供一种集成电路(IC)器件，其组合有前述电容器之一。IC器件可包括，例如，存储单元的阵列、内部电路、及至少一形成于槽中并与存储单元阵列的半导衬底内的活性区电接触的电容器。在一实施方式中，电容器包括包含导电层的下电容器极板，导电层位于包含纳米结构的膨体层的上面，纳米结构由聚合含硅陶瓷组成并通过对聚合材料的UV辐射和臭氧解而形成，聚合材料包括烃嵌段和含硅嵌段。在IC器件的另一实施方式中，电容器的下电容器电极可包括包含表面位错的膨体底层，表面位错由两个位于上面的、不同的导电金属层的退火层形成，且位于上面的导电层包括凝聚的导电金属的岛簇，其形成自导电金属在膨体层的表面位错上的气态沉积。
有利地，本发明方法消除了对多晶籽晶引晶技术及HSG晶粒层形成所要求的热处理变换的需要，并提供了对下电容器电极的底层的表面状况调整的更高级别的控制。不同于现有技术使用HSG硅形式形成电容器的方法，由本方法得到的电容器的纹理不是随便创造的特征，并通常具有统一的式样和高度。因此，电容器的大小可被更定形地设计，其使得存储单元的制造更加容易。此外，使用本方法，增加表面面积所需要的形态并不是HSG硅薄膜情况下的导电薄膜的物理变换的功能，并允许在先前存在的表面结构上简单地沉积同形导电层。此外，HSG硅沉积及热变换所要求的温度均高于任何线材料(金属)的后端所能忍受的温度，在该低温材料沉积以前，其限制了电容器的形成。本方法可在低温下产生整齐的粗糙度并因而具有允许电容器在工艺流程的任何地方形成的优点。
附图说明
本发明的优选实施例将在下面参考附图进行描述，其仅用于例证性的目的。在所有附图中均将使用附图标记，且在多个图中及说明书中相同的部分将使用同样的附图标记。
图1A为根据现有的形成电容器电极的方法的处理顺序的初步步骤时的半导体晶片的截面图。
图1B-1D是图1A的晶片片断在随后的顺序处理步骤中的视图，其示出了根据现有技术方法制造电容器电极。
图2A为在处理顺序的初步步骤时的半导体晶片的截面图。
图2B-2H是图2A的晶片片断在随后的顺序处理步骤中的视图，其示出了根据本发明方法的一实施例制造电容器电极。
图3A为在处理顺序的初步步骤时的半导体晶片的截面图。
图3B-3F是图3A的晶片片断在随后的顺序处理步骤中的视图，其示出了根据本发明方法另一实施例制造电容器电极。
具体实施方式
本发明将结合附图进行一般描述，其仅用于阐明本发明优选实施例的目的，并不用于限制本发明。附图示出了根据本发明制造半导体器件的处理步骤。很显然，这些处理步骤仅仅是整个制造过程的一部分。
在目前的应用中，术语“半导体晶片片断”或“晶片片断”或“晶片”将被理解为任何包含半导体材料的构造，半导体材料包括但不限于大块半导体材料如半导体晶片(或单独的或包括在其上的其他材料)及半导体材料层(或单独的或包括在其上的其他材料)。术语“衬底”指任何支撑结构，包括但不限于上述的半导体晶片片断或晶片。
根据本发明方法的第一实施例在形成DRAM单元的电容器中的下电极的方法中结合图2A-2H进行描述。
参考图2A，其示出了在电容器形成中的初步处理步骤时的晶片片断10’。在进行中的晶片片断10’可包括半导体晶片衬底或晶片，连同形成于其上的各种过程层(process layer)，包括一个或多个半导体层或其他形式以及半导体器件的能起作用的或可操作的部分。
晶片片断10’包括衬底12’如单晶硅、线字元14’及16’、及形成在线字元之间的衬底12’中的扩散区(活动区)20’，扩散区是源/漏区的形式。BPSG或其他适当的绝缘材料的层22’已被沉积在衬底12’和线字元14’及16’上。包含掺杂的多晶的插塞24’已被沉积在通过绝缘层22’的开口内，其作为电容器52’河扩散区20’之间的电接触件。前述的结构可通过现有技术中已知和使用的传统方法形成。具有边墙36’及底部37’的槽或开口26’已按照惯例蚀刻在绝缘层22’内以使插塞24’露出。
根据本发明方法的该实施例，包含绝缘的碳氧化硅陶瓷的三维陶瓷纳米结构薄膜被形成为绝缘层22’上面的膨体层38’，如图2B所示，以增加随后沉积的导电层40’的表面面积。这样的结构在，例如，Chan等著的发表在Science 286：1716-1719(1999)的文章中及Phely-Bobin等著的发表在Adv.Mater.12(17)：1257-1261(2000)的文章中有所描述。
膨体层38’的结构和表面状况可根据在形成膨体层时所采用的聚合材料、浓度及加工参数而改变。具体地，膨体层38’可被改变以提供所想要的不同的纳米结构，以气孔或浮雕(relief)结构如支柱(strut)、螺旋状的形式，例如，其通过改变聚合材料、共聚物浓度及固化所沉积的聚合层所使用的参数来实现。此外，气孔大小及特定区域的范围可通过改变共聚物/聚合材料的分子量来获得。所得到的膨体层包括高密度的纳米结构，其通常具有统一的高度及横向尺寸。优选地，所得到的纳米结构是高度整齐的，其具有三维中的周期性。
聚合材料包括烃嵌段和含硅嵌段。用于形成膨体层38’的纳米结构的聚合材料的一个例子包含A1BA2型的含硅三嵌段共聚物，“A”共聚物是烃嵌段如聚异戊二烯，“B”共聚物是含硅嵌段如聚五甲基甲硅烷苯乙烯(poly(pentamethyldisilylstyrene))(poly(PMDSS))。该聚合材料在前述的由Chan等在1999年著的文章中有所描述。其他有用的聚合材料包括聚二甲基硅氧烷(poly(dimethylsiloxane))，如Phely-Bobin等在2000年所著的文章所述，及聚对二甲苯如聚对二甲苯-N(PA-N)和PA-F、聚四氟乙烯(特富龙)、及聚萘(polynapthalene)。
膨体层可被制造成多孔或浮雕结构，其通过改变嵌段共聚物前体中烃嵌段相对于含硅嵌段的体积分率而实现。例如，24/100/26(kg/mol)三嵌段聚合物(A1BA2)可被用于形成含硅嵌段(如poly(PMDSS))基体中的烃嵌段(如聚异戊二烯)网络的双螺旋形态，并随后被固化以形成纳米多孔结构。作为比较，44/168/112(kg/mol)三嵌段聚合物(A1BA2)可被用于形成烃嵌段(如聚异戊二烯)基体中的含硅嵌段(如poly(PMDSS))的反双螺旋形态，其可被转换成纳米浮雕结构。
为形成膨体层38’，聚合材料被沉积在绝缘层22’上，包括槽26’的边墙36’，以及插塞24’上。聚合材料可通过现有技术中已知和使用的常规方法沉积，例如，包括气相沉积聚合反应(VDP)、旋转涂布处理(spin-on process)、或Langmuir-Blodgett(L-B)技术。聚合材料接着被曝露给紫外(UV)辐射及臭氧(O3)，从而得到形成膨体层38’的浮雕或多孔纳米结构，如图2B所示的实施例中的支柱的形式。
在一方法中，聚合材料可按照现有技术中已知和使用的惯例用气相沉积聚合反应(VDP)法沉积在绝缘层22’上。简要地说，传统的VDP可通过下面步骤执行：加热源材料或前体以使分子蒸发，通过在提高的温度下热解而将蒸气分解为单体，接着在沉积室中的衬底上冷凝并聚合单体。例如，聚对二甲苯-N(PA-N)薄膜可使用VDP法沉积，其通过将粉末状对二对二甲苯(di-p-xylylene)(二聚体)加热到约150℃以使分子蒸发，通过在约650℃的温度下热解而将蒸气分解为单体，接着在室温下以50mTorr压力、约50-70埃每分钟的低沉积速率将单体沉积在硅衬底上。
聚合物薄膜也可通过场增强的气相沉积聚合(FEVDP)法沉积，例如，如麦当劳等申请的美国专利6,022,595中所述，该专利所公开的内容在此组合进来以供参考。在FEVDP中，电场用于增加聚合物薄膜气相沉积聚合在衬底上的速率。简单地说，衬底被连接到电压电源以形成平行板电容器的两个电极之一，且电容器被放置在真空室中，其中参数如压力和温度参数被保持在预定的水平。所想要的将被沉积的聚合物薄膜的气态单体被提供给真空室并被允许在电容器的电极或板之间流动。在本发明中有用的这种聚合物的例子包括：聚对二甲苯如PA-N和PA-F、特富龙(即聚四氟乙烯)，及聚萘。足够的电压被施加给电极以在其间产生电场，该电场用于在不破坏它们的化学键的情况下使单体极化，极化的单体反应以在晶片上形成聚合物薄膜。在沉积期间晶片可被旋转以增加厚度的一致性。
在使用FEVDP沉积聚合物薄膜的一个例子中，将聚对二甲苯(poly-p-xylylene)(PA-N)薄膜沉积在硅衬底上的示例性的沉积条件如下：约120-150℃的前体温度、约650℃的反应温度、约25℃的衬底温度、约50mTorr的沉积压力、约50分钟的沉积时间、及0-600V/cm的场强，其使用平行板电容器。当真空室开始增加其压力超过底压时施加电场。
聚合材料也可通过旋转涂布技术沉积，聚合材料的溶液通过使用传统的装置及处理步骤而被旋转涂布在绝缘层22’上。在这样的应用中，自由立柱型(free-standing post-type)的电容器可被构建。旋转涂布沉积的示例性的参数包括：晶片以约500rpm到5,000rpm的速度旋转，及在有机溶剂如甲苯或三氯甲烷中包含约4-6重量百分比的聚合材料的溶液。
聚合材料也可使用传统的Langmuir-Blodgett(LB)沉积方法沉积，其中聚合材料被悬浮在水表面上并使用垂直迁移法转移为绝缘层的表面上的薄膜，其中晶片通过空气/水界面淹没及升起。
在沉积后，聚合薄膜层在室温下同时曝露给流动的臭氧气体(2％)及紫外(UV)光(最好为254nm)一定的时间，如约60到90分钟。曝露给氧化环境(臭氧和紫外光，或氧等离子体)使得有选择地移除烃嵌段部分并将含硅嵌段转换为碳氧化硅陶瓷结构，从而形成膨体层38’。如图2B所示，膨体层为支柱的形式。无论是纳米多孔还是纳米浮雕结构，烃嵌段与含硅嵌段的相对体积分率均可改变。
如图2C所示，绝缘膨体层38’的一部分被去除，以使插塞24’上面的槽26’的底部37’干净，从而使随后沉积的导电薄膜与插塞24’电接触。这确保了从衬底12’中的扩散区20’、通过插塞24’、到随后形成的下电极42’的传导路径。膨体层38’可通过穿孔蚀刻去除，其使用传统的干蚀刻法如反应式离子蚀刻(RIE)或溅镀蚀刻，这可以从水平表面包括单元的底部37’及水平晶片表面39’移除材料，并留下带纹理的薄膜保留在单元的边墙36’上。
现在参考图2D，导电材料40’被保形沉积在膨体层38’上面的晶片上及插塞24’上，以形成下电极42’。示例性的导电材料包括掺杂的无定形的、多晶的及拟晶态硅，或者导电金属如钨、铂、钛、钌(Ru)、铑(Rh)、钽(Ta)，及其他类似的元素及其合金，在所示实施例中其为多晶硅。导电材料可使用传统的方法沉积，如化学气相沉积(CVD)、或用于传导金属的物理气相沉积(如溅镀)。导电层40’的纹理通常可基于其下面的膨体层的结构和表面状况而预知。优选地，导电层40’的纹理具有规则的式样及统一的高度。
参考图2E，最好沉积一势垒层44’以填充槽26’，从而防止随后的抛光步骤的浆体流进单元的开口并防止污染单元。示例性的势垒层44’包含抗蚀材料，如酚醛清漆(novolak)聚合物树脂。
如图2F中所示，晶片片断10’接着被平坦化，以从绝缘层22’的水平表面39’去除导电层40’。这样的平坦化可通过传统的化学机械抛光(CMP)方法实现。
势垒层(如抗蚀)44’接着被使用传统方法从槽26’移除，从而得到图2G中所示的下电极42’。用于非金属(硅)电容器结构的示例性的抗蚀层移除方法是piranha湿蚀刻，其中晶片被浸入硫磺酸(H2SO4)及氧化剂如过氧化氢(H2O2)的溶液中。对于金属电容器结构，有机溶剂如ST22和ST26(ATMI，Inc.，Danbury，CT)及ALEG820(Mallinckrodt Baker，NJ)可用于抗蚀层的剥离。
随后的处理步骤则使用本领域技术人员所公知的技术执行。晶片片断10’经受氢氟酸(HF)洗净以去除已形成在下(底部)电极42’上的氧化物，其通过根据本领域已有的传统方法将晶片浸入HF溶液或通过HF蒸气处理而实现。
参考图2H，一薄介质层48’被保形沉积在下电极42’的粗糙表面上，其通常通过CVD实现。对于硅电容器，介质层48’通常包含氮化硅(Si3N4)。对于金属电容器，示例性的介质层48’为五氧化二钽(Ta2O5)。导电材料接着被沉积在介质层48’上以形成顶部(上)电容器板电极50’。顶部电极50’包含导电材料如掺杂的多晶硅或导电金属。导电材料可通过传统方法如CVD或用于金属板的物理气相沉积(如溅镀)而沉积在介质层48’上，以完成电容器结构52’。
现在参考图3A到3F，其示出了本发明关于在电容器52″中形成下电极42″的方法的第二实施例。参考图3A，其示出了预备处理步骤时的晶片片断10″，类似于晶片片断10’。晶片片断10″包括衬底12″、线字元14″和16″、扩散区20″、绝缘层22″、插塞24″和槽26″。
参考图3B，第一导电金属被保形沉积在绝缘层22″上以形成底层54″，在所示例子中第一导电金属为铂(Pt)。第一导电金属可使用传统方法沉积，如化学气相沉积(CVD)法、或物理气相沉积法(如溅镀)。
接着通过在底层54″上沉积第二导电金属的连续单层56″而形成膨体层38″，第二导电金属不同于第一导电金属，在所示例子中第二导电金属为银(Ag)。在图3B所示的例子中描绘了两层银单层56″。第二导电金属可使用传统方法沉积，如化学气相沉积(CVD)法、蒸发(Knudsen cell)、或物理气相沉积法(如溅镀)。银(Ag)单层最好在约400K的温度下沉积。
Ag和Pt金属层接着被退火到约800K的温度，从而得到膨体层38″，如图3C所示。在退火期间，Ag原子试图与下面的Pt原子结盟。退火导致Pt底层54″和Ag上层56″之间的晶格失配，从而导致有压缩力的张力，该张力迫使Ag原子在Pt层54″上形成大量对称的出气冒口图案或晶格。所形成的出气冒口图案可以是三角形位错网络，其包括多个单位晶格。膨体层38″最好包括表面位错的周期网络，其为二维结构的整齐阵列。这样的结构在Bromann等人著的文章中有所描述(Eur.Phys.J.D.9：25-28(1999))。
参考图3D，一旦膨体层38″形成，导电金属层40″，在所示例子中为银，可以气相沉积在膨体层38″上以形成下电极42″。导电材料根据传统方法以气体形式沉积，最好使用蒸发技术。
膨体层38″的位错(浮雕)结构或纳米结构的排斥力使得沉积金属凝聚并形成岛簇(island cluster)。导电金属层40″的岛式形式增加了整个电容器结构的表面积，其对于增加的电容是有用的。所得到的导电层40″包括通常等距间隔的结构，该结构包含导电金属。气态银最好在约100K到约130K的低温下沉积。这将实现高密度的簇岛，最好其中一岛簇成为下面的膨体层的每一网络单元晶格内的核。
除了所描述的Ag簇阵列外，导电层40″可包括膨体层38″上的钴(Co)簇，其通过在其他金属化合物之间使沉积在铂(Pt)底层上的铜(Cu)单层退火而得以形成。
膨体层38″的浮雕式样用作沉积金属导电上层40″的“晶粒”层。然而，不同于目前的HSG形式，“晶粒”不是任意的，且金属上层40″的簇排列非常整齐。
一旦下电极42″形成，可使用现有技术中技术人员公知的技术执行随后的处理以完成电容器。参考图3E，槽26″用势垒(抗蚀)层44″填充，且导电金属层40″被从绝缘层22″的水平表面39″上去除，如通过CMP。接下来，如图3F所示，从槽26″移除势垒层44″，且执行被设计来从下(底部)电极42″的表面移除氧化物的清洁过程，如HF清洗。一薄介质层(如Ta2O5)48″被保形沉积在下电极42″上，且导电材料(如导电金属)被沉积以形成顶部电极50″，以完成电容器结构52″。顶部电极也可包含多晶硅，从而形成混合金属/绝缘体/硅电容器。
遵照法令，本发明已用或多或少的语言对结构和方法特征进行了描述。然而，应该理解的是，本发明并不现有所示和所描述的具体特征，因为在此公开的内容包含实施本发明的优选形式。因此，本发明还要求在本发明的适当范围内、根据本发明等价教义适当解释的任何其他形式或修改的权利。

Claims (47)

1.一种形成下电容器电极的方法，包括：
在绝缘层上面形成聚合材料膨体层，膨体层包括大小相同的纳米结构的整齐阵列；及
在聚合膨体层上沉积导电材料以形成下电容器电极。
2.一种形成下电容器电极的方法，包括：
在绝缘层上沉积聚合材料层；
处理所述聚合材料层以形成包含纳米结构的聚合材料膨体层；及
在聚合材料膨体层上沉积导电材料以形成下电容器电极。
3.根据权利要求2所述的方法，其中处理所述聚合材料层包括将所述聚合材料层曝露给臭氧或紫外辐射以形成纳米结构。
4.根据权利要求1或2所述的方法，其中纳米结构为多孔结构。
5.根据权利要求1或2所述的方法，其中纳米结构为浮雕结构。
6.根据权利要求5所述的方法，其中浮雕结构为支柱或螺旋形。
7.根据权利要求2所述的方法，其中聚合材料包括烃嵌段和含硅嵌段。
8.根据权利要求7所述的方法，其中烃嵌段相对于含硅嵌段的体积分率为实现浮雕结构的体积分率。
9.根据权利要求7所述的方法，其中烃嵌段相对于含硅嵌段的体积分率为实现多孔结构的体积分率。
10.根据权利要求7所述的方法，其中聚合材料包括A1BA2型的三嵌段共聚物，其中“A”共聚物为烃嵌段，“B”共聚物为含硅嵌段。
11.根据权利要求10所述的方法，其中烃嵌段包括聚异戊二烯，含硅嵌段包括聚五甲基甲硅烷苯乙烯。
12.根据权利要求2所述的方法，其中聚合材料包含聚二甲基硅氧烷、聚异戊二烯、聚五甲基甲硅烷苯乙烯或其混合物。
13.根据权利要求1或2所述的方法，其中聚合膨体层包括含硅陶瓷。
14.根据权利要求13所述的方法，其中聚合膨体层包括碳氧化硅陶瓷。
15.根据权利要求1或2所述的方法，其中下电容器电极被集成在DRAM单元中。
16.一种形成电容器的方法，包括：
在绝缘层的开口内沉积聚合材料层；
使聚合材料层形成大小相同的纳米结构的整齐阵列，以形成聚合材料膨体层；
在聚合材料膨体层上沉积导电材料以形成下电容器电极；
在下电容器电极上形成介质层；及
在介质层上沉积导电材料以形成上电容器电极。
17.根据权利要求16所述的方法，其中将聚合材料沉积在暴露于开口内并与扩散区电接触的导电插塞上，在沉积导电材料之前去除一部分膨体层以暴露导电插塞从而形成下电容器电极。
18.一种电容器，包括：
包含导电层的下电容器电极，导电层位于聚合材料膨体层的上面，聚合材料膨体层包括大小相同的纳米结构的整齐阵列；
位于下电容器电极上面的介质层；及
位于介质层上面的上电容器电极。
19.根据权利要求18所述的电容器，其中聚合膨体层包括含硅陶瓷。
20.根据权利要求19所述的电容器，其中聚合膨体层包括碳氧化硅陶瓷。
21.根据权利要求18所述的电容器，其中纳米结构为多孔结构。
22.根据权利要求18所述的电容器，其中纳米结构为浮雕结构。
23.根据权利要求18所述的电容器，其中电容器被集成在DRAM单元中。
24.一种半导体电路，包括根据权利要求18所述的电容器。
25.一种集成电路，包括根据权利要求18所述的电容器。
26.根据权利要求25所述的集成电路，还包括：
存储单元阵列；及
内部电路；
其中电容器位于衬底上的绝缘层中的开口内，并与衬底内的活性区电接触。
27.一种形成下电容器电极的方法，包括：
在绝缘层上形成膨体层，膨体层包含导电金属纳米结构的周期网络，纳米结构具有统一的尺寸；及
在导电金属膨体层上沉积导电材料以形成下电容器电极。
28.一种形成下电容器电极的方法，包括：
在绝缘层上沉积一层第一导电金属；
在第一导电金属层上沉积一层第二导电金属；
使第一和第二导电金属层退火以形成包含纳米结构出气冒口式样的膨体层；及
在金属膨体层上沉积导电材料以形成下电容器电极。
29.根据权利要求27或28所述的方法，其中导电材料在膨体层上凝聚为簇。
30.根据权利要求27或28所述的方法，其中膨体层包括铂，及银和铜中的至少一种。
31.根据权利要求28所述的方法，其中沉积第一和第二导电金属层是通过化学气相沉积、物理气相沉积或蒸发处理。
32.根据权利要求28所述的方法，其中沉积第二导电金属层包含沉积多个第二导电金属的单层。
33.根据权利要求28所述的方法，其中在膨体层上沉积导电材料包括以气相沉积导电金属。
34.根据权利要求27或28所述的方法，其中下电容器电极被集成在DRAM单元中。
35.一种形成电容器的方法，包括：
在绝缘层上沉积一层第一导电金属；
在第一导电金属层上沉积一层第二导电金属；
使金属层退火以形成包含纳米结构的周期网络的膨体层，纳米结构具有统一的尺寸；
在金属膨体层上沉积导电材料以形成下电容器电极；
在下电容器电极上形成介质层；及
在介质层上形成上电容器电极。
36.一种形成电容器的方法，包括：
在绝缘层的开口中沉积一层第一导电金属；
在第一导电金属层上沉积一层第二导电金属；
使金属层形成具有统一尺寸的纳米结构的周期网络，以形成金属膨体层；
在导电金属膨体层上沉积导电材料以形成下电容器电极；
在下电容器电极上形成介质层；及
在介质层上沉积导电材料以形成上电容器电极。
37.根据权利要求36所述的方法，其中第一导电金属沉积在暴露于开口中的导电插塞上并与扩散区电接触。
38.一种电容器，包括：
包含导电层的下电容器电极，导电层位于膨体层的上面，膨体层包括导电金属纳米结构的周期网络，纳米结构具有统一的尺寸；
位于下电容器电极上的介质层；及
位于介质层上的上电容器电极。
39.根据权利要求38所述的电容器，其中膨体层包含至少两种导电金属。
40.根据权利要求39所述的电容器，其中膨体层包括铂，及银和铜中的至少一种。
41.根据权利要求38所述的电容器，其中纳米结构的周期网络包含出气冒口式样。
42.根据权利要求38所述的电容器，其中纳米结构的周期网络包含单位晶格的三角形位错网络。
43.根据权利要求38所述的电容器，其中下电容器电极包含多个金属岛簇。
44.根据权利要求38所述的电容器，其中电容器被集成在DRAM单元中。
45.一种半导体电路，包括根据权利要求38所述的电容器。
46.一种集成电路，包括根据权利要求38所述的电容器。
47.根据权利要求46所述的集成电路，还包括：
存储单元阵列；及
内部电路；
其中电容器位于衬底上的绝缘层中的开口内并与衬底内的活性区电接触。
CN038061112A 2002-01-16 2003-01-16 增加dram单元电容器中的电极表面积的方法 Expired - Fee Related CN1643678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/050,390 2002-01-16
US10/050,390 US6794704B2 (en) 2002-01-16 2002-01-16 Method for enhancing electrode surface area in DRAM cell capacitors
PCT/US2003/001474 WO2003063172A2 (en) 2002-01-16 2003-01-16 Method for enhancing electrode surface area in dram cell capacitors

Publications (2)

Publication Number Publication Date
CN1643678A CN1643678A (zh) 2005-07-20
CN1643678B true CN1643678B (zh) 2010-04-28

Family

ID=21964982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038061112A Expired - Fee Related CN1643678B (zh) 2002-01-16 2003-01-16 增加dram单元电容器中的电极表面积的方法

Country Status (11)

Country Link
US (4) US6794704B2 (zh)
EP (2) EP1610379A3 (zh)
JP (2) JP4423541B2 (zh)
KR (1) KR100701543B1 (zh)
CN (1) CN1643678B (zh)
AT (1) ATE430986T1 (zh)
AU (1) AU2003205203A1 (zh)
DE (1) DE60327508D1 (zh)
SG (1) SG143987A1 (zh)
TW (1) TW591705B (zh)
WO (1) WO2003063172A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176114A (ja) * 2000-09-26 2002-06-21 Toshiba Corp 半導体装置及びその製造方法
WO2002054458A2 (en) * 2001-01-08 2002-07-11 International Business Machines Corporation Method for the manufacture of micro structures
US20040007063A1 (en) * 2002-05-29 2004-01-15 California Institute Of Technology Micro machined polymer beam structure method and resulting device for spring applications
US6773984B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Methods of depositing noble metals and methods of forming capacitor constructions
US7419768B2 (en) * 2002-11-18 2008-09-02 Micron Technology, Inc. Methods of fabricating integrated circuitry
US6933224B2 (en) * 2003-03-28 2005-08-23 Micron Technology, Inc. Method of fabricating integrated circuitry
DE10333704B4 (de) * 2003-07-23 2009-12-17 Ovd Kinegram Ag Sicherheitselement zur RF-Identifikation
DE102004007633B4 (de) * 2004-02-17 2010-10-14 Qimonda Ag Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
CN100382376C (zh) * 2004-03-26 2008-04-16 陈建科 一种二氧化硅晶态电解质及其制备方法
KR100689813B1 (ko) * 2004-09-08 2007-03-08 삼성전자주식회사 탄소나노튜브를 가진 반도체 메모리 장치 및 이의 제조 방법
KR100632938B1 (ko) * 2004-12-22 2006-10-12 삼성전자주식회사 커패시터를 구비하는 디램 소자 및 그 형성 방법
JP2006190765A (ja) * 2005-01-05 2006-07-20 Elpida Memory Inc 半導体装置及びその製造方法
KR100874912B1 (ko) * 2006-12-06 2008-12-19 삼성전자주식회사 반도체 소자 및 그 제조방법
FR2913283A1 (fr) * 2007-03-02 2008-09-05 St Microelectronics Crolles 2 Augmentation de la capacite d'un dispositif capacitif par micromasquage.
KR100881396B1 (ko) * 2007-06-20 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7700469B2 (en) * 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions
US8124528B2 (en) 2008-04-10 2012-02-28 Micron Technology, Inc. Method for forming a ruthenium film
WO2009133510A1 (en) * 2008-04-29 2009-11-05 Nxp B.V. Method of manufacturing a capacitor on a nanowire and integrated circuit having such a capacitor
US8258037B2 (en) 2009-08-26 2012-09-04 International Business Machines Corporation Nanopillar decoupling capacitor
TWI399831B (zh) * 2009-10-02 2013-06-21 Inotera Memories Inc 堆疊式隨機動態存取記憶體之電容結構之製造方法
TWI399832B (zh) * 2009-10-07 2013-06-21 Inotera Memories Inc 半導體記憶體之電容下電極製程
US9111775B2 (en) * 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
US8524599B2 (en) 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
KR101902468B1 (ko) 2012-04-19 2018-11-13 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치, 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US9911878B2 (en) 2013-09-10 2018-03-06 Advanced Silicon Group, Inc. Metal-assisted etch combined with regularizing etch
KR102160791B1 (ko) 2014-02-03 2020-09-29 삼성디스플레이 주식회사 블록 공중합체 및 이를 사용한 패턴 형성 방법
US9406629B2 (en) * 2014-10-15 2016-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US9385129B2 (en) * 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
KR102525201B1 (ko) 2016-03-22 2023-04-25 삼성디스플레이 주식회사 플렉서블 전자 장치
US10541172B2 (en) 2016-08-24 2020-01-21 International Business Machines Corporation Semiconductor device with reduced contact resistance
KR20180072901A (ko) * 2016-12-21 2018-07-02 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102359267B1 (ko) 2017-10-20 2022-02-07 삼성전자주식회사 집적회로 소자 및 그 제조 방법
TWI782464B (zh) * 2021-03-26 2022-11-01 力晶積成電子製造股份有限公司 半導體元件及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0567748A1 (en) * 1992-04-10 1993-11-03 International Business Machines Corporation Fabrication and applications of rough silicon surfaces
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits
CN1210366A (zh) * 1997-09-04 1999-03-10 三星电子株式会社 动态随机存取存储器单元电容器及其制造方法
US5926360A (en) * 1996-12-11 1999-07-20 International Business Machines Corporation Metallized oxide structure and fabrication
US5937294A (en) * 1995-08-11 1999-08-10 Micron Technology, Inc. Method for making a container capacitor with increased surface area
US6188097B1 (en) * 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
US6190992B1 (en) * 1996-07-15 2001-02-20 Micron Technology, Inc. Method to achieve rough silicon surface on both sides of container for enhanced capacitance/area electrodes

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1824A (en) * 1840-10-14 Island
US581898A (en) * 1897-05-04 Jacob f
US3366515A (en) * 1965-03-19 1968-01-30 Sherritt Gordon Mines Ltd Working cycle for dispersion strengthened materials
JPH04216662A (ja) 1990-12-17 1992-08-06 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US5102832A (en) * 1991-02-11 1992-04-07 Micron Technology, Inc. Methods for texturizing polysilicon
JPH0575056A (ja) 1991-09-12 1993-03-26 Miyagi Oki Denki Kk 半導体素子の製造方法
JP3138948B2 (ja) * 1992-09-30 2001-02-26 キョーラク株式会社 多層容器
JPH06188097A (ja) * 1992-12-17 1994-07-08 Hitachi Ltd ビーム入射方法及びその装置
US5407534A (en) 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
US5486493A (en) 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5418180A (en) 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
JP3683972B2 (ja) * 1995-03-22 2005-08-17 三菱電機株式会社 半導体装置
CN1171304C (zh) * 1995-11-20 2004-10-13 株式会社日立制作所 半导体存储器及其制造方法
US6015986A (en) 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
US5691228A (en) 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
US6022595A (en) 1996-02-01 2000-02-08 Rensselaer Polytechnic Institute Increase of deposition rate of vapor deposited polymer by electric field
US6143647A (en) 1997-07-24 2000-11-07 Intel Corporation Silicon-rich block copolymers to achieve unbalanced vias
US5851898A (en) * 1996-08-23 1998-12-22 Mosel Vitelic, Inc. Method of forming stacked capacitor having corrugated side-wall structure
KR100238252B1 (ko) 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
US5753948A (en) * 1996-11-19 1998-05-19 International Business Machines Corporation Advanced damascene planar stack capacitor fabrication method
WO1998033327A1 (en) * 1997-01-23 1998-07-30 Daewoo Electronics Co., Ltd. Thin film actuated mirror array in an optical projection system and method for manufacturing the same
US6143646A (en) 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6207523B1 (en) 1997-07-03 2001-03-27 Micron Technology, Inc. Methods of forming capacitors DRAM arrays, and monolithic integrated circuits
US5851875A (en) 1997-07-14 1998-12-22 Micron Technology, Inc. Process for forming capacitor array structure for semiconductor devices
US6033967A (en) * 1997-07-21 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for increasing capacitance in DRAM capacitors and devices formed
USH1824H (en) 1997-08-01 1999-12-07 The United States Of America As Represented By The Secretary Of The Navy Vapor deposition of a thin polymer film on solid propellant rocket grain surface
JPH11220101A (ja) 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
JPH11312793A (ja) * 1998-04-28 1999-11-09 Hitachi Ltd 誘電体メモリ
US6583022B1 (en) * 1998-08-27 2003-06-24 Micron Technology, Inc. Methods of forming roughened layers of platinum and methods of forming capacitors
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
KR100275752B1 (ko) * 1998-11-18 2000-12-15 윤종용 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법
DE19854418C2 (de) * 1998-11-25 2002-04-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
JP3917310B2 (ja) 1998-12-25 2007-05-23 ローム株式会社 強誘電体または高誘電率材料の固体の形成方法およびそれを用いた半導体装置の製造方法
US6291289B2 (en) 1999-06-25 2001-09-18 Micron Technology, Inc. Method of forming DRAM trench capacitor with metal layer over hemispherical grain polysilicon
US6281543B1 (en) * 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
US6482736B1 (en) * 2000-06-08 2002-11-19 Micron Technology, Inc. Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
KR100390831B1 (ko) * 2000-12-18 2003-07-10 주식회사 하이닉스반도체 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100355239B1 (ko) * 2000-12-26 2002-10-11 삼성전자 주식회사 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법
US7700454B2 (en) * 2001-07-24 2010-04-20 Samsung Electronics Co., Ltd. Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities
US6599808B2 (en) * 2001-09-12 2003-07-29 Intel Corporation Method and device for on-chip decoupling capacitor using nanostructures as bottom electrode
US6911373B2 (en) * 2002-09-20 2005-06-28 Intel Corporation Ultra-high capacitance device based on nanostructures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0567748A1 (en) * 1992-04-10 1993-11-03 International Business Machines Corporation Fabrication and applications of rough silicon surfaces
US5937294A (en) * 1995-08-11 1999-08-10 Micron Technology, Inc. Method for making a container capacitor with increased surface area
US5612560A (en) * 1995-10-31 1997-03-18 Northern Telecom Limited Electrode structure for ferroelectric capacitors for integrated circuits
US6190992B1 (en) * 1996-07-15 2001-02-20 Micron Technology, Inc. Method to achieve rough silicon surface on both sides of container for enhanced capacitance/area electrodes
US5926360A (en) * 1996-12-11 1999-07-20 International Business Machines Corporation Metallized oxide structure and fabrication
US6188097B1 (en) * 1997-07-02 2001-02-13 Micron Technology, Inc. Rough electrode (high surface area) from Ti and TiN
CN1210366A (zh) * 1997-09-04 1999-03-10 三星电子株式会社 动态随机存取存储器单元电容器及其制造方法

Also Published As

Publication number Publication date
US20060292875A1 (en) 2006-12-28
US7642157B2 (en) 2010-01-05
TW200307317A (en) 2003-12-01
ATE430986T1 (de) 2009-05-15
US20030134436A1 (en) 2003-07-17
WO2003063172A2 (en) 2003-07-31
KR100701543B1 (ko) 2007-03-30
JP2005527103A (ja) 2005-09-08
EP1610379A3 (en) 2007-03-07
EP1466361A2 (en) 2004-10-13
EP1466361B1 (en) 2009-05-06
US20070048955A1 (en) 2007-03-01
AU2003205203A1 (en) 2003-09-02
WO2003063172A3 (en) 2004-03-25
US7148555B2 (en) 2006-12-12
SG143987A1 (en) 2008-07-29
DE60327508D1 (de) 2009-06-18
EP1610379A2 (en) 2005-12-28
TW591705B (en) 2004-06-11
CN1643678A (zh) 2005-07-20
KR20040077736A (ko) 2004-09-06
JP2009060121A (ja) 2009-03-19
US6794704B2 (en) 2004-09-21
US7573121B2 (en) 2009-08-11
JP4423541B2 (ja) 2010-03-03
US20030203508A1 (en) 2003-10-30

Similar Documents

Publication Publication Date Title
CN1643678B (zh) 增加dram单元电容器中的电极表面积的方法
KR100677771B1 (ko) 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
KR19980041871A (ko) 선진형 물결무늬 평면 스택 커패시터의 제조방법
US7081383B2 (en) Method for fabricating memory cells and memory cell array
JP2000216346A (ja) 半球形グレ―ンキャパシタ及びその形成方法
CN101990710A (zh) 高宽高比的开口
JPH11330006A (ja) 導体のための超薄単一相障壁層およびその製法
JP2001510945A (ja) 半球粒状ポリシリコン半導体構造及びその製造方法
TW201114018A (en) Methods to improve electrode diffusions in two-terminal non-volatile memory devices
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
TW200947715A (en) High aspect ratio openings
US6429071B1 (en) Method of increasing capacitance of memory cells incorporating hemispherical grained silicon
US7256442B1 (en) Three-layer lower capacitor electrode
TW449857B (en) Method for manufacturing capacitor lower electrode of semiconductor memory device
TW466750B (en) Semiconductor device and production thereof
TW479353B (en) Manufacturing method of MIM capacitor
TW493249B (en) Manufacture method of dynamic random access memory cell capacitor
KR100548846B1 (ko) 도핑 균일도를 향상시킨 캐패시터의 제조 방법
TW442965B (en) Manufacturing method of capacitor and the structure thereof
KR100522420B1 (ko) 도핑효율을 증대시킨 엠피에스 구조의 캐패시터 제조 방법
CN117174699A (zh) 一种硬掩膜铁电电容的制备方法
TW465093B (en) Manufacturing method of vertical metal-insulator-metal capacitor
TWI222158B (en) Manufacturing method of lower storage node of capacitor
CN110391231A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20120116