FR2913283A1 - Augmentation de la capacite d'un dispositif capacitif par micromasquage. - Google Patents
Augmentation de la capacite d'un dispositif capacitif par micromasquage. Download PDFInfo
- Publication number
- FR2913283A1 FR2913283A1 FR0753625A FR0753625A FR2913283A1 FR 2913283 A1 FR2913283 A1 FR 2913283A1 FR 0753625 A FR0753625 A FR 0753625A FR 0753625 A FR0753625 A FR 0753625A FR 2913283 A1 FR2913283 A1 FR 2913283A1
- Authority
- FR
- France
- Prior art keywords
- electrodes
- forming
- regions
- roughness
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Abstract
Dispositif à couplage capacitif, comprenant un empilement de couches formant des électrodes et au moins un isolant, caractérisé par le fait qu'il comprend une région de silicium dopée (8) par une espèce choisie parmi Ce, Cr, Co, Cu, Dy, Er, Eu, Ho, Ir, Li, Lu, Mn, Pr, Rb, Sm, Sr, Tb, Tm, Yb, Y, Ac, Am, Ba, Be, Cd, Gd, Fe, La, Pb, Ni, Ra, Sc, Th, Hf, Tl, Sn, Np, Rh, U, Zn, Ag, et Yb, en relief et formant des rugosités par rapport aux régions voisines de même niveau dans l'empilement, les électrodes et l'isolant formant des couches conformes au dessus de ladite région.
Description
DEMANDE DE BREVET B06-3802FR
Société par actions simplifiée dite : STMicroelectronics(Crolles2) SAS
Augmentation de la capacité d'un dispositif capacitif par micromasquage Invention de : FROMENT Benoit Augmentation de la capacité d'un dispositif capacitif par micromasquage
L'invention se rapporte au domaine de la microélectronique et plus particulièrement aux capacités en microélectronique. La miniaturisation de ces systèmes afin d'augmenter la densité d'intégration, repousse les propriétés électriques de ces composants à leurs limites. Dans le cas des capacités, l'objectif parallèle à la miniaturisation est la conservation des capacités isolantes du diélectrique. Les capacités sont généralement employées pour le stockage temporaire d'une valeur, ou bit, sous forme d'une charge, présente ou absente. I1 est alors crucial que l'état de charge puisse perdurer suffisamment longtemps en regard des temps de traitement de l'information. Lors de la miniaturisation, la surface occupée par une capacité décroît, ce qui a pour conséquence directe une diminution de la valeur de la capacité qui lui est associée. Pour maintenir la capacité à une valeur admissible, on peut soit augmenter la permittivité relative de l'oxyde, soit augmenter la surface de contact entre les électrodes. Les études menées lors de la miniaturisation des transistors ont permis de découvrir une vaste gamme de matériaux à forte constante diélectrique. Cependant ces matériaux présentent de grandes difficultés d'intégration.
Parmi ces matériaux à forte constante diélectrique, on peut citer par exemple l'oxyde de tantale Ta2O5 Journal of The Electrochemical Society, 153(5) G492-G497 (2006) , ou les oxydes d'yttrium J. Vac. Sci. Technol. A 24(3) (2006) . Parallèlement, l'augmentation de la surface de contact a été explorée et plusieurs voies ont été proposées pour augmenter la surface de contact entre diélectrique et électrodes métalliques. Ces méthodes ont en commun une augmentation de la rugosité de l'électrode inférieure couplée à un dépôt conforme du diélectrique et de l'électrode supérieure.
On peut citer les grains de silicium hémisphériques, obtenus par dépôt de silicium amorphe en phase vapeur à une température au moins égale à 550 C, suivi d'une recristallisation à la même température. Suivant la densité surfacique de ces grains de silicium hémisphériques, l'augmentation de surface libre à surface d'occupation constante peut atteindre un facteur deux, selon le document J. Appl. Phys. 71 (7), 1 April 1992 . Le document "Journal of The Electrochemical Society, 148 (8) F170-F174 (2001)" montre d'autres conditions d'élaboration d'une électrode comprenant des grains de silicium hémisphériques, notamment par l'utilisation d'ozone. Une autre méthode pour générer une rugosité capable d'augmenter la surface de contact du diélectrique consiste à utiliser un effet de micromasquage lors d'une gravure ionique réactive.
Le micromasquage consiste en une redéposition d'une partie des ions issus du plasma sous forme de polymères carbonés. Ces polymères jouent ensuite le rôle de masque pour les étapes de gravure ultérieures. Le film de polymère déposé ne présente pas une épaisseur uniforme. La durée de gravure du film de polymère varie avec l'épaisseur. Le silicium et le film de polymères présentent des vitesses de gravure différentes. Ainsi, lorsque en un point, tout le polymère a été gravé, la gravure se poursuit dans le silicium à une vitesse supérieure. La différence d'épaisseur du film de polymère est ainsi amplifiée lors de la gravure de la couche de silicium. De plus, si la gravure ionique réactive présente un caractère chimique prononcé, donc si la gravure est isotrope, la gravure dans le silicium s'accompagne d'une sous gravure latérale apte à arrondir les reliefs. Ainsi, les inhomogénéités d'épaisseur du film de polymère sont transformées en formes hémisphériques et non en piliers comme attendu dans le cas d'une gravure anisotrope. Par caractère chimique de la gravure il faut comprendre une gravure dans laquelle les réactions des ions issus du plasma avec les matériaux à graver sont prépondérantes par rapport à l'impact des ions accélérés avec les matériaux à graver.
Les documents Journal of Vacuum Science Technology B 8(6) 1990 et Journal of Vacuum Science Technology B 10(6) 1992 décrivent un effet de miscromasquage obtenu lors de la gravure du silicium par une réaction de gravure ionique utilisant un plasma provenant d'halogénures sous forme gazeuse. Le micromasquage se manifeste uniquement sous certaines combinaisons de matériaux à graver, température, pression, énergie du plasma, charge du substrat, facteur de forme et nature des précurseurs du plasma. Dans les deux cas, on obtient des grains hémisphériques de silicium, dont la densité surfacique et la taille sont contrôlées par les conditions de réalisation. La rugosité ainsi induite permet d'augmenter la surface de contact entre le diélectrique et les électrodes métalliques. Enfin, une autre approche consiste à combiner un matériau à forte constante diélectrique et une rugosité à l'interface entre le diélectrique et les électrodes métalliques. Le document J. Vac. Sci. Technol. B 19(1) (2001) décrit l'utilisation d'un film diélectrique en (Ba,Sr)TiO3 couplé avec des électrodes en (Ba,Sr)RuO3. Le film de (Ba,Sr)TiO3 présente un fort coefficient d'extinction. Le coefficient d'extinction correspond à la partie complexe de l'indice de réfraction et est directement relié à la constante diélectrique. Dans le document cité, les électrodes en (Ba,Sr)RuO3 subissent un recuit qui génère une rugosité de surface apte à augmenter la surface de contact entre le diélectrique et les électrodes.
Ces méthodes présentent l'inconvénient d'un budget thermique élevé rendant le procédé difficilement intégrable pour la production des lignes d'interconnexion de dispositifs microélectroniques, par exemple des mémoires de type DRAM, notamment par le risque de désactivation des dopants utilisés dans les transistors présentant une longueur de grille inférieure à 90nm. Ces méthodes présentent également l'inconvénient de tailles élevées, supérieures aux dimensions de plusieurs dispositif capacitifs, ou une couverture non uniforme rendant la reproductibilité et la fiabilité contestable d'un dispositif à l'autre.
La présente invention propose d'augmenter la valeur de la capacité d'un dispositif capacitif en augmentant la surface de contact entre les électrodes métalliques et le diélectrique. La présente invention propose un procédé permettant de générer une rugosité régulière et un facteur de forme élevé à partir d'une couche de silicium amorphe, à faible budget thermique et ne modifiant pas les matériaux utilisés dans la fabrication du dispositif capacitif. Un dispositif à couplage capacitif comprend un empilement de couches formant des électrodes et au moins un isolant. Le substrat comprend une région de silicium dopée par une espèce choisie parmi Ce, Cr, Co, Cu, Dy, Er, Eu, Ho, Ir, Li, Lu, Mn, Pr, Rb, Sm, Sr, Tb, Tm, Yb, Y, Ac, Am, Ba, Be, Cd, Gd, Fe, La, Pb, Ni, Ra, Sc, Th, Hf, Tl, Sn, Np, Rh, U, Zn, Ag, et Yb, en relief formant des rugosités par rapport aux régions voisines de même niveau dans l'empilement, les électrodes et l'isolant formant des couches conformes au dessus de ladite région. La région de silicium dopé peut présenter une rugosité de hauteur comprise entre 10% et 80% de l'épaisseur d'une couche de l'empilement. La région de silicium dopé est dopée de préférence par de l' ytterbium. La région de silicium dopé, et l'empilement de couches sont réalisés sur un substrat, la région de silicium dopé étant en relief par rapport au substrat. Un procédé de fabrication d'une capacité peut comprendre le dépôt sur un substrat de couches métalliques et diélectriques, formant électrodes et isolant dans une structure de type Métal Isolant Métal, lesdites couches présentant une rugosité. On dépose une couche de silicium amorphe que l'on dope avec une espèce choisie parmi les espèces suivantes : Ce, Cr, Co, Cu, Dy, Er, Eu, Ho, Ir, Li, Lu, Mn, Pr, Rb, Sm, Sr, Tb, Tm, Yb, Y, Ac, Am, Ba, Be, Cd, Gd, Fe, La, Pb, Ni, Ra, Sc, Th, Hf, Tl, Sn, Np, Rh, U, Zn, Ag, et Yb. On grave isotropiquement la couche de silicium dopé afin d'obtenir une couche rugueuse sur laquelle on dépose les couches conductrices et diélectriques de façon conforme. Le dopage peut être effectué localement grâce à l'utilisation d'un masque de résine.
On peut utiliser l'implantation d'ions pour doper la couche de silicium amorphe. Les ions peuvent être implantés avec une énergie comprise entre lkeV et 50keV et préférablement entre 25 et 40keV. Le dopage peut être réalisé par une espèce choisie parmi des espèces pouvant former un composé halogéné à température de fusion comprise entre 400 C et 2000 C, de préférence entre 600 et 1000 C. Le dopage peut être réalisé de préférence avec de l'ytterbium. D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante, donnée uniquement à titre d'exemple non limitatif et faite en référence aux dessins annexés sur lesquels :
-la figure 1 montre un schéma de principe d'un dispositif capacitif ; et -les figures 2a à 2h montrent les schémas de principe des principales étapes du procédé d'élaboration d'un dispositif capacitif. Sur la figure 1, une première couche métallique 1 servant d'électrode inférieure sur laquelle est déposée une couche de matériau diélectrique 2. Le dispositif est complété par une couche métallique 3 sur la couche de matériau diélectrique 2. L'application d'une tension U entre les deux électrodes métalliques génère une accumulation de charges Q aux interfaces avec la couche de matériau diélectrique 2. On définit la capacité C d'un dispositif capacitif comme étant : Q=C*U La capacité C dépend de la structure du dispositif, tant de la nature du matériau diélectrique que des dimensions des couches. On définit C de la façon suivante : C= e*S/d Avec E = permittivité S = surface de contact entre les électrodes et la couche de matériau diélectrique d = épaisseur de la couche diélectrique
On cherche à augmenter la surface de contact S en augmentant la rugosité des couches. De plus, l'approche proposée permet de combiner une augmentation de surface de contact S avec la plupart des dispositifs capacitifs déjà existant, y compris ceux à forte permittivité. Ainsi il est possible d'augmenter la valeur des variables dont dépend la capacité C. Les figures 2-a à 2-h montrent les différentes étapes du procédé de fabrication.
Sur un substrat 4, notamment en oxyde de silicium, on dépose une couche de silicium amorphe 5. On crée un masque 6 capable de délimiter la zone dans laquelle on souhaite procéder au dopage ionique. Le masque 6 peut être, par exemple et de façon non limitative, une résine polymère photosensible, ou un masque de nitrures de silicium, de préférence une résine photosensible. Le dopage étant réalisé par implantation ionique, l'épaisseur du masque est déterminée d'après son efficacité d'arrêt des ions à l'énergie d'implantation. L'implantation ionique est réalisée par bombardement d'ions accélérés sous une tension comprise entre lkeV et 50keV, de préférence 40keV et avec une dose comprise entre 1013 et 1016at/cm2. Selon l'énergie d'implantation, les ions sont situés plus ou moins profondément par rapport à la surface. Après implantation, le masque 6 est retiré. L'implantation est localisée et limitée à la zone 8.
Comme illustré sur la figure 2-c, on pratique une gravure ionique réactive au cours de laquelle un plasma 7 permet de graver la couche de silicium 5 comprenant la zone dopée 8. Un tel plasma est généralement obtenu par excitation radiofréquence d'un mélange gazeux de gaz fluorés halogénés tels que SXFy ou CZFWXä avec X un halogène autre que le fluor, plus particulièrement SF6, CF4 ou HBr. Ces ions halogènes sont décomposés en ions, notamment F, qui réagissent avec les espèces à graver et forment des composés volatils qui sont éliminés avec le renouvellement continu de l'atmosphère du réacteur de gravure. Cependant, les ions implantés sont choisis afin que les composés formés lors de la gravure présentent une température d'évaporation supérieure à 400 C, température supérieure à la température de réalisation du procédé. Les ions implantés peuvent être issus des atomes suivants, Ce, Cr, Co, Cu, Dy, Er, Eu, Ho, Ir, Li, Lu, Mn, Pr, Rb, Sm, Sr, Tb, Tm, Yb, Y, Ac, Am, Ba, Be, Cd, Gd, Fe, La, Pb, Ni, Ra, Sc, Th, Hf, Tl, Sn, Np, Rh, U, Zn, Ag, de préférence l'Yb Les composés formés entre ces ions et les ions halogénures sont non volatils et restent en surface, passivant localement le silicium contre les phénomènes de gravure. Cette passivation est également appelée micromasquage et permet de générer une rugosité dans la couche de silicium amorphe 5. Alors que le rapport de forme est dicté par le rapport entre la profondeur d'implantation des ions et l'épaisseur de la couche de silicium amorphe 5, la forme de la rugosité dépend du caractère physicochimique de la gravure. D'une façon générale, une gravure plutôt physique présente un profil de gravure avec une faible pente, pour une gravure chimique, le profil de gravure présente une forte pente et un adoucissement des contours. La gravure utilisée ne nécessite pas de caractère physicochimique précis, cependant on pourra privilégier une approche chimique afin d'obtenir des transitions plus douces entre zones gravées et zones passivées, plus propices au dépôt de couches conformes. La gravure est arrêtée lorsque tout le silicium amorphe en dehors de la zone implantée 8 est éliminé. On obtient ainsi une couche rugueuse 9 de silicium amorphe. Les aspérités présentent une hauteur comprise entre 15 et 20nm, une largeur comprise entre 5 et 10nm ainsi qu'une distance entre rugosités de 2 à 3 nm. Ces valeurs peuvent être ajustées selon les différents paramètres du procédé.
La couche rugueuse 9 de silicium amorphe sert de support à l'élaboration du dispositif capacitif. Pour cela, on réalise un dépôt pleine plaque successivement de métal et de diélectrique. La première couche est une couche métallique d'une épaisseur comprise entre 10 et 30nm. La deuxième couche est un diélectrique d'épaisseur comprise entre 4 et 20nm. La troisième couche est similaire à la première. Le dispositif capacitif est achevé en réalisant l'élimination du métal en contact avec le substrat 4 tout en conservant les couches métalliques et le diélectrique déposés sur la couche rugueuse 9.
Le procédé permet de réaliser un dispositif capacitif à forte valeur de la capacité à faible encombrement et faible budget thermique. Une couche de silicium amorphe comprenant une rugosité est obtenue par micromasquage d'une espèce inerte vis-à-vis de la gravure ionique réactive. Cette couche rugueuse peut alors servir de support à la réalisation d'une capacité par dépôt conforme de couches de métal et de diélectrique, les épaisseurs étant choisies afin de conserver la rugosité, et d'augmenter la capacité du dispositif capacitif. Le procédé permet d'augmenter de façon significative la surface effective de contact entre les électrodes et le diélectrique, permettant d'augmenter la capacité du dispositif. La rugosité peut être modulée en modifiant la dose d'ions implantés, ainsi que la profondeur d'implantation via l'énergie d'implantation.
Le procédé permet de réaliser des dispositifs capacitifs planaires, mais peut également être appliqué aux dispositifs capacitifs en U, par exemple pour la cellule inférieure des DRAM.
Claims (6)
1. Dispositif à couplage capacitif, comprenant un empilement de couches formant des électrodes et au moins un isolant, caractérisé par le fait qu'il comprend une région de silicium dopé (8) par une espèce choisie parmi Ce, Cr, Co, Cu, Dy, Er, Eu, Ho, Ir, Li, Lu, Mn, Pr, Rb, Sm, Sr, Tb, Tm, Yb, Y, Ac, Am, Ba, Be, Cd, Gd, Fe, La, Pb, Ni, Ra, Sc, Th, Hf, Tl, Sn, Np, Rh, U, Zn, Ag, et Yb, en relief et formant des rugosités par rapport aux régions voisines de même niveau dans l'empilement, les électrodes et l'isolant formant des couches conformes au dessus de ladite région.
2. Dispositif selon la revendication précédente, dans lequel la région de silicium dopé (8) présente une rugosité de hauteur comprise entre 10% et 80% de l'épaisseur d'une couche de l'empilement.
3 Dispositif selon l'une quelconque des revendications précédentes dans lequel la région de silicium dopé (8) est dopée par de l' ytterbium.
4. Dispositif selon l'une quelconque des revendications précédentes dans lequel la région de silicium dopé (8), et l'empilement de couches sont réalisés sur un substrat (4), la région de silicium dopé (8) étant en relief par rapport au substrat (4).
5. Procédé de fabrication d'une capacité comprenant le dépôt sur un substrat de couches métalliques et diélectriques, formant électrodes (10,12) et isolant (14) dans une structure de type Métal Isolant Métal, lesdites couches présentant une rugosité, on dépose une couche de silicium amorphe (5), on dope avec une espèce choisie parmi les espèces suivantes : Ce, Cr, Co, Cu, Dy, Er, Eu, Ho, Ir, Li, Lu, Mn, Pr, Rb, Sm, Sr, Tb, Tm, Yb, Y, Ac, Am, Ba, Be, Cd, Gd, Fe, La, Pb, Ni, Ra, Sc, Th, Hf, Tl, Sn, Np, Rh, U, Zn, Ag, et Yb et on grave anisotropiquement afin d'obtenir une couche rugueuse (9), on dépose des couches conductrices et diélectriques de façon conforme.
6. Procédé selon la revendication 5 dans lequel le dopage est effectué localement grâce à l'utilisation d'un masque de résine (6).7. Procédé selon la revendication 6 dans lequel on utilise l'implantation d'ions pour doper la couche de silicium amorphe (5). 8. Procédé selon la revendication 7 dans lequel les ions sont implantés avec une énergie comprise entre lkeV et 50keV et préférablement entre 25 et 40keV. 9. Procédé selon la revendication 7 dans lequel le dopage est réalisé par une espèce choisie parmi les espèces pouvant former un composé halogéné à température de fusion comprise entre 400 C et 1500 C, de préférence entre 600 et 1000 C. 10. Procédé selon la revendication 9 dans lequel le dopage est réalisé de préférence avec de l'ytterbium.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0753625A FR2913283A1 (fr) | 2007-03-02 | 2007-03-02 | Augmentation de la capacite d'un dispositif capacitif par micromasquage. |
| US12/074,267 US8295028B2 (en) | 2007-03-02 | 2008-02-29 | Increasing the capacitance of a capacitive device by micromasking |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0753625A FR2913283A1 (fr) | 2007-03-02 | 2007-03-02 | Augmentation de la capacite d'un dispositif capacitif par micromasquage. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2913283A1 true FR2913283A1 (fr) | 2008-09-05 |
Family
ID=38480885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0753625A Pending FR2913283A1 (fr) | 2007-03-02 | 2007-03-02 | Augmentation de la capacite d'un dispositif capacitif par micromasquage. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8295028B2 (fr) |
| FR (1) | FR2913283A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718468A (zh) * | 2019-09-26 | 2020-01-21 | 深圳大学 | 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074926A (en) * | 1991-12-17 | 2000-06-13 | Micron Technology, Inc. | Method of increasing capacitance by surface roughening in semiconductor wafer processing |
| US20030134436A1 (en) * | 2002-01-16 | 2003-07-17 | Yates Donald L. | Method for enhancing electrode surface area in DRAM cell capacitors |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597754A (en) * | 1995-05-25 | 1997-01-28 | Industrial Technology Research Institute | Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process |
| KR20010079918A (ko) * | 1998-09-25 | 2001-08-22 | 야마모토 카즈모토 | 반도체 기판과 그 제조 방법, 및 그것을 이용한 반도체디바이스와 그 제조 방법 |
| US6258664B1 (en) * | 1999-02-16 | 2001-07-10 | Micron Technology, Inc. | Methods of forming silicon-comprising materials having roughened outer surfaces, and methods of forming capacitor constructions |
| US6551872B1 (en) * | 1999-07-22 | 2003-04-22 | James A. Cunningham | Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby |
| US20080116494A1 (en) * | 2006-11-20 | 2008-05-22 | Matthias Goldbach | Method for manufacturing a semiconductor device |
| US7566651B2 (en) * | 2007-03-28 | 2009-07-28 | International Business Machines Corporation | Low contact resistance metal contact |
-
2007
- 2007-03-02 FR FR0753625A patent/FR2913283A1/fr active Pending
-
2008
- 2008-02-29 US US12/074,267 patent/US8295028B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074926A (en) * | 1991-12-17 | 2000-06-13 | Micron Technology, Inc. | Method of increasing capacitance by surface roughening in semiconductor wafer processing |
| US20030134436A1 (en) * | 2002-01-16 | 2003-07-17 | Yates Donald L. | Method for enhancing electrode surface area in DRAM cell capacitors |
Non-Patent Citations (2)
| Title |
|---|
| "CONTROLLED SURFACE TEXTURING OF MATERIALS", IBM TECHNICAL DISCLOSURE BULLETIN, IBM CORP. NEW YORK, US, vol. 34, no. 5, 1 October 1991 (1991-10-01), pages 381 - 382, XP000189761, ISSN: 0018-8689 * |
| TANDON U S ET AL: "GRANULATION OF SILICON SURFACE THROUGH REACTIVE ION ETCHING", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B, AVS / AIP, MELVILLE, NEW YORK, NY, US, vol. 10, no. 6, November 1992 (1992-11-01), pages 2419 - 2421, XP001032173, ISSN: 1071-1023 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110718468A (zh) * | 2019-09-26 | 2020-01-21 | 深圳大学 | 一种钐掺杂的金属氧化物薄膜晶体管及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080278886A1 (en) | 2008-11-13 |
| US8295028B2 (en) | 2012-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101158205B1 (ko) | 고종횡비 콘택트를 에칭하는 방법 | |
| US8592326B2 (en) | Method for fabricating an inter dielectric layer in semiconductor device | |
| KR100338826B1 (ko) | 커패시터의 전하저장전극 형성방법 | |
| JP3990542B2 (ja) | 半導体素子の製造法 | |
| US8609543B2 (en) | Method for manufacturing semiconductor device having multi-layered hard mask layer | |
| FR2959349A1 (fr) | Fabrication d'une memoire a deux grilles independantes auto-alignees | |
| US10998195B2 (en) | Metal and metal-derived films | |
| FR2913283A1 (fr) | Augmentation de la capacite d'un dispositif capacitif par micromasquage. | |
| US6509244B2 (en) | Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film | |
| EP3396704B1 (fr) | Procédé de gravure d'une couche à base de sin | |
| JP4699719B2 (ja) | Ｈｉｇｈ−ｋ物質を選択的に除去する方法 | |
| TW202016990A (zh) | 針對多重圖案化製程使用熱分解材料之間隔物整形方法 | |
| CN110571150B (zh) | 高深宽比开口的刻蚀方法及半导体器件 | |
| KR20080112689A (ko) | 반도체 메모리소자의 스토리지전극 형성방법 | |
| CN1276497C (zh) | 在微电子结构上的层内对准局部的开孔方法 | |
| KR100869343B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2005175499A (ja) | メモリ素子及びその製造方法 | |
| US11476268B2 (en) | Methods of forming electronic devices using materials removable at different temperatures | |
| KR20130037519A (ko) | 캐패시터 및 그 제조 방법 | |
| KR100546151B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20040060416A (ko) | 반도체소자의 캐패시터 제조방법 | |
| US20090197421A1 (en) | Chemistry and compositions for manufacturing integrated circuits | |
| JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 | |
| WO2021173607A1 (fr) | Formations de plots en relief pour contacts dans des structures en trois dimensions sur des pièces micro-électroniques | |
| KR101574250B1 (ko) | 불소계 유도 결합 플라즈마 에칭에 의한 백금 박막의 마이크로 패턴 제조 방법 |