KR102525201B1 - 플렉서블 전자 장치 - Google Patents

플렉서블 전자 장치 Download PDF

Info

Publication number
KR102525201B1
KR102525201B1 KR1020160034153A KR20160034153A KR102525201B1 KR 102525201 B1 KR102525201 B1 KR 102525201B1 KR 1020160034153 A KR1020160034153 A KR 1020160034153A KR 20160034153 A KR20160034153 A KR 20160034153A KR 102525201 B1 KR102525201 B1 KR 102525201B1
Authority
KR
South Korea
Prior art keywords
conductive layer
polymer walls
polymer
layer
walls
Prior art date
Application number
KR1020160034153A
Other languages
English (en)
Other versions
KR20170110219A (ko
Inventor
김재능
손정하
류용환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160034153A priority Critical patent/KR102525201B1/ko
Priority to US15/465,545 priority patent/US10201079B2/en
Publication of KR20170110219A publication Critical patent/KR20170110219A/ko
Application granted granted Critical
Publication of KR102525201B1 publication Critical patent/KR102525201B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Position Input By Displaying (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

플렉서블 전자 장치는 기판; 및 상기 기판 상에 배치되는 배선층을 포함한다, 상기 배선층은 상기 기판 상에 배치되는 제1 도전층; 상기 제1 도전층 상에 배치되며 상기 기판과 평행한 수평 방향으로 서로 이격된 복수의 폴리머 벽들; 및 상기 복수의 폴리머 벽들 사이에 배치되는 제1 부분들 및 상기 복수의 벽들 상에 배치되는 제2 부분을 구비하는 제2 도전층을 포함하고, 상기 제1 도전층의 일부는 상기 제1 부분들과 접촉되는 플렉서블 전자 장치.

Description

플렉서블 전자 장치{FLEXIBLE ELECTRONIC DEVICE}
본 발명은 전자 장치에 관한 것으로, 내구성 및 신뢰성이 향상된 플렉서블 전자 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 최근에 표시장치들은 입력장치로써 터치 패널을 구비한다.
종래의 평면 표시장치와 달리 최근에는 다양한 형태의 표시장치가 개발되고 있다. 커브드 표시장치, 밴딩형 표시장치, 폴더블 표시장치, 롤러블 표시장치, 및 스트레처블 표시장치 등과 같은 다양한 플렉서블 표시장치가 개발되고 있다.
본 발명의 목적은 내구성 및 신뢰성이 향상된 플렉서블 전자 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 플렉서블 표시 장치는 기판; 및 상기 기판 상에 배치되는 배선층을 포함하고, 상기 배선층은 상기 기판 상에 배치되는 제1 도전층; 상기 제1 도전층 상에 배치되며 상기 기판과 평행한 수평 방향으로 서로 이격된 복수의 폴리머 벽들; 및 상기 복수의 폴리머 벽들 사이에 배치되는 제1 부분들 및 상기 복수의 벽들 상에 배치되는 제2 부분을 구비하는 제2 도전층을 포함하고, 상기 제1 도전층의 일부는 상기 제1 부분들과 접촉된다.
상기 폴리머 벽들은 상기 기판과 수직한 가상선을 감싸도록 휘어진 형상을 갖는다.
상기 복수의 폴리머 벽들 중 제1 및 제2 폴리머 벽들 각각은 반원 형상을 가지며, 상기 제1 및 제2 폴리머 벽들은 서로 상기 수평 방향으로 소정 간격 이격하여 연장된다.
상기 복수의 폴리머 벽들은 2차원의 랜덤한 형상을 갖는다.
상기 제1 부분은 상기 복수의 폴리머 벽들 사이를 채우며 상기 복수의 폴리머 벽들과 상기 수평 방향으로 중첩한다.
상기 제1 부분의 두께는 상기 복수의 폴리머 벽들의 두께와 동일하고, 상기 제1 부분 상에 배치되는 상기 제2 부분의 두께와 상기 복수의 폴리머 벽들 상에 배치되는 상기 제2 부분의 두께는 동일하다.
상기 제2 도전층의 상면은 평평하다.
상기 복수의 폴리머 벽들 각각의 두께는 1nm 내지 10nm이다.
상기 복수의 폴리머 벽들 사이의 상기 수평 방향으로의 간격은 10nm 내지 100nm이다.
상기 제1 부분들의 상기 수평 방향으로의 폭은 10nm 내지 100nm이고, 상기 제1 부분들 사이의 상기 수평 방향으로의 간격은 10nm 내지 100nm 이다.
상기 제1 부분들의 측면은 상기 복수의 폴리머 벽들의 측면과 접한다.
본 발명의 일 실시예에 따른 플렉서블 전자장치의 제조방법은 기판 상에 제1 도전층을 형성하는 단계; 상기 제1 도전층 상에 제1 폴리머 및 제2 폴리머을 구비하는 코폴리머층을 형성 하는 단계; 상기 제1 및 제2 폴리머들이 상기 기판과 평행한 수평 방향으로 교대로 배열되도록 상기 코폴리머층의 상기 제1 및 제2 폴리머들을 상분리시키는 단계; 상기 제1 폴리머로 이루어지고 상기 수평 방향으로 중첩되는 복수의 폴리머 벽들이 형성 되도록 상기 제2 폴리머를 선택적으로 제거하는 단계; 및 상기 복수의 폴리머 벽들 및 상기 제1 도전층 상에 제2 도전층을 형성하는 단계를 포함한다.
상기 제1 도전층, 상기 복수의 폴리머 벽들 및 상기 제2 도전층을 패터닝하여 배선층을 형성하는 단계를 포함한다.
상기 제1 및 제2 폴리머를 상분리하는 단계는 상기 코폴리머층을 열 어닐링하는 단계 또는 상기 코폴리머층을 솔벤트 어닐링 하는 단계를 포함한다.
상기 제2 폴리머를 제거 하는 단계는 상기 제2 폴리머를 선택적으로 에칭하는 단계를 포함한다.
상기 제2 도전층을 형성하는 단계는 상기 제2 폴리머를 제거한 후 상기 제2 도전층을 증착하는 단계를 포함한다.
상기 제2 도전층 중 상기 복수의 폴리머 벽들 사이를 채우는 부분은 상기 제1 도전층의 상면과 접촉한다.
상기 복수의 폴리머 벽들 중 제1 및 제2 폴리머 벽들 각각은 반원 형상을 가지며, 상기 제1 및 제2 폴리머 벽들은 서로 상기 수평 방향으로 소정 간격 이격하여 연장된다.
평면상으로 볼 때, 상기 제1 및 제2 폴리머들은 2차원의 랜덤한 형상을 갖는다.
상기 복수의 폴리머 벽들 사이의 상기 수평 방향으로의 간격은 10nm 내지 100nm이다.
상술한 바에 따르면, 배선의 내부에 배치되는 복수의 폴리머 벽들을 포함한다. 따라서, 상기 폴리머 벽들은 상기 배선이 휘어지는 경우 배선의 제1 및 제2 도전층에 발생되는 스트레스를 해소 시키고, 그 결과 상기 제1 및 제2 도전층에 크랙이 발생하는 것이 효과적으로 방지 된다. 따라서 배선의 내구성 및 신뢰성이 개선 될 수 있다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 표시 장치의 사시도 이다.
도 2a 는 본 발명의 일 실시예에 따른 표시 장치의 사시도 이다.
도 2b은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 터치 패널의 단면도이다.
도 4는 도 3에 도시된 제1 배선층을 확대한 단면도 이다.
도 5는 도 4에 도시된 폴리머 벽의 SEM 이미지 이다.
도 6은 도 4에 도시된 제1 배선층이 휘어진 상태를 도시한 단면도 이다.
도 7은 도 3에 도시된 터치 패널의 평면도 이다.
도 8a 내지 8h는 본 발명의 일 실시예에 따른 제1 배선층의 제조 방법을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 보다 상세히 설명하고자 한다.
본 발명에서 플렉서블 전자 장치는 예를 들어, 플렉서블 표시 패널, 플렉서블 터치 패널 또는 플렉서블 태양 전지 패널 등과 같이 외력에 의해 구부려진 상태에서도 안정적으로 구동 될 수 있는 전자 장치들 일 수 있다. 플렉서블 전자 장치는 그 내부의 구성들에 전력 및/또는 전기적인 신호를 공급하기 위한 배선을 필수적으로 포함한다. 이하, 플렉서블 전자 장치가 플렉서블 표시 장치(DD)인 경우를 예를 들어 설명한다. 그러나 이에 한정 되지 않고 본 발명의 기술적 사상은 다양한 플렉서블 전자 장치들에 적용 될 수 있다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 표시 장치의 사시도 이다.
본 실시예에서 플렉서블 표시장치(DD, 이하 표시장치)의 일 예로서 폴더블 표시장치를 예시적으로 도시하였다. 그러나 본 발명은 이에 제한되지 않고, 커브드 표시장치, 밴딩형 표시장치, 롤러블 표시장치, 및 스트레처블 표시장치 등과 같은 다양한 표시장치(DD)에 적용될 수 있다. 별도로 도시하지는 않았으나, 본 발명에 따른 표시장치(DD)는 텔레비전 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 휴대 전화, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 네이게이션 유닛, 게임기, 손목 시계형 전자 기기, 카메라와 같은 중소형 전자장치 등에 사용될 수 있다.
도 1에 도시된 것과 같이, 이미지(IM)가 표시되는 표시면은 제1 방향(DR1) 및 제2 방향(DR2)과 평행하다. 표시면의 법선 방향은 제3 방향(DR3)과 평행하다. 제3 방향(DR3)은 플렉서블 표시장치(DD)의 두께 방향을 지시할 수 있다. 본 명세서에서 수평 방향은 제3 방향(DR3)과 수직한 평면과 평행한 방향을 의미 할 수 있다. 각 부재들의 전면과 배면은 제3 방향(DR3)에 의해 구분될 수 있다.
도 1에 도시된 것과 같이, 표시장치(DD)는 표시면 상에서 구분되는 복수의 영역들을 포함한다. 표시장치(DD)는 해당 영역이 이미지(IM)를 표시 하는지 여부에 따라 표시영역(DA, 또는 활성 영역이라 지칭 될 수 있음) 및 비표시영역(NDA, 또는 비활성영역이라 지칭될 수 있음)으로 구분될 수 있다. 표시 장치(DD)는 표시영역(DA)를 통해 이미지를 표시한다. 비표시영역(NDA)은 이미지를 표시 하지 않는다 비표시영역(NDA)에는 표시 영역(DA)을 구동하기 위한 구동부 및/또는 배선들이 배치 될 수 있다. 도 1에서 이미지(IM)의 일 예로 화병 이미지가 도시되었다. 비표시영역(NDA)은 표시영역(DA)을 에워쌓을 수 있다.
표시장치(DD)는 인가된 외력에 따라 휘어지는 폴딩 영역(FA)과 인가된 외력에 따라 휘어지지 않는 제1 비폴딩 영역(NFA1), 및 제2 비폴딩 영역(NFA2)으로 구분 될 수 있다. 폴딩 영역(FA)은 제1 및 제2 비폴딩 영역(NFA1, NFA2) 사이에 개재될 수 있다. 폴딩 영역(FA)은 예를 들어 제2 방향(DR2)과 평행한 폴딩축(FX)를 기준으로 휘어질 수 있다.
도 2a 는 본 발명의 일 실시예에 따른 표시 장치의 사시도 이며, 도 2b은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 2a에 도시된 것과 같이, 표시장치(DD)는 제1 비폴딩 영역(NFA1)의 표시면과 제2 비폴딩 영역(NFA2)의 표시면이 서로 마주하도록 폴딩축(FX)을 따라서 폴딩될 수 있다. 이하, 제1 및 제2 비폴딩 영역(NFA1, NFA2)의 표시면들이 마주보도록 폴딩되는 것을 내측 폴딩(inner folding)이라 정의한다. 본 실시예에서, 제1 비폴딩 영역(NFA1)이 폴딩축(FX)을 기준으로 시계방향으로 회전됨으로써, 표시장치(DD)가 내측 폴딩될 수 있다.
도시하지는 않았으나, 표시장치(DD)는 제1 비폴딩 영역(NFA1)의 표시면과 제2 비폴딩 영역(NFA2)의 표시면이 외부를 향하고 외부로 노출 되도록 폴딩축(FX)을 따라서 폴딩될 수도 있다. 이하, 제1 및 제2 비폴딩 영역(NFA1, NFA2)의 표시면들이 외부를 향하고 외부로 노출 되도록 폴딩되는 것을 외측 폴딩(outer folding)이라 정의한다.
도 2b를 더 참조하면, 표시장치(DD)는 표시패널(100), 터치 패널(200), 및 윈도우 부재(300)을 포함한다. 도시하지는 않았으나, 표시장치(DD)는 윈도우 부재(300)의 전면에 부착되고, 표시패널(100) 및 터치 패널(200)를 보호하는 보호부재를 더 포함할 수 있다. 표시패널(100), 터치 패널(200), 및 윈도우 부재(300) 각각은 플렉서블할 수 있다.
표시패널(100)은 입력된 영상 데이터에 대응하는 이미지(IM, 도 1 참조)를 생성한다. 표시패널(100)은 액정표시패널 또는 유기발광 표시패널, 전기영동 표시패널, 일렉트로웨팅 표시패널 등일 수 있고, 그 종류가 제한되지 않는다. 본 발명에서 유기발광 표시패널이 예시적으로 설명된다.
터치 패널(200)은 입력지점의 좌표정보를 획득한다. 터치 패널(200)은 표시패널(100)의 전면 상에 배치될 수 있다. 터치 패널(200)은 윈도우 부재(300) 및 표시패널(100) 사이에 개재될 수 있다. 다만, 표시패널(100)과 터치 패널(200)의 위치관계는 이에 제한되지 않는다. 터치 패널(200)은 접촉식 또는 비접촉식 터치 패널일 수 있다.
윈도우 부재(300)는 베이스 부재(300-BS) 및 블랙 매트리스(BM)를 포함한다. 블랙 매트리스(BM)는 베이스 부재(300-BS) 및 터치 패널(200)에 개재되고, 표시장치(DD)의 베젤의 영역 즉, 비표시영역(도 1 참조)을 정의할 수 있다. 블랙 매트리스(BM)는 유색의 유기층으로써 예컨대, 코팅 방식으로 형성될 수 있다.
베이스 부재(300-BS)는 유리 기판, 사파이어 기판, 플라스틱 필름 등을 포함할 수 있다. 별도로 도시하지는 않았으나, 윈도우 부재(300)는 베이스 부재(300-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다.
표시패널(100)과 터치 패널(200)은 광학용 투명 장착 필름(Optically Clear Adhesive film, OCA1)에 의해 결합될 수 있다. 터치 패널(200)과 윈도우 부재(300) 역시 광학용 투명 장착 필름(Optically Clear Adhesive film, OCA2)에 의해 결합될 수 있다. 본 발명의 일 실시예에서 2개의 투명 장착 필름들(OCA1, OCA2) 중 어느 하나는 생략될 수 있다. 예컨대, 표시패널(100)과 터치 패널(200)이 연속되는 증착 공정으로 제조됨으로써, 터치 패널(200)은 표시패널(100) 상에 직접 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 터치 패널의 단면도이고, 도 4는 도 3에 도시된 제1 배선층을 확대한 단면도 이며, 도 5는 도 4에 도시된 폴리머 벽의 SEM 이미지 이다.
먼저, 도 3을 참조하면, 터치 패널(200)은 기판(201), 제1 배선층(210), 제1 절연막(220), 제2 배선층(230), 및 제2 절연막(240)을 포함한다. 본 실시예에서 제1 배선층(210), 제1 절연막(220), 제2 배선층(230), 및 제2 절연막(240)은 기판(201) 상에 순차적으로 적층될 수 있다.
도 3에서 터치 패널(200)은 2-층(2-layer) 구조의 터치 패널이며, 서로 절연된 제1 및 제2 배선층(210, 230)이 각각 하나의 층을 이룰 수 있다. 본 발명의 일 실시예에서, 터치 패널(200)은 1-층(1-layer) 구조의 터치 패널일 수 있으며, 제2 배선층(230)은 생략되고 제1 배선층(210) 하나의 층을 이룰 수 있다. 이하, 터치 패널(200)이 2-layer 구조를 갖는 본 발명의 실시예에 대하여 설명한다.
본 실시예에서 터치 패널(200)은 정전용량 방식 터치 패널일 수 있다. 터치 패널(200)은 교차하는 2종의 센서들을 포함하면 충분하고, 그 종류가 제한되지 않는다. 정전용량 방식 터치 패널은 셀프캡(self capacitance) 방식 또는 뮤추얼 캡(mutual capacitance) 방식으로 터치된 지점의 좌표정보를 획득할 수 있다.
제1 배선층(210)은 기판(201)의 상면 상에 배치된 복수의 배선들을 포함할 수 있다. 복수의 배선들은 후술하는 터치 센서 배선들 또는 연결 배선들일 수 있다.
제1 절연막(220)은 복수의 배선들을 보호하거나, 복수의 배선들 중 일부의 배선들과 다른 일부의 배선들을 서로 절연시킬 수 있다. 제1 절연막(220)은 무기막 또는 유기막을 포함할 수 있다. 제1 절연막(220)은 복층 구조를 가질 수 있고, 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수도 있다.
제2 배선층(230)은 복수의 배선들을 포함할 수 있다. 복수의 배선들은 후술하는 터치 센서 배선들 또는 연결 배선들일 수 있다.
제2 절연막(240)은 제2 배선층(230)을 보호할 수 있다. 제2 절연막(240)은 무기막 또는 유기막을 포함할 수 있다. 제2 절연막(240)은 복층 구조를 가질 수 있고, 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수도 있다. 본 발명의 일 실시예에서 제2 절연막(240)은 생략될 수 있다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에서 제1 배선층(210)은 제1 도전층(211), 복수의 폴리머 벽들(213) 및 제2 도전층(215)을 포함할 수 있다.
상기 제1 도전층(211)은 상기 기판(201) 상에 배치될 수 있다. 본 발명의 일 실시예에서 제1 도전층(211)은 투명 도전성 산화물, 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)을 포함할 수 있다. 본 발명의 일 실시예에서 제1 도전층(211)은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금과 같은 금속을 포함하는 광학적으로 얇은(optically thin) 단층 박막 또는 다층 박막일 수 있다. 또한, 본 발명의 일 실시예에서 제1 도전층(211)은 전도성 고분자, 금속 나노 와이어, 그라핀 중 적어도 어느 하나를 포함할 수 있다. 제1 도전층(211)은 상술한 물질 중 어느 하나를 포함하는 제1 층과 다른 하나를 포함하는 제2 층, 그밖에 더 많은 층들을 포함할 수 있다.
복수의 폴리머 벽들(213)은 제1 도전층(211) 상에 배치 될 수 있다. 복수의 폴리머 벽들(213)은 예를 들어, PMMA(polymethyl methacrylate) 및 PS(polystyrene)과 같은 폴리머로 이루어지거나 이를 포함할 수 있다.
본 발명의 일 실시예에서 복수의 폴리머 벽들(213)은 나노 단위(scale)의 형상을 가질 수 있다. 보다 구체적으로, 복수의 폴리머 벽들(213) 각각의 두께(또는 높이)는, 예를 들어, 1nm 내지 10nm일 수 있으며, 복수의 폴리머 벽들(213) 사이의 수평 방향으로의 간격은, 예를 들어, 10nm 내지 100nm일 수 있고, 복수의 폴리머 벽들(213)의 두께 및 폭은 10nm 내지 100nm일 수 있다.
도 5는 복수의 폴리머 벽들(213)의 SEM(scanning electron microscope) 이미지 이다. 도 5에 도시된 바와 같이, 복수의 폴리머 벽들(213)은 평면상으로 보았을 때, 랜덤한 형상을 가질 수 있다. 복수의 폴리머 벽들(213)은 서로 수평 방향으로 소정 간격 이격하여 얽혀 있는 2차원의 패턴을 이룰 수 있으며, 예를 들어, 인간의 지문과 같은 패턴을 이룰 수 있다. 복수의 폴리머 벽들(213)은 서로 수평 방향으로만 중첩될 수 있으며, 제3 방향(DR3)으로는 중첩되지 않을 수 있다.
복수의 폴리머 벽들(213)은 휘어진 형상을 가질 수 있다 보다 구체적으로, 복수의 폴리머 벽들(213) 각각의 적어도 일부는 기판(201)과 수직한 가상선(미도시)을 감싸도록 휘어진 형상을 가질 수 있다. 복수의 폴리머 벽들(213) 중 적어도 2개의 폴리머 벽들, 예를 들어, 제1 및 제2 폴리머 벽들(213a, 213b) 각각은 반원 형상을 가질 수 있다. 제1 및 제2 폴리머 벽들(213a, 213b)은 수평 방향으로 소정 간격 이격하여 연장될 수 있다.
복수의 폴리머 벽들(213)은, 예를 들어, 후술할 코폴리머(또는 블록 코폴리머)의 자기조립특성을 이용한 나노 패턴 형성 방법에 의해 형성될 수 있다.
다시 도 4를 참조하면, 제2 도전층(215)은 제1 도전층(211) 및 복수의 폴리머 벽들(213) 상에 배치될 수 있다. 제2 도전층(215)은 투명 도전성 산화물, 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)을 포함할 수 있다. 제2 도전층(215)은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금과 같은 금속을 포함하는 광학적으로 얇은 단층 박막 또는 다층 박막일 수 있다. 또한, 제2 도전층(215)은 전도성 고분자, 금속 나노 와이어, 그라핀 중 적어도 어느 하나를 포함할 수 있다. 제2 도전층(215)은 상술한 물질 중 어느 하나를 포함하는 제1 층과 다른 하나를 포함하는 제2 층, 그밖에 더 많은 층들을 포함할 수 있다.
본 발명의 일 예에서 제2 도전층(215)은, 예를 들어, 제1 도전층(211)과 동일한 물질로 이루어지거나, 제1 도전층(211)과 상이한 물질로 이루어질 수 있다. 제1 및 제2 도전층(211, 215)의 조합에 따라, 제1 배선층(210)의 벤딩에 대한 내구성 및 신뢰성, 전기 전도도 또는 투과도가 결정될 수 있다.
제2 도전층(215)은 제1 부분들(215a) 및 제2 부분(215b)을 포함할 수 있다. 제1 및 제2 부분들(215a, 215b)은 설명의 편의를 위해 구분한 것이며, 제1 및 제2 부분들(215a, 215b)은 일체(one body)로 이루어지거나 동일한 공정에 의해 형성 될 수 있다.
본 발명의 일 예에서, 제1 부분들(215a)은 복수의 폴리머 벽들(213) 사이에 각각 제공 되고, 복수의 폴리머 벽들(213) 사이에 정의된 공간을 채울 수 있다. 보다 구체적으로, 제1 부분들(215a)은 복수의 폴리머 벽들(213)과 수평 방향으로 중첩하고, 수직 방향으로는 중첩되지 않을 수 있다. 제1 부분들(215a)은 복수의 폴리머 벽들(213)에 의해 커버 되지 않는 제1 도전층(211)의 상면과 접촉 할 수 있다. 제1 부분들(215a)의 측면은 상기 복수의 폴리머 벽들(213)의 측면과 접촉할 수 있다.
제1 부분들(215a)은 복수의 폴리머 벽들(213) 사이의 공간을 채우므로, 상기 제1 부분들(215a)은 복수의 폴리머 벽들(213)에 대응되는 형상을 갖는다. 즉, 제1 부분들(215a)은 평면상으로 보았을 때, 랜덤한 형상을 가질 수 있다. 제1 부분들(215a)은 서로 수평 방향으로 소정 간격 이격하여 얽혀 있는 2차원의 패턴을 이룰 수 있으며, 예를 들어, 인간의 지문과 같은 패턴을 이룰 수 있다. 본 발명의 일 예에서, 제1 부분들(215a)의 수평 방향으로의 폭은 10nm 내지 100nm이고, 제1 부분들(215a) 사이의 수평 방향으로의 간격은 10nm 내지 100nm 일 수 있다. 제1 부분들(215a)의 두께(또는 높이)는 복수의 폴리머 벽들(213)의 두께와 실질적으로 동일하고, 예를 들어, 1nm 내지 10nm일 수 있다.
제2 부분(215b)은 제1 부분들(215a) 및 복수의 폴리머 벽들(213) 상에 배치되고, 제1 부분들(215a) 및 복수의 폴리머 벽들(213)을 전면적으로 커버할 수 있다.
제2 부분(215b)의 두께는 일정할 수 있다. 보다 구체적으로, 제1 부분(215a) 상에 배치되는 제2 부분(215b)의 두께와 복수의 폴리머 벽들(213) 상에 배치되는 제2 부분(215b)의 두께는 동일할 수 있다. 그에 따라, 제2 부분(215b)의 상면, 즉, 제2 도전층(215)의 상면은 실질적으로 평평할 수 있다. 본 발명은 이에 한정 되지 않고, 제2 부분(215b)은 수평 방향을 따라 복수의 폴리머 벽들(213)에 대응하는 단차를 가질 수도 있다.
본 발명의 일 예에서, 상기 제2 배선층(230)도 상기 제1 배선층(210)과 동일한 구조, 즉 제1 도전층(211), 복수의 폴리머 벽들(213), 및 제2 도전층(215)을 가질 수 있으므로, 중복되는 설명은 생략한다.
도 6은 도 4에 도시된 제1 배선층이 휘어진 상태를 도시한 단면도 이다.
도 6을 참조하면, 제1 배선층(210)은 외측 폴딩 될 수 있다. 그에 따라, 제1 배선층(210)에 정의되는 중립면(NP, neutral plane)을 기준으로 중립면(NP)의 상측의 구성에는 수평 방향으로 작용하는 인장력이, 중립면(NP)의 하측의 구성에는 수평 방향으로 작용하는 압축력이 발생될 수 있다으며, 이러한 압축력 및 인장력에 의해 제1 및 제2 도전층(211, 215)에는 크랙이 발생할 수 있다. 복수의 폴리머 벽들(213) 각각은 제1 및 제2 도전층(211, 215)보다 작은 모듈러스를 가지므로, 이러한 제1 및 제2 도전층(211, 215)에 인가될 수 있는 압축력 및 인장력을 해소할 수 있다. 본 발명의 일 예로, 복수의 폴리머 벽들(213) 각각은 대략 10Gpa 미만의 모듈러스를 가지며, 상기 제1 및 제2 도전층(211, 215)는 10Gpa보다 큰 모듈러스를 갖는다.
또한, 복수의 폴리머 벽들(213)은은 나노 단위에서 구현된 2차원의 랜덤한 패턴을 가지므로 이러한 압축력 및 인장력을 효과적으로 해소 할 수 있으며, 나노 단위의 크랙이 마이크로 단위의 크랙으로 성장되는 것을 방지 할 수 있다. 일반적으로 마이크로 단위의 크랙은 쉽게 전파되고, 배선을 오픈 시켜 배선의 전기 전도도를 급격하게 감소 시킬 수 있다.
결과적으로, 제1 배선층(210)이 폴딩되는 경우 발생되는 압축력 및 인장력에 의해 제1 배선층(210)에 크랙(특히, 마이크로 단위의 크랙)이 발생하는 것이 방지될 수 있으며, 벤딩에 대한 제1 배선층(210)의 내구성 및 신뢰성이 개선될 수 있다.
도 7은 도 3에 도시된 터치 패널의 평면도 이다.
도 3 및 도 7를 참조하면, 터치 패널(200)은 제1 배선층(210)에 형성된 제1 터치 센서 배선들(TS1-1~TS1-4)과 제2 배선층(230)에 형성된 제2 터치 센서 배선들(TS2-1~TS2-8)을 포함할 수 있다.
제1 터치 센서 배선들(TS1-1~TS1-4)은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 나열될 수 있다. 제2 터치 센서 배선들(TS2-1~TS2-8)은 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1)을 따라 나열될 수 있다. 제2 터치 센서 배선들(TS2-1~TS2-8)은 제1 터치 센서 배선들(TS1-1~TS1-4)과 절연될 수 있다.
도 7에는 4개의 제1 터치 센서 배선들(TS1-1~TS1-4)과 8개의 제2 터치 센서 배선들(TS2-1~TS2-8)을 예시적으로 도시하였다. 제1 터치 센서 배선들(TS1-1~TS1-4)과 제2 터치 센서 배선들(TS2-1~TS2-8)은 표시영역(DA)에 배치된다.
제1 터치 센서 배선들(TS1-1~TS1-4)은 제1 방향(DR1)으로 나열된 제1 센서패턴들(TSP1) 및 제1 센서패턴들(TSP1) 중 제1 방향(DR1)으로 인접하는 2개의 제1 센서패턴들을 연결하는 제1 연결패턴들(TLP1)을 포함한다. 제1 센서패턴들(TSP1)과 제1 연결패턴들(TLP1)은 일체의 형상을 가질 수 있다. 또한, 도시되지 않았으나, 제1 센서패턴들(TSP1)과 제1 연결패턴들(TLP1)은 메쉬(mesh) 형상을 가질 수 있다.
제2 터치 센서 배선들(TS2-1~TS2-8)은 제2 방향(DR2)으로 나열된 제2 센서패턴들(TSP2) 및 제2 센서패턴들(TSP2) 중 제2 방향(DR2)으로 인접하는 2개의 제2 센서패턴들을 연결하는 제2 연결패턴들(TLP2)을 포함한다. 제2 센서패턴들(TSP2)과 제2 연결패턴들(TLP2)은 일체의 형상을 가질 수 있다. 또한, 도시되지 않았으나, 제2 센서패턴들(TSP2)과 제2 연결패턴들(TLP2)은 메쉬 형상을 가질 수 있다. 제2 연결패턴들(TLP2)은 대응되는 제1 연결패턴들(TLP1)과 절연교차 한다.
터치 패널(200)은 비표시 영역(NDA)에 제공되는 기판(201) 상에 제공되는 복수의 연결 배선을 포함할 수 있다. 복수의 연결 배선은 제1 또는 제2 배선층(210, 230)에 형성될 수 있다.
복수의 연결 배선은 복수의 제1 연결 배선(N1~N4) 및 복수의 제2 연결 배선(M1~M8)를 포함한다. 복수의 제1 연결 배선(N1~N4)의 일단들은 제1 터치 센서 배선들(TS1-1~TS1-4) 중 대응되는 제1 터치 센서 배선들에 각각 연결되고 그 타단들은 비표시 영역(NDA)의 하단측에 제공되는 복수의 입력 패드(IP) 중 대응되는 입력 패드에 각각 연결된다. 복수의 제1 연결 배선(N1~N4)은 복수의 입력 패드(IP)를 통해 터치 구동부(미도시)와 연결 될 수 있다. 복수의 제1 연결 배선(N1~N4)은 터치 구동부로부터 제1 터치 센서 배선들(TS1-1~TS1-4)를 구동시키는 구동 신호를 수신 받거나, 제1 터치 센서 배선들(TS1-1~TS1-4)로부터 터치 구동부에 제공하는 터치 신호를 수신 받을 수 있다.
또한, 복수의 제2 연결 배선(M1~M8)의 일단들은 대응되는 제2 터치 센서 배선들(TS2-1~TS2-8)에 각각 연결되고 그 타단들은 복수의 입력 패드(IP) 중 대응되는 입력 패드에 각각 연결된다. 복수의 제2 연결 배선(M1~M8)은 터치 구동부로부터 제2 터치 센서 배선들(TSP2-1~TSP2-8)을 구동시키는 구동 신호를 수신 받거나, 제2 터치 센서 배선들(TS2-1~TS2-8)로부터 터치 구동부에 제공하는 터치 신호를 수신 받을 수 있다.
전술한 바와 같이, 상기 제1 및 제2 배선층(210, 230)에 제1 및 제2 터치 센서 배선들(TS1-1~TS1-4, TS2-1~TS2-8)과 연결 배선들(N1~N4, M1~M8)이 형성 될 수 있다. 따라서, 터치 패널(200)이 휘어지는 경우, 제1 및 제2 배선층(210, 230)의 복수의 폴리머 벽(213, 도 4에 도시됨)에 의해 제1 및 제2 배선층(210, 230)에서 발생하는 압축력 및 인장력이 효과적으로 해소될 수 있다. 결과적으로, 제1 및 제2 배선층(210, 230)에 크랙이 발생하는 것이 방지될 수 있으며, 터치 패널(200)의 벤딩에 대한 내구성 및 신뢰성이 개선될 수 있다.
본 발명의 일 예에서, 제1 및 제2 배선층(210, 230)이 터치 패널(200)에서 구현되는 실시예에 대하여 설명하였으나, 본 발명은 이에 한정되지 않는다. 제1 또는 제2 배선층(210, 230)은 표시 패널(100, 도 2b에 도시됨)의 데이터 라인, 게이트 라인과 같은 배선으로써 구현될 수도 있다. 나아가, 제1 또는 제2 배선층(210, 230)은 플렉서블한 중소형 또는 대형 전자 장치에 적용되어, 플렉서블 전자 장치의 벤딩에 대한 내구성 및 신뢰성을 개선 시킬 수 있다.
도 8a 내지 8h는 본 발명의 일 실시예에 따른 제1 배선층의 제조 방법을 도시한 도면이다.
도 8a에 도시된 바와 같이, 기판(201) 위에 제1 도전층(211)을 형성한다. 제1 도전층(211)은 예를 들어, 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
도 8b에 도시된 바와 같이, 제1 도전층(211) 상에 제1 및 제2 폴리머로 이루어진 코폴리머층(212)을 형성 한다. 본 발명의 일 예에서, 코폴리머층(212)은 제1 및 제2 폴리머를 포함하는 블록 코폴리머를 포함할 수 있다.
블록 코폴리머는 두 가지 또는 그 이상의 서로 다른 구조를 가지는 폴리머 블록(polymer block)들이 공유결합을 통해 하나의 폴리머로 결합된 형태의 기능성 고분자이다. 블록 코폴리머를 구성하는 각 코폴리머 블록들은 각각의 화학 구조의 차이로 인해 서로 다른 섞임 특성 및 서로 다른 선택적 용해도를 가질 수 있다. 이는 블록 코폴리머가 용액상 혹은 고체상에서 상분리 또는 선택적 용해에 의해 자기조립 구조 (self-assembled structure)를 형성하게 되는 요인이 된다.
블록 코폴리머는, 예를 들어, PS-PMMA(폴리스티렌-폴리메타메틸아크릴레이트)일 수 있다. 이에 한정 되지 않고, 블록 코폴리머는 블록코폴리머는 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-polybutylmethacrylate) 코폴리머, 폴리부타디엔-폴리디메틸실록산 (polybutadiene-polydimethylsiloxane) 코폴리머, 폴리부타디엔-폴리메틸메타크릴레이트(polybutadiene-polymethylmethacrylate) 코폴리머, 폴리부타디엔-폴리비닐피리딘(polybutadienepolyvinylpyridine) 코폴리머, 폴리부틸아크릴레이트-폴리메틸메타크릴레이트(polybutylacrylate-polymethylmethacrylate) 코폴리머, 폴리부틸아크릴레이트-폴리비닐피리딘(polybutylacrylate-polyvinylpyridine) 코폴리머, 폴리이소프렌-폴리비닐피리딘 (polyisoprenepolyvinylpyridine)코폴리머, 폴리이소프렌-폴리메틸메타크릴레이트(polyisoprene-polymethylmethacrylate)코폴리머, 리헥실아크릴레이트-폴리비닐피리딘 (polyhexylacrylatepolyvinylpyridine) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리메틸메타크릴레이트 (polyisobutylene-polymethylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트(polyisobutylene-polybutylmethacrylate) 코폴리머, 폴리이소부틸렌-폴리디메틸실록((polyisobutylenepolydimethylsiloxane) 코폴리머, 폴리부틸메타크릴레이트-폴리부틸아크릴레이트(polybutylmethacrylatepolybutylacrylate) 코폴리머, 폴리에틸에틸렌-폴리메틸메타크릴레이트(polyethylethylene-polymethylmethacrylate) 코폴리머, 폴리스티렌-폴리부틸메타크릴레이트 (polystyrenepolybutylmethacrylate),폴리스티렌-폴리부타디엔(polystyrene-polybutadiene) 코폴리머, 폴리스티렌-폴리이소프렌 (polystyrene-polyisoprene) 코폴리머, 폴리스티렌-폴리메틸실록산 (polystyrenepolydimethylsiloxane)코폴리머, 폴리스티렌-폴리비닐피리딘 (polystyrene-polyvinylpyridine) 코폴리머, 폴리에틸에틸렌-폴리비닐피리딘 (polyethylethylene-polyvinylpyridine), 폴리에틸렌-폴리비닐피리딘(polyethylene-polyvinylpyridine) 코폴리머, 폴리비닐피리딘-폴리메틸메타크릴레이트(polyvinylpyridinepolymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리이소프렌 (polyethyleneoxidepolyisoprene)코폴리머, 폴리에틸렌옥사이드-폴리부타디엔 polyethyleneoxide-polybutadiene) 코폴리머, 폴리에틸렌옥사이드-폴리스티렌(polyethyleneoxide-polystyrene) 코폴리머, 폴리에틸렌옥사이드-폴리메틸메타크릴레이트 (polyethyleneoxidepolymethylmethacrylate) 코폴리머, 폴리에틸렌옥사이드-폴리디메틸실록산(polyethyleneoxide-polydimethylsiloxane) 코폴리머, 폴리스티렌-폴리에틸렌옥사이드 (polystyrenepolyethyleneoxide)코폴리머일 수 있다.
코폴리머층(212)의 제1 및 제2 폴리머(212a, 212b) 재배열 및 배향시키기 위하여 도 8c 및 8d에 도시된 바와 같이 코폴리머층(212)의 제1 및 제2 폴리머(212a, 212b)를 상분리 시킨다. 본 발명의 일 예로, 제1 및 제2 폴리머(212a, 212b)를 상분리 시키기 위해, 코폴리머층(212)을 코폴리머층(212)의 유리전이온도보다 높은 온도에서 열 어닐링 시킬 수 있다. 또한 이에 한정 되지 않고 제1 및 제2 폴리머(212a, 212b)를 상분리 시키기 위해, 코폴리머층(212)을 솔벤트 어닐링 시킬 수 있다.
코폴리머층(212)의 제1 및 제2 폴리머(212a, 212b)가 상분리 됨에 따라 제1 및 제2 폴리머(212a, 212b)는 기판(201)과 평행한 수평 방향으로 교대로 배열될 수 있다. 제1 및 제2 폴리머(212a, 212b)는 전술한 2차원의 랜덤한 형상 및 지문과 같은 패턴을 이룰 수 있다.
제2 폴리머(212b)를 선택적으로 제거하면, 도 8e 및 8f에 도시된 바와 같이, 제1 폴리머(212a)만이 남아, 복수의 폴리머 벽(213)이 형성 된다. 예를 들어, 제2 폴리머(212b)를 이루는 PMMA 폴리머를 선택적으로 에칭하여 제거할 수 있다. PMMA 폴리머와 PS 폴리머의 용해도 차이를 이용하여, 솔벤트를 이용하는 습식 식각으로 PMMA 블록만을 선택적으로 에칭하여 제거할 수 있다.
도 8g에 도시된 바와 같이, 복수의 폴리머 벽들(213) 및 제1 도전층(211) 상에 제2 도전층(215)을 형성 한다. 제2 도전층(215)은, 예를 들어, 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
제1 도전층(211), 복수의 폴리머 벽들(213), 및 제2 도전층(215)을 패터닝하면, 도 8h에 도시된 바와 같이 기설정된 레이아웃에 대응하는 배선층(202)이 형성될 수 있다. 예를 들어, 에칭 영역(EA)의 제1 도전층(211), 복수의 폴리머 벽들(213), 및 제2 도전층(215)을 에칭하고, 비에칭 영역(NEN)의 제1 도전층(211), 복수의 폴리머 벽들(213), 및 제2 도전층(215)을 에칭 시키지 않음으로써, 배선층(202)을 형성할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 기준하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 플렉서블 표시장치 100: 표시패널
200: 터치 패널 FA: 폴딩 영역
NFA1, NFA2: 제1 및 제2 비폴딩 영역
201: 기판 210: 제1 배선층
213: 복수의 폴리머 벽들 230: 제2 배선층

Claims (20)

  1. 기판; 및
    상기 기판 상에 배치되는 배선층을 포함하고,
    상기 배선층은
    상기 기판 상에 배치되는 제1 도전층;
    상기 제1 도전층 상에 배치되며 상기 기판과 평행한 수평 방향으로 서로 이격된 복수의 폴리머 벽들; 및
    상기 복수의 폴리머 벽들 사이에 배치되는 제1 부분들 및 상기 복수의 폴리머 벽들 상에 배치되는 제2 부분을 구비하는 제2 도전층을 포함하고,
    상기 제1 도전층의 일부는 상기 제1 부분들과 접촉되고,
    상기 제2 도전층은 상기 폴리머 벽들 및 상기 제1 도전층을 전면적으로 커버하여, 상기 폴리머 벽들은 상기 제1 도전층과 상기 제2 도전층 사이에 배치되는 플렉서블 전자 장치.
  2. 제1 항에 있어서,
    상기 폴리머 벽들은 상기 기판과 수직한 가상선을 감싸도록 휘어진 형상을 갖는 플렉서블 전자 장치.
  3. 제1 항에 있어서,
    상기 복수의 폴리머 벽들 중 제1 및 제2 폴리머 벽들 각각은 반원 형상을 가지며, 상기 제1 및 제2 폴리머 벽들은 서로 상기 수평 방향으로 소정 간격 이격하여 연장되는 플렉서블 전자 장치.
  4. 제1 항에 있어서,
    상기 복수의 폴리머 벽들은 2차원의 랜덤한 형상을 갖는 플렉서블 전자 장치.
  5. 제1 항에 있어서,
    상기 제1 부분은 상기 복수의 폴리머 벽들 사이를 채우며 상기 복수의 폴리머 벽들과 상기 수평 방향으로 중첩하는 플렉서블 전자 장치.
  6. 제1 항에 있어서,
    상기 제1 부분의 두께는 상기 복수의 폴리머 벽들의 두께와 동일하고, 상기 제1 부분 상에 배치되는 상기 제2 부분의 두께와 상기 복수의 폴리머 벽들 상에 배치되는 상기 제2 부분의 두께는 동일한 플렉서블 전자 장치.
  7. 제6 항에 있어서,
    상기 제2 도전층의 상면은 평평한 플렉서블 전자 장치.
  8. 제1 항에 있어서,
    상기 복수의 폴리머 벽들 각각의 두께는 1nm 내지 10nm인 플렉서블 전자 장치.
  9. 제1 항에 있어서,
    상기 복수의 폴리머 벽들 사이의 상기 수평 방향으로의 간격은 10nm 내지 100nm인 플렉서블 전자 장치.
  10. 제1 항에 있어서,
    상기 제1 부분들의 상기 수평 방향으로의 폭은 10nm 내지 100nm이고, 상기 제1 부분들 사이의 상기 수평 방향으로의 간격은 10nm 내지 100nm 인 플렉서블 전자 장치.
  11. 제1 항에 있어서,
    상기 제1 부분들의 측면은 상기 복수의 폴리머 벽들의 측면과 접하는 플렉서블 전자 장치.
  12. 기판 상에 제1 도전층을 형성하는 단계;
    상기 제1 도전층 상에 제1 폴리머 및 제2 폴리머을 구비하는 코폴리머층을 형성 하는 단계;
    상기 제1 및 제2 폴리머들이 상기 기판과 평행한 수평 방향으로 교대로 배열되도록 상기 코폴리머층의 상기 제1 및 제2 폴리머들을 상분리시키는 단계;
    상기 제1 폴리머로 이루어지고 상기 수평 방향으로 중첩되는 복수의 폴리머 벽들이 형성 되도록 상기 제2 폴리머를 선택적으로 제거하는 단계; 및
    상기 복수의 폴리머 벽들 및 상기 제1 도전층 상에 제2 도전층을 형성하는 단계를 포함하고,
    상기 제2 도전층은 상기 폴리머 벽들 및 상기 제1 도전층을 전면적으로 커버하여, 상기 폴리머 벽들은 상기 제1 도전층과 상기 제2 도전층 사이에 배치되는 플렉서블 전자 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 제1 도전층, 상기 복수의 폴리머 벽들 및 상기 제2 도전층을 패터닝하여 배선층을 형성하는 단계를 포함하는 플렉서블 전자 장치의 제조 방법.
  14. 제12 항에 있어서,
    상기 제1 및 제2 폴리머를 상분리하는 단계는 상기 코폴리머층을 열 어닐링하는 단계 또는 상기 코폴리머층을 솔벤트 어닐링 하는 단계를 포함하는 플렉서블 전자 장치의 제조 방법.
  15. 제12 항에 있어서,
    상기 제2 폴리머를 제거 하는 단계는 상기 제2 폴리머를 선택적으로 에칭하는 단계를 포함하는 플렉서블 전자 장치의 제조 방법.
  16. 제12 항에 있어서,
    상기 제2 도전층을 형성하는 단계는 상기 제2 폴리머를 제거한 후 상기 제2 도전층을 증착하는 단계를 포함하는 플렉서블 전자 장치의 제조 방법.
  17. 제12 항에 있어서,
    상기 제2 도전층 중 상기 복수의 폴리머 벽들 사이를 채우는 부분은 상기 제1 도전층의 상면과 접촉하는 플렉서블 전자 장치의 제조 방법.
  18. 제12 항에 있어서,
    상기 복수의 폴리머 벽들 중 제1 및 제2 폴리머 벽들 각각은 반원 형상을 가지며, 상기 제1 및 제2 폴리머 벽들은 서로 상기 수평 방향으로 소정 간격 이격하여 연장되는 플렉서블 전자 장치의 제조 방법.
  19. 제12 항에 있어서,
    평면상으로 볼 때, 상기 제1 및 제2 폴리머들은 2차원의 랜덤한 형상을 갖는 플렉서블 전자 장치의 제조 방법.
  20. 제12 항에 있어서,
    상기 복수의 폴리머 벽들 사이의 상기 수평 방향으로의 간격은 10nm 내지 100nm인 플렉서블 전자 장치의 제조 방법.
KR1020160034153A 2016-03-22 2016-03-22 플렉서블 전자 장치 KR102525201B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160034153A KR102525201B1 (ko) 2016-03-22 2016-03-22 플렉서블 전자 장치
US15/465,545 US10201079B2 (en) 2016-03-22 2017-03-21 Flexible electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160034153A KR102525201B1 (ko) 2016-03-22 2016-03-22 플렉서블 전자 장치

Publications (2)

Publication Number Publication Date
KR20170110219A KR20170110219A (ko) 2017-10-11
KR102525201B1 true KR102525201B1 (ko) 2023-04-25

Family

ID=59898408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160034153A KR102525201B1 (ko) 2016-03-22 2016-03-22 플렉서블 전자 장치

Country Status (2)

Country Link
US (1) US10201079B2 (ko)
KR (1) KR102525201B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033643A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165341A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 電子回路基板とその製造方法及び電子回路基板を用いた表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794704B2 (en) 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
JP5111024B2 (ja) 2007-08-31 2012-12-26 キヤノン株式会社 ブロックポリマー、金属とブロックポリマーの複合体およびデバイス
WO2014011226A1 (en) * 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US20130209755A1 (en) * 2012-02-15 2013-08-15 Phillip Dene Hustad Self-assembled structures, method of manufacture thereof and articles comprising the same
JP6398596B2 (ja) 2013-10-22 2018-10-03 住友金属鉱山株式会社 ２層フレキシブル配線用基板及びそれを用いたフレキシブル配線板
TWI568865B (zh) 2013-10-23 2017-02-01 Sumitomo Metal Mining Co Layer 2 flexible wiring substrate and manufacturing method thereof, and two-layer flexible wiring board and manufacturing method thereof
KR101878358B1 (ko) * 2015-04-02 2018-07-16 한국과학기술연구원 하이브리드 전자 시트를 포함하는 압력 센서 및 그를 포함하는 웨어러블 디바이스

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165341A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 電子回路基板とその製造方法及び電子回路基板を用いた表示装置

Also Published As

Publication number Publication date
US20170280553A1 (en) 2017-09-28
KR20170110219A (ko) 2017-10-11
US10201079B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
JP6479175B2 (ja) フレキシブル基板の信号トレースパターン
US9019232B2 (en) Touch screen panel
KR102543916B1 (ko) 플렉서블 전자 장치
KR102313489B1 (ko) 터치패널 및 이를 포함하는 표시장치
KR102381659B1 (ko) 플렉서블 표시장치
US10943958B2 (en) Display apparatus
KR20240005627A (ko) 표시 장치
US8717333B2 (en) Electrostatic capacity type touch panel, display device and process for producing electrostatic capacity type touch panel
US20140267953A1 (en) Touch screen panel and method of manufacturing the same
US9092104B2 (en) Flexible touch screen panel
US10416821B2 (en) Touch substrate, touch display panel and touch display apparatus having the same, and fabricating method thereof
KR20170052806A (ko) 표시장치
US9946420B2 (en) Touch screen panel and method for manufacturing the same
US10444911B2 (en) Flexible touch sensing unit and method of manufacturing a flexible touch sensing unit
US20150015802A1 (en) Touch sensor
KR20150095449A (ko) 터치센서 및 제조방법
KR20150049174A (ko) 터치센서
KR102525201B1 (ko) 플렉서블 전자 장치
KR20140076174A (ko) 터치패널
KR20140112892A (ko) 터치 스크린 패널 및 그 제조 방법
KR20210151300A (ko) 표시 장치
TWM494963U (zh) 觸控面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant