TW591705B - Method for enhancing electrode surface area in DRAM cell capacitors - Google Patents

Description

玫、發明說明· 【明屬^SL ^3 發明領域 本發明一般有關於半導體裝置，且特別有關於半導體 電容器結構，以及形成半導體電容器的方法，特別是用於 形成動態隨機存取記憶體（dram)晶胞結構以及合併有 DRAM晶胞結構之積體電路的應用。 L先前技術3 發明背景 積體電路持續的密集化及最小化已使得半導 今體§己憶裝 置可使用較小的面積。例如，在高密度動態隨機存取“ 體晶胞(DRAMs)的製造中，用於記憶體晶胞之儲存矿黑隐 容器）的面積較少。然而，該電容器必須有最小的儲 以確保該記憶胞的操作。亦有—已增加儲存量的需求，谷 邊等裝置能以較快的速率執行較多的功能。 乂使 存㈣些技術已經魏以在有限㈣中增加該電容器的儲 堆〜H如’已藉由在—溝槽中形成該電容器或成為— u 冓來增加表面積。 形成錯存節點之下電極的表面粗㈣來完/已糟由增加 第…表面來增加電極之表面積的f知方法如 聚料來作方法係有關於减—半球面難(HSG) 段H)在-預參照第^圖’其表示半導體晶圓片 处里步驟中形成一dram電容器。晶圓片段10 包含一半導體材料12(如單晶石夕）以及字線14及16，該晶圓片 段10具有的氣化物間隔18使半導體材料12與字線14及16形 成橫向相鄰。在基板材料12中之擴散區20係位於該字線14 及16之間，且以包含於字線14及16之電晶體閘極來電氣連 接。如硼磷矽玻璃(BPSG)之絕緣層22已形成於該半導體材 料12及字線14、16之上。經摻雜之多晶插栓24已透過該絕 緣層22形成以提供介於該電容器以及字線14、16間之擴散 區20的電接觸。接觸開口 26已透過該絕緣層22形成於該插 栓24。一薄形經重摻雜且實質上為非定形或擬晶的矽層28 已沉積於該絕緣層22及該插栓24之上。 參照第1B圖’依據習知技術的方法，未經摻雜的非定 形或擬μ碎層3 0係；儿積於經換雜的非定形或擬晶的發層2 $ 之上。該晶圓片段10接著暴露於如石夕烧或二矽烧的石夕來源 氣體（前頭32)以形成一石夕結晶的種子層或核中心，該種子層 或核中心係經導入且分散於該未經摻雜的非定形或擬晶之 矽層30上，如第1C圖所示，以促進隨後之半球面顆粒的生 長。該晶圓片段10接著經高溫退火以將該未經摻雜的非定 形或擬晶之矽層30轉變為由該種子層中任意分散之矽結晶 所促進的結晶結構。該高溫處理造成該多晶矽在該種子結 晶附近凝聚並形成HSG聚矽物34，產生如第1D圖所示的儲 存節點結構36。雖然圖式未表示，接著在該結構上形成一 第二晶胞板(如上電極），然後藉由於該結構上形成一薄晶胞 介電層以完成該DRAM晶胞，該第二晶胞板典型地為一可 導電之經摻雜的聚矽物或以金屬為主的層。 即使該HSG聚石夕物増加該下電容器電極的表㈣，目 前用於增加電容ϋ表面積的HSG式方法已接近物理極限。 利用HS⑽來形成-容器型電容器結構的缺點在於該增加 表面積所需要的形態為導電膜之科確物理轉變的功能。 腸石夕形態需要獲得表面積的增加以用於次世代部分類型 之在結構上不穩固之跨越消耗的、球根狀顆粒之結構邊界 的要求。目前的技術並不允許整齊之職料構成，且由 橫跨晶圓之溫度梯度以及㈣流動力學在增加表面積的大 量變化造成不欲的圖案。不夠财的排列以及經轉變的顆 粒尺寸可能為有問題的’如，過度生長的卿粒以及形 成不連績且分離的凸塊。再者，若刪料成長過量且延 伸至該容器的相對側，職電容器板的表面積將減少。此 外，由於接種並非即時且花費一段時間，在接種開始時已 形成的顆粒大於由種子在接種步驟結束時所沉積形成的顆 粒。於該電容器板之表面上提供更精確且—致的粗糖度以 增加表面積將係所欲的。 【明内溶1】 發明概要 本發明大體而言有關於半導體製造技術，且更特別地 為形成電容器電極的技術。 在一態樣中，本發明提供在半導體裝置之電容器中形 成一下電極結構的方法。在該方法的一具體實施例中，在 奈米凸粒或奈米多孔膜之形式的一紋理層係在晶胞導電層 沉積之前形成以形成下電極。該紋理層可包含一表面結構 為奈米結構及/或週期網狀物的整齊陣列，該表面結構具 有實質上一致的大小（如高度、尺寸）。 在該方法的另一具體實施例中，可聚合材料係沉積於 5該容器之絕緣層上以作為一可由臭氧分解及UV曝光轉變 為凸粒或多孔結構的前驅物，產生包含一絕緣之碳氧化矽 膜的紋理層。該可聚合材料包含一碳氫嵌段以及一含矽嵌 段。該碳氮後段對含矽嵌段的分量可變化以形成凸粒結構 或多孔結構的奈米結構。該膜經撞擊蝕刻（如RIE)以清除一 10通至基板之下的開口或在晶胞底部的導電插頭以便隨後之 導電材料(如聚發、導電金屬）的沉積，產生-具有上粗糖化 t面的下電極。在下電容器電極形成後，該結構進一步由 沉積介電層及在該介電層上形成上電容 器電極的加工來完 成該電容器。兮Φ h 15 °亥電各器可有效地合併至一DRAM晶胞中。 在本毛明之一方法的另一具體實施例中，一紋理底層 ^儿積導電層以形成該下電極之前由-導電材料製造。在 m理底層中’ _第_導電金屬係沉積於該容器之絕 緣層上，一繁-丁 ^ 币—不同導電金屬沉積於該第一金屬層上，且 /等金屬層經退火產生包含一系列凸粒圖案之表面缺陷 20 的紋^王里β 上 曰’較佳為奈米結構之具週期性的且整齊的陣 人導電金屬接著在一氣相中沉積於紋理層藉以該沉積之 屬〜於4形成凸塊群的表面缺陷。較佳地，該等紋理 1的表面缺陷以_週期性的網狀物方式形成，且覆蓋於其 上的導電層包含金屬凸塊群的整齊陣列。該電容器接著可 8 藉由沉積一介電層並在該介電層上形成一上電容器電極來 完成。該電容器同樣地可合併至一DRAm晶胞中。 在另一態樣中，本發明提供一種電容器。該電容器可 併入於一半導體電路中，該半導體電路包括一包含一 DRAM晶胞的電路。在一具體實施例中，該電容器包含一 下電容器板，該下電容器板包含一覆蓋一紋理層的導電層 (如聚矽、導電金屬），該紋理層包含如碳氧化矽陶瓷的奈米 結構、覆蓋該下電容器板的介電層以及覆蓋該介電層的上 電容器板。該紋理層的奈米結構可藉以包含碳氫嵌段及含 矽嵌段之可聚合材料的紫外光照射以及臭氧分解來形成。 該奈米結構可供作為如藉由可聚合材料中碳氫嵌段對含矽 嵌段之分量的變化所支撐的細孔或凸粒結構。 在另一具體實施例中，該電容器包含一下電容器電 極、一介電層以及一上電極(如聚矽、導電金屬），其中該下 電容器電極包含覆蓋於一導電金屬紋理層的導電金屬層， 該介電層覆蓋該下（底部）電極且該上電極覆蓋該介電層。該 紋理層包含表面缺陷，該表面缺陷包含一藉由退火該等第 一與第二導電金屬之跨越層而形成之導電金屬。一導電金 屬層係自V電金屬之氣體沉積而形成，而該導電金屬凝 聚成群於汶、、文理層之该等表面缺陷。較佳地，該紋理層包 含一該表面缺陷之週期性的網狀物，且該跨越之導電層包 含金屬凸粒結構之整齊排列的陣列。 在另一恶樣，本發明提供一積體電路(IC)裝置，而任一 前述的電容器併入於該裳置。例如，該職置可包含一記 憶體晶胞陣列、内部電路以及至少一個Φ h 电各器，而該電容 器形成於-容ϋ並與-該記‘_晶_以半導體基板内 的活化區域以電性接觸。在一具體實施 J中，該電容器包 含一下電容器板，而該下電容器板包含〜 、、 覆盍一紋理層之 導電層，該紋理層包含由一藉由XJV照射以 及包含碳氫嵌段 與一含矽嵌段之臭氧化方式而形成。於〜

裝置的另一 JL 體實施例中，該電容器之下電容器電極可包含一紋理底 層’該紋理底層包含自二難蓋且金屬層之退火 層所形成的表面缺陷，以及一包含一導齋 个电金屬之經凝聚之 凸塊群的覆蓋導電層，該導電金屬形成自 相沉積至該紋理層之表面缺陷上。 " ^ 、有利地，該等本發明之方法消除有關-HSG晶種層形 成時所需之隨機種晶與熱處理轉換的靈七 、 來’並且於一下電 容器電極之底層排列的圖形上提供較大的控制平面。不像 使用HSG石夕而形成-電容器之方法的習知技術由本:法 產生之電谷器的紋理並非隨機地產生的特色，並且且有一 普遍一致的圖案以及高度。必然地，該電容器的尺寸可更 絕對地予以設計與操作，其促進該記憶體晶胞的製造。此 外，以本方法，需要增加表面積的型態並非一作為導電膜 之HSG矽膜的物理轉換功能，並且允許先前已存在的圖案 上之等向的導電層之簡單的沉積。此外，HSG矽沉積所需 的溫度與熱轉換係高於任何背末端線材料（金屬）所能容忍 的’其將該電容器之形成限制於該等低溫材料沉積之前。 本方法可於低溫創造整齊的粗糙度並且因此具有允許該電 容器於該處理流程之任意處形成的優點。 圖式簡單說明 本發明之較佳地具體實施例係以參照下列所附之僅供 5 舉例說明為目的的圖式而予以說明。經由該等下列圖式， 該等參考元件編號將使用於該圖式中，並且相同的參考元 件編號將使用於所有該等圖式且用以說明該等相似部分。 第1A圖係一概略橫斷面圖，說明一半導體晶圓於依據 習知形成一電容器電極之技術處理之一連串步驟中的起始 10 步驟。 第1B-1D圖係第1A圖之晶圓片段於其後續處理步驟之 圖式，說明一以依據習知技術方法而製造之一電容器電極。 第2A圖係一概略橫斷面圖，該圖說明一半導體晶圓於 處理過程中之一起始步驟。 15 第2B-2H圖係第2A圖之晶圓片斷於其後續處理步驟之 圖式，說明一依據本發明之一具體實施例而製造之一電容 器電極。 第3A圖係一概略橫斷面圖，該圖說明一半導體晶圓於 處理過程中之一起始步驟。 20 第3B-3F圖係第3A圖之晶圓片段於其後續處理步驟之 圖式，說明一依據本發明之另一具體實施例而製造之一電 容器電極。 11 5 較佳貫施例之詳細說明 本發明將以參照料圖式方式廣泛料 等圖式係以說等較佳具體實施例為目的，而不以:該 遠等相⑽為目的。該等圖式說明詩 :制 «置之製造的處理步驟。很明顯地:二導 整個製造處理過程之一部分。 少騍僅係 在目前的應用中，，，半導體晶圓片段,， 10 =，，等字眼係經瞭解以指包含半導體材料之任二T =不限於如-半導體㈣（^是單财導 ^ :=料的叫及半導趙材料層(不是單獨;= 含其他材料的組合中）大體積的半導體材料。，，基導體 ==予眼與任何讀架構有關包括料限於該等半土導 日日圓片段或上述之晶圓。 _ 15 依據本發明之方法的第—具體實施例以參照第^至 2H圖方式予以說明，在一dram晶胞之一電容器中 — 下電極的方法。 參照第2A圖，一晶圓片段10，說明形成一電容器時之一 預處理步驟。該處理中的晶圓片段1〇，可包含一半導體晶圓 20 基板或與形成於其上之不同處理層的晶圓，包括一或多個 半導體層或其他形成物，以及半導體裝置之主動或可用的 部分。 、 讀晶圓片段10’包含一如單結晶矽之基板12,、字線 14’、16’以及一形成於該等字線間之該基板12，的擴散區（主 動區）20，，，於源/汲區塑態之該擴散區。一BPSG的22,層或 12 其他適合之絕緣材料係已沉積於該基板12,與該等字線 14、16’上。一包含經摻雜多晶之插栓24’，該多晶石夕已經 沉積入一穿過該絕緣層22,之開口以作為一介於該電容器 52與该擴散區2〇’間之電器接觸。該上述的結構可藉由習知 5 技術之傳統方法形成。一容器或具有邊壁36’之開口 26,以及 一底部部分37，，已按慣例地蝕刻至該絕緣層22,以暴露該插 栓24,。 依據本方法之該具體實施例，包含一絕緣碳氧化石夕陶 瓷之三維陶瓷奈米結構膜，係經形成以作為該絕緣層22,上 10 之一紋理層38,，如第2B圖中所描述，以增加該隨後之經摻 雜之導電層40’的表面積。例如，如Chan et al·，Science 286: 1716-1719 (1999)以及Phely-Bobin et al·，Adv· Mater. 12(17): 1257 -1261 (2000)所述之該結構。 該紋理層38’之結構與圖案可依據使用於形成該紋理 15 層之該等可聚合材料、濃度與處理參數而變化。更特別地， 該紋理層38’可經設計以提供該等所述之不同的奈米結 構，於如支撐、螺旋、其他結構中之矽孔結構型態或凸粒 結構型態，例如，藉由變化，聚合物材料、該共聚物濃度 以及該等使用於保存該等經摻雜之可聚合層之參數。此 20 外，細孔尺寸與特別區域的範圍可藉由變化該共聚物/可 聚合材料之分量而獲得。該產生的紋理層包含一高密度的 奈米結構，通常該奈米結構具有一致的高度與維度。更佳 地，該產生的奈米結構係高度地以三維週行性地整齊排列。 該可聚合材料包含一碳氫嵌段以及一含矽嵌段。一用 13 591705 以形成該紋理層38’之奈米結構之可聚合材料的範例包含 A1BA2形式之含石夕三搬段共聚物，其中該”a”共聚物係一如 聚異戊二烯之碳氫嵌段，而”B”共聚物係一如聚（戊甲基二 矽烧苯乙烯）（聚(PMDSS))之含矽嵌段。該可聚合材料係於 5 前述Chan et al. (1999)之文獻中所描述。其他可用之可聚合 材料包括聚（二甲基矽氧烷），如前述Phely-Bobin et al. (2000) 之文獻所描述，以及諸如聚對二甲苯基-N(PA-N)及PA-F之 聚對二甲苯基化合物、聚四氟乙烯(特夫綸）以及聚萘。 該紋理層可藉由變化該嵌段共聚物前驅物中含矽嵌段 10 相對於碳氫嵌段的分量而以一多孔結構或凸粒結構製造。 例如，一24/100/26 (kg/mol)三後段聚合物(AiBA2)組合可用 以形成一含矽嵌段(如聚(PMDSS))之母體中之碳氫嵌段(如 聚異戊二烯）網狀物的雙螺旋型態，並且隨後經保存以形成 一多孔奈米結構。經由比較，一44/168/112 (kg/mol)三喪段 15 聚合物(A!BA2)組合可用以形成一於碳氫嵌段(如聚異戊二 烯）之母體中之含矽嵌段(如聚(PMDSS))的反雙螺旋型態， 其可經轉變成一凸粒奈米結構。 為了形成該紋理層38’，該可聚合材料係經沉積於該絕 緣層22,上，包括該容器26’之邊壁36’，且於該插栓24,上。 2〇 該可聚合材料可藉由習知技術之傳統方法沉積而成，該等 方法包括如氣相沉積聚合作用（VDP)、旋轉塗佈處理、或 Langmuir-Blodgett(L-B)技術。該可聚合層係之後經曝曬於 紫外光(UV)射線與臭氧(〇3)中’導致凸粒或多孔奈米結 構，該奈米結構形成該紋理層38’，於已說明之具體實施例 14 (第2B圖）之支撐的型態。 於一方法中，該可聚合材料可藉由氣相沉積聚合作用 (VDP)以沉積於該絕緣層22,上，如傳統的習知技術。簡易 地，一傳統VDP可藉由加熱一原始材料或前驅物以蒸發該 5等分子而完成，藉由高溫熱解以分解該蒸汽成單體，並且 之後凝結以及聚合該等單體於一沉積艙中之基板上。例 如’一聚對二曱苯基_N(PA-N)膜可藉由加熱聯對二甲苯(二 聚物）粉末至約15〇〇c以蒸發該等分子之VDP而沉積，藉由 於約650°C之熱解分解該蒸汽成單體，並且之後於室溫凝詰 10該等單體於一矽基板上並且於5〇mTorr下以約每分鐘50到 70埃之一低沉積率。 一聚合物膜亦可藉由場加強氣相沉積聚合作用 (FEVDP)沉積而成’如所述，例如，於McDonaldetal.之美 國專利第6,022,595號，其揭示内容在此併入參考。於〆 15 FEVDP中，一電場係用以加強一基板上之聚合物膜之氣相 沉積聚合作用的速率。簡易地，該基板係連接於一電壓來 源以形成一或二個平行板電容器之電極，並且該電容器係 置於一真空艙中，其中該等如壓力以及溫度等參數係維持 於一預定的標準。該等予以沉積之所欲之聚合物膜的氣體 20 單體，係經提供予該艙並且允許於該等電極間或該電容器 之平板間流動。該等用於本發明之聚合物的範例包括如 PA-N與PA-PF之聚對二甲苯基化合物、特夫綸（亦即聚四氣 乙烯）以及聚萘。足夠的電壓係供應至該等電極以於其間產 生一電場，該電場供作在不中斷其化學鍵之情況下極化該 15 等单體之用，並且該等經極化之單體作出形成一於該晶片 上之聚合物膜的反應。該等晶片可於沉積期間予以旋轉以 加強厚度之一致性。 於—以PEVDP之聚合物膜之沉積的範例中，一於一矽 基板上之聚對二曱苯(pA_N)膜之示範的沉積條件如下：約 12(M5〇°c前驅物溫度，約650°C反應溫度，約25°C基板溫 度，約5〇mTorr沉積壓力，約50分鐘沉積時間，以及一〇__ V/cm之場強度，使用一平行板電容器。當該艙開始超過基 礎壓力而增加其壓力時予以施加該等電場。 該可聚合材料亦可藉由一旋轉塗佈技術予以沉積，其 中一可聚合材料之溶劑係使用傳統的設備與處理步驟旋轉 塗佈於該絕緣層22’上。於該應用中，一隨意直立之柱型電 容器可予以製造。供作旋轉塗佈沉積示範的參數包括一 5〇〇 rPm至5,〇〇〇 rpm之晶片轉動速率，以及一包含於如甲苯或氣 仿之有機溶劑中約4到6重量百分比之可聚合材料的溶液。 該可聚合材料亦可使用一傳統Langmuir-Elodgett(LB) 沉積處理而予以沉積，於該處理中該可聚合材料係懸浮於 —晶片表面上並且使用一垂直轉換方法轉換成一位於該絕 緣層表面上之膜’其中遠晶圓係沈浸的，並且透過其空氣 /水介面升起。 於沉積之後’該可聚合膜層係於室溫下同時暴露於一 流動的臭氧氣體(2%)以及紫外光(UV)(較佳地254nm)中一 段適當的時間，例如，約60到90分鐘。暴露至一氧化的環 境中（臭氧以及UV*，或一氧離子）而產生該碳氫嵌段部分 5 槿沾擇&的移除以及該該含碎嵌段至碳氧切陶竟奈米結 理；轉換’亚產生該紋理層38,。如第糊中所說明，該紋 ^於切的型態。該錢歧至該切嵌段相關的大 可改憂不_多孔奈米結構或凸粒奈米結構的結果。 ι〇 2C®中所不，―部份絕緣紋理層38,係經移除以清 暮^ 5越雜栓24’之容器26,的底部37，因為該隨後沉積之 電膜係與該插栓24,電器接觸。其確認一自該於基板12, 汽政區2G導電路彳至’透過該插栓24，，並且至該隨後形成 之下電極42，。該紋理層38，可予以移除，例如，藉由一使用 如反應離子__)錢鍍_之傳統乾_處理的打 孔钱刻，其可自該水平表面移除材料，，包括該晶胞之底部 37以及该水平晶圓表面39,，於該晶胞邊壁％，上留下該紋 理膜。 1 參照第2D圖，一導電層4〇,係經等向地沉積於該晶圓上 5之紋理層38’與插栓24,上，以形成該下電極42,。示範性的 導電材料包括經摻雜的非定型矽、多晶矽以及擬晶矽，或 一如導電金屬鎢、鉑、鈦、釕(Ru)、铑(Rh)、鈕(Ta)及其相 似元素與合金，其作為於該列舉之具體實施例中之多晶 矽。該導電材料可使用傳統方法予以沉積，例如一導電金 2〇屬之化學氣相沉積(CVD)或物理氣相沉積(如濺鍍）。基於該 結構與位於紋理層之下的圖案，該導電層40,之紋理係大致 地可預料。較佳地，該導電層40,具有一紋理，該紋理具有 一大致規則的圖案與一致的高度。 參照第2E圖，為了避免一隨後之研磨步驟的泥漿逐漸 17 變成該晶胞開Π並且污染該晶胞，—障礙層44，係較佳地予 以沉積以填充該容H26，。—示範的障礙層44，包含如紛清 漆I合物树脂之光阻材料。 如第2F圖所示，該晶圓片段1〇,係經平坦化的，以自該 絕緣層22’之水平表面39,移除該導電層4〇，。該平坦化可藉 由例如傳統的化學機械研磨（CMp)處理而完成。 該障礙層（例如光阻)44，係之後使用傳統的處理而自該 容器26’移除，產生一如第2G圖所示之下電極42，。一非金 屬（矽）電容器結構示範的光阻移除處理p丨r a n h a係一濕蝕 刻，其中該晶圓係浸入於一硫酸(HjO4)溶液中以及一如過 氧化氫(Η"2)之氧化劑中。對於金屬電容器結構，如st22 與 ST26(ATMI，lnc·，Danbury，ct)以及 ALEG82〇 (Mallinckfodt Baker，NJ)等有機溶劑可用於剝除光阻。 其後之處理步驟係使用該等習知技術而完成。該晶圓 片段10’係置於一氫氟酸(HF)清洗以移除可能形成於該下 電極42’之天然氧化物，例如，藉由將該晶圓浸於溶液 中或藉由HF蒸汽處理，依據習知技藝之傳統方法。 參照第2G圖，一薄介電層48,係等向地沉積於該下電極 42’之粗糙的表面上，非典型地藉由cvd。對於矽電容器， 該介電層48’將典型地包含矽氮化物(8丨办4)。對於金屬電容 器，一示範的介電層48,係五氧化二钽(Ta2〇5)。一導電材料 係於之後經摻雜於該介電層48’上以形成該上電容器平板 電極50’。該上電極50’包含一如經摻雜之多晶石夕或一導電金 屬的導電材料。該導電材料可藉由如對一金屬平板CVD或 物理氣相沉積（如濺鍍）等之傳統方法沉積於該介電層48，上 以完成該電容器結構52,。 參照第3A至3F圖，一本發明方法之第二具體實施例係 以參A?、於一電容器52”中形成一下電極42”而予以描述。參 照第3A圖，一與該晶圓片段1〇，相似之晶圓片段1〇”係表示 於一預處理步驟。該晶圓片段1〇包含一基板12”、字線14”、 16’’、一擴散區20”、一絕緣層22，，、插栓24，，、以及一容器 26” 〇 參照第3B圖，一第一導電金屬係等向地沉積於該絕緣 10層22”上以形成一底層54”，於所舉之範例中，該第一導電 金屬為鉬（Pt)。該第一導電金屬可使用如化學氣相沉積 (CVD)或物理氣相沉積（如濺鍍）等之傳統方法而沉積。 一紋理層38”之後藉由沉積一第二導電金屬之連續單 層56”而形成，該第二導電金屬係不同於該位於底層，，上 15之第一導電金屬，於該所舉之範例中該第二導電金屬為銀 (Ag)。銀的二單層56”係於第3B圖中所示而予以描述。該第 二導電金屬可使用如化學氣相沉積（CVD)或蒸發(Knudsen 晶胞）或物理氣相沉積（如濺鍍）等之傳統方法予以沉積。銀 (Ag)單層係於約4〇OK之溫度較佳地沉積。 20 如第3C圖中所述，該等銀與鉑金屬層係之後經退火至 約800K之溫度，而產生該紋理層38”。於該退火期間，該等 銀原子試圖排列於鉑原子之下。該退火產生介於鉑圖案或 於該銀層56”之間的晶格錯位，產生一強迫該等銀原子形成 一主要對稱系列凸粒圖案或於該鉑層54”上之晶格的壓縮 19 系列。例如，已形成之該系列凸粒圖案可為一包含數個單 位晶胞之三角缺陷網狀物。該紋理層38，，較佳地包含一表面 缺陷之週期性的網狀物，該等表面缺陷如二維結構之整齊 排列的陣列。例如，於Bromann et al·，Eur. Phys. J.D. 9:25-28 5 (1999)所說明之結構。 參照第3D圖，當該紋理層38”已形成，一於所列舉之範 例中為銀之導電金屬之層4〇”之後可以氣相沉積於該紋理 層38”上以形成該下電極42”。該導電金屬係依據傳統方法 之氣體型態而沉積，較佳地藉由一蒸發技術。 10 該等缺陷（凸粒）結構或該紋理層38”之奈米結構的相斥 力造成該沉積金屬凝聚並形成凸塊群。該導電金屬層4〇，，之 凸塊形成而增加整個電容器結構的表面積，其對於已增加 的電容係有用的。其所產生之導電層4〇”包含大致上相等的 間隔結構’該間隔結構包含一導電金屬。氣體的銀於約1〇〇κ 15到約130Κ的溫度下沉積係較佳的。其達成群凸塊之高密度 的目的’較佳地其中一凸塊群做為其中位於紋理層之下每 一網狀物單位晶胞的核心。 除了該等所述之銀群陣列外，例如，該導電層4〇，，可包 含於一紋理層38”上藉由退火沉積於一鉑（pt)底層上之銅 20 (Cu)單層而形成的鈷(Co)群，該鉑底層在其他金屬化合物之 中。 该紋理層38”之凸粒圖案作為一沉積金屬導電外罩4〇” 的”種子”層之用。然而，不像目前的HSG形成，該，，種種，， 並非隨機而且該金屬外罩4〇”之群排列係更精確地整齊排 20 591705 列。當該下電極42”一形成，隨後的處理步驟係使用用於完 成該電容器之習知技術的技術而完成。參照第3E圖，該容 器26”係以一障礙層（光阻)44”充填並且該導電金屬層40”係 自該絕緣層22”之水平表面39”移除，例如，藉由CMP。然 5 而，如第3F圖所述，該障礙層44”係自該容器26”移除，並 且一為了自該下（底部）電極42”移除天然氧化物所設計之如 HF清除的清潔處理係已完成。一薄介電層（如Ta205)48”係 等向地沉積於該下電極42”上，並且一導電材料（如導電金 屬）係經沉積以形成該上電極50”以完成該電容器結構52”。 10 該上電極亦可包含多晶矽而產生一混合金屬/絕緣體/矽 電容器。 依照法規，本發明已經以語言文字或多或少關於結構 上與方法上特徵之特性。然而須了解的是，本發明不限於 該等經由圖式及經描述之特定的特徵，因為其中所揭示之 15 方法包含使本發明生效之較佳的形式。因此，本發明申請 範圍其說明書内容所做之簡單的等效變化與修飾，皆應仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 20 第1A圖係一概略橫斷面圖，說明一半導體晶圓於依據 習知形成一電容器電極之技術處理之一連串步驟中的起始 步驟。 第1B-1D圖係第1A圖之晶圓片段於其後續處理步驟之 圖式，說明一以依據習知技術方法而製造之一電容器電極。 21 591705 第2A圖係一概略橫斷面圖，該圖說明一半導體晶圓於 處理過程中之一起始步驟。 第2B-2H圖係第2A圖之晶圓片斷於其後續處理步驟之 圖式，說明一依據本發明之一具體實施例而製造之一電容 5 器電極。 第3A圖係一概略橫斷面圖，該圖說明一半導體晶圓於 處理過程中之一起始步驟。 第3B-3F圖係第3A圖之晶圓片段於其後續處理步驟之 圖式，說明一依據本發明之另一具體實施例而製造之一電 10 容器電極。 【圖式之主要元件代表符號表】 晶圓片段 半導體材料、基板材料 字線 字線 氮化物間隔 擴散區 10、10,、10， 12、12,、12， 14、14,、14， 16、16,、16， 18 20、20,、20， 22、22,、22” 層 24、24’、24” 插頭 26、26’、26” 接觸開口 28、30 矽層 34 HSG聚矽物 36 結點結構 22 591705 36， 邊壁 37， 底部部分 38,、38” 紋理層 39,、39，， 水平晶圓表面 40’、40” 導電層 42,、42” 下電極 44’、44” 障礙層 48’、48” 介電層 50,、50，， 電極 52,、52，， 電容器 54” 底層 56，， 單層 23

Claims (1)

1. 591705 第92100816號專利申請案之申請專利範圍修正本 修正曰期：中華民國93年5月 拾、申請專利範圍： 1. 一種形成下電容器電極的方法，該方法包含下列步驟： 5 形成一紋理層於一絕緣層上’該紋理層包含一本質 上尺寸一致之奈米結構而整齊排列的陣列；以及 形成一導電層於該紋理層之上。 2. —種形成下電容器電極之方法，該方法包含下列步驟：

   形成一紋理層於一絕緣層上’該紋理層包含一本質 10 上具有一致高度的表面結構之週期性的網狀物而整齊 排列的陣列；以及 形成一導電層於該紋理層之上。 3. —種形成下電容器電極之方法，該方法包含下列步驟： 沉積一紋理形成材料於一絕緣層上； 15 形成該材料至一本質上尺寸一致之奈米結構的整 齊排列陣列；以及

   沉積一導電層至該奈米結構。 4. 如申請專利範圍第1、2或3項中任一項之方法，其中該 紋理層或形成紋理的材料包含一可聚合材料。 20 5.如申請專利範圍第4項之方法，其中該可聚合材料包含 一破氫欲段以及一含石夕敌段。 6. 如申請專利範圍第5項之方法，其中該可聚合材料包含 聚異戊二烯以及聚（戊甲基二矽烷基苯乙烯）。 7. 如申請專利範圍第4項之方法，其中形成紋理層之步驟 25 包含在該絕緣層上沉積一包含一碳氫嵌段以及一含矽 嵌段之可聚合材料；並且暴露該聚合物材料至臭氧及電 24 591705 磁波。 &如申請專利範圍第1、2及3項中任一項之方法，其中該 紋理層包含一導電材料。 9. 如申請專利範圍第8項之方法，其中該紋理層包含至少 5 二種導電金屬。 10. 如申請專利範圍第9項之方法，其中該紋理層包含鉑以 及至少銀或銅之一。

   11. 如申請專利範圍第9項之方法，其中該紋理層形成之步 驟包含： 10 沉積一第一導電金屬於該絕緣層上； 沉積一第二導電金屬於該第一導電金屬上；以及 退火該金屬以形成一系列凸粒圖案。 12. 如申請專利範圍第11項之方法，其中於該紋理層上形成 該導電層的步驟包含沉積一於氣相之導電金屬。 15 13.如申請專利範圍第12項之方法，其中該導電層包含數個

   金屬凸粒群。 14. 如申請專利範圍第11項之方法，其中該紋理層包含數個 二維結構。 15. —種形成下電容器電極之方法，該下電容器電極位於 20 跨越半導體裝置之基板之絕緣層内所形成的容器中，該 方法包含下列步驟： 藉由於該絕緣層上沉積一可聚合材料形成一底 層，並且暴露該可聚合材料至紫外光與臭氧中藉由以該 可聚合材料形成至包含一含矽陶瓷之奈米結構中；該可 25 591705 聚合材料包含一碳氫嵌段以及一含石夕嵌段；以及 於該紋理層上形成一導電層。 16. —種於半導體裝置中形成電容器之方法，該方法包含 下列步驟： 5 提供包含擴散區域之基板、跨越該基板之絕緣層、

   形成於一穿過該絕緣層與該基板中之該擴散區域電氣 接觸之開口中的導電插頭、以及形成於穿過該絕緣層以 暴露該導電插頭之一部分的容器開口； 藉由沉積一含矽碳氫可聚合材料於該絕緣層與該 10 導電插頭上以形成一紋理層，並且暴露該可聚合材料至 紫外線與臭氧以形成包含一碳氧化矽陶瓷的奈米結構； 移除至少該紋理層的一部份以暴露該導電插頭； 於該紋理層上形成一導電層以形成該下電容器電 極； 15 於該下電極形成一介電層；以及

   於該介電層上形成一上電容器電極。 17. —種於半導體裝置中形成電容器之方法，該半導體裝 置包含具有形成於其中之擴散區域的基板、跨越該基板 的絕緣層、形成於穿過該絕緣層而與該基板中之擴散區 20 域相電氣接觸之開口中的導電插頭，以及穿過該絕緣層 以暴露該導電插頭之一部分而形成的容器開口；該方法 包含下列步驟： 藉由沉積含矽碳氫可聚合材料以於該絕緣層與該 導電插頭上形成一紋理層並且暴露該可聚合材料於紫 26 591705 外線與臭氧中，藉此該可聚合材料形成包含一含矽陶瓷 的奈米結構； 移除至少該紋理層的一部份以暴露該導電插頭； 於該紋理層上形成一導電層以形成該下電容器電 5 極； 於該下電極上形成一介電層；以及 於該介電層上形成一上電容器電極。

   18. —種於半導體裝置中形成下電容器電極之方法，該半 導體裝置包含基板、於該基板上之絕緣層、跨越該基板 10 的絕緣層、形成於穿過該絕緣層之開口中且與該基板中 之活化區域相電氣接觸的導電插頭，以及穿過該絕緣層 以形成之開口並且暴露該導電插頭的表面；該方法包含 下列步驟： 形成包含一含矽陶瓷之奈米結構之紋理層，該紋理 15 層藉由於該絕緣層與該導電插頭上沉積一可聚合材料

   而形成，並且在室溫下暴露該可聚合材料於紫外線與臭 氧中以形成該奈米結構；該可聚合材料包含碳氫嵌段以 及含碎欲段； 移除至少該紋理層之一部份以暴露該導電插頭；以 20 及 於該紋理層上形成一導電層以形成該下電容器電 極。 19. 一種於半導體裝置中形成電容器之方法，該半導體裝 置包含基板、位於該基板上之絕緣層、跨越該基板的絕 27 591705 緣層、形成於該絕緣層之開口中且與該基板中之活化區 域相電氣接觸的導電插頭，以及穿過該絕緣層的容器並 且暴露該導電插頭的表面；該方法包含下列步驟： 形成包含含矽陶瓷之奈米結構之紋理層，該紋理 5 層藉由於該絕緣層與該導電插頭上沉積可聚合材料而

   形成，並且在室溫下暴露該可聚合材料於紫外線與臭氧 中以形成該奈米結構；該可聚合材料包含碳氫嵌段以及 含石夕喪段； 移除至少該紋理層之部份以暴露該導電插頭；以及 10 於該紋理層上形成導電層以形成該下電容器電極； 形成障礙層以填充該容器； 自該絕緣層水平的表面移除該導電層；自該容器移 除該障礙層； 於該下電極上形成介電層；以及 15 於該介電層上形成上電容器電極。

   20·如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中形成該包含於室溫中暴露該可聚合材料至紫 外線與臭氧之紋理層的步驟。 21. 如申請專利範圍第15、16、17、18及19項中任一項之 20 方法，其中該可聚合材料包含一A:BA2型式的三嵌段共 聚物，其中”A”共聚物係該碳氫嵌段而”B”共聚物係該含 $夕嵌段。 22. 如申請專利範圍第21項之方法，其中該碳氫嵌段包含 聚異戊二烯。 28 591705 23. 如申請專利範圍第21項之方法，其中該含矽嵌段包含 聚（戊甲基二矽烷基苯乙烯）。 24. 如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中該可聚合材料包含二甲亞砜。 5 25.如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中該可聚合材料包含相對於該含矽嵌段之碳氫 嵌段的數個片段以形成一凸粒結構。

   26. 如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中該可聚合材料包含相對於該含矽嵌段之碳氫 10 嵌段的數個片段以形成一多孔結構。 27. 如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中沉積該可聚合材料之步驟包含一氣相沉積聚 合作用。 28·如申請專利範圍第15、16、17、18及19項中任一項之 15 方法，其中沉積該可聚合材料之步驟包含加強聚合作用

   場氣相沉積聚合作用。 29. 如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中沉積該可聚合材料包含一旋轉塗佈沉積。 30. 如申請專利範圍第15、16、17、18及19項中任一項之 20 方法，其中沉積該可聚合材料之步驟包含一 Langmuir-Blodgett 沉積0 31. 如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中奈米結構係於多孔結構之型態。 32. 如申請專利範圍第15、16、17、18及19項中任一項之 29 591705 方法，其中奈米結構係於凸粒結構之型態。 33. 如申請專利範圍第32項之方法，其中該凸粒結構係選 自該等由支撐與螺旋所構成之群組。 34. 如申請專利範圍第32項之方法，其中該奈米結構係於 5 支撐的型態。 35. 如申請專利範圍第15項或第18項之方法，更包含形成 該導電層之步驟後，其步驟如下··

   於該下電極上形成一介電層；以及 於該介電層上形成一上電容器電極。 10 36.如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中該基板包含一擴散區域，並且一導電插頭係 形成於一穿過該絕緣層之開口並且與該擴散區域以及 該下電容器相電氣接觸。 37. 如申請專利範圍第15、16、17、18及19項中任一項之 15 方法，其中該電容器係經併入至一DRAM晶胞。

   38. 如申請專利範圍第15、16、17及18項中任一項之方法， 更包含，形成該導電層之步驟後，其步驟如下： 形成一障礙層以填充該容器； 自該絕緣層之水平表面移除該導電層；以及 20 自該容器移除該障礙層。 39. 如申請專利範圍第38項之方法，其中該障礙層包含一 光阻材料。 40. 如申請專利範圍第39項之方法，其中移除該障礙層之 步驟係藉由包含硫酸與氧化劑之piranha濕姓刻。 30 591705 41. 如申請專利範圍第39項之方法，其中移除該障礙層之 步驟係藉由包含有機溶劑之濕蝕刻。 42. 如申請專利範圍第38項之方法，其中移除該導電層之 步驟係藉由化學機械研磨。 5 43.如申請專利範圍第38項之方法，其中進一步包含，移 除該障礙層之步驟後，自該絕緣層與該導電層之經暴露 的表面移除天然氧化物的步驟。

   44.如申請專利範圍第43項之方法，其中移除該天然氧化 物之步驟係藉由氫氣酸的酸清洗之。 10 45·如申請專利範圍第15、16、17、18及19項中任一項之 方法，其中該紋理層包含一碳氧化矽陶瓷。 46. —種於半導體裝置中在基板上形成下電容器電極的方 法，該方法包含下列步驟： 藉由下列步驟形成一紋理底層： 15 沉積一第一導電金屬之等向層於該基板上；

   於該第一導電金屬層上沉積第二導電金屬的一或 多等向層； 退火該第一導電金屬層與該第二導電金屬層；以及 沉積一層於氣相之第三導電金屬於該紋理層上。 20 47. —種於一半導體裝置中形成一下電容器電極的方法，該 方法包含下列步驟： 藉由沉積一層第一導電金屬於一基板上形成一紋 理底層，以及該第一導電金屬層上之一層第二導電金 屬；以及退火該第一導電金屬層與該第二導電金屬層以 31 591705 形成一含金屬之奈米結構之週期性的網狀物； 在氣相中於該紋理層上沉積一第三導電金屬層。 48. —種形成一下電容器電極之方法，該電容器電極係形 成於一半導體裝置中之基板上之一絕緣層中所形成之 5 容器中，該方法包含下列步驟： 沉積一層第一導電金屬於該絕緣層上；

   沉積一層第二金屬層於該第一導電金屬層上； 退火該第一導電金屬層與該第二導電金屬層以形 成一紋理層； 10 包含週期性排列的奈米結構；以及 沉積一層於氣相之第三導電金屬於該紋理層； 其中該沉積的第三導電層凝聚於該紋理層上以形 成群。 49· 一種形成一電容器之方法，該電容器係形成於一半導 15 體裝置中，該方法包含下列步驟：

   提供一包含擴散區域之基板、一跨越該基板之絕緣 層、一形成於一穿過該絕緣層並與該基板中之擴散區域 電氣接觸之開口的導電插頭以及一穿過該絕緣層以暴 露一部份該導電插頭之容器開口； 20 藉由下列步驟形成一紋理底層： 沉積一第一導電金屬之等向層於該絕緣層上； 沉積一第二導電金屬之等向層於該第一導電金屬 層上； 退火該第一導電金屬層與該第二導電金屬層以形 32 591705 成含金屬表面缺陷於該絕緣層上； 沉積一層於氣相之第三導電金屬以形成該下電容 器電極，其中該沉積的第三導電層凝聚於該紋理層之表 面缺線上以形成奈米結構； 5 形成一介電層於該下電容器電極上；以及形成一上 電容器電極於該介電層上。

   50. —種於一半導體裝置中形成一電容器之方法，該半導 體裝置包含一基板、一跨越該基板之絕緣層、一形成於 該絕緣層中之開口並與該基板中之活化區域電氣接觸 10 的導電插頭以及一穿過該絕緣層並暴露導電插頭之表 面而形成的容器；該方法包含下列步驟： 藉由形成一層第一導電金屬於該絕緣層上以及一 層該第一導電金屬層上之第二導電金屬以形成一底 層；並且退火該第一導電金屬層與該第二導電金屬層以 15 形成該絕緣層上之含金屬表面缺陷；

   藉由沉積一層於氣相中之第三導電金屬於該紋理 層上形成一導電層於該紋理層上以形成該下電容器電 極，其中該沉積的第三導電金屬層凝聚於該紋理層上以 形成該紋理層之表面缺陷上的凸塊群； 20 形成一障礙層以填充該容器； 自該絕緣層之水平表面移除該等導電層； 自該容器移除該障礙層； 形成一介電層於該下電極上；以及 形成一上電容器電極於該介電層上。 33 591705 51.如申請專利範圍第46項或第47項之方法，其中該沉積 第三導電層係凝聚至紋理層上。 52·如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中沉積第三導電金屬導至形成於該紋理層上之 5 數個凸塊群。 53. 如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該紋理層包含一系列凸粒圖案。

   54. 如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該沉積第一導電金屬之步驟係藉由化學氣相 10 沉積或物理氣相沉積。 55. 如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該沉積第二導電金屬之步驟係藉由化學氣相 沉積或物理氣相沉積。 56. 如申請專利範圍第46、47、48、49及50項中任一項之 15 方法，其中該第三導電金屬係藉由一蒸發技術所沉積。

   57. 如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該第二導電金屬沉積之步驟包含沉積數個該 第二導電金屬之單層。 58. 如申請專利範圍第46、47、48、49及50項中任一項之 20 方法，其中該第三導電金屬係藉由一蒸發技術而以氣體 型態所沉積。 59. 如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該第一導電金屬包含鉑。 60. 如申請專利範圍第46、47、48、49及50項中任一項之 34 591705 方法，其中該第二導電金屬係選自由銀以及銅所構成之 群組。 61·如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該第二導電金屬及第三導電金屬包含銀。 5 62·如申請專利範圍第61項之方法，其中該第一金屬層以 及第二金屬層係經退火至大約800K的溫度。

   63·如申請專利範圍第61項之方法，其中沉積該第三導電 金屬之步驟包含藉由於大約100K到大約13〇Κ溫度下之 蒸發技術所沉積於氣相之銀。 10 64·如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該第一導電金屬包含鉑，而且該第二金屬與 第三金屬包含銀。 65·如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該第一導電金屬係鉑，且該第二導電金屬係 15 銅，以及該第三金屬係鈷。

   66·如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該更包含，沉積該第三導電金屬之步驟之 後，該等步驟如下： 形成一介電層於該下電容器電極上；以及 20 形成一上電容器電極於該介電層上。 67·如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該基板包含一擴散區域，而且一導電插頭係 形成於一穿過該絕緣層並與該擴散區域及該下電容$ 電極相電氣接觸的開口中。 35 591705 68.如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該電容器係併入至DRAM晶胞。 69·如申請專利範圍第46、47、48、49及50項中任一項之 方法，其中該更包含，沉積該第三導電層之步驟後，該 5 等形成一障礙層以填充該容器之步驟、自該絕緣層之水 平表面移除該下電容器電極之導電層的步驟以及自該 容器移除該障礙層的步驟。

   70.如申請專利範圍第69項之方法，其中該障礙層包含一 光阻材料。 10 71.如申請專利範圍第70項之方法，其中移除該障礙層之 步驟包含一濕蝕刻方法。 72. 如申請專利範圍第69項之方法，其中移除該導電層之 步驟係藉由化學機械研磨。 73. 如申請專利範圍第69項之方法，其中包括，移除該障 15 礙層之步驟後，自該絕緣層與該下電容器電極之經暴露

   的表面移除天然氧化物的步驟。 74. 如申請專利範圍第73項之方法，其中移除該天然氧化 物之步驟包含一氫氟酸的酸清洗。 75. —種電容器，其包含： 20 下電容器板，其包含一跨越一紋理層之導電層；該 紋理層包含一大體上為一致尺寸之奈米結構的整齊排 列陣列； 跨越該下電容器板之介電層；以及 跨越該介電層之上電容器板。 36 591705 76. —種電容器，其包含： 下電容器板，其包含一跨越一紋理層的導電層；該 紋理層包含具有大體上一致高度之表面結構的週期性 網狀物； 5 跨越該下電容器板之介電層；以及 跨越該介電層之上電容器板。 77. —種電容器，其包含：

   下電容器板，其包含跨越紋理層之一導電層；該紋 理層包含大體上一致容積之奈米結構的整齊排列陣列； 10 跨越該下電容器板之介電層；以及 跨越該介電層之上電容器板。 78. 如申請專利範圍第75、76及77項中任一項之電容器， 其中該紋理層包含一可聚合材料。 79. 如申請專利範圍第78項之電容器，其中該可聚合材料 15 包含一碳氫嵌段以及一含石夕嵌段。

   80. 如申請專利範圍第79項之電容器，其中該可聚合材料 包含聚異戊二烯以及聚（戊甲基二矽烷基苯乙烯）。 81. 如申請專利範圍第75、76及77項中任一項之電容器， 其中該紋理層包含一導電材料。 20 82.如申請專利範圍第81項之電容器，其中該紋理層包含 至少兩種導電金屬。 83. 如申請專利範圍第82項之電容器，其中該紋理層包含 鉑，以及至少銀或銅之一。 84. 如申請專利範圍第81項之電容器，其中該導電層包含 37 591705 數個凸塊金屬凸粒群。 85. 如申請專利範圍第75、76及77項中任一項之電容器， 其中該紋理層包含數個二維結構。 86. —種電容器，其包含： 5 下電容器板，其包含一跨越一紋理層之導電層；該 紋理層包含一含矽陶瓷的奈米結構；

   跨越該下電容器板之介電層；以及 跨越該介電層之上電容器板。 87. —種電容器，其包含： 10 下電容器板，其包含跨越紋理層之導電層；該紋理 層包含一奈米結構，該奈米結構包含一碳氧化矽陶瓷； 跨越該下電容器板之介電層；以及 跨越該介電層之上電容器板。 88. —種電容器，其包含： 15 一下電容器板，其包含一跨越一紋理層之導電層；

   該紋理層包含一奈米結構，該奈米結構可聚合含矽陶 瓷，該陶瓷藉由UV隔離與一含有碳氫嵌段與一含矽嵌 段之可聚合材料的臭氧分解而形成； 一跨越該下電容器板之介電層；以及 20 一跨越該介電層之上電容器板。 89. 如申請專利範圍第86或88項之電容器，其中該奈米結 構包含一碳氧化矽陶瓷。 90. 如申請專利範圍第86、87及88項中任一項之電容器， 其中該奈米結構係於多孔結構之型態。 38 591705 91. 如申請專利範圍第86、87及88項中任一項之電容器， 其中該奈米結構係於凸粒結構之型態。 92. 如申請專利範圍第91項之電容器，其中該奈米結構係 於支撐之型態。 5 93.如申請專利範圍第86、87及88項中任一項之電容器， 其中該奈米結構包含一隔離紫外光且臭氧化之可聚合 材料，該聚合材料包含一碳氫喪段與一含>5夕嵌段。

   94. 如申請專利範圍第93項之電容器，其中該可聚合材料 包含相對於該含矽嵌段之碳氫嵌段的大量片段以形成 10 一凸粒奈米結構。 95. 如申請專利範圍第93項之電容器，其中該可聚合材料 包含包含相對於該含矽嵌段之碳氫嵌段的大量片段以 形成一多孔奈米結構。 96. 如申請專利範圍第93項之電容器，其中該碳氫嵌段包 15 含聚異戊二烯，且該含矽嵌段包含聚（戊甲基二矽烷基

   苯乙烯）。 97. 如申請專利範圍第93項之電容器，其中該可聚合材料 包含二甲亞礙。 98. 如申請專利範圍第86、87及88項中任一項之電容器， 20 其中該介電層包含矽氮化物。 99. 如申請專利範圍第86、87及88項中任一項之電容器， 其中該上電容器電極包含一經摻雜的多晶矽。 100. 如申請專利範圍第86、87及88項中任一項之電容器， 其中該上電容器電極包含一導電金屬。 39 591705 101. 如申請專利範圍第86、87及88項中任一項之電容器， 其中該電容器係經併入至一 DRAM晶胞。 102. —種電容器，其包含： 一下電容器板，其包含一跨越一紋理層之導電層； 5 該包含包含一退火導電金屬之表面缺陷的紋理層，以及 該等包含一導電金屬之群的跨越導電層形成於該紋理 層的表面缺陷上；

   一跨越該下電容器板之介電層；以及 一跨越該介電層之上電容器板。 10 103. —種電容器，其包含： 一下電容器板，其包含一跨越一紋理層之導電層； 該包含包含一跨越該絕緣層之退火導電金屬之表面缺 陷之週期性網狀物的紋理層；以及該包含一奈米結構之 整齊排列陣列的下電容器板形成於該紋理層的表面缺 15 陷上；

   一跨越該下電容器板之介電層；以及 一跨越該介電層之上電容器板。 104. —種電容器，其包含： 包含一跨越一紋理層之導電層的一下電容器板；該 20 包含包含表面缺陷之一第一導電金屬與一第二導電金 屬之一退火層的該紋理層；以及包含形成於該紋理層之 表面缺陷上之一導電金屬之凝聚凸塊群的導電層； 一跨越該下電容器板之介電層；以及 一跨越該介電層之上電容器板。 40 591705 105. 如申請專利範圍第102、103及104項中任一項之電容 器，其中該紋理層包含一系列凸粒圖案。 106. 如申請專利範圍第102、103及104項中任一項之電容 器，其中該紋理層包含一三角形缺陷網狀物，該網狀物 5 包含數個單位晶胞。 107. 如申請專利範圍第106項之電容器，其中該跨越導電 層包含一在該缺陷網狀物之單一單位晶胞中之凸塊群。

   108. 如申請專利範圍第102、103及104項中任一項之電容 器，其中該紋理層包含一第一導電金屬與第二導電金屬 10 之退火層、選自該含由鉑所構成之群組的該第一導電金 屬、並且該第二導電金屬係選自該由銀與銅所構成之群 組0 109. 如申請專利範圍第102、103及104項中任一項之電容 器，其中該紋理層包含一鉑與銀之退火層，且該跨越導 15 電層包含銀。

   110. 如申請專利範圍第102、103及104項中任一項之電容 器，其中該紋理層包含一鉑與銅之退火層，且該跨越導 電層包含钻。 111. 如申請專利範圍第102、103及104項中任一項之電容 20 器，其中該上電容器板包含一經摻雜之多晶矽。 112. 如申請專利範圍第102、103及104項中任一項之電容 器，其中該上電容器板包含一導電金屬。 113·如申請專利範圍第102、103及104項中任一項之電容 器，其中該電容器板係經併入至一DRAM晶胞。 41 591705 114.如申請專利範圍第102、103及104項中任一項之電容 器，其中該紋理層包含一第一導電金屬與第二導電金屬 之退火層，且該跨越導電層包含一第三導電金屬之氣相 沉積。 5 115.如申請專利範圍第104項之電容器，其中該導電層包含 一第三導電金屬之氣相沉積以形成該經凝聚的凸塊群。

   116. —種半導體電路，該電路包含如申請專利範圍第75、76 及77項中任一項之電容器。 117. —種半導體電路，該電路包含如申請專利範圍第86、 10 87及88項中任一項之電容器。 118. —種半導體電路，該電路包含如申請專利範圍第102、 103及第104項中任一項之電容器。 119. 如申請專利範圍第117項之該半導體電路，其中該奈米 結構形成一週期性的網狀物，且該跨越導電層包含一凸 15 塊群之整齊排列的陣列。

   120·如申請專利範圍第117項之該半導體電路，其中該下電 容器電極之導電層包含經摻雜的非定形矽、擬晶矽或多 晶矽。 121. 如申請專利範圍第117項之該半導體電路，其中該下電 20 容器電極之導電層包含一導電金屬。 122. —種併入電路積體電路，其包含： 一記憶體晶胞之陣列； 内部電路；以及 至少一種根據申請專利範圍第75、76及77項中任一 42 591705 項之電容器，該電容器形成於一容器中並且於該記憶體 晶胞陣列之半導體基板中與一活化區域電氣接觸。 123. —種併入電路積體電路，其包含： 一記憶體晶胞之陣列； 5 内部電路；以及 至少一種根據申請專利範圍第86、87及88項中任一 項之電容器，該電容器形成於一容器中並且於該記憶體 晶胞陣列之半導體基板中與一活化區域電氣接觸。 124. —種併入電路積體電路，其包含： 10 一記憶體晶胞之陣列； 内部電路；以及 至少一種根據申請專利範圍第102、103及104項中 任一項之電容器，該電容器形成於一容器中並且於該記 憶體晶胞陣列之半導體基板中與一活化區域電氣接觸。 43