JP2001510945A - 半球粒状ポリシリコン半導体構造及びその製造方法 - Google Patents

半球粒状ポリシリコン半導体構造及びその製造方法

Info

Publication number
JP2001510945A
JP2001510945A JP2000503557A JP2000503557A JP2001510945A JP 2001510945 A JP2001510945 A JP 2001510945A JP 2000503557 A JP2000503557 A JP 2000503557A JP 2000503557 A JP2000503557 A JP 2000503557A JP 2001510945 A JP2001510945 A JP 2001510945A
Authority
JP
Japan
Prior art keywords
layer
silicon
forming
layers
undoped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000503557A
Other languages
English (en)
Other versions
JP3493627B2 (ja
Inventor
サクール、ランディール・ピー・エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2001510945A publication Critical patent/JP2001510945A/ja
Application granted granted Critical
Publication of JP3493627B2 publication Critical patent/JP3493627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Abstract

(57)【要約】 単位セル面積当たりの容量が高められたキャパシタが提供される。 【解決手段】基板で支持されたコンテナが形成され、それに実質的に未ドープ状態の無定形シリコンから成る第１層が追従される。次に、重くドープされた無定形シリコンから成る第２層が第１層上に形成される。未ドープ状態の無定形シリコンから成る第２層がそのドープされた層上に形成される。これらの層は非酸化性環境で形成されるので、それらの層間に酸化物が何等形成されない。こうして形成された構造は平面化されて、ドープされた無定形シリコン層と未ドープ状態の無定形シリコン層とから成る複数の別個のコンテナを形成する。次いで、任意の残存する酸化物が外部側壁から除去される。第１及び第２の未ドープ状態の層の内の選択されたものが播種されアニーリングされて、それら第１及び第２の層をＨＳＧに変換する。誘電体層及び第２電極が形成されて、セル・キャパシタを完成する。

Description

【発明の詳細な説明】
【０００１】 発明の技術分野 本発明は集積回路を製造する方法に関し、特にダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）用のスタック状キャパシタを製造する方法に関する。
【０００２】 発明の背景 ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）は半導体メモリの形
態で広範に使用されている。こうしたＤＲＡＭは、メモリセル・アレイと周辺回
路とから構成されている。各メモリセル・アレイは、情報を記憶又は保存する複
数のメモリセルから形成されている。典型的なメモリセルは、電荷を保存（又は
記憶）するキャパシタにアクセスするトランジスタで形成されている。主要な関
心事の１つは、各メモリセル・キャパシタの記憶容量を最大化することである。
この要望は、セル形成に必要とされるチップ面積の増大無しに、そして好ましく
は、単位セル当たりのチップ面積の低減を可能とすることが、高密度ＤＲＡＭに
対する需要の観点で重要である。
【０００３】 単位セル当たりにより大きな容量を達成する１つの方法は、各セル面積を増大
すること無しに、キャパシタ電極の表面積を増大することである。以下の等式か
らご理解して頂けるように、容量Ｃはキャパシタ絶縁体の厚み（ｔｏｘ）、キャ
パシタ電極の表面積（Ａ）、並びに、キャパシタ絶縁体の誘電率（ε）によって
大まかに決定される。 Ｃ＝（ε・Ａ）／ｔｏｘ
【０００４】 記憶用キャパシタをコンテナ又は容器形状に形成することによってキャパシタ
電極の表面積を増大することは当業界において周知である。ＤＲＡＭにおける回
路密度を更に増大するために、積み重ねられたキャパシタ又はスタック状キャパ
シタが使用される。これらのキャパシタは、アクセス装置を含んでいても含んで
いなくともよい基板の上部に実際に積み重ねられる。電極と云われる導電性材か
ら成る２つ或はそれ以上の層がポリシリコン又はポリから形成されて、各電極間
に挟まれた誘電体層を伴って基板上にデポジットされる。
【０００５】 Ｄｅｎｎｉｓｏｎ等に対する米国特許第５，３４０，７６５号には、電極の表
面積を増大するように半球粒状ポリシリコン（ＨＳＧ）で電極面を形成すること
によって、こうしたキャパシタの底部電極の容量を更に増大させる方法が記載さ
れている。第１として、半導体ウェーハ上のアクセス回路を被覆する酸化物層の
一部がコンテナを形成すべく除去される。次いで、底部電極が第１アモルファス
（無定形）・シリコン層を成長することによって形成される。次に第１絶縁層が
そのアモルファス・シリコン層上に形成される。それからドープされたシリコン
層（不純物がドープされたシリコン層）がその第１絶縁層上に形成される。続け
て第２絶縁層がそのドープされたシリコン層上に形成される。最後に、第２アモ
ルファス・シリコン層がその第２絶縁層上に形成される。
【０００６】 これらの絶縁層は酸化物或は窒化物で形成され得て、これら層のデポジション
中にそれらの粒界を凝結する。第１及び第２のアモルファス・シリコン層の双方
と絶縁層とは、ドープされたシリコン層と比べて薄く形成される。
【０００７】 こうした層の形成後、ウェーハは平面化又は平滑化され、酸化物がエッチング
されて、ドープされたシリコン層の両側（両面）にＨＳＧを形成すべくアニーリ
ングされることになる直立コンテナを形成する。絶縁層はそのドープされたシリ
コン層を無傷のまま保持して、シリコン原子はシリコン界面層を透過することが
ない。誘電体層及び上部キャパシタ・プレートの形成でキャパシタ形成を完了す
る。
【０００８】 より良好にエッチングされ得る改善されたスタック状キャパシタが要望されて
いる。更には、改善されたＨＳＧ形成とＨＳＧ形成中のドーパントのより良好な
移行とを伴うスタック状キャパシタが要望されている。そして、スタック状キャ
パシタのコンテナ内におけるシリコンから成る多数層形成の改善が要望されてい
る。また、スタック状キャパシタの容量を向上すると共に、電荷空乏に対しての
影響がより少なくなるようなより高い絶縁破壊電圧を伴うキャパシタが要望され
ている。
【０００９】 発明の概要 ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）用のキャパシタは、
基板で支持される未ドープ状態のシリコン（不純物がドープされていないシリコ
ン）から成る第１層をデポジットすることによって形成され、重くドープされた
シリコン層と未ドープ状態のシリコンとがそれに追従される。これらのデポジシ
ョンは、それら層間における酸化物層の形成を最少化或は削減するように実行さ
れる。酸化物のエッチングで未ドープ状態のシリコンから成る「塗布」層を伴っ
たドープされたシリコンから成る層を有するキャパシタ底部電極を後に残す。次
いで、半球粒状ポリシリコン（ＨＳＧ）が播種及びアニーリングによってその塗
布層内に形成される。
【００１０】 単位セル面積当たりの高められた容量は、キャパシタのその底部電極表面を荒
くすることによって提供される。ＨＳＧ形成はそれを初期的な未ドープ状態のシ
リコンから成る層内で形成することによって向上させる。各種シリコン層間での
酸化物形成を制限することで、ＨＳＧ形成に著しい悪影響を与えることなく、中
間の重くドープされた層からのドーパントが塗布層内でのＨＳＧ形成中に自由に
移行又は移動する。
【００１１】 数多くの異なるタイプのキャパシタが上述の方法を用いて形成可能である。も
しスタック状キャパシタが形成されるのであれば、未ドープ状態のシリコンから
成る「塗布」層が何れかの側に伴われたドープされたシリコンから成る「ピラー
」は側壁を形成する。平面化及びエッチング段階に引き続いて、ＨＳＧ形成がそ
のピラー電極の全露出側部上に生ずる。トレンチ・キャパシタの形成は、基板内
に形成された溝において、ドープされたシリコンから成る層を未ドープ状態のシ
リコンから成る層で挟んだ状態で、全く同一の方法で形成される。次いで、未ド
ープ状態のシリコンから成る層の内の少なくとも１つは、それらの層がリソグラ
フィ及びエッチングを被った後にＨＳＧに選択的に変換される。
【００１２】 スタック状キャパシタ・セルを形成する際、ＢＳＧ（硼素・珪酸・ガラス）、
ＰＳＧ（燐・珪酸・ガラス）、或は、未ドープ状態の酸化物から成る第１層が、
シリコンから成るピラーに対して、所望の深さまで形成される。この層はピラー
に対する支持体を提供し、構築されるべきより高い、それ故によりおおきなキャ
パシタ構造を可能とする。第１層には窒化層が追従され得て、もしＢＰＳＧ（硼
素・燐・珪酸・ガラス）層がその窒化層の上部に形成されたならば、そのＢＰＳ
Ｇ層用のエッチング止めを提供する。
【００１３】 一実施例において、キャパシタ・セルの底部電極形成は、デポジション、播種
、並びに、アニーリングの諸工程段階が可能な単一ウェーハ・ツールで達成され
る。これは、ウェーハを各種工程段階間で移動させる必要がないので、先行技術
に比べて、より効率的で且つより安価であるプロセスを提供する。未ドープ状態
シリコン層は、全圧力が１気圧以下に維持されながら、低圧水素雰囲気内でシラ
ン或はジシランを流動することによって形成されて、それら層が比較的に平滑で
あり、酸化物に対する最小限のトラップを示す。それ故に、未ドープ状態シリコ
ン層からそうした酸化物を除去することがより容易であるので、本発明の複数の
コンテナが先行技術方法に比べてより接近した隔たりと為せ得ることで、本発明
の長所でもある。
【００１４】 アニーリング中、ドープされたシリコン層のドーパントは未ドープ状態の層内
へ自由に移行して、それら未ドープ状態層をドープする。これは更なる有益性を
提供して、製造されたキャパシタが先行技術の対応物と比べて空乏に対してより
影響され難くなっている。本発明の更なる特徴及び長所は、本発明の様々な実施
例の構造及び動作と共に、添付図面を参照して、以下に詳細に説明されている。
【００１５】 実施例の説明 以下の詳細な説明において、本願の一部を構成すると共に、発明が実施され得
る特定の実施例が例示的目的で示されている添付図面が参照される。これらの実
施例は、当業者に本発明を実施させることが出来る程に充分詳細に説明されてお
り、そして理解して頂きたいことは、他の実施例が利用され得て、本発明の精神
及び範囲から逸脱すること無しに、構造的、論理的、並びに、電気的な変更等が
為され得ることである。それ故に、以下に詳述する説明は限定的意味合いで捉え
られるべきではなく、本発明の範囲は添付の請求の範囲で規定される。図面中で
の符号付けは、図番号に対応した百番台そして千番台で通常は為されているが、
複数の図面中に見ることができる同一構成要素はそれから除外されている。図面
中での縮尺は、図示された構造の正確な寸法を表していない。
【００１６】 ウェーハ及び基板は、加工工程中の支持用半導体構造を言及すべく相互交換可
能に使用される。これら双方は、シリコン・オン・サファイア（ＳＯＳ）技法、
シリコン・オン・インシュレータ（ＳＯＩ）技法、ドープド（ドープされた）半
導体及びアンドープド（未ドープ状態の）半導体、基部半導体で支持されたシリ
コンから成るエピタキシャル層を、当業者には周知のその他の半導体構造と共に
含むものとして理解されるべきである。更には、以下の説明でウェーハ或は基板
が参照される際、先行する工程段階はその基部半導体構造内に領域／接合を形成
すべく利用されていてもよい。それ故に、以下に詳述する説明は制限的に解釈さ
れるべきではなく、本発明の範囲は添付の請求の範囲によって規定される。
【００１７】 図１Ａにおいて、未ドープ状態の酸化物、ＢＳＧ、ＰＳＧ、或は、ＴＥＯＳか
ら成る支持層１０２を含んだ多層状絶縁側壁は基板１００上に形成されている。
またこの基板１００は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ
）を形成するために共通して使用される他の回路をも含む。こうした支持層１０
２には、窒化物を含むエッチング止め層１２０が追従されている。このエッチン
グ止め層１２０には、ＢＰＳＧ層１２２が更に追従されて、多層状側壁を完成し
ている。そうした側壁内に開口部１０３がエッチングされている。この開口部は
基板に辿り着くまで延ばすことができて、該基板上に形成されたアクティブ領域
を露出させることができたり、或は、該開口部を、側壁層内に形成された回路に
おそらく接した状態で、基板上の該側壁層内に形成させることもできる。代替的
には、プラグがコンテナ（容器）の底部内に形成されて所望のアクティブ領域と
接する。
【００１８】 開口部１０３の形成に続いて、およそ４０オングストロームから２００オング
ストロームの間の厚みを有する実質的に未ドープ状態の無定形ポリシリコンから
成る第１層１０４が、図１Ｂに示されるように絶縁層上に形成される。典型的に
は、未ドープ状態の無定形ポリシリコン１０４は、およそ４５０℃から５２５℃
の間の温度で形成される。その形成は、約１０−８トルの基本圧であるがおよそ
１０−８から１０−１の範囲内である基本圧を有する水素環境或は他の不活性環
境でのおよそ１０−３から１０−１トルの範囲内等の１気圧或はそれ以下の低圧
で行われるので、該未ドープ状態の無定形ポリシリコン１０４は比較的低い表面
荒さで形成される。続いて１００オングストロームから１０００オングストロー
ムの間の厚みを有する重くドープされたｎ＋型の無定形シリコン層１０６が、図
１Ｃに示されるようにこの第１未ドープ状態の層１０４上にデポジットされる。
層１０６はｎ型或はｐ型のドープが為されてもよい。層１０６に対して共通のド
ーパントは、砒素、燐、或は、硼素等のｎ型或はｐ型のドーパントを含む。ドー
プされた層１０６は、およそ１０−８から１０−１トルの圧力範囲で５×１０２
０から５×１０２１ｃｍ−３の間のドーピング・レベルを伴っておよそ４５０℃
から６００℃の間の温度で形成される。
【００１９】 重くドープされた層１０６は、図１Ｄに示されるように、第１の未ドープ状態
の層１０４を形成する際に用いられたものと同様な条件下且つ同一或は同様なパ
ラメータを用いて、ドープされた無定形シリコン層１０６上に形成される実質的
に未ドープ状態の無定形ポリシリコンから成る第２層１０８によって追従される
。実質的に未ドープ状態の層１０４，１０８は、半球粒状ポリシリコン（ＨＳＧ
）を形成すべく使用される引き続くシーディング（ｓｅｅｄｉｎｇ）又は播種に
対する良好な核形成箇所を提供する。これらの層は実質的に無定形であるので、
ＨＳＧ形成の点で補助を為すが、完全な無定形である必要性はない。シリコン層
１０４，１０６，１０８は、典型的には、シラン或はジシランで形成されている
。しかしながら、その代わりに、有機水素化物及び他の水素化物先駆物質が使用
可能である。処理は水素雰囲気内で実行されて、欲せざる絶縁層、例えば酸化物
から成る絶縁層が、形成中に、シリコン層上に形成されること或はそれらシリコ
ン層間に形成されることを防止している。これらシリコン層は単一のウェーハ・
ツール内で形成されるので、環境は迅速に変更され得て、これら層間の酸化防止
の補助を為す。
【００２０】 次にウェーハは、例えば化学機械的平面化等によって平面化されて、図１Ｅに
示されるように、これらデポジットされたシリコン層１０４，１０６，１０８の
内の欲せざる横方向部分又は側方部を除去する。引き続いて、ＢＰＳＧ層１２２
がエッチング等によって除去されて、図１Ｆに示されるように、コンテナ（容器
）１１０の形状の底部電極における側壁外部を露出する。この層１２２は、エッ
チング（食刻）止めとして機能する窒化物或は他の所望誘電体材から形成される
エッチング止め１２０に対して良好な食刻選択性を有すべきである。任意には、
層１２２は支持層１０２に対して充分な食刻選択性を有するので、別のエッチン
グ止め層が何等必要とされない。これら側壁層１０２，１２０，１２２の各厚み
を変更することによって、結果としてのコンテナに付与される支持体の量は所望
に応じて変更可能である。そうした多層状絶縁体は、異なる方法で形成された他
のキャパシタ・コンテナに対する支持体を提供すべく使用可能でもある。
【００２１】 結果としてもたらされるコンテナの側方部は、未ドープ状態のシリコン層１０
４及び１０８を有している「ペンキ」である層によって取り囲まれたドープされ
たシリコンから成る支柱又はピラー（ｐｉｌｌａｒ）１０６を含む。第１無定形
シリコン層１０４は比較的低い表面荒さを有しているので、絶縁体層１０２の殆
どは除去される。こうして、これらキャパシタは、現行の高密度ＤＲＡＭにおけ
る０．１８ミクロン等である、コンテナの径の二十分の一未満のピッチで分離さ
れ得る。
【００２２】 この時点で固有の酸化物が、図１Ｆにおいて符号１１２で示される外側に露出
されたピラー上に残存している。この固有酸化物は、リソグラフィ法と、フッ化
水素酸、塩素、並びに、紫外線光との組み合わせ等の湿式或は乾式のエッチング
とで図１Ｇに示されるように選択的に除去される。固有酸化物の除去は次の工程
段階における改善されたＨＳＧ形成を促進する。
【００２３】 ＨＳＧを選択的に作り出すために、薄く、平滑で、無定形であるシリコン層１
０４及び１０８は、それらが露出されているところに、異なる分圧でシラン或は
ジシランと組み合わせた、ゲルマニウム、シリコン、チタン等々の化学的種が播
種される。ゲルマニウム播種はおよそ１％以上でおよそ１％から３０％の範囲内
で提供される。この播種は急熱或は低圧の化学蒸着器具内で実行される。シラン
或はジシランは、１０ｓｓｃｍから１００ｓｓｃｍの間の率で且つ１０ミリトル
から２０ミリトルの間の圧力で付加される。種は１気圧或はそれ以下の圧力で付
加される。引き続いてＤＲＡＭ１００はアニーリングされて、未ドープ状態の層
１０４，１０８を図１Ｈに示されるようにＨＳＧに変換する。このアニーリング
は、およそ４５０℃から７００℃の範囲内の温度で実行され、未ドープ状態の層
に対してドーパントの少なくとも部分的な移行を引き起こすに充分である。結果
としての構造は、ドープされたピラーから移動したドーパントを有するＨＳＧか
ら成る層によって取り囲まれたドープされたシリコンから成るピラーを備える。
一実施例において、層１０６はｎ型でドープされ、ゲルマニウムで播種されてい
てもよい。
【００２４】 側壁層１０２，１２０，１２２の各厚みの変更も、ＨＳＧに変換されるピラー
の全面積を変えるために使用可能であって、結果として容量の微細な制御を可能
としている。支持層１０２の高さを変更することによって、該層１０２に隣接す
る層１０４の部分には播種されることがなくなり、それ故にＨＳＧに変換されな
い。単なる厚みの変更によって、ピラーに設けられた支持体の量と、ＨＳＧに変
換される表面積の量との双方が制御される。
【００２５】 選択的なＨＳＧ形成から生ずる幾つかの代替的な実施例がある。そうした第１
代替実施例において、固有酸化物だけが、上述したように、ＨＳＧ形成の工程段
階に先行して層１０４から除去される。これは図１Ｉに示されるような多層構造
となり、層１０４はＨＳＧを含み、残り各種層はＨＳＧ形成中における播種及び
アニーリングによって相対的に不変のままである。図１Ｊに示される第２代替実
施例においては、播種及びアニーリングに先行しての標準的なリソグラフィ法及
びエッチングの採用によって層１０８から酸化物を除去するだけで、層１０４と
同じように、層１０８だけが選択的にＨＳＧに変換されている。更なるアニーリ
ングによって、層１０６及び層１０８の双方は所望に応じてＨＳＧに変換され得
る。更なる代替実施例では、未ドープ状態の層１０８が層１０４及び１０６の形
成に続く既知の方法でＨＳＧとして直にデポジットされる。これには、所望に応
じて、固有酸化物の除去に続いて、層１０４の播種及びアニーリングが追従され
得る。図１Ｉ及び図１Ｊに示される構造も、上述したように絶縁支持層によって
選択的且つ部分的に支持され得る。
【００２６】 最後に、図２に示されるように、符号２２２で示される急熱窒化処理に、窒化
物或はタンタルペントオキサイド（Ｔａ２Ｏ５）、窒化物、ＢＳＴ、或は、数多
くの周知誘電体の内の任意のものであることが可能であるキャパシタ誘電体２２
４の形成が追従され、それは単一のウェーハ・ツール或は複数のウェーハ・ツー
ル群を用いて電極上に全般的に合致して形成される。タングステン窒化物（ＷＮ
）、チタン窒化物（ＴｉＮ）、或は、その他の共通して使用される、耐熱性の金
属珪化物及び窒化物、ＨＳＧ上を被覆するＳｉ−Ｇｅ、或はＢＰＳＧ等の殆どの
フィルムを含む導電性電極を有する上部電極導体２２６が、次いで、誘電体層２
２４上に形成される。最終的にはドープされた全般的に合致するポリ層２２６が
上部電極上に形成され、それが完成したコンテナ２１４の全アレイに対する共通
のキャパシタのセルプレートとしての役割を果す。キャパシタ及びＤＲＡＭの形
成を完了するための連続的な処理段階が実行可能であり、当業者には周知である
。ＤＲＡＭはそうしたコンテナを６４×１０６個を上回って有することができ、
それらの各々が記憶（保存）されるべき１ビットに対応している。加えて、代替
物として用いられる数多くの過剰セルがある。本発明はこれらセルのより接近し
た隔たりを可能して、著しいスペース節約とより高密度のＤＲＡＭとを作り出し
ている。
【００２７】 底部電極及びキャパシタの残りの形成は、単一ウェーハ或は多数ウェーハから
成る１つのバッチを処理する１つ或はそれ以上のツールで実行される。もし１つ
のツールが用いられれば、それは急熱化学蒸着（ＲＴＣＶＤ）反応器のような加
熱及びガス流動の能力を有することが好ましい。使用に適した１つのそうしたツ
ールは、ＡＧＩ，Ｉｎｃ．社製のインテグラ（Ｉｎｔｅｇｒａ）である。低圧化
学蒸着（ＬＰＣＶＤ）反応器等の数多くの他の共通したツールでも稼働する。本
発明の底部電極は単一ツール内で形成可能であるので、ＤＲＡＭ製造効率は向上
され、生産コストは低減される。
【００２８】 図３には、ウェーハ３００上のその他の回路の上部に形成されたコンテナ３１
４が示されている。層１０６はポリ・プラグ３１３を介してアクティブ領域３１
１と結合している。他の回路は酸化物層３１８内に形成されたワード線３１６を
含む。窒化層３２０は、コンテナ３１４が形成された開口部形成用のエッチング
止めとして使用されたものである。代替的には、ＴＥＯＳがエッチング止めとし
て使用可能であり、ＢＰＳＧがコンテナ形成用のエッチングされる材料である。
この図面は、本発明で説明される方法を用いてスタック状キャパシタ形成の万能
性を図示している。キャパシタを基板の上部の何れかに形成する能力は、ＤＲＡ
Ｍデバイス内における更に稠密した回路をも可能としている。
【００２９】 図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、図４Ｅ、並びに、図４Ｆにおいて、４１０
で全般的に示されるトレンチ・キャパシタは、図１Ａ乃至図１Ｈのスタック状キ
ャパシタを形成するために用いられた図面と同様の概念及びプロセス・フローを
用いて形成される。先ずトレンチ（溝）４０２は基板４００内に形成される。先
に述べたように、基板は絶縁体上に形成されたシリコン或は他の半導体材をも含
み得る。トレンチはトレンチ・マスクを用いてパターンニングされて、周知の方
法で形成される。次に、およそ４０オングストロームから２００オングストロー
ムの間の厚みを有する未ドープ状態の無定形ポリシリコンから成る層４０４が、
トレンチ４０２の表面上に、通常のデポジション技法等によって図４Ｂに示され
るように形成される。典型的には、未ドープ状態の無定形ポリシリコン４０４は
およそ４５０℃から５２５℃の間の温度で形成される。その形成は、約１０−８
トルの基本圧であるがおよそ１０−８から１０−１の範囲内である基本圧を有す
る水素環境或は他の不活性環境でのおよそ１０−３から１０−１トルの範囲内等
の１気圧或はそれ以下の低圧で行われるので、該未ドープ状態の無定形ポリシリ
コン１０４は比較的低い表面荒さで形成される。続いて１００オングストローム
から１０００オングストロームの間の厚みを有する重くドープされた無定形シリ
コン層４０６が、図４Ｃに示されるようにこの第１未ドープ状態の層４０４上に
デポジットされる。共通のドーパントは、砒素、燐、或は、硼素等のｐ型或はｎ
型のドーパントを含む。ドープされた層４０６は、およそ１０−８から１０−１
トルの圧力範囲で５×１０２０から５×１０２１ｃｍ−３の間のドーピング・レ
ベルを伴っておよそ４５０℃から６００℃の間の温度で形成される。
【００３０】 重くドープされた層４０６は、図４Ｄに示されるように、第１の未ドープ状態
の層４０４を形成する際に用いられたものと同様な条件下且つ同一或は同様なパ
ラメータを用いて、ドープされた無定形シリコン層４０６上に形成される未ドー
プ状態の無定形ポリシリコンから成る第２層４０８によって追従される。この未
ドープ状態の層４０８は、半球粒状ポリシリコン（ＨＳＧ）を形成すべく使用さ
れる引き続くシーディング（ｓｅｅｄｉｎｇ）又は播種に対する良好な核形成箇
所を提供する。これらのシリコン層４０４，４０６，４０８は、典型的には、シ
ラン或はジシランで形成されている。しかしながら、その代わりに、有機水素化
物及び他の水素化物先駆物質が使用可能である。処理は水素雰囲気内で実行され
て、欲せざる絶縁層、例えば酸化物から成る絶縁層が、形成中に、シリコン層上
に形成されること或はそれらシリコン層間に形成されることを防止している。
【００３１】 次に図４Ｅに示されるように、標準的な平面化技法によってこれらデポジット
されたシリコン層４０４，４０６，４０８の内の欲せざる横方向部分又は側方部
が除去される。この時点で、固有の酸化物がトレンチ・キャパシタの露出された
側壁上に残存する。この固有酸化物は、フッ化水素酸、塩素、並びに、紫外線光
との組み合わせ等による湿式或は乾式のエッチングで図４Ｅに示されるように除
去される。固有酸化物の除去は次の工程段階における改善されたＨＳＧ形成を促
進する。
【００３２】 ＨＳＧを作り出すために、薄く、平滑で、無定形であるシリコン層４０８には
、異なる分圧でシラン或はジシランと組み合わせた、ゲルマニウム、シリコン、
或は、チタン等々の化学的種が播種される。この播種は急熱或は低圧の化学蒸着
器具内で実行される。シラン或はジシランは、１０ｓｓｃｍから１００ｓｓｃｍ
の間の率で且つ１０ミリトルから２０ミリトルの間の圧力で付加される。種は１
気圧或はそれ以下の圧力で付加される。引き続いてアニーリングが実行されて、
未ドープ状態の層４０８をＨＳＧに変換し、底部キャパシタ電極の形成を完成す
る。このアニーリングは、およそ４５０℃から７００℃の範囲内の温度で実行さ
れ、未ドープ状態の層に対してドーパントの少なくとも部分的な移行を引き起こ
すに充分である。
【００３３】 一実施例において、層４０８は公知の方法でＨＳＧを直接的にデポジットする
ことによって形成される。更なる実施例において、様々な層をアニーリングの時
間を変えることによってＨＳＧに変換することが可能であり、例えば層４０８及
び４０６の双方をＨＳＧに変換する。層４０４も所望に応じてＨＳＧに変換可能
であるか、或は、トレンチ・キャパシタ内において完全に省くことができる。
【００３４】 最後に、窒化物或はタンタルペントオキサイド（Ｔａ２Ｏ５）、或は、数多く
の周知誘電体の内の任意のものであることが可能であるキャパシタ誘電体が、上
記同一の単一ウェーハ・ツール或は複数のウェーハ・ツール群を用いて底部電極
上に全般的に合致して形成される。次いで、ドープされた全般的に合致したポリ
層がセル誘電体上に形成されて、完成済みトレンチ・キャパシタの全アレイに対
する共通キャパシタ・セルプレートとしての役割を果たす。次いで、キャパシタ
及びＤＲＡＭの形成を完了すべく連続的な処理加工段階が実行され得るが、当業
者には公知である。
【００３５】 理解して頂きたいことは、上述の説明は例示目的であり、制限的な意図はない
ことである。他の数多くの実施例が、上述の説明を吟味した当業者には明らかと
なろう。例えば、記憶電極の形状は単純な立方体構造、円筒状構造、フィン・タ
イプ構造、或はスタック状トレンチ・タイプ構造であることが可能である。更に
は、本発明は、スタック状キャパシタの底部電極用に３次元コンテナの形成を説
明している。しかしながら、当業者には既知のミニスタック状や蜂の巣状を含む
他の電極構造が同様の方法で形成され得る。更には、キャパシタを形成する方法
はＤＲＡＭ以外のメモリ・デバイスに用いることができる。事実上、一般的な回
路に用いられるが、データ記憶用ではないキャパシタを作り出すべく使用され得
る。選択的なＳｉ−Ｇｅフィルムがデポジットされ得て、Ｇｅ播種を為してＨＳ
Ｇを形成すべくアニーリングを為すことが追従される。次いで、窒化物及びタン
タルのフィルム或はＢＳＴ誘電体フィルムが、誘電体を形成すべく上部にデポジ
ットされ得る。それ故に本発明の範囲は、そうした請求の範囲が享受する均等物
の全範囲と共に、添付の請求の範囲を参照して決定されるべきである。
【図面の簡単な説明】
【図１】 図１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈ、１Ｉ、並びに、１Ｊは
、本発明に従った、スタック状キャパシタの各形成段階での断面図である。
【図２】 図２は、本発明に従った、完成済みスタック状キャパシタの断面図である。
【図３】 図３は、本発明に従った、アクセス回路の上部に形成された完成済みスタック
状キャパシタの断面図である。
【図４】 図４Ａ、４Ｂ、４Ｃ、４Ｄ、４Ｅ、並びに、４Ｆは、本発明に従った、トレン
チ（溝）・キャパシタの各形成段階での断面図である。
【符号の説明】
１００，３００，４００ 基板 １０２ 未ドープ状態の酸化物 １０３ 開口部 １０４，１０８ 実質的に未ドープ状態の無定型ポリシリコン １０６ 重くドープされた無定型シリコン層 １１０ 底部電極（コンテナ） １２０ エッチング止め層 １２２ ＢＰＳＧ層 ２２４ キャパシタ誘電体層 ２２６ ドープされたポリ層
【手続補正書】
【提出日】平成１２年１月１７日（２０００．１．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】 これらの絶縁層は酸化物或は窒化物で形成され得て、これら層のデポジション
中にそれらの粒界を凝結する。第１及び第２のアモルファス・シリコン層の双方
と絶縁層とは、ドープされたシリコン層と比べて薄く形成される。 加えて、米国特許第５，４１８，１８０号、第５，５９７，７５６号、５，１
３０，８８５号、並びに、第５，２９０，７２９号は、「ＩＥＥ Ｔｒａｎｓ．
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ ４２，Ｎｏ．７，Ｊｕｌｙ １９
９５，ｐｐ．１２４７−５３，“Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ
Ｓｉ Ｆｏｒｍａｔｉｏｎ ｏｎ ｉｎ−ｓｉｔｕ Ｐｈｏｓｐｈｏｒｏｕｓ
Ｄｏｐｅｄ Ａｍｐｈｏｒｐｈｏｕｓ−Ｓｉ Ｅｌｅｃｔｒｏｄｅ ｆｏｒ
２５６Ｍｂ ＤＲＡＭｓ Ｃａｐａｃｉｔｏｒ”」で出版された文献のように、
本発明に関連する背景技術をも提供している。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ

Claims (49)

    【特許請求の範囲】
  1. 【請求項１】 基板で支持されると共に壁部及び底部を有する開口部内にキャ
    パシタの内の少なくとも一部を形成する方法であって、 前記開口部内に実質的に未ドープ状態の無定形シリコンから成る層を形成する
    段階と、 前記実質的に未ドープ状態の無定形シリコンから成る層上に重くドープされた
    シリコンから成る層を形成する段階と、 前記重くドープされたシリコンから成る層上に実質的に未ドープ状態の無定形
    シリコンから成る別の層を形成する段階と、 絶縁層の内の選択された部分を除去して、前記開口部の壁部上に形成された前
    記シリコン層の各種部分を含むピラーを露出する段階と、 前記未ドープ状態の無定形シリコン層に播種する段階と、 前記シリコン層をアニーリングして、前記未ドープ状態のシリコン層をＨＳＧ
    に変換する段階と、 の諸段階を含む方法。
  2. 【請求項２】 前記未ドープ状態の無定形シリコン層の各々が、４０オングス
    トロームから２００オングストロームの間の厚みを有する、請求項１に記載の方
    法。
  3. 【請求項３】 前記未ドープ状態の無定形シリコン層が、４５０℃から５２５
    ℃の間の温度で形成される、請求項１に記載の方法。
  4. 【請求項４】 前記重くドープされた無定形ポリシリコン層が、４５０℃から
    ６００℃の間の温度で形成される、請求項１に記載の方法。
  5. 【請求項５】 前記重くドープされた無定形ポリシリコン層が、５×１０２０
    から５×１０２１ｃｍ−３の間のドーピング・レベルで形成される、請求項１に
    記載の方法。
  6. 【請求項６】 前記播種段階に先行して、前記ピラーから酸化物を除去する段
    階を更に含む、請求項１に記載の方法。
  7. 【請求項７】 前記酸化物が、フッ化水素酸、塩素、並びに、紫外線光を用い
    て除去される、請求項６に記載の方法。
  8. 【請求項８】 前記播種が、１０ミリトルから２０ミリトルの間の圧力でシラ
    ンによって実行される、請求項１に記載の方法。
  9. 【請求項９】 前記シリコン層を形成する前記段階が、著しい量の酸素を含有
    しない環境における単一処理ツール内で実行される、請求項１に記載の方法。
  10. 【請求項１０】 前記シリコン層を形成する前記段階が、水素環境において実
    行される、請求項１に記載の方法。
  11. 【請求項１１】 基板で支持された絶縁層における開口部内にスタック状キャ
    パシタの内の少なくとも一部を形成する方法であって、 各種層間に酸化物が何等形成されない状態で、実質的に未ドープ状態の無定形
    シリコンから成る層で挟まれた重くドープされたシリコンから成るピラーを含む
    底部電極コンテナを形成する段階と、 前記実質的に未ドープ状態の無定形シリコンから成る層をＨＳＧに変換する段
    階と、 の諸段階を含む方法。
  12. 【請求項１２】 前記未ドープ状態のシリコン層の各々が、４０オングストロ
    ームから２００オングストロームの間の厚みを有する、請求項１１に記載の方法
    。
  13. 【請求項１３】 前記未ドープ状態のシリコン層が、４５０℃から５２５℃の
    間の温度で形成される、請求項１１に記載の方法。
  14. 【請求項１４】 前記ドープされたシリコン層が、４５０℃から６００℃の間
    の温度で形成される、請求項１１に記載の方法。
  15. 【請求項１５】 前記ドープされたシリコン層が、５×１０２０から５×１０
    ２１ｃｍ−３の間のドーピング・レベルで形成される、請求項１１に記載の方法
    。
  16. 【請求項１６】 前記アニーリング段階に先行して、前記ピラーから酸化物を
    除去する段階を更に含む、請求項１１に記載の方法。
  17. 【請求項１７】 前記酸化物が、フッ化水素酸、塩素、並びに、紫外線光を
    用いて除去される、請求項１６に記載の方法。
  18. 【請求項１８】 前記変換段階が、前記未ドープ状態のシリコン層の内の少な
    くとも１つを１０ミリトルから２０ミリトルの間の圧力でシランで播種して、前
    記底部電極をアニーリングする段階を含む、請求項１１に記載の方法。
  19. 【請求項１９】 前記シリコン層が、著しい量の酸素を含有しない環境におけ
    る単一処理ツール内で形成される、請求項１１に記載の方法。
  20. 【請求項２０】 前記シリコン層を形成する前記段階が、水素環境において
    実行される、請求項１９に記載の方法。
  21. 【請求項２１】 基板で支持されたキャパシタの底部電極を形成する方法であ
    って、 各種層間に酸化物が何等形成されない状態で、実質的に未ドープ状態の無定形
    シリコンから成る層で挟まれた重くドープされたシリコンから成るピラーを含む
    底部電極コンテナを形成する段階と、 前記シリコンから成る層の内の少なくとも１つをＨＳＧに変換する段階と、 の諸段階を含む方法。
  22. 【請求項２２】 前記未ドープ状態のシリコン層の内の少なくとも１つが、４
    ０オングストロームから２００オングストロームの間の厚みを有し、４５０℃か
    ら５２５℃の間の温度で形成される、請求項２１に記載の方法。
  23. 【請求項２３】 前記ドープされたシリコン層が、５×１０２０から５×１０
    ２１ｃｍ−３の間のドーピング・レベルによって、４５０℃から６００℃の間の
    温度で形成される、請求項２１に記載の方法。
  24. 【請求項２４】 前記アニーリング段階に先行して、フッ化水素酸、塩素、並
    びに、紫外線光を用いて前記未ドープ状態のシリコンから成る層の内の少なくと
    も１つから酸化物を除去する段階を更に含む、請求項２１に記載の方法。
  25. 【請求項２５】 前記変換段階が、前記未ドープ状態のシリコン層の内の少な
    くとも１つを１０ミリトルから２０ミリトルの間の圧力でシランで播種して、前
    記底部電極をアニーリングする段階を含む、請求項２１に記載の方法。
  26. 【請求項２６】 前記シリコン層が、著しい量の酸素を含有しない水素環境に
    おける単一処理ツール内で形成される、請求項２１に記載の方法。
  27. 【請求項２７】 前記変換段階が、前記未ドープ状態のシリコン層の内の少な
    くとも１つをおよそ１％から３０％のゲルマニウムで播種して、前記底部電極を
    アニーリングする段階を含む、請求項２１に記載の方法。
  28. 【請求項２８】 前記重くドープされたシリコンから成るピラーが、ｎ＋型に
    ドープされている、請求項２１に記載の方法。
  29. 【請求項２９】 前記重くドープされたシリコンから成るピラーをゲルマニウ
    ムで播種する段階を更に含む、請求項２８に記載の方法。
  30. 【請求項３０】 基板で支持された絶縁層にキャパシタを形成する方法であっ
    て、 前記絶縁層の第１部分を除去して開口部を形成する段階と、 前記絶縁層上に未ドープ状態の無定形シリコンから成る第１層を形成する段階
    と、 前記第１シリコン層上にドープされた無定形シリコンから成る層を形成する段
    階と、 前記ドープされたシリコン層上に未ドープ状態の無定形シリコンから成る第２
    層を形成する段階であり、前記シリコン層の各々が酸素が実質的に欠如した環境
    で形成されて、それらシリコン層間に酸化物層が何等形成されないことから成る
    段階と、 前記誘電体層を平面化して、前記未ドープ状態のシリコンから成る層で塗られ
    たドープされたシリコンから成るピラーを含むコンテナを形成する段階と、 前記絶縁層の選択された部分を除去して、前記コンテナの外部側壁を露出する
    段階と、 前記外部側壁から酸化物を除去する段階と、 前記第１及び第２の層に播種する段階と、 前記シリコン層をアニーリングして、前記第１及び第２の層をＨＳＧに変換す
    る段階と、 の諸段階を含む方法。
  31. 【請求項３１】 前記絶縁層が、良好なエッチング選択性を有する２つの層を
    含む、請求項３０に記載の方法。
  32. 【請求項３２】 基板で支持された絶縁層にスタック状キャパシタを形成する
    方法であって、 前記絶縁層の第１部分を除去して開口部を形成する段階と、 前記絶縁層上に４５０℃から５２５℃の間の温度で未ドープ状態の無定形シリ
    コンから成る第１層を形成する段階であり、該第１層が４０オングストロームか
    ら２００オングストロームの間の厚みを有することから成る段階と、 前記第１シリコン層上にドープされた無定形シリコンから成る層を形成する段
    階であり、該ドープされた無定形シリコンから成る層が５×１０２０から５×１
    ０２１ｃｍ−３の間のドーピング・レベルによって、４５０℃から６００℃の間
    の温度で形成されることから成る段階と、 ４５０℃から５２５℃の間の温度で未ドープ状態の無定形シリコンから成る第
    ２層を形成する段階であり、該第２層が前記ドープされたシリコン層上で４０オ
    ングストロームから２００オングストロームの厚みを有しており、前記シリコン
    から成る各種層が酸素が実質的に欠如された環境で形成されて、それらシリコン
    層間に酸化物層が何等形成されていないことから成る段階と、 前記誘電体層を平面化して、前記未ドープ状態の無定形シリコンから成る層で
    塗られたドープされたシリコンから成るピラーを含むコンテナを形成する段階と
    、 前記絶縁層の第２部分を除去して、前記コンテナの外部側壁を露出する段階と
    、 前記外部側壁から酸化物を除去する段階と、 前記第１及び第２の層を１０ミリトルから２０ミリトルの圧力でシランによっ
    て播種する段階と、 前記シリコン層をアニーリングして、前記第１及び第２の層をＨＳＧに変換す
    る段階と、 の諸段階を含む方法。
  33. 【請求項３３】 基板で支持されたキャパシタの内の少なくとも一部を形成す
    る方法であって 各種層間に酸化物が何等形成されない状態で、実質的に未ドープ状態の無定形
    シリコンから成る層で挟まれた重くドープされたシリコンから成るピラーを含む
    底部電極コンテナを形成する段階と、 前記実質的に未ドープ状態の無定形シリコンから成る少なくとも１つの選択さ
    れた層をＨＳＧに変換する段階と、 の諸段階から成る方法。
  34. 【請求項３４】 前記実質的に未ドープ状態の無定形シリコンから成る１つの
    選択された層と前記ピラーとをＨＳＧに変換する、請求項３３に記載の方法。
  35. 【請求項３５】 基板で支持されたトレンチ・キャパシタの内の少なくとも一
    部を形成する方法であって、 前記基板に溝を形成する段階と、 各種層間に酸化物が何等形成されない状態で、実質的に未ドープ状態の無定形
    シリコンから成る層で挟まれた重くドープされたシリコンから成るピラーを含む
    底部電極コンテナを前記溝内に形成する段階と、 前記実質的に未ドープ状態の無定形シリコンから成る少なくとも１つの選択さ
    れた層をＨＳＧに変換する段階と、 の諸段階を含む方法。
  36. 【請求項３６】 基板で支持されたキャパシタの内の少なくとも一部を形成す
    る方法であって、 前記基板上に実質的に未ドープ状態のシリコンから成る層を形成する段階と、 前記実質的に未ドープ状態のシリコンから成る層上に重くドープされたシリコ
    ンから成る層を形成する段階と、 前記重くドープされたシリコンから成る層上に半球粒状ポリシリコンを直にデ
    ポジットする段階と、 の諸段階を含む方法。
  37. 【請求項３７】 基板で支持されたキャパシタを形成する方法であって、 各種層間に酸化物が何等形成されない状態で、実質的に未ドープ状態の無定形
    シリコンから成る層で挟まれた重くドープされたシリコンから成るピラーを含む
    底部電極コンテナを形成する段階と、 前記実質的に未ドープ状態の無定形シリコンから成る層の内の選択された層を
    ＨＳＧに変換する段階と、 前記ＨＳＧの上部に誘電体層を形成する段階と、 前記誘電体層の上部に上部電極を形成する段階と、 の諸段階を含む方法。
  38. 【請求項３８】 前記誘電体層が、Ｔａ２Ｏ５、ＢＳＴ、並びに、窒化物から
    成るグループから選択された誘電体を含む、請求項３７に記載の方法。
  39. 【請求項３９】 前記上部電極が、耐熱性の金属珪化物及び窒化物から成るグ
    ループから選択された導体を含む、請求項３７に記載の方法。
  40. 【請求項４０】 前記上部電極が、ＷＮ、ＴｉＮ、並びに、ＢＰＳＧから成る
    グループから選択された導体を含む、請求項３７に記載の方法。
  41. 【請求項４１】 基板で支持されたキャパシタの底部電極を形成する方法であ
    って、 Ｓｉ−Ｇｅフィルムを含む底部電極コンテナを形成する段階と、 前記Ｓｉ−ＧｅフィルムをＧｅで播種する段階と、 前記底部電極をアニーリングして、前記Ｓｉ−ＧｅフィルムをＨＳＧに変換す
    る段階と、 の諸段階を含む方法。
  42. 【請求項４２】 キャパシタの底部電極を形成する方法であって、 基板で支持された第１層を形成する段階と、 前記第１層で支持された第２層を形成する段階と、 前記第１及び第２の層に開口部を形成する段階と、 前記開口部に前記底部電極を形成する段階と、 前記第２層を除去して、前記第１層で部分的に支持された側部を有する前記底
    部電極を含むコンテナを提供する段階と、 の諸段階を含む方法。
  43. 【請求項４３】 キャパシタの底部電極を形成する方法であって、 基板で支持された絶縁体層を形成する段階と、 前記絶縁体層に開口部を形成する段階と、 前記開口部に前記底部電極を形成する段階と、 前記絶縁体層の一部を除去して、当該絶縁体層で部分的にのみ支持された側部
    を有する前記底部電極を含むコンテナを提供する段階と、 の諸段階を含む方法。
  44. 【請求項４４】 絶縁体層を形成する前記段階が、良好なエッチング選択性を
    有する２つの別個の絶縁体層を成長する段階を含み、前記絶縁体層の一部を除去
    する前記段階が、前記２つの別個の絶縁体層の内の１つをエッチングする段階を
    含む、請求項４３に記載の方法。
  45. 【請求項４５】 ＤＲＡＭ用のスタック状キャパシタであって、 各種層間に酸化物層が何等形成されていない状態で、ドープされて充分にＨＳ
    Ｇ形成された層によって挟まれた重くドープされたシリコンから成るピラーを含
    んで、基板で支持された底部電極コンテナと、 前記底部電極コンテナに全般的に合致して形成された誘電体層と、 前記誘電体層に全般的に合致して形成された上部電極と、 を備えるＤＲＡＭ用のスタック状キャパシタ。
  46. 【請求項４６】 前記ＨＳＧ層の各々が４０オングストロームから２００オン
    グストロームの間の厚みを有する、請求項４５に記載のＤＲＡＭ用のスタック状
    キャパシタ。
  47. 【請求項４７】 前記重くドープされたシリコンから成る層が、５×１０２０
    から５×１０２１ｃｍ−３の間のドーピング・レベルによって形成される、請求
    項４５に記載のＤＲＡＭ用のスタック状キャパシタ。
  48. 【請求項４８】 ＤＲＡＭ用のスタック状キャパシタであって、 各種層間に酸化物層が何等形成されない状態で、ドープされて充分にＨＳＧ形
    成された層によって挟まれた重くドープされたシリコンから成るピラーを含んで
    、基板で支持された底部電極コンテナと、 前記コンテナの外側に配置された絶縁層であり、前記ピラーの選択された部分
    のための支持体を提供していることから成る絶縁層と、 前記底部電極コンテナに全般的に合致して形成された誘電体層と、 前記誘電体層に全般的に合致して形成された上部電極と、 を備えるＤＲＡＭ用のスタック状キャパシタ。
  49. 【請求項４９】 前記重くドープされたシリコンから成るピラーがｎ＋型にド
    ープされて、およそ１％から３０％の範囲内でのゲルマニウム播種を更に含む、
    請求項４８に記載のＤＲＡＭ用のスタック状キャパシタ。
JP2000503557A 1997-07-14 1998-07-10 半球粒状ポリシリコン半導体構造の製造方法 Expired - Fee Related JP3493627B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/892,188 US6255159B1 (en) 1997-07-14 1997-07-14 Method to form hemispherical grained polysilicon
US08/892,188 1997-07-14
PCT/US1998/014356 WO1999004434A2 (en) 1997-07-14 1998-07-10 Hemispherical grained polysilicon semiconductor capacitor structure and method

Publications (2)

Publication Number Publication Date
JP2001510945A true JP2001510945A (ja) 2001-08-07
JP3493627B2 JP3493627B2 (ja) 2004-02-03

Family

ID=25399520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000503557A Expired - Fee Related JP3493627B2 (ja) 1997-07-14 1998-07-10 半球粒状ポリシリコン半導体構造の製造方法

Country Status (6)

Country Link
US (2) US6255159B1 (ja)
JP (1) JP3493627B2 (ja)
KR (1) KR100560583B1 (ja)
AU (1) AU8393598A (ja)
TW (1) TW425700B (ja)
WO (1) WO1999004434A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320022A (ja) * 2003-04-14 2004-11-11 Samsung Electronics Co Ltd 半導体素子のキャパシタ及びその製造方法
JP2006191137A (ja) * 2006-02-23 2006-07-20 Renesas Technology Corp 半導体集積回路装置の製造方法
US7741176B2 (en) 2007-01-15 2010-06-22 Elpida Memory, Inc. Method for fabricating a cylindrical capacitor including implanting impurities into the upper sections of the lower electrode to prevent the formation of hemispherical grain silicon on the upper sections
JP2020017719A (ja) * 2018-07-23 2020-01-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
KR102661837B1 (ko) * 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US6146967A (en) * 1997-08-20 2000-11-14 Micron Technology, Inc. Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG
US6238974B1 (en) * 1997-11-08 2001-05-29 United Microelectronics Corp. Method of forming DRAM capacitors with a native oxide etch-stop
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
JP3187364B2 (ja) * 1998-02-19 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6762057B1 (en) * 1998-10-23 2004-07-13 Micron Technology, Inc. Separation apparatus including porous silicon column
US7115422B1 (en) * 1998-10-23 2006-10-03 Micron Technology, Inc. Separation apparatus including porous silicon column
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6548341B2 (en) * 2000-08-09 2003-04-15 Infineon Technologies, Ag Process for producing a first electrode and a second electrode, electronic component and electronic memory element
US6689668B1 (en) * 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US6524912B1 (en) * 2000-08-31 2003-02-25 Micron Technology, Inc. Planarization of metal container structures
US6403455B1 (en) 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US6538274B2 (en) * 2000-12-20 2003-03-25 Micron Technology, Inc. Reduction of damage in semiconductor container capacitors
KR100401503B1 (ko) * 2001-04-30 2003-10-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
US6635556B1 (en) * 2001-05-17 2003-10-21 Matrix Semiconductor, Inc. Method of preventing autodoping
KR100414204B1 (ko) 2001-05-31 2004-01-07 삼성전자주식회사 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법
US6458652B1 (en) * 2001-08-20 2002-10-01 Micron Technology, Inc. Methods of forming capacitor electrodes
US6653199B2 (en) * 2001-10-09 2003-11-25 Micron Technology, Inc. Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
KR100428656B1 (ko) * 2002-07-19 2004-04-28 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100505441B1 (ko) * 2003-04-04 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
FR2871935A1 (fr) * 2004-06-18 2005-12-23 St Microelectronics Crolles 2 Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur
KR100713065B1 (ko) * 2004-07-30 2007-05-02 주식회사 하이닉스반도체 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
KR100618869B1 (ko) * 2004-10-22 2006-09-13 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 그 제조방법
KR100681274B1 (ko) * 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
JP2008283045A (ja) * 2007-05-11 2008-11-20 Toshiba Corp 半導体装置の製造方法および半導体装置
CN112614848A (zh) * 2020-12-02 2021-04-06 长江存储科技有限责任公司 三维存储器结构及其制备方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2826324B2 (ja) * 1988-09-07 1998-11-18 日本電気株式会社 半導体素子の製造方法
US5290729A (en) 1990-02-16 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Stacked type capacitor having a dielectric film formed on a rough surface of an electrode and method of manufacturing thereof
JP2894361B2 (ja) 1990-02-16 1999-05-24 三菱電機株式会社 半導体装置およびその製造方法
US5130885A (en) 1991-07-10 1992-07-14 Micron Technology, Inc. Dram cell in which a silicon-germanium alloy layer having a rough surface morphology is utilized for a capacitive surface
US5245206A (en) 1992-05-12 1993-09-14 International Business Machines Corporation Capacitors with roughened single crystal plates
JP2867799B2 (ja) * 1992-06-22 1999-03-10 日本電気株式会社 半導体装置の製造方法
US5340763A (en) 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
JPH06314774A (ja) 1993-04-28 1994-11-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5278091A (en) 1993-05-04 1994-01-11 Micron Semiconductor, Inc. Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node
US5340765A (en) 1993-08-13 1994-08-23 Micron Semiconductor, Inc. Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon
US5407534A (en) 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
JP3029235B2 (ja) * 1993-12-29 2000-04-04 現代電子産業株式会社 半導体素子の電荷貯蔵電極形成方法
US5418180A (en) 1994-06-14 1995-05-23 Micron Semiconductor, Inc. Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
US5444013A (en) 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
KR0180779B1 (ko) * 1995-02-27 1999-03-20 김주용 반도체소자의 캐패시터 제조방법
JP2833545B2 (ja) 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5658381A (en) * 1995-05-11 1997-08-19 Micron Technology, Inc. Method to form hemispherical grain (HSG) silicon by implant seeding followed by vacuum anneal
US5597756A (en) 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
KR970003975A (ko) * 1995-06-22 1997-01-29 반도체 메모리장치의 커패시터 및 그 제조방법
KR100232160B1 (ko) 1995-09-25 1999-12-01 김영환 반도체 장치의 커패시터 구조 및 그 제조방법
US5639685A (en) 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
JPH09121471A (ja) 1995-10-27 1997-05-06 Japan Storage Battery Co Ltd 交流電源装置
US5634974A (en) 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5612558A (en) 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
KR100195216B1 (ko) * 1995-12-26 1999-06-15 윤종용 반도체 메모리 장치의 커패시터 및 그 제조 방법
US5770500A (en) * 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
GB2324408A (en) * 1997-01-21 1998-10-21 United Microelectronics Corporation Forming DRAM cells
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
JP3395572B2 (ja) 1997-04-25 2003-04-14 株式会社日立製作所 半導体メモリー、及びその製造方法
US6207523B1 (en) * 1997-07-03 2001-03-27 Micron Technology, Inc. Methods of forming capacitors DRAM arrays, and monolithic integrated circuits
US6146967A (en) * 1997-08-20 2000-11-14 Micron Technology, Inc. Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG
US6037219A (en) * 1998-06-25 2000-03-14 Vanguard International Semiconductor Corporation One step in situ doped amorphous silicon layers used for selective hemispherical grain silicon formation for crown shaped capacitor applications
US6046083A (en) * 1998-06-26 2000-04-04 Vanguard International Semiconductor Corporation Growth enhancement of hemispherical grain silicon on a doped polysilicon storage node capacitor structure, for dynamic random access memory applications
US5913119A (en) * 1998-06-26 1999-06-15 Vanguard Int Semiconduct Corp Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure
JP3263370B2 (ja) 1998-09-25 2002-03-04 カネボウ株式会社 アルカリ水易溶出性共重合ポリエステルとその製造方法
US6090679A (en) * 1998-11-30 2000-07-18 Worldwide Semiconductor Manufacturing Corporation Method for forming a crown capacitor
TW425701B (en) * 1999-04-27 2001-03-11 Taiwan Semiconductor Mfg Manufacturing method of stack-type capacitor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320022A (ja) * 2003-04-14 2004-11-11 Samsung Electronics Co Ltd 半導体素子のキャパシタ及びその製造方法
JP2006191137A (ja) * 2006-02-23 2006-07-20 Renesas Technology Corp 半導体集積回路装置の製造方法
US7741176B2 (en) 2007-01-15 2010-06-22 Elpida Memory, Inc. Method for fabricating a cylindrical capacitor including implanting impurities into the upper sections of the lower electrode to prevent the formation of hemispherical grain silicon on the upper sections
JP2020017719A (ja) * 2018-07-23 2020-01-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
JP7128154B2 (ja) 2018-07-23 2022-08-30 三星電子株式会社 半導体装置
US11810947B2 (en) 2018-07-23 2023-11-07 Samsung Electronics Co., Ltd. Semiconductor device
KR102661837B1 (ko) * 2018-07-23 2024-05-02 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US6573552B1 (en) 2003-06-03
KR100560583B1 (ko) 2006-03-14
JP3493627B2 (ja) 2004-02-03
TW425700B (en) 2001-03-11
US6255159B1 (en) 2001-07-03
WO1999004434A2 (en) 1999-01-28
AU8393598A (en) 1999-02-10
WO1999004434A3 (en) 1999-04-08
KR20010021863A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
JP3493627B2 (ja) 半球粒状ポリシリコン半導体構造の製造方法
US5418180A (en) Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon
US5340765A (en) Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon
US7432152B2 (en) Methods of forming HSG layers and devices
US6197634B1 (en) Rugged metal electrodes for metal-insulator-metal capacitors
US7317220B2 (en) Even nucleation between silicon and oxide surfaces for thin silicon nitride film growth
US5877052A (en) Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures
US20060046419A1 (en) Double-sided container capacitors using a sacrificial layer
US20060180844A1 (en) Integrated circuitry and method of forming a capacitor
US6159793A (en) Structure and fabricating method of stacked capacitor
US5656529A (en) Method for manufacturing highly-integrated capacitor
US5831282A (en) Method of producing an HSG structure using an amorphous silicon disorder layer as a substrate
US6140177A (en) Process of forming a semiconductor capacitor including forming a hemispherical grain statistical mask with silicon and germanium
US6187659B1 (en) Node process integration technology to improve data retention for logic based embedded dram
US6143605A (en) Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon
EP0941552B1 (en) Semiconductor device with memory capacitor and method of manufacturing such a device
US6162680A (en) Method for forming a DRAM capacitor
KR100379331B1 (ko) 커패시터 하부 전극 및 그 제조 방법
JP3407022B2 (ja) 半導体装置及びその製造方法、並びに半導体記憶装置
KR100398567B1 (ko) 반도체장치의 제조방법
US6204121B1 (en) Method for bottom electrode of capacitor
CN1148787C (zh) 电容器的下电极和电容器的制造方法
KR100442783B1 (ko) 캐패시터 형성방법
KR19980068256A (ko) 다결정 실리콘막을 이용한 커패시터의 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031014

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees