CN1148787C - 电容器的下电极和电容器的制造方法 - Google Patents
电容器的下电极和电容器的制造方法 Download PDFInfo
- Publication number
- CN1148787C CN1148787C CNB981230350A CN98123035A CN1148787C CN 1148787 C CN1148787 C CN 1148787C CN B981230350 A CNB981230350 A CN B981230350A CN 98123035 A CN98123035 A CN 98123035A CN 1148787 C CN1148787 C CN 1148787C
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- doped polysilicon
- silicon layer
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 13
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims 4
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 76
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 241000555268 Dendroides Species 0.000 description 1
- GCEPUOKRXLSYAA-UHFFFAOYSA-N [SiH3][SiH3].CC.[Si] Chemical compound [SiH3][SiH3].CC.[Si] GCEPUOKRXLSYAA-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电容器的下电极的制造方法包括：在基底上形成绝缘层；限定绝缘层以形成接触窗开口，接触窗开口暴露出基底；在接触窗开口中及绝缘层上形成掺杂多晶硅层；在掺杂多晶硅层上方形成第一非晶硅层；限定掺杂多晶硅层和第一非晶硅层，以形成混合结构；在混合结构和绝缘层上方形成一第二非晶硅层；蚀刻第二非晶硅层，以在混合结构侧壁形成侧壁间隔层；以及在第一非晶硅层上方及沿着该侧壁间隔层形成半球形硅晶粒层。本发明还涉及电容器的制造方法。
Description
本发明涉及一种半导体存储元件的制造方法，特别是涉及一种动态随机存取存储器(DRAM)的电容器的下电极以及电容器的制造方法。
随着集成电路(IC)集成度的增加，使得半导体业界不停地在发展新方法来制造出尺寸更小的元件，因此动态随机存取存储单元也趋于向高密度发展。然而高密度的DRAM将导致DRAM的电容器可占用的面积相对减少，亦表示在这同时电容器的电荷存储量也减少了。一般来说，在存储器电容器中的电荷存储量不可太少，才可达到存储器数据可被正确读写的要求，所以如何在缩小电容器面积的情况下，又不会影响电容值，且维持可靠的标准要求为目前重要的课题之一。近年来，为了增加电容值，电容器演变成三维空间的结构，例如：双堆叠(double-stacked)、翼型结构(fin-structured)、柱状结构(cylindrical)、树枝状堆叠(spread-stacked)和盒状结构(box-structured)等。然而这些复杂的结构使得其工艺性能不好，制造成本增加。
本发明的目的是提供一种动态随机存取存储器(DRAM)的电容器的制造方法，以降低制造成本及提升制作工艺的最大容忍度(tolerance)，藉以达到最大的生产率，提升经济效益。
为达到本发明的上述及其他目的，本发明提供一种动态随机存取存储器电容器的下电极的制造方法。此方法简述如下：首先，提供一半导体基底，并在其上覆盖一层绝缘层。然后，对绝缘层进行光刻和蚀刻步骤，以形成暴露出基底的节点接触窗(node contact)开口。接着，形成一层掺杂多晶硅层，以覆盖绝缘层并填满节点接触窗开口，并在掺杂多晶硅层上形成一层第一非晶硅层。然后，经光刻和蚀刻掺杂多晶硅层与第一非晶硅层，以使留下对应于接触窗开口上方掺杂多晶硅层及第一非晶硅层所组成的混合结构。其后，在混合结构及绝缘层上形成一层第二非晶硅层，并蚀刻第二非晶硅层，以在混合结构的侧壁形成侧壁间隔层。最后，沿着侧壁间隔层及第一非晶硅层上形成一层半球形硅晶粒(hemispherical grain silicon；HSG)层。
根据本发明的另一方面，提供一种电容器的制造方法，适用于一基底，该方法包括：在该基底上形成一绝缘层；限定该绝缘层，以形成一接触窗开口，该接触窗开口暴露出该基底；在该接触窗开口中及该绝缘层上形成一掺杂多晶硅层；在该掺杂多晶硅层上方形成一第一非晶硅层；限定该掺杂多晶硅层和该第一非晶硅层，以形成一混合结构，该混合结构为对应于该接触窗开口上方的该掺杂多晶硅层和该第一非晶硅层所组成；在该混合结构和该绝缘层上方形成一第二非晶硅层；蚀刻该第二非晶硅层，以在该混合结构侧壁形成一侧壁间隔层；在该第一非晶硅层上方及沿着该侧壁间隔层形成一半球形硅晶粒层；在所得结构上方形成一介电层，以及在该介电层上方形成一上电极。
优选地，介电层为ONO层，并且在形成ONO层的热处理过程中同时使掺杂多晶硅层的杂质扩散到上述半球形硅晶粒层、第一非晶硅层和非晶硅侧壁间隔层。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：
图1至图5所绘示的是依照本发明一优选实施例，一种动态随机存取存储器电容器制造方法的剖面示意图。
本发明提供一种DRAM电容器的制造方法，其可增加存储单元的电容值，提升制作工艺容忍度(tolerance)与产品的产能(througbput)。
请参照图1，提供一半导体基底100，而此半导体基底100包括一半导体晶圆(wafer)，且在晶圆上已形成有有源(active)及无源(passive)元件，并且在晶圆的表面上已形成有多层的结构。因此“基底”一词是指已形成有各个元件，以及表面覆盖有各种功能层的半导体晶圆。
接着，在基底100上方覆盖一层绝缘层(未绘示于图中)，其材质例如为氧化硅、硼磷硅玻璃(borophosphosilicate glass；BPSG)或具有此二者的材质。接着，利用传统的光刻和蚀刻技术，蚀刻绝缘层以形成暴露出基底100的节点接触窗开口103，以及绝缘层102。典型的节点接触窗开口103位于动态随机存取存储单元中晶体管的漏极区的上方。
请参照图2，在基底100上形成一层覆盖绝缘层102及填满接触窗开口103的掺杂多晶硅层104，典型的方法是以磷化氢(phosphine；PH3)和硅甲烷(silane；SiH4)作为反应气体源，利用化学气相沉积法(chemical vapordeposition；CVD)，以在沉积多晶硅的同时将杂质掺入其中而形成掺杂多晶硅层104(insitu doped polysilicon layer)，其较佳的厚度约为3000-8000埃左右，较佳的沉积温度约为550-580℃之间。接着，在掺杂多晶硅层104上形成一层第一未掺杂非晶硅层106，典型的方法是以硅甲烷作为反应气体源，利用化学气相沉积法，其较佳的厚度约为500-2000埃左右，较佳的沉积温度约为500-530℃之间。
请参照图3，利用光刻和蚀刻的技术，蚀刻掺杂多晶硅层104及第一非晶硅层106，直至暴露出绝缘层102之表面，以形成一混合结构108，此混合结构108是由对应于接触窗开口103上方的掺杂多晶硅层104及第一非晶硅层106所组成的。
请参照图4，利用任何一已知的方法，在混合结构108及绝缘层102上方形成一层第二未掺杂非晶硅层(未绘示于图中)，其较佳的沉积温度约为500-530℃左右。接着，例如利用反应性离子蚀刻法(reactive ion etching；RIE)，以各向异性蚀刻的方式在混合结构108侧壁形成一非晶硅侧壁间隔层110，其较佳厚度约为1000埃。
请参照图5，在第一非晶硅层106上方及沿着非晶硅侧壁间隔层110形成一半球形硅晶粒层112，例如利用高真空回火(high vacuum anneal)的方法，其较佳高真空回火温度约为560-660℃。在本优选实施例中，半球形硅晶粒层112的形成方法是采用晶种和高真空回火的方法(seeding and highvacuum technique)，即以硅甲烷或硅乙烷(di-silane)在非晶硅层106的表面播种，接着在高真空的环境下，在非晶硅层106的表面即形成均匀的半球形硅晶粒层112，而此刻则完成了下电极(bottom storage node)的制作。
综上所述，本发明所提出的动态随机存取存储器电容器制造方法具有以下的特点：
(1)本发明是利用HSG层112的形成来增加电容器下电极板的表面积，藉以提高电容器的电容值。而在未掺杂非晶硅层106表面形成的HSG层112比直接在掺杂多晶硅层104上形成HSG层112多，其面积增益值(area gain)大于3，因此在未掺杂非晶硅层106及非晶硅侧壁间隔层110上形成HSG层112，其电容值确实比较高。另外，当尺寸逐渐缩小时，电容器堆叠的高度也随之增加，若制作工艺中物种沉降的速度太慢，花费的时间过长，则产量会大受影响。而本发明中采用先沉积掺杂多晶硅层104，再沉积非晶硅层106，是因为掺杂多晶硅层104的沉积温度高于非晶硅层106的沉积温度，所以掺杂多晶硅层104的沉积速率会大于非晶硅层106的沉积速率，因此可缩短沉积时间，增加产值，提高经济效益。
(2)在现有的制造方法中，是以掺杂的非晶硅层作为下电极的基本构架，因此当PH3浓度太大时，非晶硅层的沉积速度与HSG层的生成速度都会降低，而造成裸露缺陷(bald defect)的增加，这是因为PH3浓度过高时，PH3会吸附在晶片表面，抑止SiH4的分解反应所导致。故在现有的方法中，可藉由调降PH3的浓度来加快沉积速度，以减少裸露缺陷的产生，但是过低的PH3浓度又会造成HSG层的损耗比例(depletion ratio)增加。所以本发明采用先沉积掺杂多晶硅104，再沉积非晶硅层106，以缩短沉积的时间，这不但可减少裸露缺陷也可降低损耗比例。
(3)当下电极形成后，接着在下电极上形成一介电层与一上电极(topstorage node)即完成电容器的制作，而介电层的较佳材质比如为氧化物/氮化物/氧化物的堆叠层(oxide/nitride/oxide；ONO)。在形成ONO介电层时，因为氮化物的氧化需要较高的温度，所以会造成掺杂多晶硅层104中的杂质扩散至HSG层112、未掺杂非晶硅层106及非晶硅侧壁间隔层110中，导致HSG层112、未掺杂非晶硅层106及非晶硅侧壁间隔层110变成可导电的掺杂多晶硅，因此使得整个下电极变得具有导电性，而有利于元件的操作性能。
虽然本发明已结合一优选实施例揭露如上，但是其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求界定。
Claims (15)
1.一种电容器的下电极的制造方法，适用于一基底，该方法包括：
在该基底上形成一绝缘层；
限定该绝缘层，以形成一接触窗开口，该接触窗开口暴露出该基底；
在该接触窗开口中及该绝缘层上形成一掺杂多晶硅层；
在该掺杂多晶硅层上方形成一第一非晶硅层；
限定该掺杂多晶硅层和该第一非晶硅层，以形成一混合结构，该混合结构为对应于该接触窗开口上方的该掺杂多晶硅层和该第一非晶硅层所组成；
在该混合结构和该绝缘层上方形成一第二非晶硅层；
蚀刻该第二非晶硅层，以在该混合结构侧壁形成一侧壁间隔层；
在该第一非晶硅层上方及沿着该侧壁间隔层形成一半球形硅晶粒层；以及
提供一热处理工艺，以使该掺杂多晶硅层的杂质扩散到该半球形硅晶粒层，该第一非晶硅层和该侧壁间隔层。
2.如权利要求1所述的方法，其中形成在该第一非晶硅层以及该侧壁间隔层上之该半球形硅晶粒层的面积增益比大于3。
3.如权利要求1所述的方法，其中该掺杂多晶硅层的沉积速度是大于该第一非晶硅层与该第二非晶硅层的沉积速度。
4.如权利要求1所述的方法，其中形成该掺杂多晶硅层的方法包括以进行一化学气相沉积制成，且其是以磷化氢和硅甲烷作为反应气体源，以在沉积的过程中同时将杂质掺入其中而形成该掺杂多晶硅层。
5.如权利要求1所述的方法，其中该掺杂多晶硅层之厚度是介于3000埃至8000埃。
6.如权利要求1所述的方法，其中该第一非晶硅层之厚度是介于500埃至2000埃。
7.如权利要求1所述的方法，其中该侧壁间隔层之厚度为1000埃。
8.一种电容器的制造方法，适用于一基底，该方法包括：
在该基底上形成一绝缘层；
限定该绝缘层，以形成一接触窗开口，该接触窗开口暴露出该基底；
在该接触窗开口中及该绝缘层上形成一掺杂多晶硅层；
在该掺杂多晶硅层上方形成一第一非晶硅层；
限定该掺杂多晶硅层和该第一非晶硅层，以形成一混合结构，该混合结构为对应于该接触窗开口上方的该掺杂多晶硅层和该第一非晶硅层所组成；
在该混合结构和该绝缘层上方形成一第二非晶硅层；
蚀刻该第二非晶硅层，以在该混合结构侧壁形成一侧壁间隔层；
在该第一非晶硅层上方及沿着该侧壁间隔层形成一半球形硅晶粒层；
在所得结构上方形成一介电层，其中在形成该介电层之过程中，会同时使该掺杂多晶硅层的杂质扩散到该半球形多晶粒层，该第一非晶硅层和该侧壁间隔层；以及
在该介电层上方形成一上电极。
9.根据权利要求8所述的方法，其中，所述介电层为ONO层，并且在形成ONO层的热处理过程中同时使掺杂多晶硅层的杂质扩散到上述半球形硅晶粒层、第一非晶硅层和非晶硅侧壁间隔层。
10.如权利要求8所述的方法，其中形成在该第一非晶硅层以及该侧壁间隔层上之该半球形硅晶粒层的面积增益比(area gain)是大于3。
11.如权利要求8所述的方法，其中该掺杂多晶硅层的沉积速度是大于该第一非晶硅层与该第二非晶硅层的沉积速度。
12.如权利要求8所述的方法，其中形成该掺杂多晶硅层的方法包括以进行一化学气相沉积制成，且其是以磷化氢和硅甲烷作为反应气体源，以在沉积的过程中同时将杂质掺入其中而形成该掺杂多晶硅层。
13.如权利要求8所述的方法，其中该掺杂多晶硅层之厚度是介于3000埃至8000埃。
14.如权利要求8所述的方法，其中该第一非晶硅层之厚度是介于500埃至2000埃。
15.如权利要求8所述的方法，其中该侧壁间隔层之厚度为1000埃。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17603998A | 1998-10-20 | 1998-10-20 | |
| US176039 | 1998-10-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1251468A CN1251468A (zh) | 2000-04-26 |
| CN1148787C true CN1148787C (zh) | 2004-05-05 |
Family
ID=22642730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981230350A Expired - Lifetime CN1148787C (zh) | 1998-10-20 | 1998-12-01 | 电容器的下电极和电容器的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN1148787C (zh) |
| TW (1) | TW417287B (zh) |
-
1998
- 1998-11-18 TW TW087119082A patent/TW417287B/zh not_active IP Right Cessation
- 1998-12-01 CN CNB981230350A patent/CN1148787C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1251468A (zh) | 2000-04-26 |
| TW417287B (en) | 2001-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493627B2 (ja) | 半球粒状ポリシリコン半導体構造の製造方法 | |
| US5612558A (en) | Hemispherical grained silicon on refractory metal nitride | |
| US20060246679A1 (en) | Forming integrated circuits using selective deposition of undoped silicon film seeded in chlorine and hydride gas | |
| US8049260B2 (en) | High-density integrated circuitry for semiconductor memory | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| US6288421B1 (en) | Semiconductor memory circuitry including die sites for 16M to 17M memory cells in an 8″ wafer | |
| US5897352A (en) | Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion | |
| US6977227B2 (en) | Method of etching bottle trench and fabricating capacitor with same | |
| US20030173613A1 (en) | Memory-storage node and the method of fabricating the same | |
| US6143605A (en) | Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon | |
| CN1148787C (zh) | 电容器的下电极和电容器的制造方法 | |
| KR20000041394A (ko) | 메모리소자의 커패시터 제조방법 | |
| US5837579A (en) | Rugged polysilicon process for DRAM capacitors | |
| US7049193B2 (en) | Maskless middle-of-line liner deposition | |
| US6090664A (en) | Method for making a stacked DRAM capacitor | |
| US6232240B1 (en) | Method for fabricating a capacitor | |
| JP2565293B2 (ja) | 容量素子の形成方法 | |
| KR100249917B1 (ko) | Dram셀의 커패시터의 제조방법 | |
| KR100463245B1 (ko) | 메모리소자의 커패시터 제조방법_ | |
| US6228749B1 (en) | Method of manufacturing semiconductor device | |
| KR100250174B1 (ko) | Dram 셀의 커패시터의 제조 방법 | |
| CN1787173A (zh) | 沟槽式电容器及其制造工艺 | |
| KR100679251B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH0521751A (ja) | 半導体装置の製造方法 | |
| KR19980068256A (ko) | 다결정 실리콘막을 이용한 커패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Applicant after: Taiwan Semiconductor Manufacturing Co., Ltd. Applicant before: Shida Integrated Circuit Co., Ltd. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHIDA INTEGRATED CIRCUIT CO., LTD. TO: TAIWAN SEMICONDUCTOR MFG |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040505 |