CN1210366A - 动态随机存取存储器单元电容器及其制造方法 - Google Patents

动态随机存取存储器单元电容器及其制造方法 Download PDF

Info

Publication number
CN1210366A
CN1210366A CN98117480A CN98117480A CN1210366A CN 1210366 A CN1210366 A CN 1210366A CN 98117480 A CN98117480 A CN 98117480A CN 98117480 A CN98117480 A CN 98117480A CN 1210366 A CN1210366 A CN 1210366A
Authority
CN
China
Prior art keywords
conductive layer
interlayer insulating
insulating film
capacitor
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98117480A
Other languages
English (en)
Inventor
韩旻锡
申志澈
南硕祐
李炯硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1210366A publication Critical patent/CN1210366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

DRAM单元电容器,在电容器下电极上形成HSG层,以便增加电容器的电容量。电容器下电极在其上边缘具有斜角形,HSG硅层不形成在电容器下电极的上边缘上。一种制造该DRAM单元电容器的方法,包括:使光刻胶图形作掩模腐蚀导电层的上部分,同时在光刻胶图形两侧壁上形成聚合物,以腐蚀其上部分,从而使导电层的上边缘成斜角形。用光刻胶图形和聚合物的组合用掩模,腐蚀导电层的剩余部分,直到暴露层间绝缘层的上表面为止,由此形成电容器下电极。

Description

动态随机存取存储器单元电容器及其制造方法
本发明涉及DRAM单元电容器(cell capacitor)及其制造方法，通过在存储电极的表面上形成HSG(半球形晶粒)，能够增加其电容量。
作为现有技术，Tatsum公开了在1995年1月31日公布的US专利5385863，题目是“包括非晶态膜再结晶的多晶硅膜的制造方法METHOD OF MANUFACTURING POLYSILICON FILM INCLUDINGRECRYSTALLIZATION OF AN AMORPHOUS FILM”，其中，在简单柱状结构的电容器存储电极上生长HSG硅。图1表示了现有技术DRAM单元电容器。
参照图1，现有技术DRAM单元电容器具有半导体衬底10，其有源和无源区由场氧化层12确定。在衬底10的有源区上形成焊盘(Pad)电极14。在包括焊盘电极14的场氧化层12上形成层间绝缘层16。穿过层间绝缘层16直到焊盘电极14的上表面形成接触孔19。在层间绝缘层16上淀积导电层，填满接触孔19，并构图，以形成电容器存储电极20。这里，如此形成的存储电极20的上表面垂直于其每个侧壁。
然后，在电容器存储电极20上形成HSG硅层22，以便增加有效的表面面积。接着，为完成DRAM单元电容器的制造，依次进行在电容器存储电极上形成电介质层和电容器上电极的工艺步骤。
特别是，在电容器存储电极上形成电介质层(未示出)之前，必然要进行湿腐蚀和清洗处理，以便除去一部分层间绝缘层16和清洗衬底。一般情况下，层间绝缘层16的腐蚀处理使用的腐蚀剂包括：NH4F和HF(本领域中称之为“Lal溶液”)的混合物，及NH3、H2H2和在离子水(称为“Scl溶液”)的混合物，清洗处理使用的腐蚀剂是Scl溶液和HF的混合物。
在使用Scl溶液的腐蚀处理过程中，形成在电容器存储电极20上，特别是在其边缘上的一部分HSG硅层22很容易被抬高，从而由于抬高HSG硅使相邻的电容器存储电极彼此电连接(即：短路)。由于抬高的HSG在存储电极之间发生短路的情况如图2A-2C所示。图2A示出了扫描电子缩微照相(SEM)，表示常规DRAM单元电容器阵列的平面图，图2B示出了SEM，表示图2A中所示的常规DRAM单元电容器阵列的透视图，图2C是由图2B中的圆圈所指示的两相邻DRAM单元电容器的放电透视图。
从图2A-2C中明显看出，在电容器存储电极形成之后，由于从各个电容器存储电极的上边缘抬高的HSG硅24，在电容器存储电极之间产生短路，这将导致DRAM器件的失效。
导致存储电极抬高HSG硅是由下面两个原因造成的。
1．在存储电极的腐蚀处理过程中由于存在剩余聚合物而不能正常生长的HSG硅易于抬高。
2．生长存储电极的上边缘上的HSG硅通过后面的腐蚀和清洗工艺易于被抬高。
这样，本发明涉及制造DRAM单元电容器的方法，其中在存储电极的上边缘上不形成HSG硅。
因此本发明的目的是提供DRAM单元电容器及其制造方法，其中本发明的DRAM单元电容器防止了在存储电极的上边缘上形成HSG硅，并由此避免了由于HSG硅从上边缘抬高而在存储电极之间产生的短路。
根据本发明的一个方面，DRAM单元电容器包括其上边缘为角形的电容器下电极，并且HSG硅层形成在电容器下电极的表面上但没有形成在电容器下电极的上边缘上。
根据本发明的另一方面，制造DRAM单元电容器的方法包括以下步骤：用光刻胶图形作掩模，腐蚀导电层的上部分，同时在光刻胶图形的两侧壁上形成聚合物，以腐蚀其上部分，由此使导电层的上边缘成斜角形。该方法还包括：用光刻胶图形和聚合物的组合作掩模，腐蚀导电层的剩余部分，直到导电层下面的层间绝缘层暴露为止，由此形成电容器下电极。
通过参照附图，使发明更易于被本领域技术人员理解，其目的更明显。
图1是现有技术DRAM单元电容器的剖面图；
图2A-2C是解释现有技术DRAM单元电容器的短路问题的示意图，其中图2A是表示现有技术DRAM单元电容器阵列的平面图的扫描电子缩微照相(SEM)，图2B是表示图2A中现有技术DRAM单元电容器阵列的透视图的SEM，图2C是图2B中由圆圈所指示的两相邻DRAM单元电容器的放电透视图；
图3A-3D是表示根据本发明实施例制造其上边缘为斜角形的DRAM单元电容器的新方法的流程图；
图4是根据本发明修改实施例具有圆形上边缘的DRAM单元电容器的剖面图；
图5是表示根据本发明的新方法制造的电容器存储电极的上边缘的SEM；
图6是表示发生在电容器存储电极之间的双位(twin-bit)失效的数量的分布曲线；
图7是表示发生在个电容器存储电极的单个位(single-bit)失效的数量的分布曲线。
参见图3D，根据本发明实施例制造DRAM单元电容器的新方法包括以下工艺步骤：通过选择腐蚀用于存储电极的导电极110在层间绝缘层106上形成电容器下电极110a，在电容器下电极110a的表面上形成HSG硅层115，以增加电容器的电容量。由于HSG硅层115而使电容器下电极110a具有粗糙表面。当在上边缘为斜角形(斜面形或圆形)的电容器下电极110a上形成HSG硅层115时，没有形成在上边缘上。这是本发明的关键特征，即：在电容器下电极110a的上边缘上没有形成HSG硅层115，由此避免相邻电容器下电极之间发生短路。结果，可以减少DRAM器件的失效，在本发明的此实施例中，用于存储结(node)的电容器下电极的上边缘部分117为斜面形，如图3D所示，而在另一实施例中，其上边缘部分(图4中参考标记118所指)为圆形。
下面参照图3A-3D说明上述制造DRAM单元电容器的方法。
参见图3A，首先，半导体衬底，即硅衬底100被构图的器件隔离区102(此时为场氧化区)，以确定有源区和无源区。在有源区上形成例如多晶硅的焊盘(Pad)电极104，然后在包括焊盘电极104的场氧化区102上形成层间绝缘层106。在图3A所示实施例中，在层间绝缘层106内部形成位线电极108。通过腐蚀层间绝缘膜106直到暴露焊盘电极104的上表面为止，形成掩埋接触孔109。接着，在层间绝缘层106上淀积用于存储电极的例如多晶硅导电层110，从而填满掩埋接触孔109。导电层110的厚度为约9000埃。在导电层110上形成光刻胶层112并构图，以确定电容器存储电极。用构图的光刻胶层112作掩模，进行腐蚀处理，从而使导电层110被除去直到约50埃-2000埃范围内。这腐蚀处理使用的腐蚀剂含有氟气体，例如CHF3和氩(Ar)气体的混合气体。在本例中，进行的腐蚀处理使用了AMT Co.,Ltd的Mxp腐蚀，并在如下条件下进行：即处理室的内部压力为100mtorr，功率为300Watt，磁场为15Gauss,CHF3气体流量为60sccm，氩气的流量为20sccm 。
参照图3B，在腐蚀处理过程中，在构图的光刻胶层112的侧壁上形成聚合物113，导电层110在构图的光刻胶层112的底边处成斜角形。我们应该注意到这样的事实：通过在构图的光刻胶层112的底边处斜面地腐蚀导电层110，而使导电层110的上边缘成斜角形(形成斜面形或圆形)。实际上，从图3C和3D可以看出，形成的导电层110在其上边缘只具有斜面形。从图4中看出，形成的导电层110在其上边缘具有圆形。
如图3C所示，用构图的光刻胶层112和聚合物113一起作为掩模，再对剩余导电层110腐蚀处理，直到暴露层间绝缘层106的上表面为止，从而形成电容器存储电极110a。此腐蚀处理是使用LRC Co.,Ltd的Tcp腐蚀设备，以如下条件下进行的：处理室的内部压力为5 mtorr，电源功率600watt，低功率50watt,Cl2气体的流量40sccm,SF6气体的流量为5sccm,N2气流量为6sccm。或者，此腐蚀处理使用AMTCo.,Ltd的Mxp腐蚀设备在如下条件下进行：处理室内部压力为120mtorr，功率为450watt，磁场为40Gauss,HBr气体的流量为60sccm,Cl2气体的流量为20sccm。
在使用本领域公知的成灰(ushing)或H2SO4剥离工艺去掉光刻胶层112和聚合物113之后，通过将衬底在NH3、H2O2和在离子水的混合物(SCl溶液)的清洗液中浸渍，清洗衬底。最后，如图3D所示，进行本领域中公知的HSG(半球形晶粒)形成工艺，从而得到电容器存储电极110a的更大的有效表面面积。结果，在电容器存储电极110a上形成的HSG硅层116使其具有不平坦或粗糙表面。这里，本发明的一个重要特征是，在HSG形成工艺过程中，HSG硅层116没有形成在所形成的圆形的或斜面形的电容器存储电极110a的上边缘上。
接着，通过腐蚀去掉位于电容器存储电极110a的底部的一部分层间绝缘层106，由此可以增加电容器存储电极110a的有效表面面积，如图3D所示。进行层间绝缘层106的腐蚀使用的清洗液是Lal溶液(NH4F和HF的混合)和Scl溶液的混合液。或者，进行层间绝缘层106的腐蚀也可以只使用Lal溶液。
然后，使用清洗液，例如Scl和HF溶液，或者只用HF溶液，清洗其中形成有HSG硅层115的半导体衬底，形成电容器电介质层(未示出)，例如氧化物、氮化物等。而且，在电容器电介质层上形成电容器上电极(未示出)。结果，完成了DRAM单元电容器的制造。
正如上所述，由于腐蚀和清洗工艺没有使用Scl溶液，所以HSG硅层116能防止在电容器存储电极110a上抬高。
图5表示扫描电子缩微照相(SEM)，示出了根据本发明的新方法制造的电容器存储电极的上边缘。
参照图5，虽然在腐蚀和清洗处理过程中一部分HSG硅层116从电容器存储电极110a的表面抬高，但是由于HSG硅层从电容器存储电极的上边缘抬高而常常产生的电容器存储电极之间的短路消除了。这是因为在具有斜角形(斜面形或圆形)电容器存储电极上边缘上没有形成HSG硅层116。
图6是表示在电容器存储电极之间发生的双位失效的数量分布的曲线，图7是表示在单个电容器存储电极上发生的单个位失效的数量分布的曲线。
参照图6，参考标记120和121是在根据常规方法制造的两相邻电容器存储电极之间的距离SEV，分别是230nm和250nm的情况下，双位失效的分布曲线，参考标记122是在根据本发明的主法制造的两相邻电容器存储电极之间的距离SED为230nm情况下的双位失效的分布曲线。从分布曲线120、121和122中可以看出，双位失效的数量相对于平均分布(图6中的50％分布)分别大约为：105、15和25。但是，由于形成在构图的光刻胶层112两侧壁上的聚合物(参见图3B)113而使本发明的两相邻电容器存储电极之间的距离SED实际上减小到小于约230nm。所以，根据本发明的新方法得到的结果与在常规方法的250nm的距离的情况下的失效数量相似，但是与在常规方法的距离为230nm的情况相比，各个很小。
如图7所示，参考标记123和124是在根据常规方法制造的两相邻电容器存储电极之间距离分别为230nm和250nm情况下的双位失效分布曲线，参考标记125是在根据本发明的新方法制造的两相邻电容器存储电极之间距离为250nm情况下的双位失效分布曲线。从分布曲线123,124和125可以看出，双位失效的数量相对于平均分布(图7中的50％分布)分别约为30、60和25。从这里还可看出，与常规方法的那些相比，根据本发明的单个位失效数量是最小的。
这样，本发明提供的电容器存储电极的优点是，可以防止由于在HSG形成后的腐蚀和清洗工艺过程中某些HSG从其上边缘抬高而造成的短路。
显然，本发明不限于上述实施例，在不脱离本发明的范围和精神的情况下，可以做出各种修改和改变。

Claims (16)

1．一种制造DRAM单元电容器的方法，包括以下步骤：
在半导体衬底上形成场氧化层，以确定有源区和无源区；
在有源区上形成焊盘电极；
在包括场氧化层的焊盘电极上形成层间绝缘层，所述层间绝缘层中具有位线；
选择腐蚀层间绝缘层，直到暴露一部分焊盘电极为止，由此形成接触孔；
在层间绝缘层上形成导电层，填满接触孔；
在导电层上形成光刻胶图形，以确定电容器下电极；
用光刻胶图形作掩模，腐蚀导电层的上部分，同时，在光刻胶图形的两侧壁上形成聚合物，以腐蚀其上部分，从而使导电层的上边缘成斜角形；
用光刻胶图形和聚合物的组合作掩模，腐蚀导电层的剩余部分，直到暴露层间绝缘层的上表面为止，从而形成电容器下电极；
去掉光刻胶图形和聚合物；
在电容器下电极上形成HSG硅层，从而使电容器下电极具有粗糙表面，所述HSG硅层没有形成在导电层的上边缘上；
在电容器下电极上形成电容器电介质层；
在电容器电介质层上形成电容器上电极。
2．如权利要求1的方法，其中所形成的导电层的上边缘为斜面形。
3．如权利要求1的方法，其中所形成的导电层的上边缘为圆形。
4．如权利要求1的方法，其中导电层的厚度为9000埃，导电层上部分的厚度在50埃-200埃范围内。
5．如权利要求1的方法，其中腐蚀导电层的上部分的步骤使用CHF3和Ar气体混合物作腐蚀剂。
6．如权利要求1的方法，其中腐蚀导电层剩余部分的步骤使用选自下列中的一种作腐蚀剂：Cl2、SF6和N2气体的混合物，HBr和Cl2气体的混合物。
7．如权利要求1的方法，其中还包括以下步骤：腐蚀层间绝缘层的上部分以便暴露导电层的下表面；清洗半导体衬底。
8．如权利要求7的方法，其中腐蚀层间绝缘层的上部分的步骤使用的清洗液包括：NH4F和HF的混合物，NH3,H2O2和去离子水的混合物。
9．如权利要求7的方法，其中腐蚀层间绝缘层的上部分的步骤使用的清洗液包括：NH4F和HF的混合物。
10．如权利要求7的方法，其中清洗半导体衬底的步骤使用的清洗液包括：NH3,H2O2、去离子水和HF溶液的混合物。
11．如权利要求7的方法，其中清洗半导体衬底的步骤使用的清洗液包括HF溶液。
12．如权利要求1的方法，其中该方法还包括在形成HSG硅层之后用包括氟溶液的清洗液清洗半导体衬底的步骤。
13．如权利要求12的方法，其中清洗液是HF溶液。
14．一种DRAM单元电容器，包括：
形成在半导体衬底上的焊盘电极；
形成在焊盘电极上的层间绝缘层，所述层间绝缘层在其中具有位线；
形成在层间绝缘层上并通过层间绝缘层与焊盘电极电连接的电容器下电极；
形成在电容器下电极上的HSG硅层；
其特征在于，电容器下电极在其上边缘具有斜角形；而且HSG硅层没有形成在电容器下电极的上边缘上。
15．如权利要求14的DRAM单元电容器，其特征在于电容器下电极的上边缘形成为斜面形。
16．如权利要求1的方法，其中导电层的上边缘形成为圆形。
CN98117480A 1997-09-04 1998-09-04 动态随机存取存储器单元电容器及其制造方法 Pending CN1210366A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970045859A KR100274593B1 (ko) 1997-09-04 1997-09-04 디램 셀 캐패시터 및 그의 제조 방법
KR45859/97 1997-09-04

Publications (1)

Publication Number Publication Date
CN1210366A true CN1210366A (zh) 1999-03-10

Family

ID=19520888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98117480A Pending CN1210366A (zh) 1997-09-04 1998-09-04 动态随机存取存储器单元电容器及其制造方法

Country Status (6)

Country Link
US (2) US6013549A (zh)
EP (1) EP0901159A3 (zh)
JP (1) JPH11135759A (zh)
KR (1) KR100274593B1 (zh)
CN (1) CN1210366A (zh)
TW (1) TW387144B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643678B (zh) * 2002-01-16 2010-04-28 美光科技公司 增加dram单元电容器中的电极表面积的方法
CN1820325B (zh) * 2003-07-07 2011-06-08 斯班逊有限公司 在通孔中制造聚合物存储器件的方法和系统
CN104081522A (zh) * 2012-01-27 2014-10-01 美光科技公司 用于在多芯片模块中提供电容的设备及方法
CN108269807A (zh) * 2017-01-03 2018-07-10 联华电子股份有限公司 半导体元件的制作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272670B1 (ko) * 1998-07-02 2000-12-01 윤종용 반도체 장치의 제조 방법
US6177326B1 (en) * 1998-12-08 2001-01-23 United Microelectronics Corp. Method to form bottom electrode of capacitor
KR100277909B1 (ko) * 1998-12-23 2001-02-01 김영환 커패시터의 구조 및 제조 방법
US6544842B1 (en) * 1999-05-01 2003-04-08 Micron Technology, Inc. Method of forming hemisphere grained silicon on a template on a semiconductor work object
US6312988B1 (en) 1999-09-02 2001-11-06 Micron Technology, Inc. Methods of forming capacitors, methods of forming capacitor-over-bit line memory circuitry, and related integrated circuitry constructions
US6218244B1 (en) * 1999-12-10 2001-04-17 Taiwan Semiconductor Mfg Co Ltd Method of fabricating transistor
TW440992B (en) * 2000-03-06 2001-06-16 United Microelectronics Corp Manufacturing method for wide-bottom box capacitor with semi-spherical silicon grains
JP2001267527A (ja) 2000-03-15 2001-09-28 Fujitsu Ltd 半導体装置及びその製造方法
KR100379505B1 (ko) * 2000-07-19 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2002049051A2 (en) * 2000-12-14 2002-06-20 Kemet Electronics Corporation Method of applying masking material
KR100824993B1 (ko) * 2002-07-19 2008-04-28 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100505675B1 (ko) * 2003-02-27 2005-08-03 삼성전자주식회사 전극 표면에 대한 다단계 습식 처리 과정을 도입한커패시터 제조 방법
US7534157B2 (en) * 2003-12-31 2009-05-19 Ganz System and method for toy adoption and marketing
KR100648264B1 (ko) * 2004-08-17 2006-11-23 삼성전자주식회사 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법
US20060178968A1 (en) * 2005-02-04 2006-08-10 Jung Edward K Virtual world interconnection technique

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4321638A1 (de) * 1992-09-19 1994-03-24 Samsung Electronics Co Ltd Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
KR0165499B1 (en) * 1995-01-26 1998-12-15 Samsung Electronics Co Ltd Capacitor fabrication method of semiconductor device
US5726085A (en) * 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
US5733820A (en) * 1995-04-27 1998-03-31 Sharp Kabushiki Kaisha Dry etching method
JP2790110B2 (ja) * 1996-02-28 1998-08-27 日本電気株式会社 半導体装置の製造方法
US5851877A (en) * 1998-01-06 1998-12-22 Vanguard International Semiconductor Corporation Method of forming a crown shape capacitor
TW411589B (en) * 1998-02-27 2000-11-11 Mosel Vitelic Inc Method of manufacturing capacitor bottom electrode and structure thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643678B (zh) * 2002-01-16 2010-04-28 美光科技公司 增加dram单元电容器中的电极表面积的方法
CN1820325B (zh) * 2003-07-07 2011-06-08 斯班逊有限公司 在通孔中制造聚合物存储器件的方法和系统
CN104081522A (zh) * 2012-01-27 2014-10-01 美光科技公司 用于在多芯片模块中提供电容的设备及方法
CN108269807A (zh) * 2017-01-03 2018-07-10 联华电子股份有限公司 半导体元件的制作方法

Also Published As

Publication number Publication date
US6013549A (en) 2000-01-11
JPH11135759A (ja) 1999-05-21
KR19990024634A (ko) 1999-04-06
TW387144B (en) 2000-04-11
KR100274593B1 (ko) 2000-12-15
US6215143B1 (en) 2001-04-10
EP0901159A3 (en) 2000-05-10
EP0901159A2 (en) 1999-03-10

Similar Documents

Publication Publication Date Title
CN1210366A (zh) 动态随机存取存储器单元电容器及其制造方法
US6399504B1 (en) Methods and etchants for etching oxides of silicon with low selectivity
US6228739B1 (en) Pre-treatment method performed on a semiconductor structure before forming hemi-spherical grains of capacitor storage node
US5776832A (en) Anti-corrosion etch process for etching metal interconnections extending over and within contact openings
CN1044948C (zh) 用于制造半导体器件叠层电容器的方法
KR20060000912A (ko) 반도체 소자 제조 방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
CN1299352C (zh) 制造动态随机存取存储器单元电容器的方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100347543B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100411026B1 (ko) 반도체 소자의 제조 방법
KR100593137B1 (ko) 고유전체 커패시터의 저장전극 형성 방법
KR100314803B1 (ko) 반도체소자의전하저장전극형성방법
KR100291190B1 (ko) 반도체 기억소자 제조방법
KR100274589B1 (ko) 고유전율 캐패시터의 제조 방법 및 그 구조
KR101073130B1 (ko) 반도체소자의 자기정렬콘택 형성 방법
KR100670684B1 (ko) 반도체 소자 제조 방법
KR0165419B1 (ko) 스페이서를 채용한 원통형 커패시터 제조방법
KR20040001951A (ko) 반도체 장치의 형성방법
KR20000074137A (ko) 반도체소자의 커패시터 및 그의 제조방법
KR20000038807A (ko) 반도체소자의 루테늄 전극 형성방법
KR19980045159A (ko) 반도체 장치의 커패시터 제조 방법
KR20000013033A (ko) 고유전율 커패시터의 제조 방법 및 그 구조
KR19990086475A (ko) 반도체 소자의 제조 방법
KR20040074715A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication