KR100593137B1 - 고유전체 커패시터의 저장전극 형성 방법 - Google Patents
고유전체 커패시터의 저장전극 형성 방법 Download PDFInfo
- Publication number
- KR100593137B1 KR100593137B1 KR1020000033610A KR20000033610A KR100593137B1 KR 100593137 B1 KR100593137 B1 KR 100593137B1 KR 1020000033610 A KR1020000033610 A KR 1020000033610A KR 20000033610 A KR20000033610 A KR 20000033610A KR 100593137 B1 KR100593137 B1 KR 100593137B1
- Authority
- KR
- South Korea
- Prior art keywords
- platinum
- forming
- seed layer
- adhesive layer
- storage electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000003860 storage Methods 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 title claims abstract description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 115
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims abstract description 45
- 239000012790 adhesive layer Substances 0.000 claims abstract description 33
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- -1 storage electrode Substances 0.000 abstract 1
- 230000001052 transient effect Effects 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 238000004070 electrodeposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고유전체 커패시터의 저장전극 형성 방법에 관한 것으로 백금 시드층과 산화막의 접착특성을 향상시키기 위하여 Al2O3을 이용해 접착층을 형성하므로써 산화막 식각시 과도식각으로 Al2O3 접착층을 동시에 제거하여 백금 시드층의 손실을 방지하고 이에 따라 상기 백금 시드층을 얇게 형성할 수 있으며, 백금의 측부손실 방지 및 상기 백금 시드층 식각시 백금의 상부 손실을 최소화하므로써 커패시터의 커플링비 증가 및 소자의 신뢰성을 향상시킬 수 있는 고유전체 커패시터의 저장전극 형성 방법이 개시된다.
고유전체 커패시터, 저장전극, 백금 시드층, Al2O3 접착층
Description
도 1a 내지 도 1c는 종래의 고유전체 커패시터의 저장전극 형성 방법을 설명하기 위해 순차적으로 도시한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 고유전체 커패시터의 저장전극 형성 방법을 설명하기 위해 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
10, 20 : 반도체 기판 11, 21 : 층간 절연막
12, 22 : 플러그 13, 23 : 백금 시드층
13a, 23a : 저장전극 14 : TiN 접착층
24 : Al2O3 접착층 15, 25 : 산화막
본 발명은 고유전체 커패시터의 저장전극 형성 방법에 관한 것으로, 특히 백금(Pt)으로 이루어지는 고유전체 커패시터의 저장전극 형성 방법에 관한 것이다.
일반적으로 BST와 같은 고유전체를 이용하여 커패시터를 형성하는 경우, 전극물질로써 산화저항성이 높은 백금(Pt)과 같은 노블 메탈(Noble Metal)을 사용한다. 그런데 백금(Pt)은 식각이 어렵기 때문에 종래에는 백금 시드층을 형성하고 그 상부에 산화막을 형성한 후, 저장전극 마스크를 이용하여 산화막을 패터닝한다. 그리고 백금 시드층을 성장시켜 상기 패터닝된 산화막의 내부를 백금으로 매립하여 저장전극을 형성하는데, 그러면 상기와 같은 종래의 저장전극 형성방법을 도 1a 내지 도 1c를 통해 설명하기로 한다.
도 1a를 참조하여, 반도체 소자를 형성하기 위해 여러 요소가 형성된 반도체 기판(10) 상에 층간 절연막(11)을 형성한다. 층간 절연막(11)에 콘택홀을 형성한 후 상기 콘택홀 내에 도전체를 매립하여 플러그(12)를 형성한다. 플러그(12)를 포함한 전체 구조상에 백금 시드층(Seed Pt Layer)(13)을 500Å의 두께로 형성한다. 그리고 백금 시드층(13) 상에 TiN을 증착하여 TiN 접착층(14)을 형성한다. 이때 TiN 접착층(14)은 후에 형성될 산화막과 백금 시드층(13)과의 접착특성을 향상시키기 위해 형성한다. TiN 접착층(14)을 포함한 전체구조 상에 산화막(15)을 형성한 후, 저장전극 마스크를 이용하여 산화막(15)을 패터닝한다. 이후, Cl2 가스를 이용 한 건식식각으로 노출된 TiN 접착층(14)을 식각하는데, 이때 과도식각이 진행되어 노출된 부분의 상기 백금 시드층(13)이 100 내지 200Å 정도 손실된다.
도 1b를 참조하여, ECD(Electro Chemical Deposition)법을 이용하여 상기 백금 시드층(13)을 성장시켜 산화막(15)의 패터닝된 부분에 백금(13a)이 매립되도록 하므로써 상기 플러그(12)와 연결되도록 저장전극이 형성된다.
도 1c를 참조하여, 잔류된 산화막(15)을 습식식각하여 제거한 후 전면식각을 실시하여 노출된 부분의 TiN 접착층(14)을 제거하는데, 이때 전면식각에 의해 TiN 접착층(14)이 제거되면서 노출된 부분의 백금(13)도 손실된다. 또한 성장된 백금(13a)을 제외한 나머지 백금 시드층(13)을 식각하는 과정에서 상기 백금(13a)의 상부도 손실된다.
상기와 같은 종래의 방법을 이용하여 상기 TiN 접착층(14)을 Cl2 가스로 건식 식각(Dry Etching)하는 과정에서 백금 시드층(13)이 100 내지 200Å 정도 손실된다. 따라서 이와 같은 손실을 감안하여 상기 백금시드층(13)을 500Å 정도의 두께로 두껍게 형성해야 한다. 도 1c를 참조하면, 저장전극(13a)은 잔류된 TiN 접착층(14)을 식각하면서 1차적으로 손상되고, 또한 두껍게 형성된 백금 시드층(13) 식각공정시 2차적으로 손상을 입게된다. 이에 의한 저장전극(13a)의 표면적 감소로 캐패시터의 정전용량이 감소되는 문제점이 있다.
따라서, 본 발명은 Al2O3를 접착층으로 사용함으로써 산화막 제거시 접착층을 동시에 제거할 수 있어 백금 시드층의 두께를 줄이고 이에 따라 저장전극의 훼손을 방지할 수 있는 고유전체 커패시터의 저장전극 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 고유전체 커패시터의 저장전극 형성 방법은 반도체 기판 상에 형성된 절연막에 콘택홀을 형성한 후, 상기 콘택홀 내에 플러그를 형성하는 제 1 단계; 상기 플러그를 포함한 전체 구조상에 백금(Pt) 시드층을 형성하는 제 2 단계; 상기 백금 시드층 표면에 Al2O3 접착층을 형성하는 제 3 단계; 상기 접착층 상에 산화막을 형성한 후 저장전극 마스크를 이용하여 상기 산화막 및 Al2O3 접착층을 순차적으로 식각하는 제 4 단계; 노출된 부분의 상기 백금 시드층을 성장시켜 상기 산화막의 패터닝된 부분에 백금이 매립되도록 하는 제 5 단계; 및 잔류된 상기 산화막 및 Al2O3 접착층을 순차적으로 제거한 후 노출된 부분의 백금 시드층을 식각하는 제 6 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 2a를 참조하여, 반도체 소자를 형성하기 위해 여러 요소가 형성된 반도체 기판(20) 상에 층간 절연막(21)을 형성한다. 층간 절연막(21)에 콘택홀을 형성한 후 상기 콘택홀 내에 도전체를 매립하여 플러그(22)를 형성한다. 플러그(22)를 포함한 전체 구조상에 백금 시드층(23)을 200Å 이하의 두께로 형성한다. 그리고 백금 시드층(23) 상에 Al2O3을 증착하여 Al2O3 접착층(24)을 형성한다. Al2O3 접착층(24)은 후에 형성될 산화막과 백금 시드층(23)의 접착특성을 향상시키기 위해 형성한다. Al2O3 접착층(24)을 포함한 전체구조 상에 산화막(25)을 형성한 후 저장전극 마스크를 이용하여 산화막(25) 및 Al2O3 접착층(24)을 인-시튜(In-situ) 공정으로 패터닝한다. 이때, 패터닝 공정은 불소(F)계 가스 분위기 및 -300V 내지 -500V의 직류 바이어스 조건으로 실시한다.
도 2b를 참조하여, ECD(Electro Chemical Deposition)법을 이용하여 상기 백금 시드층(23)을 성장시켜 산화막(25)의 패터닝된 부분에 백금(23a)이 매립되도록 하므로써 상기 플러그(22)와 연결되도록 저장전극이 형성된다. 이후 잔류된 산화막(25)을 습식식각하는데, 이때 과도 식각을 실시하여 잔류된 Al2O3 접착층(24)도 제거되도록 한다.
Al2O3 접착층(24)은 산화막(25) 습식식각시 인-시튜(In-situ) 공정으로 제거된다. 상기 습식식각 공정은 HF 및 BOE(Buffered Oxide Etchant)중 어느 하나를 식각제로 이용하여 실시하는데, 이때 백금 시드층(23)의 훼손을 줄이기 위하여 불소(F)계 가스 분위기 및 -300 내지 -500V의 직류 바이어스 조건으로 식각공정을 실시한다. 백금은 물리적 스퍼터링(Physical Sputtering)에 의해 식각되므로 직류 바이어스가 낮아야 한다.
도 2c를 참조하여, ECD법에 의해 성장된 백금(23a)을 제외한 백금 시드층(23)을 식각한다. 식각하는 과정에서 이온(Ion)의 스캐터링(Scattering)은 저장전극(23a) 측부를 훼손시키기 때문에 이를 방지하기 위하여 이온의 평균 자유경로(Mean Free Path)가 증가되도록 -1000 내지 -500V의 직류 바이어스 및 1 내지 10mTorr의 압력조건에서 식각을 실시한다. 이와 같이 잔류된 백금 시드층(23)을 제거시키므로써 손상이 없는 우수한 형태의 저장전극(23a)이 형성된다.
상기한 공정에서와 같이 산화막 및 접착층이 동시에 식각되도록 하므로써 종래보다 공정의 단계가 줄어들게 되고, 이에 따라 백금 시드층의 손실이 감소된다. 그 결과로 백금 시드층을 200Å이하의 얇은 두께로 형성할 수 있게 되므로써 도 2c의 백금 시드층 제거공정시 식각량이 감소하여 저장전극의 손실이 방지된다.
상기한 바와 같이, 본 발명은 Al2O3를 이용해 접착층을 형성하므로써 백금 시드층의 두께를 줄일 수 있고, 이에 따라 백금 시드층 제거시 저장전극의 손실이 최소화되어 충분한 캐패시터의 정전용량을 확보할 수 있는 효과가 있다.
Claims (7)
- 반도체 기판 상에 형성된 절연막에 콘택홀을 형성한 후, 상기 콘택홀 내에 플러그를 형성하는 제 1 단계;상기 플러그를 포함한 전체 구조상에 백금(Pt) 시드층을 형성하는 제 2 단계;상기 백금 시드층 표면에 Al2O3 접착층을 형성하는 제 3 단계;상기 접착층 상에 산화막을 형성한 후 저장전극 마스크를 이용하여 상기 산화막 및 Al2O3 접착층을 순차적으로 식각하는 제 4 단계;노출된 부분의 상기 백금 시드층을 성장시켜 상기 산화막의 패터닝된 부분에 백금이 매립되도록 하는 제 5 단계; 및잔류된 상기 산화막 및 Al2O3 접착층을 순차적으로 제거한 후 노출된 부분의 백금 시드층을 식각하는 제 6 단계로 이루어지는 것을 특징으로 하는 고유전체 커패시터의 저장전극 형성 방법.
- 제 1 항에 있어서,상기 백금 시드층은 100 내지 200Å의 두께로 형성되는 것을 특징으로 하는 고유전체 커패시터의 저장전극 형성 방법.
- 제 1 항에 있어서,상기 제 4 단계 공정에서 상기 산화막 및 Al2O3 접착층은 인-시튜 공정으로 식각되는 것을 특징으로 하는 고유전체 커패시터의 저장전극 형성 방법.
- 제 3 항에 있어서,상기 식각 공정은 불소계의 가스 분위기 및 -300V 내지 -500V의 직류 바이어스 조건에서 실시되는 것을 특징으로 하는 고유전체 커패시터의 저장전극 형성 방법.
- 제 1 항에 있어서,상기 제 6 단계 공정에서 상기 산화막 및 Al2O3 접착층은 인-시튜 공정으로 식각되는 것을 특징으로 하는 고유전체 커패시터의 저장전극 형성 방법.
- 제 5 항에 있어서,상기 식각 공정은 HF 및 BOE 중 어느 하나의 식각제를 사용한 습식으로 실시되는 것을 특징으로 하는 고유전체 커패시터의 저장전극 형성 방법.
- 제 1 항에 있어서,상기 백금 시드층을 제거하기 위한 식각공정은 -500 내지 -1000V의 직류 바이어스 및 1 내지 10mTorr의 압력조건에서 전면 식각 공정으로 실시되는 것을 특징으로 하는 고유전체 커패시터의 저장전극 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033610A KR100593137B1 (ko) | 2000-06-19 | 2000-06-19 | 고유전체 커패시터의 저장전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033610A KR100593137B1 (ko) | 2000-06-19 | 2000-06-19 | 고유전체 커패시터의 저장전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010113317A KR20010113317A (ko) | 2001-12-28 |
| KR100593137B1 true KR100593137B1 (ko) | 2006-06-26 |
Family
ID=19672512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000033610A KR100593137B1 (ko) | 2000-06-19 | 2000-06-19 | 고유전체 커패시터의 저장전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100593137B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
-
2000
- 2000-06-19 KR KR1020000033610A patent/KR100593137B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010113317A (ko) | 2001-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| KR100831975B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR20020001372A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100593137B1 (ko) | 고유전체 커패시터의 저장전극 형성 방법 | |
| KR100888200B1 (ko) | 반도체소자의 전도 패턴 형성 방법 | |
| KR100576463B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100640154B1 (ko) | 캐패시터의 제조 방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| US6171938B1 (en) | Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening | |
| KR100243283B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100755051B1 (ko) | 반도체소자의 제조방법 | |
| KR100753031B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR100411026B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100291190B1 (ko) | 반도체 기억소자 제조방법 | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR100487644B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR100524804B1 (ko) | 반도체 소자의 스토리지노드 콘택 플러그 형성방법 | |
| KR100683486B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100570218B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100324330B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100745052B1 (ko) | 반도체소자의 랜딩플러그 콘택 형성방법 | |
| KR100599440B1 (ko) | 캐패시터의 제조 방법 | |
| KR20030056118A (ko) | 반도체 소자의 제조 방법 | |
| KR100548564B1 (ko) | 비트 라인 형성 방법 | |
| KR20020045261A (ko) | 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |