KR20000038807A - 반도체소자의 루테늄 전극 형성방법 - Google Patents

반도체소자의 루테늄 전극 형성방법 Download PDF

Info

Publication number
KR20000038807A
KR20000038807A KR1019980053932A KR19980053932A KR20000038807A KR 20000038807 A KR20000038807 A KR 20000038807A KR 1019980053932 A KR1019980053932 A KR 1019980053932A KR 19980053932 A KR19980053932 A KR 19980053932A KR 20000038807 A KR20000038807 A KR 20000038807A
Authority
KR
South Korea
Prior art keywords
ruthenium
etching
electrode
forming
film
Prior art date
Application number
KR1019980053932A
Other languages
English (en)
Inventor
주병선
김현우
한재현
강창진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980053932A priority Critical patent/KR20000038807A/ko
Publication of KR20000038807A publication Critical patent/KR20000038807A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 루테늄을 사용하여 커패시터의 하부 전극을 형성하는 방법에 관한 것이다. 하지막이 형성된 반도체 기판에 루테늄막을 형성한다. 마스크 패턴은 상기 루테늄막 상에 형성되며 ARC 및 BST 중 어느 하나로 형성된다. 마스크 패턴 사용하여 하부의 루테늄막을 식각함으로써 루테늄으로 된 전극을 형성한다. 마스크 패턴을 제거한다.

Description

반도체 소자의 루테늄 전극 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 루테늄을 사용하여 커패시터의 하부 전극을 형성하는 방법에 관한 것이다.
기가급 이상의 DRAM을 제조하는데 있어, 소자의 크기가 작아짐에 따라 커패시터의 제조에 BST 계열의 고유전물질을 사용하려는 추세가 점점 커지고 있다. 유전체막으로 BST 계열의 고유전물질을 사용할 경우, 커패시터의 전극 물질로는 플라티나(Pt), 이리듐(Ir), 이산화 이리듐(IrO2), 루테늄(Ru), 이산화 루테늄(RuO2) 등이 사용될 수 있으며, 이 중 건식식각이 용이한 루테늄을 전극으로 사용하려는 추세가 높아지고 있다.
루테늄 전극 형성을 위한 식각공정은 산소(O2)가 풍부한 플라즈마를 사용한하여 진행한다. 이때, 산소 가스의 사용으로 인하여 식각공정의 전형적인 마스크인 포토레지스트(photoresist)를 사용하는데에는 큰 제약이 따르게 된다. 따라서, 산소 플라즈마에 내성이 강한 하드 마스크, 예컨대 산화막을 이용하여 루테늄을 식각함으로서 루테늄 전극을 분리한다.
그러나, 이러한 하드 마스크는 루테늄 식각 종료 후 잔류한 하드 마스크를 F 계열의 가스를 사용하여 건식식각으로 제거하는 과정에서 루테늄 전극의 하부에 존재하는 산화막 (하지막)이 동시에 식각될 뿐 아니라 루테늄 노드 자체도 손상을 입어 양호한 프로파일을 얻는데 어려움을 격고 있다.
또한, SOG (Spin On Glass)를 하드 마스크로 사용하여 루테늄을 식각하는 경우, CHF3플라즈마로 SOG 하드 마스크를 제거하게 되는데, 이 경우, 식각 공정 후, SOG 하드 마스크가 존재했던 루테늄 전극 표면에 C, F등이 발견되어 고온에서 애쉬(ash) 처리를 추가적으로 행해야 한다. 따라서, 공정이 복잡해질 뿐만아니라 소자 제조 후 전기적 측정시 문제가 나타날 수도 있다.
본 발명의 목적은 BST 계열의 유전체막을 사용하는 커패시터의 전극을 루테늄으로 형성할 때 루테늄 전극 형성후 잔류 하드 마스크를 효과적으로 제거할 수 있는 루테늄 전극을 형성 방법을 제공하는데 있다.
도 1 내지 도 3은 본 발명의 일 실시예에 의한 루테늄 전극 형성방법을 설명하기 위해 도시한 단면도들이다.
도 4의 (a)는 산화막을 하드 마스크를 사용하여 루테늄막을 식각한 후의 패턴 프로파일을 보여주는 사진이고, (b)는 하드 마스크를 제거한 후의 패턴 프로파일을 보여주는 사진이다.
도 5의 (a)는 본 발명의 일 실시예에 의한 하드 마스크를 사용하여 루테늄막을 식각한 후의 패턴 프로파일을 보여주는 사진이고, (b)는 하드 마스크를 제거한 후의 패턴 프로파일을 보여주는 사진이다.
상기 목적을 달성하기 위한, 본 발명의 일 실시예에 의한 루테늄 전극 형성방법은, 하지막이 형성된 반도체 기판에 루테늄막을 형성하는 단계와, 상기 루테늄막 상에 ARC 및 BST 중 어느 하나로 된 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴 사용하여 하부의 루테늄막을 식각함으로써 루테늄으로 된 전극을 형성하는 단계와, 상기 마스크 패턴을 제거하는 단계를 구비하는 것을 특징으로 한다.
상기 루테늄막을 식각하는 공정은 고밀도 플라즈마 이온식각 방식을 이용하거나, 자장을 적용하여 전자, 이온, 래디컬(radical) 등 에천트들이 웨이퍼 근방에 집중되도록 하여 식각하는 방식을 이용하여 진행한다. 이때, 상기 식각은 산소(O2)를 포함하는 식각가스, 예컨대 O2/Cl2, O2/HBr, O2/HBr/Cl2등 2종 이상의 화학 가스를 사용하여 행한다. 바람직하게는, 상기 화학 가스들은 산소가 50% 이상이 되도록 혼합된 것이다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예에 의한 반도체 소자의 루테늄 전극 형성방법에 대해 더욱 상세하게 설명하고자 한다.
도 1 내지 도 3은 본 발명의 일 실시예에 의한 루테늄 전극 형성방법을 설명하기 위해 도시한 단면도들이다.
통상의 DRAM 제조공정 (액티브 공정, 게이트 전극, 비트 라인 형성 등)을 거친 후, 층간절연막을 형성하고, 액티브를 부분적으로 노출시키는 콘택홀을 형성한다. 이후, 상기 콘택홀에 다결정실리콘 플럭층을 형성한 후, 콘택홀 내의 다결정실리콘 플럭층과 이후에 형성될 루테늄 전극과의 반응을 방지하기 위한 장벽 물질층을 형성한다. 도 1의 도면부호 "10"은 언급한 전 공정이 진행된 상태의 층간절연막을 나타낸다.
도 1을 참조하면, 상기 장벽 물질층까지 형성되어 있는 결과물 기판 전면에 루테늄막(12a)을 형성한 후, 그 상부에 ARC 또는 BST막과 포토레지스트막을 차례대로 형성한다. 이후, 상기 포토레지스트막을 패터닝하여 하드 마스크 형성을 위한 포토레지스터 패턴(16)을 형성하고, 이를 마스크로 상기 ARC 또는 BST막을 식각하여 하드 마스크 패턴(14)를 형성한다.
도 2를 참조하면, 포토레지스트 패턴을 제거한 후, 하드 마스크 패턴(14)를 마스크로 한 식각공정을 진행하여 상기 루테늄막(도 1의 12a)을 식각함으로써 루테늄 전극(12)을 형성한다. 이때, 루테늄막을 식각하는 상기 공정은 고밀도 플라즈마 이온식각 방식을 이용하거나 자장을 적용하여 전자, 이온, 래디컬(radical) 등 에천트들이 웨이퍼 근방에 집중되도록 하여 식각하는 방식을 이용하여 진행한다. 이때, 사용하는 식각 가스는 산소(O2)를 포함하는 식각가스로, 예컨대 O2/Cl2, O2/HBr, O2/HBr/Cl2등 2종 이상의 화학 가스이다. 상기 화학 가스들은 산소가 나머지 가스와 비교하여 더 풍부하도록 산소 가스를 50% 이상 포함되도록 혼합된다.
도 3을 참조하면, 상기 루테늄막 식각 시 과다식각을 행하여 루테늄막의 완전한 분리(즉, 루테늄 전극 형성)와 동시에 하드 마스크 패턴을 제거한 한다. 이러한 과다식각은 루테늄막의 식각종말점까지의 식각시간에 대하여 50% ∼ 400% 정도의 범위로 행한다. 과다식각 후에도 하드 마스크 패턴이 잔류하는 경우, 상기 하드 마스크 패턴이 ARC인 경우엔 인산용액등으로 선택적인 습식 식각으로 이를 제거하고, 상기 하드 마스크 패턴이 BST인 경우 완전히 제거하지 않고 루테늄 전극 상부 표면에 잔류시켜 이후에 유전체막으로 이용한다. 이때, 잔류하는 상기 BST막의 두께는 400Å 이하인 것이 바람직하다.
도 4의 (a)는 산화막을 하드 마스크를 사용하여 루테늄막을 식각한 후의 패턴 프로파일을 보여주는 사진이고, (b)는 하드 마스크를 제거한 후의 패턴 프로파일을 보여주는 사진이다. (b)를 참조하면, 하드 마스크 제거 시 루테늄막 및 하지막(층간절연층)도 함께 식각되어 최종적인 프로파일이 양호하지 않은 것을 알 수 있다.
도 5의 (a)는 본 발명의 일 실시예에 의한 하드 마스크를 사용하여 루테늄막을 식각한 후의 패턴 프로파일을 보여주는 사진이고, (b)는 하드 마스크를 제거한 후의 패턴 프로파일을 보여주는 사진이다. (b)를 참조하면, 하드 마스크 제거 후의 루테늄 전극의 프로파일이 도 4의 (b)보다 양호한 것을 알 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
본 발명에 의한 반도체 소자의 루테늄 전극 형성방법에 의하면, 루테늄으로 커패시터의 전극을 형성하고자 할 때 이를 식각하는데 사용되는 마스크를 ARC 또는 BST를 사용함으로써 루테늄 전극 형성 후 하드 마스크 제거를 하지막과 루테늄 전극의 손상없이 용이하게 행할 수 있다. 따라서, 하드 마스크 제거 공정에 의해 루테늄 전극의 프로파일이 나빠지는 현상을 방지할 수 있다.

Claims (6)

  1. (a) 하지막이 형성된 반도체 기판에 루테늄막을 형성하는 단계;
    (b) 상기 루테늄막 상에 ARC 및 BST 중 어느 하나로 된 마스크 패턴을 형성하는 단계;
    (c) 상기 마스크 패턴 사용하여 하부의 루테늄막을 식각함으로써 루테늄으로 된 전극을 형성하는 단계; 및
    (d) 상기 마스크 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 루테늄 전극 형성방법.
  2. 제1항에 있어서,
    상기 루테늄막을 식각하는 공정은 고밀도 플라즈마 이온식각 방식을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 루테늄 전극 형성방법.
  3. 제1항에 있어서,
    상기 루테늄막을 식각하는 공정은 자장을 적용하여 전자, 이온, 래디컬(radical) 등 에천트들이 웨이퍼 근방에 집중되도록 하여 식각하는 방식을 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 루테늄 전극 형성방법.
  4. 제2항 및 제3항 중 어느 한 항에 있어서,
    상기 식각은 산소(O2)를 포함하는 식각가스 사용하여 행하는 것을 특징으로 하는 반도체 소자의 루테늄 전극 형성방법.
  5. 제4항에 있어서,
    상기 산소를 포함하는 식각가스는 O2/Cl2, O2/HBr, O2/HBr/Cl2등 2종 이상의 화학 가스인 것을 특징으로 하는 반도체 소자의 루테늄 전극 형성방법.
  6. 제5항에 있어서,
    상기 화학 가스들은 산소가 50% 이상이 되도록 혼합된 것인 것을 특징으로 하는 반도체 소자의 루테늄 전극 형성방법.
KR1019980053932A 1998-12-09 1998-12-09 반도체소자의 루테늄 전극 형성방법 KR20000038807A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980053932A KR20000038807A (ko) 1998-12-09 1998-12-09 반도체소자의 루테늄 전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980053932A KR20000038807A (ko) 1998-12-09 1998-12-09 반도체소자의 루테늄 전극 형성방법

Publications (1)

Publication Number Publication Date
KR20000038807A true KR20000038807A (ko) 2000-07-05

Family

ID=19562020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053932A KR20000038807A (ko) 1998-12-09 1998-12-09 반도체소자의 루테늄 전극 형성방법

Country Status (1)

Country Link
KR (1) KR20000038807A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046925A (ko) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
CN112385015A (zh) * 2018-08-10 2021-02-19 东京毅力科创株式会社 钌硬掩膜方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046925A (ko) * 2001-12-07 2003-06-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
CN112385015A (zh) * 2018-08-10 2021-02-19 东京毅力科创株式会社 钌硬掩膜方法

Similar Documents

Publication Publication Date Title
US5899749A (en) In situ etch process for insulating and conductive materials
US5167762A (en) Anisotropic etch method
US6897159B1 (en) Method for fabricating semiconductor device
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
US7060628B2 (en) Method for fabricating a hard mask polysilicon gate
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
KR100377174B1 (ko) 캐패시터의 제조 방법
KR20000038807A (ko) 반도체소자의 루테늄 전극 형성방법
US20030074787A1 (en) Methods of forming conductive contacts to conductive structures
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100234707B1 (ko) 캐패시터 및 그 제조방법
KR20060067395A (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR100448855B1 (ko) 반도체소자의 제조방법
US6686234B1 (en) Semiconductor device and method for fabricating the same
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR100268911B1 (ko) 반도체소자의 커패시터 및 이의 제조방법
KR0172719B1 (ko) 반도체 소자의 캐패시터 패턴 형성 방법
KR20040001227A (ko) 캐패시터 형성 방법
KR100546275B1 (ko) 반도체 장치의 백금막 식각방법
KR100207516B1 (ko) 반도체 장치의 패턴 형성방법
KR20040002280A (ko) 반도체소자의 제조방법
KR20010003258A (ko) 반도체소자의 저장전극 형성방법
KR20000019172A (ko) 반도체 제조 공정에서 하부 전극 패일 방지 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination