KR100648264B1 - 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법 - Google Patents

루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법 Download PDF

Info

Publication number
KR100648264B1
KR100648264B1 KR1020040064648A KR20040064648A KR100648264B1 KR 100648264 B1 KR100648264 B1 KR 100648264B1 KR 1020040064648 A KR1020040064648 A KR 1020040064648A KR 20040064648 A KR20040064648 A KR 20040064648A KR 100648264 B1 KR100648264 B1 KR 100648264B1
Authority
KR
South Korea
Prior art keywords
ruthenium
slurry
film
polishing
forming
Prior art date
Application number
KR1020040064648A
Other languages
English (en)
Other versions
KR20060016266A (ko
Inventor
윤성규
오루이 케니치
홍창기
이재동
김성준
하루키 노조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040064648A priority Critical patent/KR100648264B1/ko
Priority to US11/170,061 priority patent/US20060037942A1/en
Priority to JP2005236141A priority patent/JP2006060218A/ja
Priority to CNA2005100905527A priority patent/CN1782005A/zh
Priority to TW094128072A priority patent/TW200614359A/zh
Publication of KR20060016266A publication Critical patent/KR20060016266A/ko
Application granted granted Critical
Publication of KR100648264B1 publication Critical patent/KR100648264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C19/00—Surface treatment of glass, not in the form of fibres or filaments, by mechanical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

여기에 개시되는 루테늄 연마 슬러리는 산화제로서 상기 루테늄을 효과적으로 산화시킬 수 있는 과요도산을 포함한다. 루테늄막과 절연층 사이의 선택비를 조절하기 위해, 이 슬러리는 아민계 화합물 계열의 페하지수(pH) 조절제를 포함한다. 아민계 화합물의 첨가에 의해서 이 슬러리는 루테늄뿐만 아니라, 탄탈륨 산화막, 실리콘에 대해서도 높은 식각 선택성을 가진다.
화학적기계적 연마, CMP, 슬러리, 금속, 루테늄, 연마

Description

루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를 이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고 상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성 방법{SLURRY FOR RUTHENIUM CMP, CMP METHOD FOR RUTHENIUM USING THE SLURRY AND METHOD FOR FORMING RUTHENIUM ELECTRODE USING THE RUTHENIUM CMP}
도 1은 수산화칼륨을 페하지수(pH) 조절제로 사용한 본 발명의 슬러리에 대한 여러 페하지수(pH) 에서의 루테늄, 탄탈륨 산화막, TEOS막 그리고 실리콘막의 제거율을 도시하는 그래프이다.
도 2a 및 도 2b는 각각 TMAH 및 TMA를 페하지수(pH) 조절제로 사용한 본 발명의 슬러리에 대한 여러 페하지수(pH) 에서의 루테늄, 탄탈륨 산화막, TEOS막 그리고 실리콘막의 제거율을 도시하는 그래프이다.
도 3은 TMAH 를 페하지수(pH) 조절제로 사용한 본 발명의 슬러리에 대한 페하지수(pH) 4에서의 루테늄, 탄탈륨 산화막, TEOS막 그리고 실리콘막의 제거율을 도시하는 그래프이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 슬러리를 사용한 CMP 공정을 적용하여 루테늄 전극을 형성하는 방법을 설명하기 위한 반도체 기판의 단면도들이다.
도 6 내지 도 9는 본 발명의 다른 실시예에 따른 슬러리를 사용한 CMP 공정을 적용하여 루테늄 전극을 형성하는 방법을 설명하기 위한 반도체 기판의 단면도들이다.
도 10 내지 도 15는 본 발명의 다른 실시예에 따른 슬러리를 사용한 CMP 공정을 적용하여 루테늄 하부전극을 갖는 캐패시터 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.
도 16 내지 도 20은 본 발명의 또 다른 실시예에 따른 슬러리를 사용한 CMP 공정을 적용하여 루테늄 하부전극을 갖는 캐패시터 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.
본 발명은 금속막에 대한 CMP 슬러리 및 이를 이용한 금속막에 대한 CMP 방법에 관한 것으로서 더욱 상세하게는 루테늄 CMP 슬러리, 상기 슬러리를 이용한 루테늄 CMP 방법, 그리고 상기 루테늄 CMP를 이용한 루테늄 전극 형성 방법에 관한 것이다.
반도체 제조 공정은 실리콘 기판 상에 절연성 박막 및 도전성 박막을 형성하는 공정, 상기 박막을 형성한 후 그 표면을 평탄하게 하는 공정, 형성된 절연성 박막 및 도전성 박막을 식각하여 일정한 모양을 형성하는 공정 등을 포함한다. 반도체 제조 공정에서 도전성 박막은 전극을 형성하거나 배선을 형성하거나 또는 두 도 전성 구조체들을 전기적으로 연결하는 콘택 플러그를 형성하는 데 사용된다. 전극으로서 트랜지스터의 게이트 전극, 캐패시터의 상.하부 전극 등이 있다.
특히 캐패시터의 상.하부 전극으로 최근 금속막이 널리 사용되고 있다. 왜냐하면, 지속적인 디자인 룰의 감소로 고유전막을 캐패시터 유전막으로 사용함에 따라, 전통적으로 캐패시터 전극으로 사용되어 오던 실리콘은 고유전막과 계면 특성이 양호하지 않고 또한 실리콘 하부전극에 공핍 영역이 발생하여 그 결과 누설 전류가 증가할 수 있기 때문이다. 또한 비휘발특성의 강유전체 캐패시터의 경우에 있어서도, 실리콘은 강유전체막과의 계면 특성이 불량하여 강유전체 캐패시터 전극으로 금속막이 사용되고 있다.
여러 금속들 중 루테늄, 이리듐, 백금 등과 같은 귀금속은 일함수(work function)가 높기 때문에 두께가 얇은 고유전막과 접촉하여도 두 전극들 사이에서 전류가 쉽게 흐르지 않기 때문에 캐패시터 전극으로 주목을 받고 있다. 하지만, 이들 중 백금 및 이리듐은 증착 및 식각이 용이하지 않아 루테늄이 최근 캐패시터 전극으로 촉망을 받고 있다. 또한, 루테늄의 산화물, 즉, 루테늄 이산화막(RuO2) 은 티타늄 산화막, 텅스텐 산화막, 또는 탄탈륨 산화막과 달리 전도성을 가지기 때문에 표면저항이 매우 낮은 장점이 있다.
이 같은 특성을 가지는 루테늄을 실제 반도체 제조 공정에 적용하기 위해서는 루테늄을 증착한 후 일정 부분을 제거하는 것이 필요하다. 그런데, 루테늄은 알려진 습식 식각 기술에 의해서 잘 제거되지 않으며 반도체 제조 공정에서 널리 알 려진 식각 용액인 왕수(aqua regia)나 피라나(piranha)에도 잘 녹지 않는다. 따라서, 건식 식각을 통해서 루테늄막을 제거하는 것이 널리 통용되고 있다. 예컨대, 아르곤 플라즈마 및 산소 플라즈마를 사용하여 루테늄을 식각할 수 있다. 하지만, 이 같은 건식 식각 공정 중에 유독성 물질인 루테늄 사산화막(RuO4)이 생성되기 때문에 이를 제거하기 위한 부대 시설들 및 관리가 필요하다. 특히 루테늄을 캐패시터 하부전극으로 사용함에 있어서, 인접한 루테늄 하부전극들사이의 전기적 분리를 위한 건식 식각 공정은 루테늄 하부전극 표면에 날카로운 첨점들을 다량 발생시키고 루테늄 하부전극의 함몰(recess)을 야기한다. 또한, 루테늄 하부전극이 형성될 영역을 한정하는 몰드 산화막의 손실을 야기하는 단점이 있다. 루테늄 하부전극의 함몰은 정전용량 감소로 이어진다. 부가적으로, 루테늄 하부전극 표면의 날카로운 첨점들로 인해서 후속 박막 증착 공정의 공간 매립(gap filling) 특성이 불량해지는 문제점도 발생한다.
이에 최근 루테늄에 대한 습식 식각 용액 또는 화학적기계적 연마(CMP) 공정에 적용하기 위한 습식 식각 용액 또는 슬러리 개발에 대한 연구가 진행되고 있다. 도날드 엘. 웨스트모랜드에 의한 미국특허등록 제6454957호는 루테늄막을 습식식각 또는 CMP 공정으로 제거 할 수 있는 세릭암모늄나이트레이트[ (NH4)2Ce(NO3) 6]를 개시하고 있다.
하지만, 세릭암모늄나이트레이트를 사용한 루테늄의 습식식각 또는 CMP 공정은 다음과 같은 문제점들을 유발할 수 있다. 먼저, 루테늄의 습식 식각 속도가 빠 르기 때문에 CMP 연마 속도의 조절이 어렵다. 또한 슬러리는 페하지수(pH) 1 정도의 강산성을 띠기 때문에 설비나 부품에 손상을 입힐 수 있다. 게다가, Ce4+ 이온이 OH- 이온과 결합하여 침전물을 형성하기 때문에 슬러리의 페하지수(pH) 조절이 매우 어려우며 이로 인해 루테늄과 다른 막질과의 선택비를 조절하는 것이 매우 어렵게 된다.
이에 본 발명의 목적은 루테늄에 대한 CMP 슬러리, 상기 슬러리를 이용한 루테늄 CMP 방법 그리고 상기 루테늄 CMP를 이용한 루테늄 전극 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 또한 상기 루테늄 CMP 슬러리를 사용하여 실리콘막, 탄탈륨 산화막 등을 연마하는 방법을 제공하는 것이다.
상기 기술적 과제들을 달성하기 위한 본 발명의 일 실시예는 루테늄 CMP 슬러리를 제공한다. 본 발명의 슬러리는 루테늄을 산화시키기 위한 산화제로서 과요도산(PerIodic Acid:PIA)을 포함하는 것을 일 특징으로 한다. 또 본 발명의 슬러리는 루테늄을 연마하기 위한 연마제를 포함한다.
과요도산은 루테늄막을 효과적으로 산화시키며, 슬러리 내의 OH- 이온과 반응을 하지 않아 슬러리의 페하지수(pH) 조절이 아주 용이하다. 따라서 루테늄과 다른 막질과의 선택비를 원하는 대로 조절할 수 있다.
연마제로서 예를 들어, 실리카[SiO2], 알루미나[Al2O3], 세리아[CeO2], 망가니아[MnO2], 티타니아, 게르마니아, 또는 지르코니아[ZrO2] 등이 있으며, 이것들이 조합된 조성물도 연마제로 사용될 수 있다. CMP 공정 후에 루테늄막의 표면에 스크래치(scratch)가 생기는 것을 최소화하기 위해서는 연마제로서 콜로이달(colloidal) 실리카를 사용하는 것이 바람직하다. 상기 연마제는 알콕사이드계, 예컨대, 테트라에틸오르토실리케이트를 원료로 사용한 연마제인 것이 더 바람직하다. 콜로이달 실리카의 입자의 직경은 대략 5nm 내지 20nm를 가진다.
일 실시예에 있어서, 상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.01 내지 30 중량% 로 포함되고, 상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량% 로 포함된다.
일 실시예에 있어서, 상기 슬러리는 선택비 및 제거율을 조절하기 위한 페하지수(pH) 조절제를 더 포함한다.
예컨대, 상기 페하지수(pH) 조절제로서 수산화칼륨[K(OH)]을 사용할 수 있다. 상기 슬러리 총 중량에 대한 상기 수산화칼륨의 중량% 가 증가할 수록 상기 슬러리의 페하지수(pH)는 증가하며, 이에 비례하여 루테늄의 제거율도 증가를 한다. 하지만 산화막의 일종인 테트라에틸오르토실리케이트(TEOS)막의 제거율은 상기 슬러리의 페하지수(pH)가 증가함에 따라 감소한다. 따라서 루테늄막의 제거율을 증가시키고 산화막에 대한 루테늄막의 식각 선택비를 향상시키기 위해서는 상기 슬러리의 페하지수(pH)를 증가시키는 것이 바람직하다. 예컨대, 상기 슬러의 페하지수 (pH)가 2 내지 8의 범위를 가지도록 상기 수산화칼륨을 첨가하는 것이 바람직하다.
또한 상기 페하지수(pH) 조절제로서 아민계 화합물을 사용할 수 있다. 아민계 화합물로서는, 예컨대, 비스(헥사메틸렌)트리아민, 테트라메틸아민하이도록사이드(TMAH), 테트라메틸아민(TMA), TEA(테트라에틸이민), 하이드록실아민(NH4OH), 폴리에틸렌이민(polyethylenimine), 콜린 하이드록사이드(choline hydroxide) 또는 콜린 염(choline salt) 등이 있으며 특별히 여기에 한정되는 것은 아니다. 상기 아민계 화합물 중에서 TMAH, TMA가 바람직하며, 특히 TMAH가 가장 바람직하다. 상기 슬러리에 상기 아민계 화합물을 첨가하는 것에 의해서, 상기 슬러리는 루테늄뿐만 아니라 탄탈륨 산화막, 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막 같은 고유전막 및 실리콘막에 대해서도 높은 제거율을 나타내며, 산화막에 대한 이들 막질의 식각 선택비가 증가한다.
상기 기술적 과제들을 달성하기 위한 본 발명의 다른 실시예의 슬러리는 연마제, 산화제 및 페하지수(pH) 조절제를 포함한다. 상기 산화제는 상기 루테늄을 효과적으로 산화시키기 위한 것으로서 슬러리 내의 OH- 이온과 반응하지 않는 산화제인 것이 바람직하다. 상기 산화제는 과요도산인 것이 가장 바람직하다. 상기 연마제는 상기 루테늄을 연마하기 위한 것으로서, 실리카[SiO2], 알루미나[Al2O3], 세리아[CeO2], 망가니아[MnO2], 티타니아, 게르마니아, 또는 지르코니아[ZrO2] 등이 있으며, 이것들이 조합된 조성물도 연마제로 사용할 수 있다.
상기 페하지수(pH) 조절제는 제거율 및 선택비를 조절하기 위한 것으로서, 아민계 화합물인 것이 바람직하다. 아민계 화합물로서 예컨대, 비스(헥사메틸렌)트리아민, 테트라메틸아민하이도록사이드(TMAH), 테트라메틸아민(TMA), TEA(테트라에틸이민), 하이드록실아민(NH4OH), 폴리에틸렌이민(polyethylenimine), 콜린 하이드록사이드(choline hydroxide) 또는 콜린 염(choline salt) 등이 있으며 특별히 여기에 한정되는 것은 아니다. 상기 아민계 화합물 중에서 TMAH, TMA가 바람직하며, 특히 TMAH가 가장 바람직하다.
상기 아민계 화합물로 인해서, 상기 슬러리는 루테늄뿐만 아니라 탄탈륨 산화막, 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막 같은 고유전막 및 실리콘막에 대해서도 높은 제거율을 나타낸다. 또한 상기 아민계 화합물로 인해서, 산화막 특히 TEOS 막에 대한 상기 막질들의 식각 선택비가 증가한다. 상기 아민계 화합물을 포함하는 상기 페하지수(pH) 조절제가 첨가된 슬러리는 상기 페하지수(pH) 조절제가 첨가되지 않은 슬러리에 비해서 루테늄에 대한 제거율은 증가하고 산화막 특히 TEOS막에 대한 제거율은 감소하며, 또 실리콘막 및 고유전막에 대한 제거율도 증가한다.
상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.1 내지 약 30 중량%로 포함될 수 있고, 상기 과요도산은 약 0.1 내지 약 5 중량% 로 포함될 수 있다. 더 바람직하게는 상기 연마제는 약 1 내지 10 중량%로, 상기 과요도산은 약 0.5 내지 1.5 중량%로 포함된다. 이때, 상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH)가 2 내지 8의 범위가 되도록 첨가되며 더 바람직하게는 상기 슬러리의 페하지 수(pH)가 3.5 내지 4.5가 되도록 첨가된다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 루테늄에 대한 화학적기계적 연마 방법을 제공한다. 이 화학적기계적 연마 방법은 기판 상에 절연막을 형성하고, 상기 절연막을 패터닝하여 개구부를 형성하고, 루테늄막을 형성하고, 연마제 및 과요도산을 포함하는 슬러리를 사용하여 상기 절연막이 노출될 때까지 상기 루테늄막을 연마하는 것을 포함한다.
일 실시예에 있어서, 상기 슬러리는 상기 슬러리의 페하지수(pH)를 조절하기 위한 수산화칼륨을 더 포함한다.
일 실시예에 있어서, 상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량% 양으로 포함되고, 상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.1 내지 30 중량%의 양으로 포함된다.
상기 루테늄막을 형성하는 방법으로 상기 개구부를 완전히 채우도록 루테늄막을 형성하는 방법과 상기 개구부 측벽 및 바닥 그리고 상기 절연막 상에 콘포말하게 루테늄막을 형성하는 방법이 있다.
상기 루테늄막을 콘포말하게 형성할 경우에 있어서, 상기 방법은 상기 콘포말한 루테늄막을 형성한 후, 상기 콘포말한 루테늄막 상에 고유전막을 형성하고, 상기 개구부를 완전히 채우도록 상기 고유전막 상에 제2루테늄막 또는 실리콘막을 형성하는 것을 더 포함한다. 또, 상기 루테늄막을 콘포말하게 형성할 경우에 있어서, 상기 슬러리는 제거율 및 선택비를 조절하고 상기 슬러리의 페하지수(pH)를 조절하기 위한 아민계 화합물을 포함하는 페하지수(pH) 조절제를 더 포함하는 것이 바람직하다. 이 경우, 상기 루테늄막을 연마하는 것은 또한 상기 고유전막 및 상기 제2루테늄막 또는 실리콘막도 연마한다.
상기 고유전막은 절연성 박막으로서, 예컨대, 탄탈륨 산화막, 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막 등이 있으며 특별히 여기에 한정되는 것은 아니다.
상기 방법에서, 상기 절연막을 패터닝하여 개구부를 형성하는 것은, 상기 절연막 상에 실리콘 하드 마스크 패턴을 형성하고, 상기 실리콘 하드 마스크 패턴에 의해 노출된 상기 절연막을 식각하는 것을 포함하여 이루어 질 수 있다. 이 경우, 상기 슬러리는 제거율 및 선택비를 조절하고 상기 슬러리의 페하지수(pH)를 조절하기 위한 아민계 화합물을 포함하는 페하지수(pH) 조절제를 더 포함하는 것이 바람직하다. 이때, 상기 루테늄막을 연마하는 것은 상기 실리콘 하드 마스크 패턴도 연마한다. 상기 실리콘 하드 마스크 패턴은 특히 상기 절연막의 높이가 높을 경우 효과적이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 루테늄 전극 형성 방법을 제공한다. 상기 루테늄 전극 형성 방법은, 반도체 기판 상에 개구부를 구비하는 절연막을 형성하고; 상기 개구부를 채우도록 상기 루테늄막 상에 충진 고유전막 또는 실리콘막을 형성하고; 연마제, 과요도산 및 아민계 화합물을 포함하는 페하지수(pH) 조절제를 포함하는 슬러리를 사용하여 상기 절연막이 노출될 때까지 상기 탄탈륨 산화막 또는 실리콘막 및 루테늄막을 연마하는 것을 포함한다. 상기 충진 고유전막은 탄탈륨 산화막, 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막 등이 있으며 특별히 여기에 한정되는 것은 아니다. 상기 고유전막은 가장 바람직하게는 탄탈륨 산화막으로 형성된다.
상기 방법은 상기 루테늄막을 형성하기 전에 개구부 바닥, 상기 탄탈륨산화막 스페이서 및 상기 절연막 상에 루테늄막을 형성하는 것이 바람직하다. 상기 탄탈륨 산화막 스페이서는 상기 루테늄막 및 상기 절연막 사이의 접착 특성을 향상시키기 위한 것이다.
상기 루테늄 전극 형성 방법에 있어서, 상기 반도체 기판 상에 개구부를 구비하는 절연막을 형성하는 것은, 상기 반도체 기판 상에 절연막을 형성하고; 상기 절연막 상에 실리콘 하드 마스크를 형성하고; 상기 실리콘 하드 마스크에 의해 노출된 절연막을 식각하는 것을 포함하여 이루어 질 수 있다. 이때, 상기 탄탈륨산화막 및 루테늄막을 연마하는 것은 상기 실리콘 하드 마스크도 연마한다.
상기 방법은 상기 고유전막 및 루테늄막을 연마한 후, 상기 절연막을 제거하고; 유전막을 형성하고; 상부전극막을 형성하는 것을 더 포함할 수 있다. 이에 따라, 캐패시터가 완성된다. 또한, 상기 유전막을 형성하기 전에 상기 충진 고유전막 또는 실리콘막을 제거하는 것을 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 실리콘막 또는 탄탈륨 산화막에 대한 CMP 방법을 제공한다.
본 방법은 기판 상에 절연막을 형성하고, 상기 절연막을 패터닝하여 개구부를 형성하고; 실리콘막 또는 탄탈륨 산화막을 형성하고; 콜로이달 실리카, 과요도산, 그리고 TMAH 및 TMA 중 어느 하나를 포함하는 슬러리를 사용하여 상기 절연막 이 노출될 때까지 상기 실리콘막 또는 탄탈륨 산화막을 화학적기계적으로 연마하는 것을 포함한다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다.
본 발명에 관한 보다 상세한 내용을 다음의 구체적인 실험예를 통하여 설명하며, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 설명을 생략한다.
루테늄 연마용 제1 슬러리
본 발명의 바람직한 실시예에 따른 루테늄 연마용 제1 슬러리는 콜로이달 실리카 및 과요도산(PerIodic Acid)을 포함하는 조성물이다.
상기 과요도산 [H5IO6]은 상기 제1 슬러리의 산화제로서 루테늄을 효과적으로 산화시킨다. 상기 과요도산은 루테늄과 반응을 하여 루테늄 표면에 루테늄 이산화막을 형성시키는 물질이다. 상기 과요도산은 상기 제1 슬러리의 총 중량을 기준 으로 했을 때, 약 0.1중량% 내지 5중량%의 범위로, 보다 바람직하게는 약 0.5중량% 내지 약 1.5중량%포 포함되어 있을 수 있다.
콜로이달 실리카는 상기 제1 슬러리의 연마제이다. 연마제로 사용할 수 있는 화합물로는 실리카이외에 예컨대, 알루미나, 세리아, 망가니아 또는 지르코니아나, 이들이 2가지 이상 혼합되어 있는 조성물 등이 있다. 연마제의 입자 크기가 작고 균일한 것이 바람직하다. 콜로이달 실리카는 이와 같은 특성을 만족시킬 수가 있다. 연마제는 상기 제1 슬러리 총 중량을 기준으로 했을 때, 약 0.01중량% 내지 약 30중량%의 범위로 포함되어 있는 것이 바람직하며, 보다 바람직하게는 약 0.01중량% 내지 약 1 중량%로 포함되어 있을 수 있다. 실리콘에 대한 제거율을 높이기 위해서 바람직하게 상기 연마제는 상기 제1 슬러리 총 중량을 기준으로 했을 때, 약 1중량% 내지 약 10중량%로 포함될 수 있다.
또한, 상기 제1 슬러리는 루테늄에 대한 제거율을 증가시키고 산화막, 특히 TEOS 막에 대한 제거율을 감소시키기 위해서, 페하지수(pH) 조절제를 더 포함할 수 있다. 상기 페하지수(pH) 조절제로서 예컨대, 수산화칼륨이 사용될 수 있다. 상기 제1 슬러리의 페하지수(pH)가 약 2 내지 8의 범위가 되도록 더 바람직하게는 상기 제1 슬러리의 페하지수(pH)가 약 3.5 내지 약 4.5가 되도록 수산화칼륨이 포함된다.
본 발명의 바람직한 실시예에 따른 제1 슬러리는 아주 간단하게 제조된다. 먼저 과요도산 및 콜로이달 실리카를 준비한다. 이어서 탈이온수에 준비된 과요도산 및 콜로이달 실리카 첨가량을 조절하면서 원하는 중량%를 가지는 제1 슬러리를 제조한다. 한편, 제1 슬러리의 페하지수(pH) 조절을 위해서 1몰 수산화칼륨을 적절히 첨가한다.
상기 과요도산은 약산이고 (Ka가 약 1.5 x 10-5) 산성 환경에서 강한 산화제로서 작용을 한다. 과요도산은 그것이 포함된 슬러리의 페하지수(pH)에 따라 H5IO6, H+, H4IO6 -, IO4 -, H3IO 6 -2 등으로 다양하게 존재한다. CMP 초기에 과요도산은 아래 (화학식 1)에 나타난 반응을 하는 것으로 추측된다.
H5IO6 +2e- + 2H+ = HIO3 + 3H2O ---- (화학식 1)
비록 CMP 중에 다른 또는 추가적인 반응이 일어나겠지만 상기 (화학식 1)에 나타난 반응이 주 반응일 것으로 여겨진다.
(CMP 조건)
본 발명의 실험예들은 CMP 설비로서 에바라(EBARA)사의 F-REX 200 설비를 사용하였다. 실험에 사용한 F-REX 200 설비의 연마 패드로서, 상부 연마 패드(top polishing pad)는 Rodel IC 1000을, 그리고 하부 연마 패드(sub polishing pad)는 Rodel Suba 4 를 사용하였다. 후술된 실험 데이터들은 연마 패드에 대한 웨이퍼의 접촉 압력(연마 로드)을 4psi, 연마 패드가 부착된 연마 플레이트의 회전 속도는 80rpm으로 설정하고, 폴리싱 헤드의 회전 속도는 약 72 rpm으로 설정하고, 슬러리 공급 속도는 약 200ml/min 으로 설정하고 CMP 시간을 30초로 설정하여 실험을 진행하여 얻어진 것들이다. 이하, 후술되어 있는 실험예들은 모두 이와 같은 동일한 조 건에서 얻어진 것들이다.
(피연마 시편)
루테늄 시편: 8인치 배어 웨이퍼(bare wafer) 상에 절연막의 일종인 TEOS(Plasma-Tetra-Ethyl-Ortho-Silicate)막을 약 1000 옹스트롬 정도로 형성하고 그 위에 탄탈륨 산화막을 약 50 옹스트롬 형성하고 그 위에 루테늄막을 약 700 옹스트롬 정도 형성하여 루테늄 시편을 준비하였다.
탄탈륨 산화막 시편: 8인치 배워 웨이퍼 상에 TEOS 막을 약 1000 옹스트롬 형성한 후 그 위에 탄탈륨 산화막을 약 600 옹스트롬 정도 형성하여 탄탈륨 산화막 시편을 준비하였다.
실리콘 시편: 8인체 배워 웨이퍼 상에 TEOS 막을 약 1000 옹스트롬 정도 형성한 후 그 위에 폴리 실리콘막을 약 5000 옹스트롬 정도 형성하여 실리콘 시편을 준비하였다.
산화막 시편: 8인치 배워 웨이퍼 상에 TEOS 막을 약 8000 옹스트롬 정도 형성하여 산화막 시편을 준비하였다.
<제1 실험예>
제1 실험예에서는 슬러리의 페하지수(pH)를 변화시켜가면서 루테늄막(Ru), TEOS막, 탄탈륨 산화막(TaO) 및 실리콘의 제거율(Removal Rate)을 측정하였다. 슬러리의 페하지수(pH)가 CMP 공정에 미치는 영향을 알아보기 위하여, 제1 실험예에서 약 5 중량%의 입경 약 15nm 의 콜로이달 실리카 및 약 0.5중량%의 과요도산을 주성분으로 하는 슬러리를 사용하였으며, 슬러리의 페하지수(pH)를 변화시키기 위 해서 1몰 수산화칼륨이 첨가되었다. 아래 표 1에 제1 실험예의 결과가 도시되어 있다. 도 1에는 제1 실험예의 결과가 그래프로 도시되어 있다.
(표 1)
No. pH 루테늄 제거율 (Å/min) TEOS 제거율 (Å/min) 선택비 (루테늄/TEOS) TaO 제거율 (Å/min) 실리콘 제거율 (Å/min)
1 1.86* 363 251 1.4 >1100 131
2 3.91 1127 154 7.3 605 146
3 6.02 >1300 46 >28 85 46
4 7.88 >1300 87 >15 41 136
1.86* : 수산화칼륨이 첨가되지 않은 상태의 페하지수(pH)
표 1 및 도 1을 참조하면, 루테늄의 제거율은 슬러리의 페하지수(pH)가 증가할 수록 크게 증가하였고 반면 TEOS막의 제거율은 감소하였다. 따라서 루테늄막과 TEOS막 사이의 선택비는 페하지수(pH)가 높아지면서 양호해졌다. 한편 탄탈륨 산화막은 루테늄막과 달리 낮은 페하지수(pH)에서 높은 제거율을 나타내었다. 실리콘은 측정된 페하지수 범위에서 상대적으로 낮은 제거율을 나타내었다.
TEOS막에 대한 루테늄막의 높은 식각 선택성 확보를 위해서는 페하지수(pH) 가 약 2 내지 7 범위 내가 되도록 슬러리의 페하지수(pH)를 조절하는 것이 바람직함을 알 수 있다. 또한 표 1 및 도1로부터 본 발명의 슬러리는 루테늄뿐만 아니라 탄탈륨 산화막에도, TEOS막에 대해서 양호한 식각 선택성을 유지하면서, 아주 효과적으로 사용될 수 있음을 알 수 있다. 이 경우 슬러리의 페하지수(pH)는 대략 4이하로 조정될 수 있을 것이다.
루테늄 연마용 제2 슬러리
본 발명의 바람직한 실시예에 따른 루테늄 연마 제2 슬러리는 콜로이달 실리 카, 과요도산(PerIodic Acid) 및 아민계 화합물 계열의 페하지수(pH) 조절제를 포함하는 조성물이다. 제2 슬러리는 제1 슬러리에 비해서 아민계 화합물을 포함하는 페하지수(pH) 조절제를 더 포함한다. 제2 슬러리에 포함된 콜로이달 실리카 및 과요도산의 작용 및 기능은 제1 슬러리와 동일하다.
아민계 화합물 계열의 페하지수(pH) 조절제는 상기 제1 슬러리의 제거율 및 선택비를 향상시키는 기능 및 작용을 한다. 즉, 아민계 화합물은 실리콘과 탄탈륨 산화막에 대한 제거율을 높이고 TEOS막에 대한 루테늄, 탄탈륨 산화막 및 실리콘의 식각 선택비를 증가시키는 기능 및 작용을 한다. 아민계 화합물은, 예컨대, 비스(헥사메틸렌)트리아민, 테트라메틸아민하이도록사이드(TMAH), 테트라메틸아민(TMA), 테트라에틸아민(TEA), 하이드록실아민(NH4OH), 폴리에틸렌이민(polyethylenimine), 콜린 하이드록사이드(choline hydroxide) 또는 콜린 염(choline salt) 을 포함한다. 아민계 화합물로서 TMAH 또는 TMA를 사용하는 것이 더 바람직하다.
연마제는 상기 제1 슬러리 총 중량을 기준으로 했을 때, 약 0.1중량% 내지 약 30중량%의 범위로 포함되어 있는 것이 바람직하며, 보다 바람직하게는 약 1중량% 내지 약 10 중량%로 포함되어 있을 수 있다.
과요도산은 약 0.1중량% 내지 5중량%의 범위로, 보다 바람직하게는 약 0.5중량% 내지 약 1.5중량%포 포함되어 있을 수 있다.
아민계 화합물은 제2 슬러리의 페하지수(pH)가 약 2 내지 8의 범위가 되도록, 더 바람직하게는 상기 제2 슬러리의 페하지수(pH)가 약 3.5 내지 약 4.5가 되 도록 포함된다.
본 발명의 제2 슬러리는 용이하게 제조된다. 단지 예시적으로 10킬로르램의 슬러리를 제조하는 방법을 설명하기로 한다. 먼저 용매, 바람직하게는 탈이온수 5킬로그램에 약 50 그램의 과요도산을 첨가한다. 이어서 TMAH 추가하여 용액의 페하지수가 약 3이 되도록 한다. 다음 최종 슬러리 총 중량에 대해서 약 5중량%가 되도록 콜로리달 실리카를 첨가한다. 탈이온수를 첨가하여 슬러리 용액이 약 9킬로그램이 되도록 한다. 다시 TMAH를 사용하여 최종 슬러리의 페하지수가 4되도록 적정한 후 탈이온수를 소량 추가하여 최종 슬러리 용액이 약 10킬로그램이 되도록 한다.
<제2 실험예>
제2 실험예에서는 아민계 화합물 종류를 변화시켜 가면서, 루테늄막의 제거율, 탄탈륨 산화막의 제거율, 실리콘의 제거율 및 TEOS막의 제거율을 측정하였다. 본 제2 실험예의 CMP 공정에서는, 아민계 화합물의 종류가 CMP 공정에 미치는 영향을 알아보기 위하여 입경 약 15nm의 5중량%의 콜로이달 연마제, 0.5중량%의 과요도산을 함유한 슬러리를 주성분으로, 아민계 화합물의 종류를 변화시킨 것을 슬러리로 사용하였다. 이때, 슬러리의 페하지수(pH)를 각각 4 및 8이 되도록 아민계 화합물을 첨가하였다. 또한 연마제만의 연마 능력을 알아보기 위해서, 대조군으로서 과요도산과 아민계 화합물이 첨가되지 않은 슬러리에 대한 CMP 공정도 진행을 하였다. 아래 표 2에 제2 실험예의 결과가 도시되어 있다.
(표 2)
No. 아민계 화합물 pH 루테늄 제거율 (Å/min) TEOS 제거율 (Å/min) 선택비 Ru:TEOS TaO 제거율 (Å/min) 실리콘 제거율 (Å/min)
1 None* 7.2 0 46 - 124 38
2 TMAH 4 892 86 10.4 >1200 2314
3 TEA 4 262 148 1.8 >1200 614
4 TEA 8 0 16 - 22 1308
5 TMA 4 866 144 6.0 >1200 2136
6 NH4OH 4 854 138 6.2 380 106
7 NH4OH 8 746 92 8.1 38 170
None* : 과요도산 및 아민계 화합물이 첨가되지 않은 슬러리
표 2를 참조하면, 과요도산 및 아민계 화합물이 첨가되지 않은 슬러리를 사용한 실험 1(No.1)에서는 루테늄이 거의 식각되지 않았다. 따라서 루테늄 CMP에서는 화학적인 요소가 매우 우세하게 작용하고 루테늄 표면에 산화막을 형성하여야 함을 알 수 있다
아민계 화합물 중 TMAH 및 TMA가 가장 좋은 결과를 나타내었다. 제1 실험예와 비교해 보면, 아민계 화합물의 첨가로 인해서 대략 페하지수(pH) 4에서 탄탈륨 산화막 및 실리콘에 대한 제거율이 모두 증가했음을 알 수 있다. 또한 표 2로부터 슬러리 페하지수(pH) 4에서 TMAH 및 TMA가 높은 연마특성을 나타냄을 알 수 있다.
<제3 실험예>
상술한 제2 실험예로부터 TMAH 및 TMA가 여러 아민계 화합물 중 가장 효과적인 페하지수(pH) 조절제임을 알 수 있었다. 이에, 제3 실험예에서는 TMAH 및 TMA의 첨가량을 다양하게 변경시켜 슬러리의 페하지수(pH)를 다양하게 변경시켜가면서 루테늄막의 제거율, 탄탈륨 산화막의 제거율, 실리콘의 제거율 및 TEOS막의 제거율을 측정하였다. 아래 표 3에 제3 실험예의 결과가 도시되어 있다. 도 2a 및 도 2b에는 본 제3 실험예의 결과가 도시되어 있다.
(표 3)
No. pH 조절제 pH Ru 제거율 (Å/min) TEOS 제거율 (Å/min) 선택비 (Ru:TEOS) TaO 제거율 (Å/min) 실리콘 제거율 (Å/min)
1 TMAH 2 434 340 1.3 >1100 6102
2 3 647 134 4.8 5872
3 4 869 116 7.5 3036
4 5 939 408 2.3 858
5 TMA 2 485 236 2.1 744
6 3 712 128 5.6 2328
7 4 871 120 7.3 2246
8 5 983 188 5.2 1852
표 3, 도 2a 및 도 2b를 참조하면, TMAH 및 TMA 모두에 있어서 루테늄의 제거율은 페하지수(pH)가 증가함에 따라 증가하였다. TEOS 막의 제거율은 페하지수(pH)에 따른 경향성이 크게 나타나지 않았지만, 상대적으로 루테늄의 제거율이 페하지수(pH)가 증가함에 따라 증가하기 때문에, TEOS 막에 대한 루테늄의 식각 선택비는 페하지수(pH) 증가에 따라 증가하는 경향을 나타냄을 알 수 있다. 특히 3 내지 4의 페하지수(pH) 범위에서 TEOS 막에 대한 루테늄의 식각 선택비가 우수함을 알 수 있다. 탄탈륨 산화막은 측정된 모든 페하지수(pH)에서 높은 제거율을 나타내었다. 실리콘의 제거율은 페하지수(pH) 증가에 따라 감소하는 경향을 나타내었으며, 측정된 모든 페하지수(pH)에서 아주 높은 값을 나타내었다. 따라서, 본 제3 실시예의 슬러리는 루테늄에 대한 CMP 뿐만 아니라 탄탈륨 산화막 및 실리콘에 대한 CMP 공정에도 아주 유용하게 적용될 수 있을 것이다.
<제4 실험예>
제4 실험예에서는 콜로이달 실리카의 첨가량을 변화시켜 가면서, 루테늄막의 제거율, 탄탈륨 산화막의 제거율, 실리콘의 제거율 및 TEOS막의 제거율을 측정하였다. 본 제4 실험예의 CMP 공정에서는, 콜로이달 실리카의 첨가량이 CMP 공정에 미치는 영향을 알아보기 위하여 입경 약 15nm의 콜로이달 연마제, 0.5중량%의 과요도산 및 TMAH 를 포함하는 슬러리를 사용하였다. TMAH는 각 슬러리의 페하지수(pH)가 대략 4를 나타내도록 첨가되었다. 아래 표 4에 제4 실험예의 결과가 도시되어 있다. 도 3에는 본 제4 실험예의 결과도 도시되어 있다.
(표 4)
No. 콜로이달 실리카 농도(%) Ru 제거율 (Å/min) TEOS 제거율 (Å/min) 선택비 (Ru:TEOS) TaO 제거율 (Å/min) 실리콘 제거율 (Å/min)
1 0 46 0 - 554 8
2 0.5 920 18 51.5 >800 400
3 1 818 20 40.9 >800 736
4 3 778 36 21.6 >800 2050
5 5 852 64 13.3 >800 1980
6 7 644 92 7.0 >800 2782
7 9 722 138 5.2 >800 2396
표 4 및 도 3을 참조하면, 연마제가 없는 슬러리를 사용한 실험 1(No.1)에서, 루테늄은 거의 연마되지 않았다. 연마제만으로 이루어진 슬러리로 CMP를 진행한 표 2의 실험 1(No.1)에서도 루테늄은 연마되지 않았다. 따라서, 루테늄 CMP에는 기계적 작용과 화학적 작용이 모두 필요함을 알 수 있다. 연마제 농도가 증가할수록 TEOS막의 제거율은 증가하지만 루테늄은 크게 영향을 받지 않는다. 따라서 선택비는 연마제 농도가 증가할수록 감소한다. 반면 탄탈륨 산화막과 실리콘의 제거율은 연마제 농도에 따라 증가하는데, 탄탈륨 산화막은 1중량% 이상의 연마제 농도에서 모두 800Å/min 이상의 높은 제거율을 보였고, 실리콘은 3 중량%에서 2000Å /min 정도로 포화되는 양상을 나타내었다. 실리콘 제거율과 루테늄 및 TEOS 사이의 선택비를 고려하면, 3중량%의 연마제 농도가 최적 농도가 될 것으로 예측된다. 반면 실리콘 제거율을 고려하지 않는다면 0.5중량%의 연마제 농도가 최적 농도가 될 것으로 예측된다.
제1 슬러리 또는 제2 슬러리를 이용한 루테늄 CMP 방법
도 4 내지 도 5에는 본 발명의 바람직한 일 실시예에 따른 제1 슬러리 또는 제2 슬러리를 사용하는 루테늄에 대한 CMP 방법을 통해서 루테늄 전극을 형성하는 방법이 공정 순서에 따라 개략적으로 도시되어 있다. 루테늄 전극은 반도체 제조 공정에서 다양하게 적용될 수 있으며 특히 고유전막 또는 강유전체막을 구비하는 고유전체 캐패시터 또는 강유전체 캐패시터의 전극에 유용하게 적용된다.
먼저 도 4를 참조하면, 반도체 기판(10) 상에 루테늄 하부전극 또는 콘택 플러그가 형성될 영역(14)이 한정되어 있는 절연막 패턴(12)을 형성한다. 절연막 패턴(12)은 반도체 기판(10) 상에 절연막을 형성한 다음, 포토리소그라피 공정을 실시하는 통상의 방법을 이용하여 형성이 가능하다. 반도체 기판(10)과 절연막 패턴(12) 사이에는 반도체 회로가 형성되어 있는 다른 물질층이 더 포함되어 있을 수 있다. 그리고, 절연막 패턴(12)은 실리콘 산화물, 인 도핑된 규소 유리(PSG), 붕소-인 도핑된 규소 유리(BPSG), 플라즈마 강화 테트라에틸오르소실리케이드(PE-TEOS) 또는 실란으로 유도된 실리콘 산화물 등과 같은 유전 물질로 형성할 수 있다. 바람직하게는 절연막 패턴(12)은 TEOS막으로 형성된다. 계속해서 도 4를 참조하여 절연막 패턴(12) 상에 루테늄막(16)을 형성한다.
다음 도 5를 참조하여, 전술한 루테늄 연마용 제1 슬러리를 사용하여 CMP 공정을 진행한다. 그 결과 루테늄 전극(18)이 형성된다. 여기서, 루테늄(16)과 절연막 패턴(12) 사이의 높은 선택비를 위해서, 표 1에 도시된 바와 같이, 제1 슬러리의 페하지수(pH)가 약 3 내지 8정도로 수산화칼륨으로 조절된 제1 슬러리를 사용하는 것이 바람직하다. 이 같은 제1 슬러리는 절연막 패턴(12)은 거의 식각하지 않으며 루테늄막(16)에 대해서 높은 제거율을 나타낸다. 따라서, 루테늄에 대한 과식각이 발생하지 않는다.
후속 공정으로 절연막 패턴(12)을 제거한 후 유전막 및 상부전극막을 형성하면 캐패시터가 완성될 것이다. 이때, 유전막은 강유전체막 또는 고유전율을 가지는 유전막이다.
또는 후속 공정으로 배선 공정을 진행할 수 있다. 이 경우 루테늄 전극(18)은 상 하부 도전 구조물을 전기적으로 연결시키는 기능을 할 것이다.
한편, 제1 슬러리를 사용하는 대신, 루테늄뿐만 아니라 탄탈륨 산화막 및 실리콘에 대해서도 높은 식각 선택성을 가지는 루테늄 연마용 제2 슬러리를 사용하여 CMP 공정을 진행할 수 도 있다.
또, 도 4에서 루테늄막(16) 대신 탄탈륨 산화막 또는 실리콘막을 형성할 경우, 제2 슬러리를 사용하여 CMP 공정을 진행한다. 전술한 바와 같이 제2 슬러리는 TEOS막에 대해서는 낮은 제거율을 나타내면서 탄탈륨 산화막 및 실리콘에 대해서는 높은 제거율을 나타내기 때문이다.
도 6 내지 도 9에는 본 발명의 바람직한 또 다른 실시예에 따른 제1 슬러리 또는 제2 슬러리를 사용하는 루테늄에 대한 CMP 방법을 통해서 루테늄 전극을 구비하는 캐패시터를 형성하는 방법이 공정 순서에 따라 개략적으로 도시되어 있다.
먼저 도 6을 참조하여, 반도체 기판(30) 상에 루테늄 하부전극이 형성될 영역(40)이 한정되어 있는 절연막 패턴(34)을 형성한다. 절연막 패턴(34)은 반도체 기판(30) 상에 절연막을 형성한 다음, 포토리소그라피 공정을 실시하는 통상의 방법을 이용하여 형성이 가능하다. 반도체 기판(30)과 절연막 패턴(34) 사이에는 반도체 회로가 형성되어 있는 다른 물질층이 더 포함되어 있을 수 있다. 그리고, 절연막 패턴(34)은 실리콘 산화물, 인 도핑된 규소 유리(PSG), 붕소-인 도핑된 규소 유리(BPSG), 플라즈마 강화 테트라에틸오르소실리케이드(PE-TEOS) 또는 실란으로 유도된 실리콘 산화물 등과 같은 유전 물질로 형성할 수 있다. 계속해서 도 6을 참조하여 절연막 패턴(34) 상에 콘포말한 루테늄막(44)을 형성한다. 이어서 콘포말한 루테늄막(44) 상에 희생 절연막(46)을 형성하다. 희생 절연막(46)은 예컨대, TEOS막으로 형성된다.
다음 도 7을 참조하여, 루테늄막(44)이 노출될 때까지 희생 절연막(46)을 평탄화 식각한다. 예컨대, 에치백 또는 통상적인 산화막 CMP 슬러리를 사용하여 희생 절연막(46)을 평탄화 식각한다.
다음 도 8을 참조하여, 전술한 루테늄 연마용 제1 슬러리 또는 제2 슬러리를 사용하여 노출된 루테늄막(44)에 대한 CMP 공정을 진행한다. 그 결과 루테늄 전극(44a)이 형성된다.
다음 도 9를 참조하여 잔존하는 희생 절연막(46a)을 제거한 후 고유전막(48) 및 상부전극막(50)을 형성한다. 그 결과 캐패시터가 완성된다.
도 6 내지 도 9를 참조하여 설명한 방법에서, 희생 절연막(46) 대신 실리콘막을 사용할 수 있다. 이 경우, 루테늄막 및 실리콘막은 제2 슬러리를 사용하여 동시에 평탄화 공정을 적용받을 것이다.
제2 슬러리를 이용한 루테늄, 탄탈륨 산화막 및 실리콘 CMP 방법
도 10 내지 도 15에는 본 발명의 바람직한 일 실시예에 따른 제2 슬러리를 사용하는 루테늄에 대한 CMP 방법을 통해서 루테늄 전극을 구비하는 캐패시터를 형성하는 방법이 공정 순서에 따라 개략적으로 도시되어 있다.
도 10을 참조하여, 반도체 기판(30) 상에 식각 정지막(32) 및 몰드 산화막(34)을 순차적으로 형성한다. 식각 정지막(32)은 예컨대 실리콘 질화막으로 형성되고 몰드 산화막(34)은 예컨대, TEOS막으로 형성된다. 몰드 산화막(34)은 하부전극의 높이를 결정한다. 반도체 기판(30)과 식각 정지막(32) 사이에는 반도체 회로가 형성되어 있는 다른 물질층이 더 포함되어 있을 수 있다. 계속 해서 몰드 산화막(34) 상에 하부전극이 형성될 영역을 한정하는 개구부(38)를 구비하는 포토레지스트 패턴(36)을 형성한다.
다음 도 11을 참조하여, 포토레지스트 패턴(36)에 의해 노출된 절연막(34)을 식각 정지막(32)이 노출될 때까지 식각하고 이어서 식각 정지막(32)을 식각하여 하부전극이 형성될 영역을 한정하는 트렌치(40)를 형성한다.
다음 도 12를 참조하여, 루테늄막(44)을 콘포말하게 형성한다. 계속해서, 트렌치(40)를 완전히 채우도록 루테늄막(44) 상에 탄탈륨 산화막(46)을 형성한다. 트 렌치(40)를 채우는 탄탈륨 산화막(46) 대신 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막, 실리콘막을 사용할 수 도 있다.
다음 도 13을 참조하여, 제2 슬러리를 사용하여 탄탈륨 산화막(46) 및 루테늄막(44)을 화학적기계적으로 연마하여 트렌치(40) 내부에만 루테늄막(44a) 및 탄탈륨 산화막(46a)을 남긴다.
다음 도 14를 참조하여 몰드 산화막(34)을 제거한다. 이에 따라 박스(box) 형의 하부전극 구조물(49)이 완성된다. 하부전극 구조물(49)은 컵(cup) 또는 실린더 형상의 루테늄 하부전극(44a), 컵 형상의 루테늄 하부전극 내부를 채우는 탄탈륨 산화막(46a)으로 구성된다. 몰드 산화막(34)은 산화막을 습식식각으로 제거할 수 있는 잘 알려진 습식 식각 용액을 이용하여 제거하는 것이 가능하다. 선택적인 공정을 진행하여 탄탈륨 산화막(46a)을 제거할 수 도 있다.
다음 도 15를 참조하여, 유전체막(48) 및 상부전극막(50)을 형성하여 캐패시터를 완성한다. 유전막(48)은 예컨대, 탄탈륨 산화막, 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막 등으로 형성될 수 있다.
이상에서 설명한 캐패시터 형성 방법에서 정전용량을 확보하기 위해서 몰드 산화막(34)의 높이를 증가시킬 수 있다. 이때, 높은 몰드 산화막(34)을 포토레지스트 패턴(36)을 식각 마스크로 사용하여 식각함에 있어서, 포토레지스트 패턴(36)이 온전하게 식각 마스크로서의 기능을 제대로 하지 못할 수 있다. 따라서 하드 마스크를 사용하는 것이 바람직하다. 이에 대해서는 도 16 내지 도 20을 참조하여 설명을 하기로 한다.
도 16 내지 도 20에는 본 발명의 바람직한 또 다른 실시예에 따른 제2 슬러리를 사용하는 루테늄에 대한 CMP 방법을 통해서 루테늄 전극을 구비하는 캐패시터를 형성하는 방법이 공정 순서에 따라 개략적으로 도시되어 있다. 본 실시예에서는 앞서 도 10 내지 도 15를 참조하여 설명한 실시예에서 실리콘 하드 마스크를 사용한 것을 제외하고는 실질적으로 동일하다. 따라서 본 실시예가 참조하는 도 16 내지 도 20에서 앞서 도 10 내지 도 15를 참조하여 설명한 실시예와 동일한 구성은 동일한 참조번호를 사용하였으며 특별한 언급이 없으면 동일한 기능 내지는 작용을 나타내며 따라서 이들에 대한 자세한 설명을 생략한다. 본 발명의 제2 슬러리가 실리콘에 대해서도 아주 높은 제거율을 나타내기 때문에, 본 실시예에서도 유용하게 적용될 수 있다.
도 16을 참조하여 기판(30) 상에 식각 정지막(32) 및 몰드 산화막(34)을 형성한다. 몰드 산화막(34) 상에 실리콘 하드 마스크(35) 및 개구부(38)를 구비하는 포토레지스트 패턴(36)을 형성한다.
다음 도 17을 참조하여, 포토레지스트 패턴(36)을 식각 마스크로 사용하여 노출된 실리콘 하드 마스크(35)를 식각하여 실리콘 하드 마스크 패턴(35a)을 형성한다. 포토레지스트 패턴(36)을 제거한 후, 실리콘 하드 마스크 패턴(35a)을 식각 마스크로 하여 노출된 몰드 산화막(34) 및 식각 정지막(32)을 식각한다. 이에 따라 하부전극이 형성될 영역을 한정하는 트렌치(40)가 몰드 산화막(34)에 형성된다.
다음 도 18을 참조하여, 콘포말한 루테늄막(44)을 형성한다. 이어서 트렌치(40)를 채우도록 탄탈륨 산화막(46)을 형성한다. 트렌치(40)를 채우는 탄탈륨 산화 막(46) 대신 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막, 실리콘막을 사용할 수 도 있다.
다음 도 19를 참조하여, 제2 슬러리를 사용하여 탄탈륨 산화막(46), 실리콘 하드 마스크 패턴(35a) 및 루테늄막(44)을 화학적기계적으로 연마하여 트렌치(40) 내부에만 루테늄막(44a) 및 탄탈륨 산화막(46a)을 남긴다.
다음 20을 참조하여 몰드 산화막(34)을 제거한 후 유전체막(48) 및 상부전극막(50)을 형성하여 캐패시터를 완성한다. 유전막(48)은 예컨대, 탄탈륨 산화막, 티타늄 산화막, 하프늄 산화막, 스트론튬 티타늄 산화막 등으로 형성될 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다.
이상에서 설명한 본 발명의 루테늄 슬러리는 산화막 대비 루테늄, 탄탈륨 산화막 및 실리콘에 대해서 높은 식각 선택성을 가진다. 따라서 루테늄막의 과식각을 방지할 수 있고 특히 캐패시터 공정에 적용될 경우, 루테늄 하부전극의 높이가 감소되는 것을 방지하고 정전용량 감소를 방지할 수 있다.

Claims (52)

  1. 루테늄막을 화학적기계적으로 연마하기 위한 슬러리에 있어서:
    상기 슬러리 총 중량에 대해서 약 0.01 내지 30 중량% 의 연마제;
    상기 루테늄막을 산화시키면서 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량%의 과요도산(PerIodic Acid:PIA); 그리고,
    루테늄막의 제거율을 증가시키기 위한 페하지수(pH) 조절제를 포함하는 루테늄 연마용 슬러리.
  2. 제 1 항에 있어서,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.5 내지 1.5 중량% 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  3. 제 1 항에 있어서,
    상기 연마제는 세리아, 실리카, 알루미나, 티타니아, 지르코니아 및 게르마니아로 이루어진 그룹에서 선택된 1종 이상의 물질인 것을 특징으로 하는 루테늄 연마용 슬러리.
  4. 제 1 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.01 내지 1 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  5. 제 1 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 1 내지 10 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  6. 제 1 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.1 내지 30 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 페하지수(pH) 조절제는 수산화칼륨을 포함하는 것을 특징으로 하는 루테늄 연마용 슬러리.
  9. 제 1 항에 있어서,
    상기 페하지수(pH) 조절제는 아민계 화합물을 포함하는 것을 특징으로 하는 루테늄 연마용 슬러리.
  10. 제 9 항에 있어서,
    상기 아민계 화합물은 비스(헥사메틸렌)트리아민, 테트라메틸아민하이도록사이드(TMAH), 테트라메틸아민(TMA), 테트라에틸아민(TEA), 하이드록실아민(NH4OH), 폴리에틸렌이민(polyethylenimine), 콜린 하이드록사이드(choline hydroxide) 또는 콜린 염(choline salt) 을 포함하는 것을 특징으로 하는 루테늄 연마용 슬러리.
  11. 제 10 항에 있어서,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.5 내지 1.5 중량% 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  12. 제 10 항에 있어서,
    상기 연마제는 세리아, 실리카, 알루미나, 티타니아, 지르코니아, 망가니아 및 게르마니아로 이루어진 그룹에서 선택된 1종 이상의 물질인 것을 특징으로 하는 루테늄 연마용 슬러리.
  13. 제 10 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 1 내지 10 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  14. 제 10 항에 있어서,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH)가 2 내지 8의 범위를 가지도록 상기 슬러리에 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  15. 제 10 항에 있어서,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH)가 3.5 내지 4.5의 범위를 가지도록 상기 슬러리에 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  16. 루테늄막을 화학적기계적으로 연마하기 위한 슬러리에 있어서:
    연마제;
    상기 루테늄막을 산화시키는 과요도산(PerIodic Acid:PIA);
    선택비 및 제거율을 조절하며, 아민계 화합물을 포함하는 페하지수(pH) 조절제;
    를 포함하는 것을 특징으로 하는 루테늄 연마용 슬러리.
  17. 제 16 항에 있어서,
    상기 아민계 화합물은 비스(헥사메틸렌)트리아민, 테트라메틸아민하이도록사이드(TMAH), 테트라메틸아민(TMA), 테트라에틸아민(TEA), 하이드록실아민(NH4OH), 폴리에틸렌이민(polyethylenimine), 콜린 하이드록사이드(choline hydroxide) 또는 콜린 염(choline salt)을 포함하는 것을 특징으로 하는 루테늄 연마용 슬러리.
  18. 제 17 항에 있어서,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH)가 2 내지 8의 범위를 가지도록 상기 슬러리에 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  19. 제 18 항에 있어서,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH)가 3.5 내지 4.5의 범위를 가지도록 상기 슬러리에 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  20. 제 16 항에 있어서,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량% 로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  21. 제 20 항에 있어서,
    상기 연마제는 슬러리 총 중량에 대해서 약 0.1 내지 30 중량% 로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  22. 제 18 항 또는 제 19 항에 있어서,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량% 로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  23. 제 22 항에 있어서,
    상기 연마제는 슬러리 총 중량에 대해서 약 0.1 내지 30 중량% 로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  24. 제 16 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.01 내지 1 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  25. 제 16 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 1 내지 10 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  26. 제 16 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.1 내지 30 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  27. 루테늄막을 화학적기계적으로 연마하기 위한 슬러리에 있어서:
    콜로이드 실리카 연마제;
    상기 루테늄막을 산화시키는 과요도산(PerIodic Acid:PIA);
    선택비 및 제거율을 조절하는 TMAH 및 TMA로 이루어진 군에서 선택된 페하지수(pH) 조절제;
    를 포함하는 것을 특징으로 하는 루테늄 연마용 슬러리.
  28. 제 27 항에 있어서,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량%로 포함되고,
    상기 실리카 연마제는 상기 슬러리 총 량에 대해서 약 0.1 내지 약 30 중량%로 포함되고,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH) 가 약 2 내지 8의 범위가 되도록 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  29. 제 28 항에 있어서,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH) 가 약 3.5 내지 4.5의 범위가 되도록 TMAH를 포함하는 것을 특징으로 하는 루테늄 연마용 슬러리.
  30. 제 28 항 또는 제 29 항에 있어서,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.5 내지 1.5 중량%로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  31. 기판 상에 절연막을 형성하고;
    상기 절연막을 패터닝하여 개구부를 형성하고;
    실리콘막 또는 탄탈륨 산화막을 형성하고;
    청구항 제 27 항 내지 제 29 항 중 어느 한 항에 기재된 슬러리를 사용하여 상기 절연막이 노출될 때까지 상기 실리콘막 또는 탄탈륨 산화막을 화학적기계적으로 연마하는 것을 포함하는 실리콘막 또는 탄탈륨 산화막에 대한 화학적기계적 연마 방법.
  32. 기판 상에 절연막을 형성하고;
    상기 절연막을 패터닝하여 개구부를 형성하고;
    루테늄막을 형성하고;
    연마제, 과요도산, 그리고 제거율 및 선택비를 조절하고 상기 슬러리의 페하지수(pH)를 조절하기 위한 페하지수 조절제를 포함하는 슬러리를 사용하여 상기 절연막이 노출될 때까지 상기 루테늄막을 화학적기계적으로 연마하는 것을 포함하는 루테늄에 대한 화학적기계적 연마 방법.
  33. 제 32 항에 있어서,
    상기 페하지수 조절제는 수산화칼륨을 포함하는 것을 특징으로 하는 루테늄에 대한 화학적기계적 연마 방법.
  34. 제 32 항 또는 제 33 항에 있어서,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량% 양으로 포함되는 것을 특징으로 하는 루테늄 연마용 슬러리.
  35. 제 32 항 또는 제 33 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 0.1 내지 30 중량%의 양으로 포함되는 것을 특징으로 하는 루테늄에 대한 화학적기계적 연마 방법.
  36. 제 32 항에 있어서,
    상기 루테늄막은 상기 개구부 측벽 및 바닥 그리고 상기 절연막 상에 콘포말하게 형성되고,
    상기 콘포말한 루테늄막을 형성한 후, 상기 콘포말한 루테늄막 상에 탄탈륨 산화막을 형성하고;
    상기 개구부를 완전히 채우도록 상기 탄탈륨 산화막 상에 실리콘막을 형성하는 것을 더 포함하며,
    상기 루테늄막을 화학적기계적으로 연마하는 것은 또한 상기 탄탈륨 산화막 및 상기 실리콘막도 연마하는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  37. 제 36 항에 있어서,
    상기 페하지수 조절제는 아민계 화합물을 포함하는 루테늄막에 대한 화학적기계적 연마 방법.
  38. 제 37 항에 있어서,
    상기 아민계 화합물은 비스(헥사메틸렌)트리아민, 테트라메틸아민하이도록사이드(TMAH), 테트라메틸아민(TMA), 테트라에틸아민(TEA), 하이드록실아민(NH4OH), 폴리에틸렌이민(polyethylenimine), 콜린 하이드록사이드(choline hydroxide) 또는 콜린 염(choline salt)을 포함하는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  39. 제 38 항에 있어서,
    상기 연마제는 슬러리 총 중량에 대해서 약 0.01 내지 1 중량% 로 포함되고,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량% 로 포함되는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  40. 제 38 항에 있어서,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH) 가 약 2 내지 8의 범위가 되도록 포함되는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  41. 제 32 항에 있어서,
    상기 루테늄막은 상기 개구부 측벽 및 바닥 그리고 상기 절연막 상에 콘포말하게 형성되고,
    상기 콘포말한 루테늄막을 형성한 후, 상기 개구부를 채우도록 콘포말한 루테늄막 상에 실리콘막을 형성하는 것을 더 포함하고,
    상기 루테늄막을 화학적기계적으로 연마하는 것은 또한 상기 실리콘막도 연마하는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  42. 제 41 항에 있어서,
    상기 페하지수 조절제는 아민계 화합물을 포함하는 루테늄막에 대한 화학적기계적 연마 방법.
  43. 제 42 항에 있어서,
    상기 아민계 화합물은 비스(헥사메틸렌)트라아민, 테트라메틸아민하이도록사 이드(TMAH), 테트라메틸아민(TMA), 테트라에틸아민(TEA), 하이드록실아민(NH4OH), 폴리에틸렌이민(polyethylenimine), 콜린 하이드록사이드(choline hydroxide) 또는 콜린 염(choline salt)을 포함하는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  44. 제 43 항에 있어서,
    상기 연마제는 슬러리 총 중량에 대해서 약 0.01 내지 1 중량% 로 포함되고,
    상기 과요도산은 상기 슬러리 총 중량에 대해서 약 0.1 내지 5 중량% 로 포함되는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  45. 제 43 항에 있어서,
    상기 페하지수(pH) 조절제는 상기 슬러리의 페하지수(pH) 가 약 2 내지 8의 범위가 되도록 포함되는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  46. 제 36 항 또는 제 41 항에 있어서,
    상기 절연막을 패터닝하여 개구부를 형성하는 것은:
    상기 절연막 상에 실리콘 하드 마스크 패턴을 형성하고;
    상기 하드 마스크 패턴에 의해 노출된 상기 절연막을 식각하는 것을 포함하 여 이루어지고,
    상기 루테늄막을 화학적기계적으로 연마하는 것은 상기 실리콘 하드 마스크 패턴도 연마하는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  47. 제 46 항에 있어서,
    상기 연마제는 상기 슬러리 총 중량에 대해서 약 1 내지 10 중량%로 포함되는 것을 특징으로 하는 루테늄막에 대한 화학적기계적 연마 방법.
  48. 반도체 기판 상에 개구부를 구비하는 절연막을 형성하고;
    루테늄막을 형성하고;
    청구항 제1항에 의한 슬러리를 사용하여 상기 루테늄막을 화학적기계적으로 연마하는 것을 포함하는 루테늄 전극 형성 방법.
  49. 반도체 기판 상에 개구부를 구비하는 절연막을 형성하고;
    상기 개구부 바닥, 상기 개구부 측벽 및 상기 절연막 상에 루테늄막을 형성하고;
    상기 개구부를 채우도록 상기 루테늄막 상에 탄탈륨 산화막을 형성하고;
    청구항 제16항 또는 제27항에 의한 슬러리를 사용하여 상기 절연막이 노출될 때까지 상기 탄탈륨 산화막 및 루테늄막을 연마하는 것을 포함하는 루테늄 전극 형성 방법.
  50. 제 49 항에 있어서,
    상기 반도체 기판 상에 개구부를 구비하는 절연막을 형성하는 것은:
    상기 반도체 기판 상에 절연막을 형성하고;
    상기 절연막 상에 실리콘 하드 마스크를 형성하고;
    상기 실리콘 하드 마스크에 의해 노출된 절연막을 식각하는 것을 포함하여 이루어지고,
    상기 탄탈륨 산화막 및 루테늄막을 연마하는 것은 상기 실리콘 하드 마스크도 연마하는 것을 특징으로 하는 루테늄 전극 형성 방법.
  51. 반도체 기판 상에 개구부를 구비하는 절연막을 형성하고;
    상기 개구부 바닥, 상기 개구부 측벽 및 상기 절연막 상에 루테늄막을 형성하고;
    상기 개구부를 채우도록 상기 루테늄막 상에 희생 절연막을 형성하고;
    상기 루테늄막이 노출될 때까지 상기 희생 절연막을 평탄화 식각하고;
    청구항 제1항, 제16항 또는 제27항 중 어느 한 항에 의한 슬러리를 사용하여 상기 절연막이 노출될 때까지 루테늄막을 연마하는 것을 포함하는 루테늄 전극 형성 방법.
  52. 제51항에 있어서,
    상기 루테늄막을 연마한 후 고유전막을 형성하고;
    상기 고유전막 상에 상부전극막을 형성하는 것을 더 포함하는 루테늄 전극 형성 방법.
KR1020040064648A 2004-08-17 2004-08-17 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법 KR100648264B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040064648A KR100648264B1 (ko) 2004-08-17 2004-08-17 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법
US11/170,061 US20060037942A1 (en) 2004-08-17 2005-06-30 Slurry, chemical mechanical polishing method using the slurry, and method of forming a surface of a capacitor using the slurry
JP2005236141A JP2006060218A (ja) 2004-08-17 2005-08-16 Ｃｍｐスラリー、ｃｍｐスラリーを用いる化学機械的研磨方法、及び化学機械的研磨方法を用いるキャパシタ表面の形成方法
CNA2005100905527A CN1782005A (zh) 2004-08-17 2005-08-17 浆料、化学机械抛光方法及用浆料形成电容器表面的方法
TW094128072A TW200614359A (en) 2004-08-17 2005-08-17 Slurry, chemical mechanical polishing method using the slurry, and method of forming a surface of a capacitor using the slurry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064648A KR100648264B1 (ko) 2004-08-17 2004-08-17 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법

Publications (2)

Publication Number Publication Date
KR20060016266A KR20060016266A (ko) 2006-02-22
KR100648264B1 true KR100648264B1 (ko) 2006-11-23

Family

ID=36772636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064648A KR100648264B1 (ko) 2004-08-17 2004-08-17 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법

Country Status (4)

Country Link
US (1) US20060037942A1 (ko)
KR (1) KR100648264B1 (ko)
CN (1) CN1782005A (ko)
TW (1) TW200614359A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080020680A1 (en) * 2006-07-24 2008-01-24 Cabot Microelectronics Corporation Rate-enhanced CMP compositions for dielectric films
US20080148649A1 (en) * 2006-12-21 2008-06-26 Zhendong Liu Ruthenium-barrier polishing slurry
DE102007025136A1 (de) * 2007-05-30 2008-12-11 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zum nasschemischen Ätzenvon TiO2-Dünnschichten und TiO2-Partikeln sowie Ätzmittel
JP5317436B2 (ja) * 2007-06-26 2013-10-16 富士フイルム株式会社 金属用研磨液及びそれを用いた研磨方法
US8008202B2 (en) * 2007-08-01 2011-08-30 Cabot Microelectronics Corporation Ruthenium CMP compositions and methods
US7915071B2 (en) * 2007-08-30 2011-03-29 Dupont Air Products Nanomaterials, Llc Method for chemical mechanical planarization of chalcogenide materials
KR100980607B1 (ko) * 2007-11-08 2010-09-07 주식회사 하이닉스반도체 루테늄 연마용 슬러리 및 그를 이용한 연마 방법
US20100081279A1 (en) * 2008-09-30 2010-04-01 Dupont Air Products Nanomaterials Llc Method for Forming Through-base Wafer Vias in Fabrication of Stacked Devices
EP2427524B1 (en) * 2009-05-08 2013-07-17 Basf Se Oxidizing particles based slurry for nobel metal including ruthenium chemical mechanical planarization
US8916473B2 (en) 2009-12-14 2014-12-23 Air Products And Chemicals, Inc. Method for forming through-base wafer vias for fabrication of stacked devices
TW201339257A (zh) * 2012-01-24 2013-10-01 Applied Materials Inc 用於平坦化光阻劑之漿料
US9299585B2 (en) 2014-07-28 2016-03-29 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Method for chemical mechanical polishing substrates containing ruthenium and copper
US11820919B2 (en) 2021-10-19 2023-11-21 Tokyo Electron Limited Ruthenium CMP chemistry based on halogenation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000568A (ko) * 2001-06-26 2003-01-06 주식회사 하이닉스반도체 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정
US6641630B1 (en) * 2002-06-06 2003-11-04 Cabot Microelectronics Corp. CMP compositions containing iodine and an iodine vapor-trapping agent
US20040025444A1 (en) 2002-02-11 2004-02-12 Ekc Technology, Inc. Fenton's reagent composition for chemical-mechanical polishing, method of using same, and substrate treated with same
JP2004172326A (ja) 2002-11-20 2004-06-17 Hitachi Ltd 研磨用スラリー及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060080A (en) * 1990-07-16 2000-05-09 Daiichi Pharmaceutical Co., Ltd. Liposomal products
US20020111024A1 (en) * 1996-07-25 2002-08-15 Small Robert J. Chemical mechanical polishing compositions
US5898947A (en) * 1997-07-07 1999-05-04 Globe Manufacturing Co. Takeup device for a firefighter garment
KR100274593B1 (ko) * 1997-09-04 2000-12-15 윤종용 디램 셀 캐패시터 및 그의 제조 방법
US6030049A (en) * 1997-12-15 2000-02-29 Del-Met Corporation Axial wheel trim retention with reduced stress
US6143192A (en) * 1998-09-03 2000-11-07 Micron Technology, Inc. Ruthenium and ruthenium dioxide removal method and material
KR100275752B1 (ko) * 1998-11-18 2000-12-15 윤종용 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법
US6290736B1 (en) * 1999-02-09 2001-09-18 Sharp Laboratories Of America, Inc. Chemically active slurry for the polishing of noble metals and method for same
US6726534B1 (en) * 2001-03-01 2004-04-27 Cabot Microelectronics Corporation Preequilibrium polishing method and system
TW543093B (en) * 2001-04-12 2003-07-21 Cabot Microelectronics Corp Method of reducing in-trench smearing during polishing
US7097541B2 (en) * 2002-01-22 2006-08-29 Cabot Microelectronics Corporation CMP method for noble metals
US7524346B2 (en) * 2002-01-25 2009-04-28 Dupont Air Products Nanomaterials Llc Compositions of chemical mechanical planarization slurries contacting noble-metal-featured substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000568A (ko) * 2001-06-26 2003-01-06 주식회사 하이닉스반도체 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정
US20040025444A1 (en) 2002-02-11 2004-02-12 Ekc Technology, Inc. Fenton's reagent composition for chemical-mechanical polishing, method of using same, and substrate treated with same
US6641630B1 (en) * 2002-06-06 2003-11-04 Cabot Microelectronics Corp. CMP compositions containing iodine and an iodine vapor-trapping agent
JP2004172326A (ja) 2002-11-20 2004-06-17 Hitachi Ltd 研磨用スラリー及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW200614359A (en) 2006-05-01
CN1782005A (zh) 2006-06-07
KR20060016266A (ko) 2006-02-22
US20060037942A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
US7718535B2 (en) Slurry compositions and CMP methods using the same
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
US7314578B2 (en) Slurry compositions and CMP methods using the same
CN1609156B (zh) 用于抛光半导体层的组合物
EP2188344B1 (en) Polishing composition and method utilizing abrasive particles treated with an aminosilane
US7968465B2 (en) Periodic acid compositions for polishing ruthenium/low K substrates
JP6082717B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
KR100648264B1 (ko) 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법
KR101698008B1 (ko) 기판의 화학 기계적 연마방법
KR20010082027A (ko) 연마용 조성물
KR101741707B1 (ko) 연마 슬러리 및 이를 이용한 기판 연마 방법
US20040214444A1 (en) Chemical mechanical polishing slurry and process for ruthenium films
JP2002305167A (ja) 化学機械的研磨液及び化学機械的研磨方法
CN106883766B (zh) 钨抛光浆料和抛光衬底的方法
KR100627510B1 (ko) 나이트라이드용 ｃｍｐ 슬러리
EP2092034B1 (en) Chemical mechanical polishing slurry compositions, methods of preparing the same and methods of using the same
KR100980607B1 (ko) 루테늄 연마용 슬러리 및 그를 이용한 연마 방법
US7470623B2 (en) Method of forming a platinum pattern
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
KR20030089360A (ko) 산화막용 ｃｍｐ 슬러리 및 이를 이용한 반도체 소자의형성 방법
US20040147123A1 (en) Chemical mechanical polishing slurry for ruthenium titanium nitride and polishing process using the same
KR100829598B1 (ko) 고 평탄화 화학 기계적 연마 방법 및 반도체 소자의제조방법
KR100746917B1 (ko) 다결정 실리콘 연마용 ｃｍｐ 슬러리 조성물
KR100442549B1 (ko) 연마성능이 우수하고 안정성이 향상된, 금속 연마를 위한ｃｍｐ용 슬러리 조성물 및 그 제조방법
KR101155062B1 (ko) 반도체 소자 절연막의 화학 기계적 연마용 수성 슬러리 및연마 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee