TW387144B - Method of manufacturing a DRAM cell capacitor - Google Patents

Description

3760pif.doc/008 A7 87

經碘部t次枒準局Μ-1消贽合竹社印V 五、發明説明（丨） 本發明係有關於一種動態隨機存取記憶體記憶胞電容 (DRAM cell capacitor)以及藉著在儲存電極（st〇rage electrode)的表面上形成半球晶粒（hemispheHcal -grain， HSG)而增加其電容値的製造方法。 Tatsumi發表於1的5年1月31日，美國專利號 5,385,863 ’ 包括非晶系膜的再結晶（recrystallizati〇n〇fan amorphous film)的多晶砂層之製造方法”的習知技藝中，揭 露了在簡單堆疊構造的電容儲存電極上生長半球晶粒。第 1圖繪示了習知的動態隨機存取記憶體記憶胞電容。 請參照第1圖’習知的動態隨機存取記憶體記憶胞電 容具有半導體基底10,其主動與非主動區係由場氧化層 12(field oxide layer 12)所定義。在半導體基底1〇的主動區 上形成墊電極(pad electrode)14，而在墊電極14與場氧化 層 12 上形成介層絕緣層（interlayer insulating layer)16。接 著，接觸窗口（contact hole)19穿過介層絕緣層16而形成 在墊電極14之上表面。之後，在介層絕緣層16上沉積導 電層以塡滿接觸窗口 19,並藉著微影技術以形成電容儲存 電極20。因此，在此所形成的電容儲存電極20之一上表 面與其兩側壁垂直。 接著在電容儲存電極20上形成半球矽晶粒層22，以 便增加有效表面積。然後，繼續進行介，電層以及電容儲存 - ； 電極上之電容上電極的製程步驟，以便完成動態隨機存取 記憶體記憶胞電容。 而在電容儲存電極上形成介電層（未繪示在圖中）之 4 本紙張尺度適用中阐國家標率（（:ns ) Λ4規格（210X297公釐）— (請先閲讀背面之注意事項再填苑本頁) -裝· 、?τ r 線· A7 B7 3760pit'doc/008 五、發明説明（>) 前，需進行濕式蝕刻(wet etching)以及淸洗製程’以剝除 部分的介層絕緣層16並淸洗基底。電容儲存電極16的蝕 刻製程大致上使用包括NH4F與HF之混和物(在技藝中稱 爲“Lai溶劑”)以及NH3、H202與去離子水(deionized water) 混合(稱爲“Scl溶劑”)的蝕刻劑，而淸洗製程使用Scl溶劑 與HF混和的鈾刻劑。 形成在電容儲存電極20部分的半球矽晶粒，特別是在 頂端邊緣的半球矽晶粒，極有可能在使用Scl溶劑的蝕刻 的製程中隆起，而隆起的半球矽晶粒將導致鄰近的電容儲 存電極互相電性連接(也就是短路）。第2A圖到2C圖繪示 了因隆起的半球矽晶粒在儲存電極間所發生的短路。第2A 圖係顯示傳統動態隨機存取記憶體記憶胞電容陣列以掃 描式電子顯微鏡（scanning electron microphotograph，SEM) 所分析之上視圖，第2B圖係顯示第2A圖中，傳統動態隨 機存取記憶體記憶胞電容陣列以掃描式電子顯微鏡所分 析之透視圖，而第2C圖係顯示第2B圖中虛線圓圈（dotted circle)中兩個鄰接動態隨機存取記憶體記憶胞電容的放大 透視圖（enlarged perspective view) ° 在第2A圖到2C圖中明顯可見，在形成電容儲存電極 之後，由於從個別電容儲存電極的頂端隆起的半球矽晶粒 24，而在電容儲存電極之間所發生的短，路，將導致動態隨 機存取記憶體元件失效（fail)。 從儲存電極隆起的半球砂晶粒因下列兩個原因所造 成。 5 (請先聞讀背面之注意事項再填寫本頁) ，-° 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X297公釐） A7 B7 3760pif'd〇c/008 五、發明説明（々） 1.在儲存電極的蝕刻製程中，殘留的聚合物導致半球 矽晶粒不正常的生長而隆起。 2J後續的蝕刻以及淸洗過程，特別可能使在儲存電極 之頂端的半球矽晶粒生長而隆起。 因此，本發明係有關一種動態隨機存取記憶體記憶胞 電容的製造方法，其中在儲存電極的頂端邊緣並不形成半 球砂晶粒。 因此本發明的目的之一係提供一動態隨機存取記憶體 記憶胞電容與其製造方法，其避免在儲存電極的頂端邊緣 形成半球矽晶粒，而藉以避免因半球矽晶粒在頂端邊緣隆 起而在儲存電極之間所產生的短路。 爲達上述之目的，提供包括有一電容下電極之一動態 隨機存取記憶體記憶胞電容，而下電極的頂端邊緣具有斜 角形(angled shape)，且半球矽晶粒形成在電容下電極的表 面，但不形成在下電極的頂端邊緣。 爲上述之目的，一種動態隨機存取記憶體記億胞電容 的製造方法，包括使用光阻圖案爲罩幕，蝕刻一導電層之 上部分，以及同時在光阻圖案的兩側形成一聚合物以蝕刻 其上部分，而藉以使導電層的頂端邊緣呈斜角。此方法更 包括使用光阻圖案以及聚合物的組合爲罩幕，蝕刻導電層 之剩餘部分，直到曝露出導電層下之#層絕緣層的上表 面，藉以形成電容下電極。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 6 不爪珉尺度適用中國囤家榡率（（:NS ) Λ4規格（2丨〇><297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 經硪部中央掠卑局OC-1-消费合竹社印繁

3760pif.doc/00S A7 B7 #ί·溁部中史枵卑局妇-T消贽合作社印妒 五、發明説明（It ) 細說明如下： 圖式之簡單說明： 第1圖係繪示習知動態隨機存取記憶體記憶胞電容的 剖面圖； 第2A圖到第2C圖係解釋習知動態隨機存取記憶體記 憶胞電容之短路問題的圖解，其中第2A圖係顯示傳統動 態隨機存取記憶體記憶胞電容陣列以掃描式電子顯微鏡 所分析之上視圖，第2B圖係顯示第2A圖中，傳統動態隨 機存取記憶體記憶胞電容陣列以掃描式電子顯微鏡所分 析之透視圖，而第2C圖係顯示第2B圖中虛線圓圈中兩個 鄰接動態隨機存取記憶體記憶胞電容的放大透視圖。 第3A圖到第3D圖係根據本發明較佳實施例，繪示在 其頂端邊緣具有斜角形的動態隨機存取記憶體記億胞電 容之製造流程剖面圖； 第4圖係根據本發明之實施例的變化，繪示在其頂端 具有圓形的習知動態隨機存取記憶體記憶胞電容之剖面 圖； 第5圖係顯示根據本發明的製造方法電容儲存電極之 頂端邊緣的掃描式電子顯微鏡圖； 第6圖係繪75在電容儲存電極 (twin-bit)失效的數目分佈圖表；以^ 第7圖係繪示在單一電容儲存電極所發生的單一位元 (single-bit)失效數目分佈圖表； 實施例 之間所發生的雙位元 (諳先閲讀背面之注意事項再填寫本頁) 、?τ 線. 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X297公釐） 經滴部中次榡準局貝-Τ消於合竹社印繁 3760pif.doc/008 五、發明説明（g ) 請參照第3D圖’根據本發明的實施例，動態隨機存取 記憶體記億胞電容的新製造方法包括了藉由選擇性的蝕 刻作爲儲存電極的傳導層110，在介層絕緣層106上形成 電容下電極1 ，以及在電容下電極ll〇a的表面上形成 半球矽晶粒層U5以便增加電容等製程步驟。因爲半球矽 晶粒層115的關係，電容下電極110a具有粗糙的表面 (rugged surface)。當電容下電極110a頂端邊緣具有斜角（傾 斜的或圓的（slanting or rounding))時，半球砂晶粒層115 不會在頂端邊緣上形成。本發明的關鍵特徵係在電容下電 極110a的頂端邊緣上形成不會形成半球矽晶粒層115 ’藉 以避免鄰近電容下電極之間的短路，因此能降低動態隨機 存取記憶體元件的失效機率。如第3D圖所繪示，儲存節 點的電容下電極之頂端邊緣部分117,在本發明的實施Μ 中爲一傾斜形狀，而其頂端邊緣部分(在第4圖中由參考標 號118所表示)在不同實施例中可爲一圓形。 上述的動態隨機存取記憶體記憶胞電容之製造方胃 參考第3A圖到第3D圖，並在下文中作詳細說明。 請參照第3A圖，首先一半導體基底，矽基底己胃： 有微影的元件隔離區域102(這裡所指的是場氧化區域）$ 義主動區以及非主動區。在主動區域上形成如多晶矽的雙1 電極104，然後在包括墊電極104的場第化區域1〇2上形 成介層絕緣層106。在第3A圖所繪示的實施例中，在介層 絕緣層108內形成一位元線電極l〇8(bit line electrode^ 藉著蝕刻介層絕緣層106,且曝露出墊電極1〇4的上表面’ -----------I_____^ 本紙張尺度適川中國囤家標哗（CNS) Λ4規格（210x297公釐〉 (請先閲讀背面之注意事項再填寫本筲) -裝·

*1T -線- 3760pif.d〇c/008 A7 B7 五 發明説明（4) 而形成一埋入式接觸窗口（buried contact hole) 109。接著在 介層絕緣層106上沉積一作爲儲存電極之傳導層110，例 如爲多晶矽，並塡入埋入式接觸窗口 109。傳導層110的 厚度約爲9000A。在傳導層110上形成並微影光阻層112， 以定義一電容儲存電極。使用微影光阻層112爲罩幕而進 行蝕刻製程，使傳導層110剝除大約50A到2000A的厚 度。此蝕刻製程使用包含氟氣（fluorine gas)的蝕刻劑，例 如CHF3以及Ar的混合氣體。在此實施例中，鈾刻過程係 在製程室(process chamber)的內壓係1〇〇 mtorr、動力係300 Watt、磁場係IS Gauss、CHFS氣體流量係6〇 sccm、以及 Ar氣體流量係20 seem的情況下，使用AMT有限公司的 MxP蝕刻設備所進行。 根據第圖，因爲在蝕刻的過程中，聚合物U3在微 影光阻層112的兩個側壁上所形成，因此傳導層1 i 〇在微 影光阻層112的底端呈斜角。我們應該注意的在傳導層11〇 頂端邊緣的斜角（傾斜形或圓形的形成)係因在微影光阻層 112底$而邊緣傳導層11 〇的傾斜触刻而得。由第3 c圖到第 3D圖可見，傳導層的形成實際上在其頂端邊緣只具有一傾 斜形’由第4圖可見，傳導層110的形成，具有一圓形的 頂端邊緣。 如第3C圖所示’再進行剩餘傳導層、11〇的蝕刻製程， 係以微影光阻層112以及聚合物113爲罩幕，直到曝^介 層絕緣層106的上表面，因此而形成一電容儲存電極 ll〇a。触刻製程係在製程室的內壓爲$ mt〇rr、動力來源爲 (¾先閲讀背面之注意事項再填寫本頁) -裝

.1T 線 本紙ίΑ尺度刺巾關家縣(nvS ) Λ4規格（2丨0X297公楚) A7 B7 3760pif.doc/008 五、發明説明（Q) 600 Watt、低動力 50 Watt、Cl2 氣體流量舄 4〇 sccm、sf6 氣體流量爲5 seem、以及N2氣體流量爲6 seem的情況下， 使用LRC有限公司的tep蝕刻設備所進行。除此之外，倉虫 刻製程也能在製程室的內壓120 mtorr、動力45〇 Watt、磁 場40 Gauss、HBr氣流量60 seem、以及Cl2氣流量20 seem 的情況下，使用AMT有限公司的MxP触刻設備所進行。 在使用灰化（ashing)或此技藝所熟知的硫酸剝除過程 (H2S04 stripping process)剝除光阻層112以及聚合物113 之後’將基底浸入以NH3、H202、以及去離子水混合（sci 溶劑）的淸洗液所淸洗。最後，如第3D圖所示，進行此技 藝中所熟知的半球矽晶粒形成製程，以獲得電容儲存電極 ll〇a較大的有效表面積，而在電容儲存電極110a上所形 成的半球矽晶粒層116具有不平坦或粗糙的表面。因此， 本發明的重要特徵爲，半球矽晶粒層116不會在電容儲存 下電極110a圓形或斜角形的頂端邊緣上形成。 隨後，蝕刻在電容儲存電極ll〇a的底端邊緣之部分介 層絕緣層106，而增加電容儲存電極110a的有效表面積， 如第3D圖所示。使用Lai溶劑(NH4F與HF之混和物）以及 Scl溶劑之混合的淸洗液進行介層絕緣層106的蝕刻。除 此之外，只有使用Lai溶劑也能進行介層絕緣層106的蝕 刻。 （ 接著，在藉由使用淸洗液，例如Scl以及HF溶劑、或 只有HF溶劑，淸洗形成半球矽晶粒層115的半導體基底 之後，形成如氧化物、氮化物或類似的電容介電層（未繪示 10 (請先閲讀背面之注意事項再填寫本頁) -裝· 丁 对满部中女標"扃月^消費合作社印來 本紙張尺廋適用中國國家標+华（CNS ) Λ4規格（210X297公釐） .¾¾‘部中决#卑局β.τ.消价合作.#印繁 3760pif.doc/008 ^ 五、發明説明（飞） 在圖中），並在電容介電層上形成電容上電極（未繪示在圖 中），而完成動態隨機存取記憶體記億胞電容的製造。 如以上所直接提及，因爲蝕刻以及淸洗製程的進行不 使用Scl溶液，所以能避免半球矽晶粒層116在電容儲存 電極ll〇a上的隆起。 第5圖係根據本發明的新方法，顯示製造電容儲存電 極頂端邊緣的掃描式電子顯微鏡圖。 請參照第5圖，在蝕刻以及淸洗製程中，雖然部分的 半球矽晶粒層U6，從電容儲存電極110a的表面隆起，卻 能避免因電容儲存電極110a頂端邊緣隆起的半球矽晶粒 層，而時常在電容儲存電極之間所產生的短路。這是因爲 半球矽晶粒層Π6不會在具有斜角(傾斜或圓）形之電容儲 存電極110a的頂端邊緣上形成。 第6圖係繪示在電容儲存電極之間發生的雙位元失效 數目分佈的圖表。第7圖係繪示在單一電容儲存電極所發 生的單一位元失效數目之分佈圖表。 請參照第6圖，參考標號120與121係當根據傳統方 法所製造的兩個鄰近電容儲存電極之間的光譜能量分佈 (spectral energy distribution, SED)距離分別是 230nm 以及 250nm時的雙位元缺失之分佈曲線圖，而參考標號122係 當根據本發明所製造的兩個鄰近電容寧存電極之間的光 譜能量分佈距離是250nm時的雙位元失效之分佈曲線 圖。由分佈曲線圖120、121以及122所見，與平均分佈（第 6圖中50%的分佈處）相關的雙位元失效數目分別係大約一 (讀先閱讀背面之注意事項再填寫本頁) -裝- 丁 _線 本紙張尺度適用中國國家摞率（CNS ) Λ4規格（210X297公釐） 3760pif.doc/008 A7 B7 經碘部屮^撐準局菸-1·消於合作社印繁 五、發明説明（β ) 百零五、大約十五以及二十五。然而，因爲聚合物113(請 參照第3B圖）形成於微影光阻層112的雙側壁上，所以本 發明的兩個鄰近電容儲存電極之間的光譜能量分佈距離 實際上將減少到少於230nm。因此，根據本發明的新方法 所獲得的結果將與習知方法的距離是250nm的失效數目 類似，但與習知方法的距離是230nm相比之下，本發明之 失效數目將會顯得非常小。 如第7圖所繪示，參考標號123與124係當根據傳統 方法所製造的兩個鄰近電容儲存電極之間的距離分別是 230nm以及250nm時的單一位元失效之分佈曲線圖，而參 考標號125係當根據新方法所製造的兩個鄰近電容儲存電 極之間的距離是250nm時的單一位元缺失效之分佈曲線 圖。由分佈曲線圖123、124以及125所見，與平均分佈(第 7圖中50%的分佈處)相關的雙位元失效數目分別係大約三 十、大約六十以及二十八。由此可見，根據本發明的單一 位元的失效數目，在與習知方法相比時是最小的。 因此，本發明提供電容儲存電極的優點，而能避免其 在形成半球矽晶粒之後的蝕刻以及淸洗製程中，半球矽晶 粒從其頂端邊緣隆起所導致的短路現象。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 12 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 線 本紙張尺廋珀扣中國國家橾率（CNS ) Λ4規格（210X 297公釐）

Claims (1)

1. 經濟部中央標率局貝工消费合作社印装 A8 B8 3760pif.doc/008 (^g D8 六、申請專利範圍 1. 一種動態隨機存取記憶體記憶胞電容的製造方 法，包括以下步驟： 在一半導體基底上形成一場氧化層以定義主動區以及 非主動區； 在該主動區上形成一墊電極； ’ 在該塾電極包括該場氧化層上形成一介層絕緣層，其 中該介層絕緣層具有一位元線； 選擇性蝕刻該介層絕緣層，直曝露出部分的該墊電 極，藉以形成一接觸窗口；. 在該介層絕緣層上形成一傳導層並塡入該接觸窗口； 在該傳導層上形成一光阻圖案以定義一電容下電極； 使用該光阻圖案爲一罩幕，蝕刻該傳導層的一上部 分，以及同時在該光阻圖案的雙側壁上形成一聚合物，以 蝕刻該傳導層之上部分，並藉以使該傳導層的頂端邊緣呈 斜角； 使用該光阻圖案以及該聚合物的一組合爲一罩幕，蝕 刻該傳導層的一剩餘部分，直到曝露該介層絕緣層的一上 表面，藉以形成該電容下電極； 去除該光阻圖案以及該聚合物； 在該電容下電極上形成一半球矽晶粒層，以使該電容 下電極具有一粗糙表面，該半球矽晶粒層不在該傳導層的 該頂端邊緣上形成； 在該電容下電極上形成一電容介電層；以及 在該電容介電層上形成一電容上電極。 13 本#適用中國國家梯準（CNS ) 規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝· 、1T 線 Γ 3760pif.doc/00S A8 B8 C8 D8 六、申請專利範圍 2·如申請專利範圍第1項所述的方法，其中該傳導 層之該頂端邊緣的形成具有一斜角形。 3. 如申請專利範圍第1項所述的方法，其中該傳導 層之該頂端邊緣的形成具有一圓形。 4. 如申請專利範圍第1項所述的方法，其中該傳導 層具有一厚度大約爲9000Α，而該傳導層的該上部分具有 一厚度約在5〇Α至2〇〇Α的範圍內。 5. 如申請專利範圍第1項所述的方法，其中蝕刻該 傳導層之該上部分之該步驟，使用包括CHF3以及Ar爲一 蝕刻劑。 6·如申請專利範圍第1項所述的方法，其中蝕刻該 傳導層之該剩餘部分的步驟，使用由包含Cl2、SF6以及N2 之一混合物與HBr以及ci2之一混和物中擇其一。 7. 如申請專利範圍第1項所述的方法，其中該方法 更包括触刻該介層絕緣層之一上部分以曝露該傳導層的 一下表面；以及淸洗該半導體基底。 8. 如申請專利範圍第7項所述的方法，其中蝕刻該 介層絕緣層之該上部分的步驟使用包括NH/與HF之一混 和’與NH3 ' H202以及去離子水之一混合物的一淸洗液。 9. 如申請專利範圍第7項所述的方法，其中該介層 絕緣層之該上部分的該蝕刻步驟使用包括之一 混和物的一淸洗液 10. 如申請專利範圍第7項所述的方法，其中淸洗該 半導體基底的步驟使用包括NH3、H202、去離子水以及HF 14 (請先閲讀背面之注意事項再填寫本頁) •裝. 訂： 線 經濟部中央樣準局負工消費合作社印«. ^張尺度逋用中國國家梯準（CNS ) A4规柏厂(210X297公釐） ' 經濟部中央標率局貝工消費合作社印装 A8 獅Pi,_ 器 D8 六、申請專利範圍 溶液之一混和物的一淸洗液。 11. 如申請專利範圍第7項所述的方法，其中淸洗該 半導體基底的步驟使用包括HF溶劑的一淸洗液。 12. 如申請專利範圍第1項所述的方法，其中該方法 更包括在形成該半球矽晶粒層之後，使用包括一氟溶劑之 一淸洗液的淸洗該半導體基底步驟。 13. 如申請專利範圍第12項所述的方法，其中該淸洗 液係HF溶液。 14. 一種動態隨機存取記憶體記憶胞電容，包括： 一墊電極，形成在一半導體基底上； 一介層絕緣層，形成在該墊電極上，該介層絕緣層具 有一位元線； 一電容下電極，形成在該介層絕緣層上並透過該介層 絕緣層與該墊電極電性連接；以及 一半球矽晶粒層，形成在該電容下電極之一表面上， 其中該電容下電極在其一頂端邊緣具有一角形；以及 其中該半球矽晶粒層不在電容下電極的該頂端邊緣 上形成。 15. 如申請專利範圍第14項所述的該動態隨機存取記 憶體記憶胞電容，其中該電容下電極之該頂端的形成具有 一斜角形。 16. 如申請專利範圍第14項所述的該動態隨機存取記 憶體記憶胞電容，其中該傳導層之該頂端的形成具有一圓 形。 15 本紙張尺度適用中國國家揉丰（CNS ) A4規格（210><297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· ,11 •線