CN1637549B - 有源矩阵显示器件 - Google Patents

有源矩阵显示器件 Download PDF

Info

Publication number
CN1637549B
CN1637549B CN2004100916071A CN200410091607A CN1637549B CN 1637549 B CN1637549 B CN 1637549B CN 2004100916071 A CN2004100916071 A CN 2004100916071A CN 200410091607 A CN200410091607 A CN 200410091607A CN 1637549 B CN1637549 B CN 1637549B
Authority
CN
China
Prior art keywords
node
supply voltage
transistor
voltage
incoming line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004100916071A
Other languages
English (en)
Other versions
CN1637549A (zh
Inventor
张容豪
赵南旭
尹洙荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1637549A publication Critical patent/CN1637549A/zh
Application granted granted Critical
Publication of CN1637549B publication Critical patent/CN1637549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Abstract

一种有源矩阵显示器件，包括：显示板，其具有限定了多个像素的多条选通线和多条数据线；所述显示板中的选通驱动器，用于将输出信号供应给所述显示板的选通线；和数据驱动器，用于将图像信号供应给所述显示板的数据线，其中，所述选通驱动器包括多个移位寄存器，以输出依次进行了移位的多个信号，各个移位寄存器包括：第一控制部，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；第二控制部，用于响应于起始信号和第二时钟信号对第二和第三节点进行控制；以及输出部，用于响应于所述第一、第二和第三节点的电压有选择地输出第三时钟信号和第一电源电压中的一个，由此，对互不相同的第二和第三电源电压进行切换，以在所述第二和第三节点处进行施加。

Description

有源矩阵显示器件
本发明要求2003年12月30日在韩国提交的韩国专利申请No.2003-99481的权益，这里通过引用并入该文。
技术领域
本发明涉及有源矩阵显示器件，更具体地，涉及可以防止劣化的有源矩阵显示器件。
背景技术
总体而言，对通过驱动布置为有源矩阵结构的多个像素而显示图像的显示器件(例如，液晶显示器(LCD)或有机发光二极管(OLED))进行了积极的研究。具体地，LCD通过将对应于图像信息的数据电压供应给布置为有源矩阵结构的多个像素以调节通过液晶层的透光率，从而显示预期的图像。为此目的，LCD配备有具有布置为矩阵结构的多个像素的液晶板，和用于驱动该液晶板的驱动电路。
液晶板包括：多条选通线、与这些选通线垂直相交的多条数据线、和由这些选通线和数据线限定的像素区域。在各个像素区域中，设置有薄膜晶体管(TFT)和与该TFT相连的像素电极。该TFT的栅极与选通线相连。TFT的源极与数据线相连，TFT的漏极与像素电极相连。
驱动电路包括：选通驱动器，用于顺序地向液晶板的选通线供应输出信号(例如，选通信号)；和数据驱动器，用于向液晶板的数据线供应数据电压。选通驱动器顺序地向选通线供应输出信号，以选择一行像素。数据驱动器向数据线供应数据电压，以将所供应的数据电压施加到所选像素上。由此，LCD利用由施加到各个像素上的数据电压而确定的电场，控制通过液晶层的透光率来显示预期的图像。
最近，为了降低制造成本，已经开发出一种驱动器内置的LCD，其中选通驱动器和/或数据驱动器为内置的。在这种驱动器内置型LCD中，在制造液晶板时，与液晶板同时地制造选通驱动器。或者，可以将数据驱动器内建到驱动器内置型LCD中。
图1是根据现有技术的选通驱动器的框图。如图1所示，该选通驱动器具有多个用于顺序地向各条选通线供应输出信号的移位寄存器。数据驱动器也可以具有多个移位寄存器。图2是图1的移位寄存器的详细电路图。虽然图2只代表性地示出了第一移位寄存器，但是其余移位寄存器ST2至STn只是对第一移位寄存器ST1进行了简单修改，因此，可以从对于第一移位寄存器ST1的说明中得到充分理解。图3是图1所示的移位寄存器的电压波形图。
如图1进一步所示，选通驱动器包括多个级联的移位寄存器ST1至STn。第一移位寄存器ST1与起始脉冲(SP)输入线5相连，其余移位寄存器ST2至STn与前一个移位寄存器的输出端相连。所有移位寄存器ST1至STn都与四个时钟信号C1至C4中的三个输入线相连。如图3所示，以如下方式提供四个时钟信号C1至C4：使得它们的相位相继依次延迟。各个移位寄存器ST1至STn利用四个时钟信号C1至C4中的三个时钟信号使起始脉冲SP移位1个时钟脉冲，然后输出该起始脉冲SP。将分别从移位寄存器ST1至STn输出的输出信号Vg1至Vgn依次供应给相应的选通线GL1至GLn，同时供应给下一个移位寄存器作为起始脉冲。
选通驱动器包括多个分别与选通线GL1至GLn相连的移位寄存器ST1至STn。如图2所示，移位寄存器ST1至STn以级联的方式连接，以把起始脉冲SP移位1个时钟脉冲，由此将输出信号依次施加到选通线GL1至GLn。具体地，将起始脉冲SP输入第一移位寄存器ST1，并且将前一级的移位寄存器的输出信号Vg1至Vgn-1输入至第2移位寄存器ST2至至第n移位寄存器STn。这些移位寄存器ST1至STn接收相位依次延迟的第一至第四时钟信号C1至C4中的三个时钟信号。移位寄存器ST1至STn利用所输入的三个时钟信号把起始脉冲SP移位1个时钟脉冲，从而顺序地输出输出信号Vg1至Vgn。
参照图2，第一移位寄存器ST1包括：第一控制部11，用于根据第四时钟信号C4控制节点Q；第二控制部13，用于响应于第三时钟信号C3或者起始脉冲SP控制节点QB；和输出部15，其选择并输出由节点Q的电压或者节点QB的电压所选择的第一时钟信号C1和第一电源电压VSS中的任意一个。第一控制部11控制节点Q，以将第一时钟信号C1通过输出部15的第六晶体管T6输出，并通过第一选通线GL1进行供应，作为第一输出信号Vg1。为此操作，第一控制部11包括：与起始脉冲SP输入线5相连的第一二极管接法(diode-connected)晶体管T1；以及与第一晶体管T1、第四时钟信号C4和节点Q相连的第二晶体管T2。
第二控制部13控制节点QB，以使得通过输出部15的第七晶体管T7输出第一电源电压VSS，然后通过第一选通GL1进行供应，作为第一输出信号Vg1。为此操作，第二控制部13包括：与第二电源电压VDD的输入线6、第三时钟信号C3的输入线3和节点QB相连的第四晶体管T4；与节点QB、起始脉冲SP输入线5和第一电源电压VSS的输入线7相连的第五晶体管T5。
输出部15包括：第六晶体管T6，用于响应于节点Q的电压选择第一时钟信号C1，并将所选择的第一时钟信号C1供应给第一选通线GL1；和第七晶体管T7，用于响应于节点QB的电压选择第一电源电压VSS，并将所选择的电源电压VSS供应给第一选通线GL1。第一控制部11还包括与节点Q、节点QB和第一电源电压VSS的输入线7相连的第三晶体管T3，用于与第七晶体管T7进行双重操作而控制节点QB。
在第一移位寄存器ST1中，提供如图3所示的相位依次相接的第一至第四时钟信号C1至C4。第四时钟信号C4的相位与起始脉冲SP同步。起始脉冲SP以及第一至第四时钟信号C1至C4的电压摆幅范围为-5V到20V。换言之，在正常工作周期中施加电压为-5V的起始脉冲SP以及第一至第四时钟信号C1至C4，而对于脉冲开启(pulse-on)周期，施加电压为20V的起始脉冲SP以及第一至第四时钟信号C1至C4。下文中，-5V电压称为“低态电压”，20V电压称为“高态电压”。第一电源电压VSS提供-5V的低态电压，第二电源电压VDD提供20V的高态电压。第一和第二电源电压总是恒定的DC电压。第一周期表示第四时钟信号C4的周期，第二周期表示第一时钟信号C1的周期，第三周期表示第二时钟信号C2的周期，第四周期表示第三时钟信号C3的周期。
下面参照图3的波形图说明第一移位寄存器ST1的操作。在第一周期中，当起始脉冲SP和第四时钟信号C4同时变为高态电压时，第一和第二晶体管T1和T2导通，从而将大约20V的电压施加到节点Q上。结果，栅极与节点Q相连的第六晶体管T6慢慢导通。此外，由于起始脉冲SP处于高态电压，第五晶体管T5导通，从而将-5V的低态电压从第一电源电压VSS的输入线7供应给节点QB。从而，栅极分别与节点QB相连的第三和第七晶体管T3和T7截止。结果，将第一时钟信号C1的低态电压，即，-5V，施加给第一移位寄存器ST1的选通线GL1，使得选通线GL1处于低态电压。
在第二周期中，当起始脉冲SP和第四时钟信号C4变为低态电压，并且第一时钟信号C1变为高态电压时，由于第六晶体管T6的栅极和源极之间所形成的内部电容Cgs而发生自举(bootstrapping)现象，从而将节点Q充电至40V并变为可靠的高态电压。由于第一至第三晶体管T1到T3都截止并且节点Q处于悬浮状态，所以可以出现自举现象。因此，第六晶体管T6可靠地导通，从而将第一时钟信号C1的20V高态电压快速充入第一选通线GL1，从而第一选通线GL1达到20V的高态电压。
在第三周期中，当第一时钟信号C1变为低态电压，并且第二时钟信号C2变为高态电压时，节点Q的电压跌至约20V，并将第一时钟信号的-5V低态电压充入第一选通线GL1中。
在第四周期中，当第三时钟信号C3变为高态电压时，第四晶体管T4导通，从而将20V的第二电源电压VDD供应给节点QB，并且第三和第七晶体管T3和T7导通。因此，先前节点Q上的20V高态电压变为-5V，并且将通过导通的第七晶体管T7从第一电源电压VSS的输入线7供应的-5V低态电压提供给第一选通线GL1。保持第一选通线GL1上的这个低态电压，直至在下一帧中提供了起始脉冲SP和第四时钟信号C4。
在第二周期中，由于节点Q变为40V，所以通过第六晶体管T6输出高态电压。此时，节点QB处于-5V的低态电压。在第四周期中，节点Q保持低态电压，直至在下一帧中提供了起始脉冲SP和第四时钟信号C4，并且将高态电压供应给节点QB。结果，在一帧的大部分周期中，节点QB保持高态电压。当节点QB上长期持续高态电压时，栅极与节点QB相连的第七晶体管T7的性能劣化。如果第七晶体管T7的劣化较为严重，则第七晶体管T7可能受到致命性的损坏，这使得不能再驱动LCD。从而，不能在LCD的屏幕上显示预期图像。
第二移位寄存器ST2具有与第一移位寄存器ST1相同的结构。第二移位寄存器ST2的操作与第一移位寄存器ST1相似，但是使用第一移位寄存器ST1的高态电压输出信号Vg1，以及相位与在第一移位寄存器ST1中使用的时钟信号相比延迟了一个时钟脉冲的时钟信号。因此，第二移位寄存器ST2输出与第一移位寄存器ST1相比移位了一个时钟脉冲的高态电压输出信号。其余移位寄存器ST3到STn的操作与第二移位寄存器ST2相似。因此，依次向相应的选通线GL3至GLn输出高态电压输出信号Vg3至Vgn。换言之，在一帧内，由与各个选通线GL1至GLn相连的移位寄存器ST1至STn依次输出高态电压输出信号Vg1至Vgn。对于后面的各个帧重复进行上面的操作。
在如上构造的选通驱动器中，在16.67ms的很短的时间段内，将高态电压下的输出信号Vg1至Vgn供应给相应的选通线GL1至GLn。在一帧周期的剩余时间内，供应给各个选通线GL1至GLn的输出信号Vg1至Vgn处于低态电压。当供应低态电压下的输出信号Vg1至Vgn时，第七晶体管T7的栅极仍然处于可靠的高态电压(即，节点QB的电压)。为了在各帧的大部分时间内使选通线GL1至GLn保持低态电压，需要使第七晶体管T7的栅极保持可靠的高态电压。从而，通过连续重复上述操作，在第七晶体管T7中积聚了应力电压(stress voltage)，这使得第七晶体管T7的性能劣化。图4是示出图1所示的移位寄存器的累积应力电压的曲线图。如图4所示，应力电压在各帧中积聚并升高。
通常，期望显示器件所采用的LCD能够显示图像至少数十年。然而，应力电压的持续累积导致第七晶体管T7劣化，从而第七晶体管T7的阈值电压发生变化并且迁移率下降。器件性能可能十分恶化，以至于难于精确地控制第七晶体管T7的操作。结果，不能在LCD屏幕上显示预期的图像。同时，第七晶体管的劣化导致LCD的使用寿命缩短。
发明内容
因此，本发明旨在提供一种基本上排除了由于现有技术的局限性和缺点而引起的一个或多个问题的有源矩阵显示器件。
本发明的一个目的是提供一种能够防止移位寄存器的劣化从而延长其使用寿命并提高图像质量的有源矩阵显示器件。
本发明的其他特征和优点将在随后的说明中进行阐述，一部分可以通过说明书而明了，或者可以通过本发明的实践而体验到。通过说明书、权利要求书和附图中具体指出的结构，可以实现或获得本发明的这些和其它优点。
为了实现这些目的和其它优点，并且根据本发明的用途，如具体实施和广泛描述的，一种有源矩阵显示器件包括：显示板，具有限定了多个像素的多条选通线和多条数据线；所述显示板中的选通驱动器，用于向所述显示板的选通线供应输出信号；和数据驱动器，用于向所述显示板的数据线供应图像信号，其中所述选通驱动器包括多个移位寄存器，用于输出依次进行了移位的多个信号，各个移位寄存器包括：第一控制部，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；第二控制部，用于响应于起始信号将第一电源电压提供给第二节点和第三节点，并响应于第二时钟信号将第二电源电压和第三电源电压分别提供给第二节点和第三节点；以及输出部，用于响应于所述第一节点的电压输出第三时钟信号，并响应于第二节点的电压输出第一电源电压，以及响应于第三节点的电压输出第一电源电压，其中，所述输出部包括第一、第二和第三晶体管；第一晶体管的栅极连接至第一节点，第二晶体管的栅极连接至所述第二节点，第三晶体管的栅极连接至所述第三节点；第二和第三电源电压具有相反极性的电压、并且在每个预定的周期被交替提供给所述第二晶体管的栅极和第三晶体管的栅极；第一电源电压被同时提供给第二节点和第三节点，第二电源电压被提供给第二节点，并且第三电源电压被提供给第三节点。另一方面，一种选通驱动器具有多个移位寄存器，以响应于起始信号输出依次进行了移位的多个信号，各个移位寄存器包括：第一控制部，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；第二控制部，用于响应于所述起始信号将第一电源电压提供给第二节点和第三节点，并响应于第二时钟信号将第二电源电压和第三电源电压分别提供给第二节点和第三节点；以及输出部，用于响应于所述第一节点的电压输出第三时钟信号，并响应于第二节点的电压输出第一电源电压，以及响应于第三节点的电压输出第一电源电压，其中，所述输出部包括第一、第二和第三晶体管；第一晶体管的栅极连接至所述第一节点，第二晶体管的栅极连接至所述第二节点，第三晶体管的栅极连接至所述第三节点；第二和第三电源电压具有相反极性的电压、并且在每个预定的周期被交替提供给所述第二晶体管的栅极和第三晶体管的栅极；第一电源电压被同时提供给第二节点和第三节点，第二电源电压被提供给第二节点，并且第三电源电压被提供给第三节点。
另一方面，提供了一种对选通驱动器进行操作的方法，该选通驱动器具有：第一控制部，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；第二控制部和输出部，其中，所述输出部包括第一、第二和第三晶体管，并且第一晶体管的栅极连接至第一节点，第二晶体管的栅极连接至第二节点，第三晶体管的栅极连接至第三节点，所述方法包括：响应于第二时钟信号将第二电源电压施加到第二节点；响应于第二时钟信号将第三电源电压施加到第三节点；响应于第一节点的电压输出第三时钟信号，响应于第二节点的电压输出第一电源电压，或响应于第三节点的电压输出第一电源电压；；并且在每个预定的周期交替地将第二和第三电源电压提供给所述第二晶体管的栅极和第三晶体管的栅极，其中，所述第二和第三电源电压具有相反极性的电压；第一电源电压被同时提供给第二节点和第三节点，第二电源电压被提供给第二节点，并且第三电源电压被提供给第三节点。
可以理解，前面的概述和下面的详细描述都是示例性和说明性的，旨在为权利要求所限定的本发明提供进一步的解释。
附图说明
附图提供对于本发明的进一步理解，并构成本申请的一部分，附图显示了本发明的实施例，并与说明书一起解释本发明的原理。
图1是现有技术的LCD的选通驱动器的框图；
图2是图1所示的移位寄存器的电路图；
图3是图1所示的移位寄存器的电压波形图；
图4是示出图1所示的移位寄存器的累积应力电压的曲线图；
图5是示出根据本发明第一实施例的LCD中的选通驱动器的一个移位寄存器的电路图；
图6是图5所示的移位寄存器的电压波形图；
图7A和7B是示出图5所示的移位寄存器的累积应力电压的图形；
图8A和8B是示出由于图5的移位寄存器中的恒定DC电压而引起的阈值电压波动的曲线图；
图9是示出根据本发明第二实施例的LCD中的选通驱动器的一个移位寄存器的电路图；
图10是示出根据本发明第三实施例的LCD中的选通驱动器的一个移位寄存器的电路图；和
图11是示出根据本发明第四实施例的LCD中的选通驱动器的一个移位寄存器的电路图。
具体实施方式
下面对本发明的优选实施例进行详细说明，其示例在附图中示出。图中尽可能使用相同标号表示相同或相近的部分。
图5是示出根据本发明第一实施例的LCD中的选通驱动器的移位寄存器的电路图。LCD的选通驱动器包括多个用于依次提供输出信号Vg1至Vgn的移位寄存器。下面参照移位寄存器ST1至STn中的第一移位寄存器ST1进行说明。其余移位寄存器ST2至STn以类似于第一移位寄存器ST1的方式进行工作。将第一移位寄存器ST1的高态电压输出信号Vg1作为起始脉冲供应给第二移位寄存器ST2，将来自第二移位寄存器ST2的高态电压输出信号Vg2作为起始脉冲供应给第三移位寄存器ST3。以相同的方式，其余移位寄存器ST4到STn从前一级接收高态电压输出信号作为其起始脉冲，并产生相位相继偏移的多个高态电压输出信号。
参照图5，第一移位寄存器ST1包括：第一控制部21，用于响应于第四时钟信号C4对节点Q进行控制；第二控制部23，用于响应于第三时钟信号C3或起始脉冲SP对节点QBO和QBE进行控制；和输出部25，用于响应于节点Q的电压以及节点QBO和QBE的电压有选择地输出第一时钟信号C1和第一电源电压VSS中的一个。
第一控制部21控制节点Q，以通过输出部25的第九晶体管T9输出第一时钟信号C1。通过第一选通线GL1供应第一时钟信号C1作为高态电压下的输出信号Vg1。第一控制部21包括第一二极管接法晶体管T1和第二晶体管T2。第一二极管接法晶体管T1与起始脉冲(SP)输入线35相连。第二晶体管T2与第一二极管接法晶体管T1、第四时钟信号(C4)输入线34以及节点Q相连。
第二控制部23控制节点QBO和QBE以利用输出部25的第十或第十一晶体管T10或T11输出第一电源电压VSS。通过第一选通线GL1供应第一电源电压VSS作为低态电压下的输出电压Vg1。第二控制部23包括：与第二电源电压(VDD1)输入线36、第三时钟信号(C3)输入线33和节点QBO相连的第五晶体管T5；与节点QBO、起始脉冲(SP)输入线35和第一电源电压(VSS)输入线38相连的第六晶体管T6；与第三电源电压(VDD2)输入线37、第三时钟信号(C3)输入线33和节点QBE相连的第七晶体管T7；以及与节点QBE、起始脉冲(SP)输入线35和第一电源电压(VSS)输入线38相连的第八晶体管T8。当第四、第一和第二时钟信号C4、C1和C2变为高态电压时，向节点QBO和QBE提供第一电源电压VSS。同时，当第三时钟信号C3变为高态电压时，对节点QBO和QBE提供来自第一和第二电压源的第二和第三电源电压VDD1和VDD2。图5中所示的与各个晶体管相连的各个时钟信号仅是对于单个移位寄存器的示例。
即使当各个时钟信号以不同于图5所示的方式连接到各个晶体管上时，也可以如上所述对节点QBO和QBE进行充电。从而，在时钟信号C1至C4中的三相时钟信号中，可向节点QBO和QBE充入第一电源电压VSS，并且在一个时钟信号中可对节点QBO和QBE提供相反电压。例如，VDD1成为正高态电压(20V)，VDD2成为负空载电压(-20V)。在下一帧中，可以施加反转电压，例如极性不同的相同电压值。例如，VDD1成为负空载电压(-20V)，VDD2成为正高态电压(20V)。
输出部25包括：第九晶体管T9，用于响应于节点Q的电压选择第一时钟信号C1并将其传输到选通线GL1；以及第十和第十一晶体管T10和T11，用于响应于节点QBO或QBE的电压选择第一电源电压VSS并将其传输到选通线GL1。如上所述，由于向节点QBO和QBE施加相反电压，所以栅极与充有正高态电压的节点(例如，节点QBO)相连的第十晶体管T10导通，从而将低态电压的第一电源电压VSS供应给选通线GL1。当然，相反的情况也是可能的。
第一控制部21还包括：与节点Q、节点QBO和第一电源电压(VSS)输入线38相连的第三晶体管T3，用于与第十晶体管T10进行双重操作而控制节点QBO；以及与节点Q、节点QBE和第一电源电压(VSS)输入线38相连的第四晶体管T4，用于与第十一晶体管T11进行双重操作而控制节点QBE。对第二电源电压VDD1和第三电源电压VDD2进行反转，以使得它们在一个周期内具有彼此对称的相反电压(即，正高态电压和负空载电压)。虽然以上针对在每帧后进行反转的极性相反的对称电压的情况进行了说明，但是也可以每两或三帧进行电压反转。例如，在一帧周期的情况下，在奇数帧中，第二电源电压VDD1为20V的正高态电压，第三电源电压VDD2为-20V的负空载电压。同时，在偶数帧中，对电压进行对称反转，从而第二电源电压VDD1为-20V的负空载电压，第三电源电压为20V的正高态电压。
可以将第二电源电压VDD1和第三电源电压VDD2改变为在固定周期内不对称的电压(例如，20V和-10V)。例如，在一帧周期的情况下，在奇数帧内，第二电源电压VDD1为20V的正高态电压，第三电源电压VDD2为-10V的负空载电压。同时，在偶数帧内，对电压进行非对称反转，从而第二电源电压VDD1为-10V的负空载电压，第三电源电压VDD2为20V的正高态电压。负空载电压应该至少等于或低于第一电源电压VSS。
第二和第三电源电压VDD1和VDD2可以为与周期无关的相同的20V正高态电压。如果第二和第三电源电压VDD1和VDD2为相同的正高态电压，则当第三时钟信号C3变为更高的高态电压时，将相同的20V正高态电压供应给节点QBO和QBE。保持此更高的高态电压，直至提供了下一帧的起始脉冲。在后面的各个帧中重复此操作。在这种情况下，将相同的更高的高态电压供应给节点QBO和QBE。因此，在这种情况下不能解决第十和第十一晶体管T10和T11中发生的劣化。然而，第十和第十一晶体管的沟道区域的延伸可以有助于防止该劣化。
第二电源电压VDD1可以具有与周期无关的恒定DC电压，第三电源电压VDD2可以具有与周期无关的作为第二电源电压VDD1的反转电压的恒定DC电压。因此，由于第二电源电压VDD1和第三电源电压VDD2而使节点QBO和QBE充入的电压为对称的反转电压，从而，如果将正高态电压供应给与节点QBO相连的第十晶体管T10的栅极，则将负空载电压供应给与节点QBE相连的第十一晶体管T11的栅极。
同时，周期性地(即，一帧、两帧、三帧等)对第二电源电压VDD1和第三电源电压VDD2进行对称反转。由此，在第一周期内，第十晶体管T10的栅极具有正高态电压，第十一晶体管T11的栅极具有负高态电压。在第二周期内，第十晶体管T10的栅极变成负空载电压，第十一晶体管T11的栅极变成正高态电压。
参照图6，如上所构造的第一移位寄存器ST1供应第一至第四时钟信号C1至C4。这里，第四时钟信号C4具有与起始脉冲SP相同的相位。起始脉冲SP以及第一至第四时钟信号C1至C4的电压摆幅范围为-5V到20V。即，在正常状态下的电压为-5V，当在脉冲处于ON状态时变为20V。当第一电源电压VSS具有-5V的负电压时，第二电源电压VDD1和第三电源电压VDD2可以具有20V的正高态电压和-20V的负空载电压中的一个。第一周期和第二周期分别发生在第四时钟信号(C4)周期和第一时钟信号(C1)周期中。同时，第三周期和第四周期分别发生在第二时钟信号(C2)周期和第三时钟信号(C3)周期中。
图6是图5中所示的移位寄存器的电压波形图。参照图6，在每帧后对第二电源电压VDD1和第三电源电压VDD2进行相互对称的反转。即，在奇数帧中，第二电源电压VDD1具有20V的正高态电压，而第三电源电压VDD2具有-20V的负空载电压。相反地，在偶数帧中，第二电源电压VDD1具有-20V的负空载电压，而第三电源电压VDD2具有20V的正高态电压。当然，也可以每两帧、三帧、四帧等对第二电源电压VDD1和第三电源电压VDD2进行变化。
首先，对奇数帧中的操作进行说明。在第一周期内，如果起始脉冲SP和第四时钟信号C4同时变成高态电压，则第一和第二晶体管T1和T2导通，从而向节点Q施加约20V的电压。由此，栅极与节点Q相连的第九晶体管T9慢慢导通。此外，第六和第八晶体管T6和T8同时响应于高态电压起始脉冲SP而导通，从而将从第一电源电压(VSS)输入线38提供的-5V低态电压供应给节点QBO和QBE。因此，栅极与节点QBO相连的第三和第十晶体管T3和T10，以及栅极与节点QBE相连的第四和第十一晶体管T4和T11都截止。结果，通过导通的第九晶体管T9将第一时钟信号C1的低态电压(-5V)供应给第一选通线GL1。
在第二周期内，如果起始脉冲SP和第四时钟信号C4变成低态电压，并且第一时钟信号C1变成高态电压，则由于第九晶体管T9的源极和栅极之间的内部电容Cgs而发生自举。由此，将节点Q充电至40V的更高的高态电压。由于第一至第四晶体管T1到T4都截止并且节点Q处于悬浮状态，所以可以发生自举。从而，第九晶体管T9完全导通，并且将第一时钟信号C1的高态电压(20V)迅速供应给第一选通线GL1，从而将选通线充电至20V的高态电压。
在第三周期中，如果第一时钟信号C1变为低态电压，并且第二时钟信号C2变为高态电压，则节点Q的电压重新降至约20V，并且通过导通的第九晶体管T9在选通线GL1中提供第一时钟信号C1的低态电压。
在第四周期中，如果第三时钟信号C3变为高态电压，则第五和第七晶体管T5和T7同时导通。从而，将从第二电源电压(VDD1)输入线36提供的高态电压(20V)施加到节点QBO，并将从第三电源电压(VDD2)输入线37提供的空载电压(-20V)施加到节点QBE。因此，栅极与节点QBO相连的第三和第十晶体管T3和T10导通。同时，栅极与节点QBE相连的第四和第十一晶体管T4和T11保持截止状态。由于导通的第三晶体管T3而供应给节点Q的约20V电压变成从第一电源电压(VSS)输入线38提供的低态电压(-5V)，并且将由于导通的第十晶体管T10而从第一电源电压(VSS)输入线38提供的低态电压(-5V)供应给第一选通线GL1，然后输出。
在奇数帧中由于节点Q的控制而将高态电压输出信号输出至第一选通线GL1之后，在偶数帧中的提供起始脉冲的周期内，在节点QBO处保持20V的高态电压，并在节点QBE处保持-20V的空载电压。以同样的方式，对于以级联的方式与第一移位寄存器ST1相连的其它移位寄存器ST2至STn，在奇数帧中由于节点Q的控制将高态电压输出信号输出到其余移位寄存器ST2至STn的相应选通线GL2至GLn之后，在偶数帧中的提供起始脉冲(即，前一移位寄存器的输出信号)的周期内，在节点QBO处保持20V的高态电压，并在节点QBE处保持-20V的空载电压。当将输出信号从各个移位寄存器ST1至STn依次输出之后，在下一帧(即，偶数帧)中从第一移位寄存器ST1开始重新执行该操作。
对偶数帧的第二和第三电源电压VDD1和VDD2进行对称反转，以使用与奇数帧相同的电压。即，将偶数帧的第二电源电压VDD1从20V的电压反转至-20V，而将第三电源电压VDD2从-20V的电压反转至20V。
下面说明在对偶数帧的第二和第三电源电压VDD1和VDD2进行了对称反转之后的偶数帧中的操作。在第一周期内，如果起始脉冲SP和第四时钟信号C4同时变为高态电压，则第一和第二晶体管T1和T2导通，从而将约20V的电压施加到节点Q。由此，栅极与节点Q相连的第九晶体管T9慢慢导通。此外，第六和第八晶体管T6和T8同时响应于高态电压起始脉冲SP而导通，从而将从第一电源电压(VSS)输入线38提供的低态电压(-5V)施加到节点QBO和QBE。同时，节点QBO保持高态电压(20V)，该高态电压是在施加低态电压之前供应给奇数帧的。同时，节点QBE保持为供应给奇数帧的空载电压(-20V)。在这种情况下，在偶数帧中，起始脉冲变成高态电压，从而将低态电压下的第一电源电压VSS同时施加到节点QBO和QBE。因此，栅极与节点QBO相连的第三和第十晶体管T3和T10，以及栅极与节点QBE相连的第四和第十一晶体管T4和T11都截止。结果，通过导通的第九晶体管T9将第一时钟信号C1的低态电压(-5V)施加给第一选通线GL1。
在第二周期内，如果起始脉冲SP和第四时钟信号C4变为低态电压，并且第一时钟信号C1变为高态电压，则由于第九晶体管T9的栅极和源极之间形成的内部电容Cgs而发生自举。从而，节点Q充电至40V的更高的高态电压。由于第一至第四晶体管T1到T4都截止并且节点Q处于悬浮状态，所以可以发生自举。因此，第九晶体管T9完全导通，并且第一时钟信号C1的高态电压(20V)快速充入第一选通线GL1，从而将选通线充电至20V的高态电压。
在第三周期内，如果第一时钟信号C1变为低态电压，并且第二时钟信号C2变为高态电压，则节点Q处的电压重新降为20V，并且通过导通的第九晶体管T9将第一时钟信号C1的低态电压供应给选通线GL1。
在第四周期内，如果第三时钟信号C3变为高态电压，则第五和第七晶体管T5和T7同时导通。由此，将从第二电源电压(VDD1)输入线36提供的空载电压(-20V)施加到节点QBO，并将从第三电源电压(VDD2)输入线37提供的高态电压(20V)施加到节点QBE。因此，栅极与节点QBO相连的第三和第十晶体管T3和T10截止。同时，栅极与节点QBE相连的第四和第十一晶体管T4和T11导通。将由于导通的第四晶体管T4而供应给节点Q的约20V电压变为从第一电源电压(VSS)输入线38提供的低态电压(-5V)，并将由于导通的第十一晶体管T11而从第一电源电压(VSS)输入线38提供的低态电压(-5V)施加给第一选通线GL1，然后输出。
在奇数帧中由于节点Q的控制而将高态电压输出信号输出至第一选通线GL1之后，在偶数帧中的提供起始脉冲的周期内，在节点QBO处保持-20V的空载电压，在节点QBE处保持20V的高态电压。这与奇数帧相反，下面将对奇数帧的情况进行说明。
在上述奇数帧中，在节点QBO保持20V的高态电压，并在节点QBE保持-20V的空载电压。这是可能的，因为在预定数目的帧(如，一帧)之后对第二和第三电源电压VDD1和VDD2进行了对称反转。以同样的方式，对于以级联的方式与第一移位寄存器ST1相连的其余移位寄存器ST2至STn，在奇数帧中由于节点Q的控制而将高态电压输出信号输出到其余移位寄存器ST2至STn的相应选通线GL2至GLn之后，在偶数帧中的提供起始脉冲(即，前一移位寄存器的输出信号)的周期内，在节点QBO处保持-20V的空载电压，并在节点QBE处保持20V的高态电压。
从以上操作可见，在下一奇数帧中将20V的高态电压和-20V的空载电压分别供应给节点QBO和QBE。同样，在下一偶数帧中将-20V的空载电压和20V的高态电压分别供应给节点QBO和QBE。
根据现有技术，由于一个晶体管(图2中的T7)与节点QB相连，使得在每帧的大部分周期内将节点QB充电至20V的高态电压，从而发生了移位寄存器的劣化。然而，根据本发明的实施例，在每帧中依次向节点QBO和QBE供应反转电压。即，周期性地改变高态电压和空载电压，由此防止累积应力电压。从而，可以防止劣化。因此，可以稳定地操作与节点QBO和QBE相连的第十和第十一晶体管T10和T11，由此提高图像质量并延长使用寿命。
图7A和7B是示出图5所示的移位寄存器中的累积应力电压的曲线图。参照图7A，由于在第一帧中充入20V的高态电压，节点QBO的累积应力电压升高。由于在第二帧中充入-20V的空载电压，节点QBO的累积应力电压降低。由于在第三帧中提供20V的高态电压，节点QBO的累积应力电压再次升高。同时，由于在第四帧中提供-20V的空载电压，节点QBO的累积应力电压再次降低。通过在一系列帧中重复上面的操作，累积应力电压的平均值变为零。
参照图7B，由于在第一帧中施加-20V的空载电压，节点QBE的累积应力电压降低。由于在第二帧中施加20V的高态电压，节点QBE的累积应力电压升高。由于在第三帧中施加-20V的空载电压，节点QBE的累积应力电压再次降低。同样，由于在第四帧中施加20V的高态电压，节点QBE的累积应力电压再次升高。然而，在一系列帧中重复上面的操作使得累积应力电压的平均值变为零。因此，由于在节点QBO和QBE处的累积应力电压的平均值变为零，所以在与节点QBO和QBE相连的第十和第十一晶体管中不会发生劣化。
图8A和8B是示出由于图5的移位寄存器中的恒定DC电压而引起的阈值电压波动的曲线图。具体地，图8A是示出当将高态电压在时间上连续地供应给节点QBO和QBE中的一个时，阈值电压的波动曲线图。此外，图8B是示出当将空载电压在时间上连续地供应给节点QBO和QBE时，阈值电压的波动曲线图。
参照图8A，当连续施加高态电压时，阈值电压随着时间而升高。参照图8B，当连续施加空载电压时，阈值电压随着时间而降低。从图8A和8B可见，如果将单极性DC电压(高态电压或空载电压中的一个)连续施加到节点QBO和QBE中的一个时，阈值电压升高或降低，从而晶体管会具有不恒定的阈值电压，这使得晶体管的工作不够稳定。为了防止当使用单极性DC电压时阈值电压的变化，周期性地反转高态电压和空载电压，并将它们施加到节点QBO和QBE。从而，阈值电压不发生变化，这使晶体管的工作稳定，并且由此提高了图像质量。
同时，根据本发明第一实施例的移位寄存器还可以包括一个附加晶体管，用于防止电流通过第六和第八晶体管T6和T8回流到节点QBO和QBE中的一个。由于当将空载电压施加于节点QBO和QBE中的一个时第一电源电压VSS变得比空载电压高，从而发生此现象。下面参照图9对具有附加晶体管的移位寄存器进行说明。
图9是示出根据本发明第二实施例的LCD中的选通驱动器的一个移位寄存器的电路图。参照图9，第一控制部21和输出部25与图5所示的类似。只有第二控制部23不同于图5的第二控制部。因此，下面集中对第二控制部23进行说明。
第二控制部23控制节点QBO和QBE，以通过输出部25的第十或第十一晶体管T10或T11输出第一电源电压VSS。通过第一选通线GL1供应第一电源电压VSS作为低态电压下的输出电压Vg1。为此目的，第二控制部23包括：与第二电源电压(VDD1)输入线36、第三时钟信号(C3)输入线33和节点QBO相连的第五晶体管T5；与节点QBO、起始脉冲(SP)输入线35和第一电源电压(VSS)输入线38相连的第六晶体管T6；连接在第五晶体管T5和第六晶体管T6之间的第十二晶体管T12；与第三电源电压(VDD2)输入线37、第三时钟信号(C3)输入线33和节点QBE相连的第七晶体管T7；与节点QBE、起始脉冲(SP)输入线35和第一电源电压(VSS)输入线38相连的第八晶体管T8；以及连接在第七晶体管T7和第八晶体管T8之间的第十三晶体管T13。
当第四、第一和第二时钟信号C4、C1和C2变为高态电压时，将第一电源电压VSS供应给节点QBO和QBE。同样，当第三时钟信号C3变为高态电压时，将相反的电压VDD1和VDD2供应给节点QBO和QBE。当然，如图9所示，连接到各个晶体管上的各个时钟信号的连接是针对第一移位寄存器的示例。当以不同于图9的情况的方式将各个时钟信号连接到各个晶体管上时，可以与上述一样对节点QBO和QBE提供电压。从而，在时钟信号C1至C4中的三个时钟信号中，对节点QBO和QBE提供第一电源电压VSS，而在一个时钟信号中对节点QBO和QBE提供一相反的电压。例如，在一帧中，VDD1变为正高态电压(20V)，VDD2变为负空载电压(-20V)。在下一帧中，提供相反的电压。例如，VDD1变为空载电压(-20V)，VDD2变为正高态电源(20V)。
在第二控制部23中，可以将第一电源电压VSS或对称的电压VDD1和VDD2同时供应给节点QBO和QBE，据此，起始脉冲SP和第三时钟信号C3中的一个变为高态电压。即，当起始脉冲SP变为高态电压时，第六和第八晶体管T6和T8同时导通，并且，因此，同时对节点QBO和QBE提供第一电源电压VSS。相反地，当第三时钟信号C3变为高态电压时，第五和第七晶体管T5和T7同时导通。因此，通过第五晶体管T5将第二电源电压VDD1供应给节点QBO，同时通过第七晶体管T7将第三电源电压VDD2供应给节点QBE。如上所述，第二电源电压VDD1和第三电源电压VDD2具有极性相反的对称电压。
假设移位寄存器处于一帧的周期中，则当在第一帧中将正高态电压施加到节点QBO，并将负空载电压施加到节点QBE时，在第二帧中将负空载电压施加到节点QBO，并将正高态电压施加到节点QBE。通过这种方式，在每帧之后对供应给节点QBO和QBE的第二电源电压VDD1和第三电源VDD2进行反转。
当第二和第三电源电压VDD1和VDD2中的一个在节点QBO或QBE处提供空载电压时，因为-20V的空载电压低于第一电源电压VSS，所以第一电源电压VSS经过第六和第八晶体管T6和T8中的一个而回流。因此，存在将第一电源电压VSS供应给节点QBO和QBE中的一个的可能性。从而，电压升高，其升量相当于第一电源电压VSS供应给节点QBO或QBE(其中本来要施加空载电压)的电压。结果，累积应力电压可能升高。
为了防止累积应力电压的升高，根据本发明第二实施例的移位寄存器的第二控制部23还包括：连接在第五晶体管T5和第六晶体管T6之间的第十二晶体管T12；和连接在第七晶体管T7和第八晶体管T8之间的第十三晶体管T13。第十二和第十三晶体管T12和T13具有反向二极管功能。因此，当将负空载电压施加到节点QBO和QBE中的一个时，第十二或第十三晶体管T12和T13可以防止第一电源电压VSS回流。节点Q、QBO和QBE以及输出信号Vg1的波形图与图6中的类似。
图10是示出根据本发明第三实施例的LCD中的选通驱动器的移位寄存器。参照图10，移位寄存器包括与图5类似的第一控制部21、第二控制部23和输出部25。但是，根据本发明第三实施例的移位寄存器还包括：与节点Q、第三时钟信号(C3)输入线33和第一电源电压(VSS)输入线38相连的第十四晶体管T14。第十四晶体管T14与第十九晶体管T9进行双重操作而控制节点Q。
下面参照图6的电压波形图对包括第十四晶体管T14的移位寄存器的操作进行说明。首先，在第一周期中，如果起始脉冲SP和第四时钟信号C4变为高态电压，则第一和第二晶体管T1和T2导通。由此，将20V的高态电压供应给节点Q。由于供应给节点Q的高态电压，第九晶体管T9导通，从而将处于低态电压下的第一时钟信号C1供应给第一选通线GL1。同样，第六和第八晶体管T6和T8同时响应于高态电压起始脉冲SP而导通，从而将低态电压下的第一电源电压VSS同时供应给节点QBO和QBE。第三和第四晶体管T3和T4以及第十和第十一晶体管T10和T11同时响应于低态电压下的第一电源电压VSS而截止。
在第二周期中，如果第一时钟信号C1变为高态电压，则由于自举而将40V的更高的高态电压供应给节点Q，从而第九晶体管T9完全导通。由此，通过第九晶体管T9将高态电压的第一时钟信号C1输出至第一选通线GL1。
在第三周期中，如果第二时钟信号C2变为高态电压，则节点Q处的电压重新降至20V的电压，并且通过导通的第九晶体管T9将第一时钟信号C1的低态电压供应给第一选通线GL1。
在第四周期中，如果第三时钟信号C3变为高态电压，则第五和第七晶体管T5和T7同时导通。由此，将第二电源电压VDD1供应给节点QBO，并将第三电源电压VDD2供应给节点QBE。如上所述，第二和第三电源电压VDD1和VDD2具有极性相反的对称电压(例如，正高态电压和负空载电压)。
假定第二电源电压VDD1是正高态电压，并且第三电源电压VDD2是负空载电压，则第三和第十晶体管T3和T10由于供应给节点QBO的高态电压而同时导通。由于第三晶体管T3导通，从而将由于导通的第三晶体管T3而供应给节点Q的高态电压(20V)作为低态电压施加到第一电源电压VSS。同样，由于导通的第十晶体管T10，将第一电源电压VSS作为低态电压供应给第一选通线GL1。
在这种情况下，将供应给节点Q的高态电压变为第一电源电压VSS所需的时间由于节点Q的特性而有些延迟。为了减少在节点Q处发生的延时，第三实施例还包括第十四晶体管T14。即，如果在第四周期中第三时钟信号C3变为高态电压，则第五和第七晶体管T5和T7同时导通，并且第十四晶体管T14响应于第三时钟信号C3也导通。
然后，由于导通的第五晶体管T5，将高态电压下的第二电源电压VDD1供应给节点QBO，并且第三和第十晶体管T3和T10响应于高态电压下的第二电源电压VDD1而同时导通。此时，由于第三晶体管T3，将低态电压下的第一电源电压VSS供应给节点Q。同时，通过导通的第十四晶体管T14将低态电压下的第一电源电压VSS供应给节点Q。在这种情况下，可以通过第十四晶体管T14而不是第三晶体管T3，将第一电源电压VSS更快地供应给节点Q。即，为了通过第三晶体管T3将第一电源电压VSS供应给节点Q，必须将处于高态电压下的第二电源电压VDD1供应给节点QBO。然而，由于节点QBO的特性，需要预定的延时，以将处于高态电压的第二电源电压VDD1供应给节点QBO。因此，当第三时钟信号C3变为高态电压时，第十四晶体管T14立即导通，并且因此可以通过第十四晶体管T14将第一电源电压VSS快速地供应给节点Q。结果，将第一电源电压VSS供应给节点Q所需的时间减少，从而实现了LCD的高速操作。
节点Q、QBO和QBE以及输出信号Vg1处的波形图与图6中所示的相似。同时，除了节点Q和第三时钟信号(C3)输入线33之外，还有第四电源电压(VSS_neg)输入线与第十四晶体管T14相连，从而在前沿和后沿处的垂直消隐时间(vertical blank time)的任意时间点处施加至少低于第一电源电压VSS的脉冲电压(约-30V)(即，第四电源电压VSS_neg)。通过响应于第三时钟信号C3而导通第十四晶体管T14，可以将至少低于第一电源电压VSS的脉冲电压VSS_neg供应给节点Q。
图11是示出根据本发明第四实施例的LCD中的选通驱动器的移位寄存器的电路图。图10的第十四晶体管T14与第一电源电压(VSS)输入线38相连，而图11的第十五晶体管T15与一附加的第四电源电压(VSS_neg)输入线39相连，而不是与第一电源电压(VSS)输入线38相连。
此时，第四电源电压VSS_neg在各个帧中具有与第一电源电压VSS相同的电压(-5V)，并且其在前沿和后沿处的垂直消隐时间的任意时间点处具有至少低于第一电源电压VSS的脉冲电压(例如，-30V)。根据此规则，在前沿和后沿处存在预定的垂直消隐时间。在此垂直消隐时间内，屏幕上不显示图像。然而，四相时钟信号C1至C4依次变为高态电压。
在第四实施例中，当在垂直控制时间内第三时钟信号C3变为高态电压时，第十五晶体管T15导通，从而将低于第一电源电压VSS的脉冲电压(-30V)从第四电源电压(VSS_neg)输入线39供应给节点Q。通过这种方式，将-30V的电压供应给与节点Q相连的第九晶体管T9的栅极，从而防止了可能在第九晶体管T9中发生的劣化。即，在第一至第三周期内将更高的高态电压(20V)供应给节点Q，并在第四周期内变为低态电压(-5V)下的第一电源电压VSS。此时，在第一至第三周期内由于更高的高态电压(20V)而使在第九晶体管T9处累积的应力电压大幅度升高，而在第四周期内由于低态电压(-5V)而使其平稳升高。如果这些状态在每帧中持续，则由于高态电压(20V)和低态电压(-5V)而引起的总累积应力电压的平均值总体来说沿一个方向升高，从而增加了导致劣化的可能性。
与第四实施例类似，代替第一电源电压VSS，在垂直消隐时间的任意时间点处，第四电源电压VSS_neg至少低于供应给节点Q的第一电源电压VSS。因此，逐渐升高的总累积应力电压的平均值降低，这使得应力电压成为常量。从而，可以防止移位寄存器的劣化。
节点Q、QBO和QBE和输出信号Vg1处的波形图与图6所示的类似。由于起始脉冲SP和第四时钟信号C4具有彼此同步的相位，所以起始脉冲线35和第四时钟信号输入线34可以互换。即，起始脉冲(SP)输入线35可以与第二晶体管T2相连，并且第四时钟信号输入线34可以与第一晶体管T1相连。在任何情况下，重要的是起始脉冲SP和第四时钟信号C4同时变成高态，从而第一和第二晶体管T1和T2同时导通。
虽然在移位寄存器中使用了四相时钟信号C1至C4，但是也可以使用三相时钟信号C1到C3或者多于四相的时钟信号。例如，当使用三相时钟信号C1到C3时，第一时钟信号输入线31以与图5所示相同的方式连接。但是，将与第三时钟信号(C3)输入线33相连的第五和第七晶体管T5和T7连接到第二时钟信号(C2)输入线32上，并将与第四时钟信号(C4)输入线34相连的第二晶体管T2连接到第三时钟信号(C3)输入线33上。
当使用三相时钟信号C1到C3时，节点Q、QBO和QBE和输出信号Vg1处的波形图与图6所示的类似。然而，如果使用四相时钟信号C1至C4，则在第四周期内将低态电压供应给节点Q，将正高态电压供应给节点QBO，并将负空载电压供应给节点QBE。另一方面，如果使用三相时钟信号C1到C3，则在第三周期内将低态电压供应给节点Q，将正高态电压供应给节点QBO，并将负空载电压供应给节点QBE。同时，如果使用三相时钟信号C1到C3，则在第二周期内将输出信号Vg1作为高态电压输出。因此，如上所述，如果将时钟信号从四相时钟信号C1至C4改为三相时钟信号C1到C3，则电压变化(施加了低态电压的节点Q、施加了高态电压的节点QBO、施加了空载电压的节点QBE、以及随后高态电压下的输出信号)提前一个时钟。
如果使用多于四相的时钟信号，则可将这些时钟信号中的三相时钟信号连接到相应的晶体管上。当使用多于三相的时钟信号时，可以看出，基于三相时钟信号，电压变化提前了一个时钟。至少需要三相时钟信号来操作本发明的移位寄存器。
根据本发明，提供两个移位寄存器T10和T11来控制移位寄存器的低态电压输出信号。这两个晶体管保持周期性反转的极性相反的对称电压，由此防止了移位寄存器的劣化。从而，可以稳定地操作移位寄存器，以提高图像质量，并延长器件的使用寿命。虽然以上说明限于LCD，但是可以将本发明实施例中的移位寄存器应用于有机发光二极管(OLED)等。
对于本领域技术人员而言，显然可以对本发明进行各种修改和变化。由此，本发明涵盖在所附权利要求及其等价物的范围内所进行的各种修改和变化。

Claims (28)

1.一种有源矩阵显示器件，包括：
显示板，其具有限定了多个像素的多条选通线和多条数据线；
所述显示板中的选通驱动器，用于将输出信号供应给所述显示板的选通线；和
数据驱动器，用于将图像信号供应给所述显示板的数据线，
其中，所述选通驱动器包括多个移位寄存器，以输出依次进行了移位的多个信号，各个移位寄存器包括：
第一控制部，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；
第二控制部，用于响应于起始信号将第一电源电压提供给第二节点和第三节点，并响应于第二时钟信号将第二电源电压和第三电源电压分别提供给第二节点和第三节点；以及
输出部，用于响应于所述第一节点的电压输出第三时钟信号，并响应于第二节点的电压输出第一电源电压，以及响应于第三节点的电压输出第一电源电压，
其中，所述输出部包括第一、第二和第三晶体管；
第一晶体管的栅极连接至第一节点，第二晶体管的栅极连接至所述第二节点，第三晶体管的栅极连接至所述第三节点；
第二和第三电源电压具有相反极性的电压、并且在每个预定的周期被交替提供给所述第二晶体管的栅极和第三晶体管的栅极；
其中，第一电源电压被同时提供给第二节点和第三节点，第二电源电压被提供给第二节点，并且第三电源电压被提供给第三节点。
2.根据权利要求1所述的有源矩阵显示器件，其中所述第二和第三电源电压为极性相反的对称电压。
3.根据权利要求1所述的有源矩阵显示器件，其中所述第二和第三电源电压为极性相反的非对称电压。
4.根据权利要求1所述的有源矩阵显示器件，其中所述第一控制部包括：
与所述起始信号的输入线相连的第一晶体管；
与所述第一晶体管、所述第一时钟信号的输入线和所述第一节点相连的第二晶体管，用于响应于所述第一时钟信号将所述起始信号施加给所述第一节点；
与所述第一节点、所述第二节点和所述第一电源电压的输入线相连的第三晶体管，用于将所述第一电源电压施加到所述第一节点；和
与所述第一节点、所述第三节点和所述第一电源电压的输入线相连的第四晶体管，用于将所述第一电源电压施加到所述第一节点。
5.根据权利要求4所述的有源矩阵显示器件，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第一电源电压的输入线相连的第五晶体管，用于将供应给所述第一节点的所述起始信号快速改变为所述第一电源电压。
6.根据权利要求4所述的有源矩阵显示器件，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第四电源电压的输入线相连的第五晶体管，用于在前沿或者后沿处在所述第一节点处施加第四电源电压。
7.根据权利要求1所述的有源矩阵显示器件，其中所述第一控制部包括：
与所述第一时钟信号的输入线相连的第一晶体管；
与所述第一晶体管、所述起始信号的输入线和所述第一节点相连的第二晶体管，用于响应于所述起始信号在所述第一节点处施加所述第一时钟信号；
与所述第一节点、所述第二节点和所述第一电源电压的输入线相连的第三晶体管，用于将所述第一电源电压施加到所述第一节点；和
与所述第一节点、所述第三节点和所述第一电源电压的输入线相连的第四晶体管，用于将所述第一电源电压施加到所述第一节点。
8.根据权利要求7所述的有源矩阵显示器件，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第一电源电压的输入线相连的第五晶体管，用于将供应给所述第一节点的所述起始信号快速改变为所述第一电源电压。
9.根据权利要求7所述的有源矩阵显示器件，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第四电源电压的输入线相连的第五晶体管，用于在前沿或者后沿处将所述第四电源电压施加到所述第一节点。
10.根据权利要求1所述的有源矩阵显示器件，其中所述第二控制部包括：
与所述第二电源电压的输入线、所述第二时钟信号的输入线和所述第二节点相连的第一晶体管，用于响应于所述第二时钟信号在所述第二节点处施加所述第二电源电压；
与所述第二节点、所述起始信号的输入线和所述第一电源电压的输入线相连的第二晶体管，用于响应于所述起始信号在所述第二节点处施加所述第一电源电压；
与所述第三电源电压的输入线、所述第二时钟信号的输入线和所述第三节点相连的第三晶体管，用于响应于所述第二时钟信号在所述第三节点处施加所述第三电源电压；和
与所述第三节点、所述起始信号的输入线和所述第一电源电压的输入线相连的第四晶体管，用于响应于所述起始信号在所述第三节点处施加所述第一电源电压。
11.根据权利要求10所述的有源矩阵显示器件，还包括：连接在所述第二节点和所述第二晶体管之间的第五晶体管，用于防止所述第一电源电压通过所述第二晶体管回流；与所述第三节点和所述第四晶体管相连的第六晶体管，用于防止所述第一电源电压通过所述第四晶体管回流。
12.根据权利要求1所述的有源矩阵显示器件，其中：
所述第一晶体管连接在所述第一节点和所述第三时钟信号的输入线之间，用于响应于所述第一节点处的电压输出所述第三时钟信号；
所述第二晶体管与所述第一晶体管、所述第二节点和所述第一电源电压的输入线相连，用于响应于所述第二节点处的电压输出所述第一电源电压；和
所述第三晶体管与所述第一晶体管、所述第三节点和所述第一电源电压的输入线相连，用于响应于所述第三节点处的电压输出所述第一电源电压。
13.根据权利要求1所述的有源矩阵显示器件，其中所述预定的周期以至少一帧为周期。
14.一种选通驱动器，包括：
多个移位寄存器，用于响应于起始信号输出依次进行了移位的多个信号，各个所述移位寄存器包括：
第一控制部，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；
第二控制部，用于响应于所述起始信号将第一电源电压提供给第二节点和第三节点，并响应于第二时钟信号将第二电源电压和第三电源电压分别提供给第二节点和第三节点；以及
输出部，用于响应于所述第一节点的电压输出第三时钟信号，并响应于第二节点的电压输出第一电源电压，以及响应于第三节点的电压输出第一电源电压，
其中，所述输出部包括第一、第二和第三晶体管；
第一晶体管的栅极连接至所述第一节点，第二晶体管的栅极连接至所述第二节点，第三晶体管的栅极连接至所述第三节点；
第二和第三电源电压具有相反极性的电压、并且在每个预定的周期被交替提供给所述第二晶体管的栅极和第三晶体管的栅极；
第一电源电压被同时提供给第二节点和第三节点，第二电源电压被提供给第二节点，并且第三电源电压被提供给第三节点。
15.根据权利要求14所述的选通驱动器，其中所述第二和第三电源电压为极性相反的对称电压。
16.根据权利要求14所述的选通驱动器，其中所述第二和第三电源电压为极性相反的不对称电压。
17.根据权利要求14所述的选通驱动器，其中所述第一控制部包括：
与所述起始信号的输入线相连的第一晶体管；
与所述第一晶体管、所述第一时钟信号的输入线和所述第一节点相连的第二晶体管，用于响应于所述第一时钟信号将所述起始信号施加到所述第一节点；
与所述第一节点、所述第二节点和所述第一电源电压的输入线相连的第三晶体管，用于将所述第一电源电压施加到所述第一节点；和
与所述第一节点、所述第三节点和所述第一电源电压的输入线相连的第四晶体管，用于将所述第一电源电压施加到所述第一节点。
18.根据权利要求17所述的选通驱动器，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第一电源电压的输入线相连的第五晶体管，用于将供应给所述第一节点的所述起始信号快速改变为所述第一电源电压。
19.根据权利要求17所述的选通驱动器，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第四电源电压的输入线相连的第五晶体管，用于在前沿或者后沿处在所述第一节点施加第四电源电压。
20.根据权利要求14所述的选通驱动器，其中所述第一控制部包括：
与所述第一时钟信号的输入线相连的第一晶体管；
与所述第一晶体管、所述起始信号的输入线和所述第一节点相连的第二晶体管，用于响应于所述起始信号在所述第一节点处施加所述第一时钟信号；
与所述第一节点、所述第二节点和所述第一电源电压的输入线相连的第三晶体管，用于将所述第一电源电压施加到所述第一节点；和
与所述第一节点、所述第三节点和所述第一电源电压的输入线相连的第四晶体管，用于将所述第一电源电压施加到所述第一节点。
21.根据权利要求20所述的选通驱动器，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第一电源电压的输入线相连的第五晶体管，用于将供应给所述第一节点的所述起始信号快速改变为所述第一电源电压。
22.根据权利要求20所述的选通驱动器，还包括：与所述第一节点、所述第二时钟信号的输入线和所述第四电源电压的输入线相连的第五晶体管，用于在前沿或者后沿处在所述第一节点施加第四电源电压。
23.根据权利要求14所述的选通驱动器，其中所述第二控制部包括：
与所述第二电源电压的输入线、所述第二时钟信号的输入线和所述第二节点相连的第一晶体管，用于响应于所述第二时钟信号在所述第二节点处施加所述第二电源电压；
与所述第二节点、所述起始信号的输入线和所述第一电源电压的输入线相连的第二晶体管，用于响应于所述起始信号在所述第二节点处施加所述第一电源电压；
与所述第三电源电压的输入线、所述第二时钟信号的输入线和所述第三节点相连的第三晶体管，用于响应于所述第二时钟信号在所述第三节点处施加所述第三电源电压；和
与所述第三节点、所述起始信号的输入线和所述第一电源电压的输入线相连的第四晶体管，用于响应于所述起始信号在所述第三节点处施加所述第一电源电压。
24.根据权利要求23所述的选通驱动器，还包括：连接在所述第二节点和所述第二晶体管之间的第五晶体管，用于防止所述第一电源电压通过所述第二晶体管回流；与所述第三节点和所述第四晶体管相连的第六晶体管，用于防止所述第一电源电压通过所述第四晶体管回流。
25.根据权利要求14所述的选通驱动器，其中所述输出部包括：
所述第一晶体管连接在所述第一节点和所述第三时钟信号的输入线之间，用于响应于所述第一节点处的电压输出所述第三时钟信号；
所述第二晶体管与所述第一晶体管、所述第二节点和所述第一电源电压的输入线相连，用于响应于所述第二节点处的电压输出所述第一电源电压；和
所述第三晶体管与所述第一晶体管、所述第三节点和所述第一电源电压的输入线相连，用于响应于所述第三节点处的电压输出所述第一电源电压。
26.根据权利要求14所述的选通驱动器，其中所述预定的周期以至少一帧为周期。
27.一种操作选通驱动器的方法，该选通驱动器具有：第一控制部，用于响应于多个时钟信号中的第一时钟信号对第一节点进行控制；第二控制部和输出部，其中，所述输出部包括第一、第二和第三晶体管，并且第一晶体管的栅极连接至第一节点，第二晶体管的栅极连接至第二节点，第三晶体管的栅极连接至第三节点，所述方法包括：
响应于第二时钟信号将第二电源电压施加到第二节点；
响应于第二时钟信号将第三电源电压施加到第三节点；
响应于第一节点的电压输出第三时钟信号，响应于第二节点的电压输出第一电源电压，或响应于第三节点的电压输出第一电源电压；并且
在每个预定的周期交替地将第二和第三电源电压提供给所述第二晶体管的栅极和第三晶体管的栅极，其中，所述第二和第三电源电压具有相反极性的电压；
第一电源电压被同时提供给第二节点和第三节点，第二电源电压被提供给第二节点，并且第三电源电压被提供给第三节点。
28.根据权利要求27所述的方法，其中，所述预定的周期以至少一帧为周期。
CN2004100916071A 2003-12-30 2004-11-23 有源矩阵显示器件 Active CN1637549B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0099481 2003-12-30
KR1020030099481 2003-12-30
KR1020030099481A KR101012972B1 (ko) 2003-12-30 2003-12-30 액티브 매트릭스 표시장치

Publications (2)

Publication Number Publication Date
CN1637549A CN1637549A (zh) 2005-07-13
CN1637549B true CN1637549B (zh) 2010-11-10

Family

ID=34747741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100916071A Active CN1637549B (zh) 2003-12-30 2004-11-23 有源矩阵显示器件

Country Status (3)

Country Link
US (1) US7420536B2 (zh)
KR (1) KR101012972B1 (zh)
CN (1) CN1637549B (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127813B1 (ko) * 2004-12-29 2012-03-26 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정 표시장치
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
KR101112213B1 (ko) * 2005-03-30 2012-02-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101115730B1 (ko) * 2005-03-31 2012-03-06 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
KR101157241B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 게이트 드라이버 및 그 구동 방법
KR100714003B1 (ko) * 2005-08-22 2007-05-04 삼성에스디아이 주식회사 쉬프트 레지스터 회로
KR100722124B1 (ko) * 2005-08-29 2007-05-25 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
KR100658269B1 (ko) * 2005-09-20 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101192777B1 (ko) * 2005-12-02 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR100786467B1 (ko) * 2006-03-29 2007-12-17 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR100776511B1 (ko) * 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR100776510B1 (ko) * 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101246830B1 (ko) 2006-06-09 2013-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US7738622B2 (en) * 2006-06-23 2010-06-15 Lg Display Co., Ltd. Shift register
KR101296624B1 (ko) * 2006-06-26 2013-08-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101243807B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR20080008795A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7623110B2 (en) * 2007-01-05 2009-11-24 Tpo Displays Corp. Systems for displaying images by utilizing horizontal shift register circuit for generating overlapped output signals
TWI337735B (en) * 2007-05-18 2011-02-21 Au Optronics Corp Liquid crystal display and shift register with individual driving node
CN101339809B (zh) * 2007-07-02 2011-01-05 上海天马微电子有限公司 移位寄存器以及使用该移位寄存器的液晶显示器
CN101349820B (zh) * 2007-07-20 2012-01-11 胜华科技股份有限公司 数据驱动器及应用其的液晶显示器
TWI390540B (zh) * 2008-03-27 2013-03-21 Au Optronics Corp 移位暫存器及其控制方法
KR101507324B1 (ko) * 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5540430B2 (ja) * 2009-04-14 2014-07-02 Ｎｌｔテクノロジー株式会社 走査線駆動回路、表示装置及び走査線駆動方法
CN101625840B (zh) * 2009-06-30 2012-07-04 南京中电熊猫液晶显示科技有限公司 栅极驱动器
JP5427495B2 (ja) * 2009-07-07 2014-02-26 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
JP5375438B2 (ja) * 2009-08-26 2013-12-25 日本電気株式会社 劣化検出回路、劣化検出システム及び劣化検出方法
TWI642043B (zh) * 2009-09-10 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
KR102000410B1 (ko) * 2009-10-09 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5528084B2 (ja) * 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
CN101783124B (zh) * 2010-02-08 2013-05-08 北京大学深圳研究生院 栅极驱动电路单元、栅极驱动电路及显示装置
KR101108172B1 (ko) * 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
CN101893798B (zh) * 2010-07-15 2012-02-29 华映视讯（吴江）有限公司 显示面板
KR20120091880A (ko) * 2011-02-10 2012-08-20 삼성디스플레이 주식회사 인버터 및 이를 이용한 유기전계발광 표시장치
JP5165777B2 (ja) * 2011-04-07 2013-03-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP5766499B2 (ja) * 2011-05-02 2015-08-19 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
JP5774911B2 (ja) * 2011-06-01 2015-09-09 株式会社ジャパンディスプレイ 表示装置
KR101863332B1 (ko) 2011-08-08 2018-06-01 삼성디스플레이 주식회사 주사 구동부, 이를 포함하는 표시 장치 및 그 구동 방법
JP5836024B2 (ja) * 2011-09-06 2015-12-24 株式会社ジャパンディスプレイ 駆動回路及び表示装置
KR101362002B1 (ko) * 2011-12-12 2014-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102024116B1 (ko) * 2012-03-22 2019-11-15 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
CN102651239B (zh) * 2012-03-29 2014-06-18 京东方科技集团股份有限公司 一种移位寄存器、驱动电路及显示装置
CN102682689B (zh) 2012-04-13 2014-11-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN103632639B (zh) * 2012-08-21 2016-03-23 群康科技(深圳)有限公司 栅极驱动电路结构及其显示装置
CN103065584B (zh) * 2012-12-18 2015-06-03 华南理工大学 有源有机电致发光显示器扫描驱动器及其驱动方法
KR102050581B1 (ko) * 2013-06-21 2019-12-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102187771B1 (ko) * 2014-03-13 2020-12-08 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
CN103871348B (zh) * 2014-03-26 2016-08-17 广州新视界光电科技有限公司 一种行集成电路
US9318598B2 (en) * 2014-05-30 2016-04-19 Texas Instruments Incorporated Trench MOSFET having reduced gate charge
KR102397388B1 (ko) * 2014-07-24 2022-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈 및 전자 기기
TWI560669B (en) * 2014-12-25 2016-12-01 Sitronix Technology Corp Power supplying module and related driving module and electronic device
KR102588078B1 (ko) * 2016-11-21 2023-10-13 엘지디스플레이 주식회사 표시장치
KR102445577B1 (ko) 2017-10-27 2022-09-20 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN108288451B (zh) * 2018-04-25 2021-12-14 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108735177A (zh) * 2018-07-20 2018-11-02 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示装置
CN109243357B (zh) * 2018-11-12 2021-11-12 中国科学院微电子研究所 像素扫描的驱动电路及方法
CN110379352B (zh) * 2019-08-07 2022-02-01 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339631B1 (en) * 1999-03-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Shift register
US6345085B1 (en) * 1999-11-05 2002-02-05 Lg. Philips Lcd Co., Ltd. Shift register
CN1369871A (zh) * 2001-02-13 2002-09-18 三星电子株式会社 移位寄存器及应用移位寄存器的液晶显示器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698239B1 (ko) * 2000-08-30 2007-03-21 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
KR100753365B1 (ko) * 2001-10-16 2007-08-30 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
KR100896404B1 (ko) * 2001-12-12 2009-05-08 엘지디스플레이 주식회사 레벨 쉬프터를 갖는 쉬프트 레지스터
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
JP4302535B2 (ja) * 2002-04-08 2009-07-29 サムスン エレクトロニクス カンパニー リミテッド ゲート駆動回路及びこれを有する液晶表示装置
GB2388236A (en) * 2002-05-01 2003-11-05 Cambridge Display Tech Ltd Display and driver circuits
US6845140B2 (en) * 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
TW550794B (en) * 2002-07-26 2003-09-01 Au Optronics Corp Shift register
TW564429B (en) * 2002-08-08 2003-12-01 Au Optronics Corp Shift register circuit
US20040056852A1 (en) * 2002-09-23 2004-03-25 Jun-Ren Shih Source driver for driver-on-panel systems
KR100908654B1 (ko) * 2002-11-27 2009-07-21 엘지디스플레이 주식회사 레벨 쉬프터 및 그를 내장한 래치
KR100574363B1 (ko) * 2002-12-04 2006-04-27 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 쉬프트 레지스터
KR100493385B1 (ko) * 2002-12-17 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시패널의 양 방향 구동 회로
KR100487439B1 (ko) * 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 평판표시장치의 양방향 구동 회로 및 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339631B1 (en) * 1999-03-02 2002-01-15 Lg. Philips Lcd Co., Ltd. Shift register
US6345085B1 (en) * 1999-11-05 2002-02-05 Lg. Philips Lcd Co., Ltd. Shift register
CN1369871A (zh) * 2001-02-13 2002-09-18 三星电子株式会社 移位寄存器及应用移位寄存器的液晶显示器

Also Published As

Publication number Publication date
KR20050068284A (ko) 2005-07-05
US20050156856A1 (en) 2005-07-21
CN1637549A (zh) 2005-07-13
US7420536B2 (en) 2008-09-02
KR101012972B1 (ko) 2011-02-10

Similar Documents

Publication Publication Date Title
CN1637549B (zh) 有源矩阵显示器件
CN100590689C (zh) 选通驱动器
KR101170241B1 (ko) Ｅｐｄ 및 디스플레이 장치의 구동회로
CN100578580C (zh) 移位寄存器、具备其的栅极驱动电路和显示板及其方法
US10019929B2 (en) Gate drive circuit and display device using the same
CN100580814C (zh) 移位寄存器
US9520098B2 (en) Gate driving circuit, display device and driving method
US8259895B2 (en) Bidirectional shifter register and method of driving same
US8559588B2 (en) Shift register
JP6914270B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
US8547368B2 (en) Display driving circuit having a memory circuit, display device, and display driving method
US10410597B2 (en) Shift register
JP2004505303A (ja) アクティブマトリクス表示装置
CN111684528A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2010116778A1 (ja) シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
US8933918B2 (en) Display driving circuit, display device and display driving method
JP6239918B2 (ja) ゲート信号線駆動回路及び表示装置
US8508513B2 (en) Display device
KR20140136254A (ko) 스캔 구동부 및 이를 이용한 표시장치
JP3638737B2 (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
KR101043673B1 (ko) 스토리지 인버젼을 위한 스토리지 드라이버
KR101053207B1 (ko) 오버랩 구동을 위한 액정표시장치용 쉬프트레지스터 및 그스테이지 회로
KR20230103629A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
JPH1031464A (ja) アクティブマトリクス型表示装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant