CN109243357B - 像素扫描的驱动电路及方法 - Google Patents

Abstract

本发明公开了一种像素扫描的驱动电路及方法。其中，该方法包括：控制部，用于提供控制信号，其中，控制信号包括：时钟控制信号和译码控制信号，时钟控制信号用于控制是否进行隔行扫描，译码控制信号用于控制起始扫描行；至少一个驱动部，与控制部相连，用于根据时钟控制信号和译码控制信号，生成用于进行像素扫描的驱动信号。本发明解决了现有像素驱动电路的驱动方式不灵活的技术问题。

Description

像素扫描的驱动电路及方法

技术领域

本发明涉及有源显示领域，具体而言，涉及一种像素扫描的驱动电路及方法。

背景技术

阵列基板行驱动GOA(Gate Driver on Array)技术是在有源显示领域，将栅极驱动电路(Gate Drive ICs)集成在阵列基板上的技术，代替了外接集成电路IC驱动，有效的降低了生产成本和功耗，省去了集成电路IC绑定区域，能够实现面板的窄边框化。该技术现已成为显示驱动的主流发展方向，不仅可以应用于显示主屏的驱动，而且可以作为屏下指纹识别等新型技术的扫描驱动。在不同应用中对驱动电路有不同的技术要求。

目前已有很多基于GOA技术的驱动电路被提出，但是这些电路都有个共同的局限性——每一级驱动电路都需要前一级驱动电路的输出作为输入信号，即这些驱动电路均以移位寄存器的模式工作，产生驱动信号。

图1是根据现有技术的一种移位寄存器模式GOA驱动电路的示意图，如图1所示，包括：9个驱动晶体管T1’-T9’，其中，驱动晶体管T1’的栅极和源极用于接收第n-1级GOA电路电流的输出信号Input’(N-1)，驱动晶体管T1’的漏极与驱动晶体管T2’的漏极相连；驱动晶体管T2’的源极与源极电源VSS相连，驱动晶体管T2’的栅极与输入接口C3’相连；驱动晶体管T3’的栅极用于接收第n-1级GOA电路电流的输出信号Input’(N-1)，驱动晶体管T3’的源极与源极电源VSS相连，驱动晶体管T3’的漏极与节点Q’相连；驱动晶体管T4’的栅极和源极与输入接口C3’相连，驱动晶体管T4’的漏极与节点Q’相连；驱动晶体管T5’的栅极与节点Q’相连，驱动晶体管T5’的源极与源极电源VSS’相连，驱动晶体管T5’的漏极与节点P’相连；驱动晶体管T6’的栅极与节点P’相连，驱动晶体管T6’的源极与输入接口C1’相连，驱动晶体管T6’的漏极与节点N’相连；驱动晶体管T7’的栅极与节点Q’相连，驱动晶体管T7’的源极与源极电源VSS’相连，驱动晶体管T7’的漏极与节点N’相连；驱动晶体管T8’的栅极与节点P’相连，驱动晶体管T8’的源极与输入接口C1’相连，驱动晶体管T8’的漏极用于输出信号Output’；驱动晶体管T9’的栅极与节点Q’相连，驱动晶体管T9’的源极与源极电源VSS’相连，驱动晶体管T9’的漏极与驱动晶体管T8’的漏极相连。

基于图1所示的GOA驱动电路，在生成的输出信号Output’的过程中，需要使用上一级COA驱动电路的输出信号Input’(N-1)。

图2是根据现有技术的一种移位寄存器模式GOA驱动电路的结构框图及输出波形的示意图，如图2所示，基于图1所示的移位寄存器模式GOA驱动电路，可以生成多行用于进行像素扫描的驱动信号，其中，每组移位寄存器模式GOA驱动电路即为一个驱动单元，用于生成每行像素扫描的驱动信号。

如图2所示，在驱动单元1’中，输入接口C1’用于接收时钟控制信号CLK1’，输入接口C3’用于接收时钟控制信号CLK3’，输出驱动信号OUT1’；在驱动单元2’中，输入接口C1’用于接收时钟控制信号CLK2’，输入接口C3’用于接收时钟控制信号CLK4’，输出驱动信号OUT2’；在驱动单元3’中，输入接口C1’用于接收时钟控制信号CLK3’，输入接口C3’用于接收时钟控制信号CLK1’，输出驱动信号OUT3’；在驱动单元4’中，输入接口C1’用于接收时钟控制信号CLK1’，输入接口C3’用于接收时钟控制信号CLK3’，输出驱动信号OUT4’；在驱动单元n’中，输入接口C1’用于接收时钟控制信号CLK4’，输入接口C3’用于接收时钟控制信号CLK1’，输出驱动信号OUTn’。

如图2所示，根据驱动信号OUT1’、OUT2’、OUT3’……OUTn’的输入波形的示意图可知，移位寄存器工作模式使该驱动电路只能进行逐行扫描。

针对上述现有像素驱动电路的驱动方式不灵活的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种像素扫描的驱动电路及方法，以至少解决现有像素驱动电路的驱动方式不灵活的技术问题。

根据本发明实施例的一个方面，提供了一种像素扫描的驱动电路，包括：控制部，用于提供控制信号，其中，所述控制信号包括：时钟控制信号和译码控制信号，所述时钟控制信号用于控制是否进行隔行扫描，所述译码控制信号用于控制起始扫描行；至少一个驱动部，与所述控制部相连，用于根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号。

进一步地，所述驱动部的数量根据像素的扫描行数确定。

进一步地，所述驱动部包括：译码驱动部，用于响应所述译码控制信号；时钟驱动部，用于响应所述时钟控制信号；其中，所述译码驱动部与所述时钟驱动部配合，生成所述驱动信号。

进一步地，所述译码驱动部包括：至少一个译码管，其中，所述译码管的栅极与译码接口相连，用于接收所述译码控制信号，所述译码管的源极通过第一连接端与所述时钟驱动部相连，所述译码管的源极通过第二连接端与所述时钟驱动部相连。

进一步地，所述译码管的数量根据像素的扫描行数确定。

进一步地，所述译码管的数量通过第一公式确定，其中，所述第一公式为

N为所述译码管的数量，M为所述扫描行数。

进一步地，在所述译码管为多个的情况下，多个所述译码管并联。

进一步地，所述时钟驱动部包括：第一驱动晶体管(T1)，其中，所述第一驱动晶体管(T1)的栅极与第一节点(Q)相连，所述第一驱动晶体管(T1)的源极与第四接口(C4)相连，所述第一驱动晶体管(T1)的漏极与输出端(OUT)相连；第二驱动晶体管(T2)，其中，所述第二驱动晶体管(T2)的栅极与第一接口(C1)相连，所述第二驱动晶体管(T2)的源极与源极电源(VSS)相连，所述第二驱动晶体管(T2)的漏极与输出端(OUT)相连；第三驱动晶体管(T3)，其中，所述第三驱动晶体管(T3)的栅极与第二节点(S)相连，所述第三驱动晶体管(T3)源极与源极电源(VSS)相连，所述第三驱动晶体管(T3)的漏极与所述第一驱动晶体管(T1)的漏极相连；第四驱动晶体管(T4)，其中，所述第四驱动晶体管(T4)的栅极与第二接口(C2)相连，所述第四驱动晶体管(T4)的源极与所述第二接口(C2)相连，漏极与所述第一节点(Q)相连；第五驱动晶体管(T5)，其中，所述第五驱动晶体管(T5)的栅极与所述第二节点(S)相连，所述第五驱动晶体管(T5)的源极与源极电源(VSS)相连，漏极与所述第一节点(Q)相连；第六驱动晶体管(T6)，其中，所述第六驱动晶体管(T6)的栅极与第三接口(C3)相连，所述第六驱动晶体管(T6)源极与所述第三接口(C3)相连，所述第六驱动晶体管(T6)的漏极通过第一连接端与所述译码驱动部相连；第七驱动晶体管(T7)，其中，所述第七驱动晶体管(T7)的栅极与所述第一接口(C1)相连，所述第七驱动晶体管(T7)的源极与源极电源(VSS)相连，所述第七驱动晶体管(T7)的漏极与所述第二节点(S)相连后，通过第二连接端与所述译码驱动部相连；第八驱动晶体管(T8)，其中，所述第八驱动晶体管(T8)的栅极与所述第四接口(C4)相连，所述第八驱动晶体管(T8)的源极与源极电源(VSS)相连，所述第八驱动晶体管(T8)的漏极与所述第二节点(S)相连；电容(CB)，其中，所述电容(CB)的第一端与所述第一节点(Q)相连，所述电容(CB)的第二端与所述第一驱动晶体管(T1)的漏极；其中，所述第一接口(C1)、所述第二接口(C2)、所述第三接口(C3)和所述第四接口(C4)，用于接收所述时钟控制信号。

进一步地，所述时钟控制信号包括：多个时钟控制信号，其中，所述时钟控制信号与所述第一接口(C1)、所述第二接口(C2)、所述第三接口(C3)和所述第四接口(C4)一一对应。

根据本发明实施例的另一方面，还提供了一种像素扫描的驱动方法，包括：获取控制信号，其中，所述控制信号包括：时钟控制信号和译码控制信号，所述时钟控制信号用于控制是否进行隔行扫描，所述译码控制信号用于控制起始扫描行；根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号。

进一步地，在根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号之前，所述方法还包括：确定用于生成所述驱动信号的驱动部的数量，其中，所述驱动部的数量根据像素的扫描行数确定。

进一步地，根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号包括：通过译码驱动部响应所述译码控制信号；通过时钟驱动部响应所述时钟控制信号；所述译码驱动部和所述时钟驱动部配合，生成所述驱动信号。

进一步地，所述译码驱动部包括至少一个译码管，在通过译码驱动部响应所述译码控制信号之前，所述方法还包括：根据像素的扫描行数确定所述译码管的数量。

进一步地，根据像素的扫描行数确定所述译码管的数量包括：通过第一公式确定所述译码管的数量，其中，所述第一公式为

N为所述译码管的数量，M为所述扫描行数。

在本发明实施例中，驱动部可以根据控制部提供的控制信号，生成用于进行像素扫描的驱动信号，控制部向驱动部提供的控制信号包括用于控制是否进行隔行扫描的时钟控制信号，和用于控制起始扫描行的译码控制信号，从而驱动部可以根据时钟控制信号生成用对像素进行隔行扫描的驱动信号，还可以根据译码控制信号生成用于控制像素起始扫描行的驱动信号，达到了生成用于对像素进行不同方式扫描的驱动信号的目的，从而实现了对像素扫描的方式进行灵活控制的技术效果，进而解决了现有像素驱动电路的驱动方式不灵活的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据现有技术的一种移位寄存器模式GOA驱动电路的示意图；

图2是根据现有技术的一种移位寄存器模式GOA驱动电路的结构框图及输出波形的示意图；

图3是根据本发明实施例的像素扫描的驱动电路的示意图；

图4是根据本发明实施例的像素扫描的驱动部的示意图；

图5是根据本发明实施例的像素扫描的驱动电路结构的示意图；

图6是根据本发明实施例的一种控制信号的时序图及编码方式的示意图一；

图7是根据本发明实施例的一种驱动信号的示意图一；

图8是根据本发明实施例的一种生成第二驱动信号的示意图一；

图9是根据本发明实施例的一种控制信号的时序图及编码方式的示意图二；

图10是根据本发明实施例的一种驱动信号的示意图二；

图11是根据本发明实施例的一种生成第二驱动信号的示意图二；

图12是根据本发明实施例的一种生成第六驱动信号的示意图一；

图13是根据本发明实施例的一种控制信号的时序图及编码方式的示意图三；

图14是根据本发明实施例的一种驱动信号的示意图三；

图15是根据本发明实施例的一种生成第六驱动信号的示意图二；

图16是根据本发明实施例的一种像素扫描的驱动方法的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图3是根据本发明实施例的像素扫描的驱动电路的示意图，如图3所示，包括：控制部31和驱动部33。

其中，控制部31，用于提供控制信号，其中，控制信号包括：时钟控制信号和译码控制信号，时钟控制信号用于控制是否进行隔行扫描，译码控制信号用于控制起始扫描行；至少一个驱动部33，与控制部相连，用于根据时钟控制信号和译码控制信号，生成用于进行像素扫描的驱动信号。

在本发明实施例中，驱动部可以根据控制部提供的控制信号，生成用于进行像素扫描的驱动信号，控制部向驱动部提供的控制信号包括用于控制是否进行隔行扫描的时钟控制信号，和用于控制起始扫描行的译码控制信号，从而驱动部可以根据时钟控制信号生成用对像素进行隔行扫描的驱动信号，还可以根据译码控制信号生成用于控制像素起始扫描行的驱动信号，达到了生成用于对像素进行不同方式扫描的驱动信号的目的，从而实现了对像素扫描的方式进行灵活控制的技术效果，进而解决了现有像素驱动电路的驱动方式不灵活的技术问题。

图4是根据本发明实施例的像素扫描的驱动部的示意图，如图4所示，驱动部33包括译码驱动部331和时钟驱动部333。

图5是根据本发明实施例的像素扫描的驱动电路结构的示意图，如图5所示，控制部31用于提供的控制信号，包括：时钟控制信号CLK1、CLK2、CLK3、CLK4和CLK5；驱动控制信号D0和

作为一种可选的实施例，驱动部的数量根据像素的扫描行数确定。

本发明上述实施例，驱动部的数量可以根据像素的扫描行数确定，其中，每个驱动部生成的驱动信号用于控制对应像素行的扫描。

例如，若需要扫描8行像素，则可以配置8个驱动部，每个驱动部生成的扫描信号用于驱动一行像素的扫描。

作为一种可选的实施例，驱动部包括：译码驱动部，用于响应译码控制信号；时钟驱动部，用于响应时钟控制信号；其中，译码驱动部与时钟驱动部配合，生成驱动信号。

本发明上述实施例，驱动部包括译码驱动部和时钟驱动部，通过译码驱动部响应译码控制信号，通过时钟驱动部响应时钟控制信号，使驱动部可以对译码控制信号和时钟控制信号做出响应，从而可以根据译码控制信号和时钟控制信号生成驱动信号。

作为一种可选的实施例，如图4所示，译码驱动部包括：至少一个译码管，其中，译码管的栅极与译码接口相连，用于接收译码控制信号，译码管的源极通过第一连接端与时钟驱动部相连，译码管的源极通过第二连接端与时钟驱动部相连。

作为一种可选的实施例，译码管的数量根据像素的扫描行数确定。

作为一种可选的实施例，译码管的数量通过第一公式确定，其中，第一公式为

N为译码管的数量，M为扫描行数。

作为一种可选的实施例，在译码管为多个的情况下，多个译码管并联。

作为一种可选的实施例，如图4所示，时钟驱动部包括：第一驱动晶体管(T1)，其中，第一驱动晶体管(T1)的栅极与第一节点(Q)相连，第一驱动晶体管(T1)的源极与第四接口(C4)相连，第一驱动晶体管(T1)的漏极与输出端(OUT)相连；第二驱动晶体管(T2)，其中，第二驱动晶体管(T2)的栅极与第一接口(C1)相连，第二驱动晶体管(T2)的源极与源极电源(VSS)相连，第二驱动晶体管(T2)的漏极与输出端(OUT)相连；第三驱动晶体管(T3)，其中，第三驱动晶体管(T3)的栅极与第二节点(S)相连，第三驱动晶体管(T3)源极与源极电源(VSS)相连，第三驱动晶体管(T3)的漏极与第一驱动晶体管(T1)的漏极相连；第四驱动晶体管(T4)，其中，第四驱动晶体管(T4)的栅极与第二接口(C2)相连，第四驱动晶体管(T4)的源极与第二接口(C2)相连，漏极与第一节点(Q)相连；第五驱动晶体管(T5)，其中，第五驱动晶体管(T5)的栅极与第二节点(S)相连，第五驱动晶体管(T5)的源极与源极电源(VSS)相连，漏极与第一节点(Q)相连；第六驱动晶体管(T6)，其中，第六驱动晶体管(T6)的栅极与第三接口(C3)相连，第六驱动晶体管(T6)源极与第三接口(C3)相连，第六驱动晶体管(T6)的漏极通过第一连接端与译码驱动部相连；第七驱动晶体管(T7)，其中，第七驱动晶体管(T7)的栅极与第一接口(C1)相连，第七驱动晶体管(T7)的源极与源极电源(VSS)相连，第七驱动晶体管(T7)的漏极与第二节点(S)相连后，通过第二连接端与译码驱动部相连；第八驱动晶体管(T8)，其中，第八驱动晶体管(T8)的栅极与第四接口(C4)相连，第八驱动晶体管(T8)的源极与源极电源(VSS)相连，第八驱动晶体管(T8)的漏极与第二节点(S)相连；电容(CB)，其中，电容(CB)的第一端与第一节点(Q)相连，电容(CB)的第二端与第一驱动晶体管(T1)的漏极；其中，第一接口(C1)、第二接口(C2)、第三接口(C3)和第四接口(C4)，用于接收时钟控制信号。

作为一种可选的实施例，时钟控制信号包括：多个时钟控制信号，其中，时钟控制信号与第一接口(C1)、第二接口(C2)、第三接口(C3)和第四接口(C4)一一对应。

本发明还提供了一种优选实施例，该优选实施例提供了一种GOA驱动电路。

本发明提供了一种基于GOA技术的驱动电路，该电路以译码器的模式工作，即每一行驱动信号相对独立，仅与译码管和外接时钟控制信号的编码方式有关，通过对译码管和外接时钟控制信号设计编码使其可以满足不同需求进行逐行扫描或隔行扫描。

如图4所示，本发明提供的驱动电路，包括：8个驱动晶体管TFT(T1-T8)，N个译码管(TD0-TDn-1)和一个电容(CB)，其中，译码管的个数N取决于所需扫描行数：N＝Log₂(扫描行数/4)，这里以N＝1为例，即译码管为TD0，共能产生8行扫描信号。

如图5所示，本发明向驱动部提供控制信号的控制信号包括：译码控制信号D0和

时钟控制信号CLK1、CLK2、CLK3、CLK4和CLK5。

本发明提供的技术方案，以针对8行像素进行扫描为例，译码管的数量N为1，驱动电路中包含控制部和8个驱动单元，其中，每个驱动单元即为一个驱动部，每个驱动单元在控制部的控制下，输出用于控制针对指定行像素进行扫描的驱动信号，例如，第一驱动单元U1可以生成用于控制对第一行像素进行扫描的第一驱动信号OUT1；第二驱动单元U2可以生成用于控制对第二行像素进行扫描的第二驱动信号OUT2；第三驱动单元U3可以生成用于控制对第三行像素进行扫描的第三驱动信号OUT3；第四驱动单元U4可以生成用于控制对第四行像素进行扫描的第四驱动信号OUT4；第五驱动单元U5可以生成用于控制对第五行像素进行扫描的第五驱动信号OUT5；第六驱动单元U6可以生成用于控制对第六行像素进行扫描的第六驱动信号OUT6；第七驱动单元U7可以生成用于控制对第七行像素进行扫描的第七驱动信号OUT7；第八驱动单元U8可以生成用于控制对第八行像素进行扫描的第八驱动信号OUT8。

可选地，第一驱动单元U1的第一接口C1用于接收时钟控制信号CLK3；第一驱动单元U1的第二接口C2用于接收时钟控制信号CLK4；第一驱动单元U1的第三接口C3用于接收时钟控制信号CLK5；第一驱动单元U1的第四接口C4用于接收时钟控制信号CLK2；第一驱动单元U1的译码接口D0用于接收译码控制信号D0。

可选地，第二驱动单元U2的第一接口C1用于接收时钟控制信号CLK4；第二驱动单元U2的第二接口C2用于接收时钟控制信号CLK1；第二驱动单元U2的第三接口C3用于接收时钟控制信号CLK2；第二驱动单元U2的第四接口C4用于接收时钟控制信号CLK3；第二驱动单元U2的译码接口D0用于接收译码控制信号D0。

可选地，第三驱动单元U3的第一接口C1用于接收时钟控制信号CLK5；第三驱动单元U3的第二接口C2用于接收时钟控制信号CLK2；第三驱动单元U3的第三接口C3用于接收时钟控制信号CLK3；第三驱动单元U3的第四接口C4用于接收时钟控制信号CLK4；第三驱动单元U3的译码接口D0用于接收译码控制信号D0。

可选地，第四驱动单元U4的第一接口C1用于接收时钟控制信号CLK2；第四驱动单元U4的第二接口C2用于接收时钟控制信号CLK3；第四驱动单元U4的第三接口C3用于接收时钟控制信号CLK4；第四驱动单元U4的第四接口C4用于接收时钟控制信号CLK1；第四驱动单元U4的译码接口D0用于接收译码控制信号D0。

可选地，第五驱动单元U5的第一接口C1用于接收时钟控制信号CLK3；第五驱动单元U5的第二接口C2用于接收时钟控制信号CLK4；第五驱动单元U5的第三接口C3用于接收时钟控制信号CLK5；第五驱动单元U5的第四接口C4用于接收时钟控制信号CLK2；第五驱动单元U5的译码接口D0用于接收译码控制信号

可选地，第六驱动单元U6的第一接口C1用于接收时钟控制信号CLK4；第六驱动单元U6的第二接口C2用于接收时钟控制信号CLK1；第六驱动单元U6的第三接口C3用于接收时钟控制信号CLK2；第六驱动单元U6的第四接口C4用于接收时钟控制信号CLK3；第六驱动单元U6的译码接口D0用于接收译码控制信号

可选地，第七驱动单元U7的第一接口C1用于接收时钟控制信号CLK5；第七驱动单元U7的第二接口C2用于接收时钟控制信号CLK2；第七驱动单元U7的第三接口C3用于接收时钟控制信号CLK3；第七驱动单元U7的第四接口C4用于接收时钟控制信号CLK4；第七驱动单元U7的译码接口D0用于接收译码控制信号

可选地，第八驱动单元U8的第一接口C1用于接收时钟控制信号CLK2；第八驱动单元U8的第二接口C2用于接收时钟控制信号CLK3；第八驱动单元U8的第三接口C3用于接收时钟控制信号CLK4；第八驱动单元U8的第四接口C4用于接收时钟控制信号CLK1；第八驱动单元U8的译码接口D0用于接收译码控制信号

可选地，当从首行位置开始，进行逐行扫描时，时钟控制信号与译码控制信号的时序图及编码方式如图6所示。

图6是根据本发明实施例的一种控制信号的时序图及编码方式的示意图一，如图6所示，基于上述图4所示的驱动部，和上述图5所示的驱动电路结构，控制部提供的译码控制信号D0为000111；时钟控制信号CLK1为10001000，时钟控制信号CLK2为01000100，时钟控制信号CLK3为00100010，时钟控制信号CLK4为00010001，时钟控制信号CLK5为10001000。

图7是根据本发明实施例的一种驱动信号的示意图一，如图7所示，基于上述图4所示的驱动部，上述图5所示的驱动电路结构和上述图6所示的控制信号，生成8行驱动信号OUT1-OUT8，其中，图7所示的驱动信号凸起部分表示对该驱动信号对应的像素行进行扫描。

以第二驱动信号OUT2为例，其工作方式可分为以下阶段：

图8是根据本发明实施例的一种生成第二驱动信号的示意图一，如图8所示，基于图6所示的控制信号，第二驱动单元U2中第一节点Q、第二节点S和第二驱动信号OUT2的电位随时序发生变化，具体过程如下：

1)第二接口C2为高打开第四驱动晶体管T4，第一节点Q升高；第二节点S为低；输出端OUT输出的第二驱动信号OUT2为低。

2)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为低，不影响第二节点S、第一节点Q的状态，输出端OUT输出的第二驱动信号OUT2仍为低。

3)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S为低；由于第一节点Q为高电平，第四接口C4通过第一驱动晶体管T1传至输出端OUT，输出的第二驱动信号OUT2为高电平；又由于电容耦合作用，第一节点Q进一步升高。

4)第一接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S置低；OUT置低；由于电容耦合，第一节点Q电平下降。

5)第二接口C2为高打开T4，第一节点Q为高；第二节点S为低；输出端OUT输出的第二驱动信号OUT2为低。

6)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为高，第二节点S升高；第一节点Q为低；输出端OUT输出的第二驱动信号OUT2为低。

7)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S降低；第一节点Q仍为低；输出端OUT输出的第二驱动信号OUT2为低。

8)第一接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S为低；第一节点Q为低；输出端OUT输出的第二驱动信号OUT2为低。

需要说明的是，4个时钟控制信号为一组，从首行起始扫描时驱动控制信号D0的编码以01为周期，周期为两组时钟控制信号。

可选地，当进行隔行扫描时，时钟控制信号与译码控制信号的时序图及编码方式如图9所示。

图9是根据本发明实施例的一种控制信号的时序图及编码方式的示意图二，如图9所示，基于上述图4所示的驱动部，和上述图5所示的驱动电路结构，控制部提供的译码控制信号D0为000111；时钟控制信号CLK1为00000000，时钟控制信号CLK2为01000100，时钟控制信号CLK3为00100010，时钟控制信号CLK4为00010001，时钟控制信号CLK5为10001000。

图10是根据本发明实施例的一种驱动信号的示意图二，如图10所示，基于上述图4所示的驱动部，上述图5所示的驱动电路结构和上述图9所示的控制信号，生成8行驱动信号OUT1-OUT8，其中，图10所示的驱动信号凸起部分表示对该驱动信号对应的像素行进行扫描。

以第二驱动信号OUT2为例，其工作方式可分为以下阶段：

图11是根据本发明实施例的一种生成第二驱动信号的示意图二，如图11所示，基于图9所示的控制信号，第二驱动单元U2中第一节点Q、第二节点S和第二驱动信号OUT2的电位随时序发生变化，具体过程如下：

1)第二接口C2为低，第一节点Q为低；第二节点S为低；输出端OUT输出的第二驱动信号OUT2为低。

2)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为低，不影响第二节点S、第一节点Q的状态，输出端OUT输出的第二驱动信号OUT2仍为低。

3)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S为低；由于第一节点Q为低电平，输出端OUT输出的第二驱动信号OUT2仍为低电平。

4)第一接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S为低；第一节点Q为低；输出端OUT输出的第二驱动信号OUT2为低。

5)第二接口C2为低，第一节点Q为低；第二节点S为低；输出端OUT输出的第二驱动信号OUT2为低。

6)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为高，第二节点S升高；第一节点Q为低；输出端OUT输出的第二驱动信号OUT2为低。

7)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S降低；第一节点Q仍为低；输出端OUT输出的第二驱动信号OUT2为低。

8)第一接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S为低；第一节点Q为低；输出端OUT输出的第二驱动信号OUT2为低。

可选地，当从首行位置开始，进行逐行扫描时，时钟控制信号与译码控制信号的时序图及编码方式如图6所示，生成的驱动信号如图7所示，此处不再赘述。

以第六驱动信号OUT6为例，其工作方式可分为以下阶段：

图12是根据本发明实施例的一种生成第六驱动信号的示意图一，如图12所示，基于图6所示的控制信号，第六驱动单元U6中第一节点Q、第二节点S和第六驱动信号OUT6的电位随时序发生变化，具体过程如下：

1)第二接口C2为高打开第四驱动晶体管T4，第一节点Q为高；第二节点S为低；输出端OUT输出的第六驱动信号OUT6为低。

2)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为高，第二节点S升高；第一节点Q置低；输出端OUT输出的第六驱动信号OUT6仍为低。

3)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S为低；第一节点Q为低；输出端OUT输出的第六驱动信号OUT6为低。

4)第一接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S为低；第一节点Q为低；输出端OUT输出的第六驱动信号OUT6为低。

5)第二接口C2为高打开第四驱动晶体管T4，第一节点Q为高；第二节点S为低；输出端OUT输出的第六驱动信号OUT6为低。

6)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为低，第二节点S仍为低；第一节点Q为高；输出端OUT输出的第六驱动信号OUT6为低。

7)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S降低；由于第一节点Q为高电平，第四接口C4通过第一驱动晶体管T1传至输出端OUT，输出高电平；又由于电容耦合作用，第一节点Q进一步升高；第一节点Q仍为低；输出端OUT输出的第六驱动信号OUT6为低。

(8)第二接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S为低；输出端OUT输出的第六驱动信号OUT6置低；由于电容耦合，第一节点Q电平下降。

可选地，当从显示屏中间位置开始扫描时，时钟控制信号与译码控制信号的时序图及编码方式如图13所示。

图13是根据本发明实施例的一种控制信号的时序图及编码方式的示意图三，如图13所示，基于上述图4所示的驱动部，和上述图5所示的驱动电路结构，控制部提供的译码控制信号D0为111111；时钟控制信号CLK1为10001000，时钟控制信号CLK2为01000100，时钟控制信号CLK3为00100010，时钟控制信号CLK4为00010001，时钟控制信号CLK5为10001000。

图14是根据本发明实施例的一种驱动信号的示意图三，如图14所示，基于上述图4所示的驱动部，上述图5所示的驱动电路结构和上述图13所示的控制信号，生成8行驱动信号OUT1-OUT8，其中，图13所示的驱动信号凸起部分表示对该驱动信号对应的像素行进行扫描。

以第六驱动信号OUT6为例，其工作方式可分为以下阶段：

图15是根据本发明实施例的一种生成第六驱动信号的示意图二，如图15所示，基于图13所示的控制信号，第六驱动单元U6中第一节点Q、第二节点S和第六驱动信号OUT6的电位随时序发生变化，具体过程如下：

1)第二接口C2为高打开第四驱动晶体管T4，第一节点Q为高；第二节点S为低；输出端OUT输出的第六驱动信号OUT6为低。

2)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为低，不影响第二节点S、第一节点Q的状态，输出端OUT输出的第六驱动信号OUT6仍为低。

3)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S为低；由于第一节点Q为高电平，第四接口C4通过第一驱动晶体管T1传至输出端OUT，输出高电平；又由于电容耦合作用，第一节点Q进一步升高。

4)第一接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S置低；输出端OUT输出的第六驱动信号OUT6置低；由于电容耦合，第一节点Q电平下降。

5)第二接口C2为高打开第四驱动晶体管T4，第一节点Q为高；第二节点S为低；输出端OUT输出的第六驱动信号OUT6为低。

6)第三接口C3为高打开第六驱动晶体管T6，由于译码管TD0接收的驱动控制信号D0为低，第二节点S仍为低；第一节点Q为高；输出端OUT输出的第六驱动信号OUT6为低。

7)第四接口C4为高打开第一驱动晶体管T1和第八驱动晶体管T8，第二节点S为低；由于第一节点Q为高电平，第四接口C4通过第一驱动晶体管T1传至输出端OUT，输出高电平；又由于电容耦合作用，第一节点Q进一步升高。

8)第一接口C1为高打开第七驱动晶体管T7和第二驱动晶体管T2，第二节点S置低；输出端OUT输出的第六驱动信号OUT6置低；由于电容耦合，第一节点Q电平下降。

可选地，当从中间位置起始扫描时，译码控制信号D0的编码以1为周期，周期为一组时钟控制信号。扫描频率为从起始位置扫描的两倍，周期为从起始位置扫描的一半。

需要说明的是，本发明对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方法，本领域普通技术人员可对其进行简单地更改或替换，例如：

仅实现可选择起始扫描位置功能时，可去掉时钟控制信号CLK5，将奇数级与时钟控制信号CLK5连接的接口连接至时钟控制信号CLK1，同时可去掉第八驱动晶体管T8，其中，T8和时钟控制信号CLK5均为隔行扫描提供功能。

当需要用于对更多行数的像素进行扫描的驱动信号时，仅需要按照N＝Log₂(扫描行数/4)得到N，并将N个译码管并联于电路译码部分即可。

因为译码管为并联关系，所以译码控制信号D0-Dn-1编码方式可以互换，注意调整每一级译码管接口与相应信号的连接关系对应即可。

表1是根据本发明实施例的一种包括3个译码管的编码方式及其周期表，如表1所示，按照N＝3(即32行扫描线)列举了选择不同起始扫描位置时译码管的编码方式及其周期，其中，3个译码管包括译码管TD0、译码管TD1和译码管TD2，译码管TD0用于接收所述译码控制信号D0，译码管TD1用于接收所述译码控制信号D1，译码管TD2用于接收所述译码控制信号D2。

需要说明的是，译码管的数量N为其他值的情况均以此类推。

起始位置	D0编码	D1编码	D2编码	周期
					OUT1	01010101	00110011	00001111	8组时钟周期
OUT5	1010101	0110011	0001111	7组时钟周期
					OUT9	010101	110011	001111	6组时钟周期
OUT13	10101	10011	01111	5组时钟周期
					OUT17	0101	0011	1111	4组时钟周期
OUT21	101	011	111	3组时钟周期
					OUT25	01	11	11	2组时钟周期
OUT29	1	1	1	1组时钟周期

表1

本发明提供了一种基于GOA技术的驱动电路，该电路以译码器的模式工作，可以使其根据不同需求灵活得通过对译码管设计编码选择起始扫描位置，缩短了扫描周期，极大的满足了高效率扫描的要求。例如在屏下指纹识别应用中，指纹信息大多都不是从可识别区域的最上方开始的，此时如果每次仍从首行开始扫描，扫描速度受到了很大的限制，而利用本发明的设计方法即可从具有有效信息的附近位置开始扫描，极大地提高了响应速度，有利于提高屏下指纹识别的效率。

根据本发明实施例，提供了一种像素扫描的驱动方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

图16是根据本发明实施例的一种像素扫描的驱动方法的流程图，如图16所示，该方法包括如下步骤：

步骤S1602，获取控制信号，其中，控制信号包括：时钟控制信号和译码控制信号，时钟控制信号用于控制是否进行隔行扫描，译码控制信号用于控制起始扫描行；

步骤S1604，根据时钟控制信号和译码控制信号，生成用于进行像素扫描的驱动信号。

在本发明实施例中，驱动部可以根据控制部提供的控制信号，生成用于进行像素扫描的驱动信号，控制部向驱动部提供的控制信号包括用于控制是否进行隔行扫描的时钟控制信号，和用于控制起始扫描行的译码控制信号，从而驱动部可以根据时钟控制信号生成用对像素进行隔行扫描的驱动信号，还可以根据译码控制信号生成用于控制像素起始扫描行的驱动信号，达到了生成用于对像素进行不同方式扫描的驱动信号的目的，从而实现了对像素扫描的方式进行灵活控制的技术效果，进而解决了现有像素驱动电路的驱动方式不灵活的技术问题。

作为一种可选的实施例，在根据时钟控制信号和译码控制信号，生成用于进行像素扫描的驱动信号之前，方法还包括：确定用于生成驱动信号的驱动部的数量，其中，驱动部的数量根据像素的扫描行数确定。

作为一种可选的实施例，根据时钟控制信号和译码控制信号，生成用于进行像素扫描的驱动信号包括：通过译码驱动部响应译码控制信号；通过时钟驱动部响应时钟控制信号；译码驱动部和时钟驱动部配合，生成驱动信号。

作为一种可选的实施例，译码驱动部包括至少一个译码管，在通过译码驱动部响应译码控制信号之前，方法还包括：根据像素的扫描行数确定译码管的数量。

作为一种可选的实施例，根据像素的扫描行数确定译码管的数量包括：通过第一公式确定译码管的数量，其中，第一公式为

N为译码管的数量，M为扫描行数。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种像素扫描的驱动电路，其特征在于，包括：

控制部，用于提供控制信号，其中，所述控制信号包括：时钟控制信号和译码控制信号，所述时钟控制信号用于控制是否进行隔行扫描，所述译码控制信号用于控制起始扫描行；

至少一个驱动部，与所述控制部相连，用于根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号；

其中，所述驱动部包括：

译码驱动部，用于响应所述译码控制信号；

时钟驱动部，用于响应所述时钟控制信号；

其中，所述译码驱动部与所述时钟驱动部配合，生成所述驱动信号；

其中，所述译码驱动部包括：

至少一个译码管，其中，所述译码管的栅极与译码接口相连，用于接收所述译码控制信号，所述译码管的源极与所述时钟驱动部中第六驱动晶体管（T6）的漏极相连，所述译码管的漏极与所述时钟驱动部中第七驱动晶体管（T7）的漏极相连；

其中，所述译码管的数量根据像素的扫描行数确定。

2.根据权利要求1所述的电路，其特征在于，所述驱动部的数量根据像素的扫描行数确定。

3.根据权利要求1所述的电路，其特征在于，在所述译码管为多个的情况下，多个所述译码管并联。

4.根据权利要求1所述的电路，其特征在于，所述时钟驱动部包括：

第一驱动晶体管（T1），其中，所述第一驱动晶体管（T1）的栅极与第一节点（Q）相连，所述第一驱动晶体管（T1）的源极与第四接口（C4）相连，所述第一驱动晶体管（T1）的漏极与输出端（OUT）相连；

第二驱动晶体管（T2），其中，所述第二驱动晶体管（T2）的栅极与第一接口（C1）相连，所述第二驱动晶体管（T2）的源极与源极电源（VSS）相连，所述第二驱动晶体管（T2）的漏极与输出端（OUT）相连；

第三驱动晶体管（T3），其中，所述第三驱动晶体管（T3）的栅极与第二节点（S）相连，所述第三驱动晶体管（T3）源极与源极电源（VSS）相连，所述第三驱动晶体管（T3）的漏极与所述第一驱动晶体管（T1）的漏极相连；

第四驱动晶体管（T4），其中，所述第四驱动晶体管（T4）的栅极与第二接口（C2）相连，所述第四驱动晶体管（T4）的源极与所述第二接口（C2）相连，漏极与所述第一节点（Q）相连；

第五驱动晶体管（T5），其中，所述第五驱动晶体管（T5）的栅极与所述第二节点（S）相连，所述第五驱动晶体管（T5）的源极与源极电源（VSS）相连，漏极与所述第一节点（Q）相连；

第六驱动晶体管（T6），其中，所述第六驱动晶体管（T6）的栅极与第三接口（C3）相连，所述第六驱动晶体管（T6）源极与所述第三接口（C3）相连，所述第六驱动晶体管（T6）的漏极通过第一连接端与所述译码驱动部相连；

第七驱动晶体管（T7），其中，所述第七驱动晶体管（T7）的栅极与所述第一接口（C1）相连，所述第七驱动晶体管（T7）的源极与源极电源（VSS）相连，所述第七驱动晶体管（T7）的漏极与所述第二节点（S）相连后，通过第二连接端与所述译码驱动部相连；

第八驱动晶体管（T8），其中，所述第八驱动晶体管（T8）的栅极与所述第四接口（C4）相连，所述第八驱动晶体管（T8）的源极与源极电源（VSS）相连，所述第八驱动晶体管（T8）的漏极与所述第二节点（S）相连；

电容（CB），其中，所述电容（CB）的第一端与所述第一节点（Q）相连，所述电容（CB）的第二端与所述第一驱动晶体管（T1）的漏极；

其中，所述第一接口（C1）、所述第二接口（C2）、所述第三接口（C3）和所述第四接口（C4），用于接收所述时钟控制信号。

5.根据权利要求4所述的电路，其特征在于，所述时钟控制信号包括：多个时钟控制信号，其中，所述时钟控制信号与所述第一接口（C1）、所述第二接口（C2）、所述第三接口（C3）和所述第四接口（C4）一一对应。

6.一种像素扫描的驱动方法，其特征在于，包括：

获取控制信号，其中，所述控制信号包括：时钟控制信号和译码控制信号，所述时钟控制信号用于控制是否进行隔行扫描，所述译码控制信号用于控制起始扫描行；

根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号；

其中，根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号包括：

通过译码驱动部响应所述译码控制信号；

通过时钟驱动部响应所述时钟控制信号；

所述译码驱动部和所述时钟驱动部配合，生成所述驱动信号；

其中，所述译码驱动部包括至少一个译码管，在通过译码驱动部响应所述译码控制信号之前，所述方法还包括：

根据像素的扫描行数确定所述译码管的数量。

7.根据权利要求6所述的方法，其特征在于，在根据所述时钟控制信号和所述译码控制信号，生成用于进行像素扫描的驱动信号之前，所述方法还包括：

确定用于生成所述驱动信号的驱动部的数量，其中，所述驱动部的数量根据像素的扫描行数确定。

Images