CN107527586B - 显示面板以及栅极驱动装置 - Google Patents
显示面板以及栅极驱动装置 Download PDFInfo
- Publication number
- CN107527586B CN107527586B CN201710879486.4A CN201710879486A CN107527586B CN 107527586 B CN107527586 B CN 107527586B CN 201710879486 A CN201710879486 A CN 201710879486A CN 107527586 B CN107527586 B CN 107527586B
- Authority
- CN
- China
- Prior art keywords
- driving circuit
- switch unit
- driving
- signal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 238000006073 displacement reaction Methods 0.000 claims description 89
- 239000003990 capacitor Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 9
- 230000000087 stabilizing effect Effects 0.000 description 5
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
Abstract
本发明公开了一种显示面板,包含至少一显示区块以及一栅极驱动装置。显示区块包含N×N个像素以形成N行N列的一矩阵。N为大于或等于3的正整数。栅极驱动装置用以依据一先后次序驱动该N×N个像素每一者。当栅极驱动装置驱动该些像素中位于该矩阵中第K行第N列的一第一像素后,接着栅极驱动装置驱动该些像素中位于该矩阵中第1行第(N‑K+2)列的一第二像素。K为2至N之间的正整数。
Description
技术领域
本发明是有关于一种显示的相关技术,且特别是有关于一种显示面板以及栅极驱动装置。
背景技术
在显示技术中,区块驱动(block driving)已被发展出来。在现有的相关技术中,随着解析度的提升,X方向的定址频率与Y方向的定址频率之间的差异将对应地大幅提升。在这种情况下,稳压电容需加入至栅极驱动电路中,以达到稳压的目的。然而,稳压电容将不利于显示面板的窄边化。由此可见,现有的显示技术仍存在不便与缺陷。
发明内容
本发明内容的一实施方式关于一种显示面板。显示面板包含至少一显示区块以及一栅极驱动装置。显示区块包含N×N个像素以形成N行N列的一矩阵。N为大于或等于3的正整数。栅极驱动装置用以依据一先后次序驱动该N×N个像素每一者。当栅极驱动装置驱动该些像素中位于该矩阵中第K行第N列的一第一像素后,接着栅极驱动装置驱动该些像素中位于该矩阵中第1行第(N-K+2)列的一第二像素。K为2至N之间的正整数。
本发明内容的一实施方式关于一种显示面板。显示面板包含至少一显示区块以及一第一栅极驱动电路。第一栅极驱动电路用以驱动显示区块的N条列定址线。N为大于或等于4的正整数。第一栅极驱动电路包含N级驱动电路。N级驱动电路各自用以输出一位移信号以驱动该些列定址线中对应的一者。当N级驱动电路中一第(N-1)级驱动电路依据前一级驱动电路输出的位移信号以输出第(N-1)级驱动电路的位移信号后,第(N-1)级驱动电路依据一第一驱动信号的电位及该N级驱动电路中一第N级驱动电路输出的该位移信号选择性再次输出位移信号。
本发明内容的一实施方式关于一种栅极驱动装置。栅极驱动装置用以驱动一显示面板的N条定址线。N为大于或等于4的正整数。栅极驱动装置包含N级驱动电路。N级驱动电路各自包含一节点及一第一开关单元。第一开关单元依据节点的电位以将一时脉信号传输至第一开关单元的一输出端作为一位移信号以驱动N条定址线中对应的一者。N级驱动电路中一第(N-1)级驱动电路包含一第二开关单元、一第三开关单元以及一第四开关单元。第二开关单元用以依据N级驱动电路中一第(N-2)级驱动电路输出的位移信号以将一第一电平电压传输至第(N-1)级驱动电路的节点。第三开关单元具有一输入端及一输出端并依据N级驱动电路中一第N级驱动电路输出的位移信号导通。第三开关单元的输出端连接第(N-1)级驱动电路的节点。第四开关单元用以依据一第一驱动信号以将一第二电平电压传输至第三开关单元的输入端。第二电平电压与第一电平电压反相,第一开关单元依据第一电平电压导通以及依据第二电平电压截止。
综上所述,显示面板采用特定次序驱动显示区块中的像素,使得X方向的定址频率与Y方向的定址频率相同。如此,可避免增加额外的稳压电容于显示面板中。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附图式的说明如下:
图1是依照本发明一实施例所绘示的一种显示面板的示意图;
图2是图1的显示面板中一区域的详细示意图;
图3A~图3D是依照本发明一实施例所绘示的图1的栅极驱动电路中不同级驱动电路的电路图;
图4是X方向于右上方驱动期间的时序图;
图5是X方向于左下方驱动期间的时序图;
图6A~图6D是依照本发明一实施例所绘示的图1的栅极驱动电路中不同级驱动电路的电路图;
图7是Y方向于左下方驱动期间的时序图;以及
图8是Y方向于右上方驱动期间的时序图。
其中,附图标记:
100:显示面板
120:显示区块
140:栅极驱动装置
140X:栅极驱动电路
140Y:栅极驱动电路
160:无线数据模块
X1、X2、X3、X4、X5:列定址线
Y1、Y2、Y3、Y4、Y5:行定址线
A:区域
P11~P15、P21~P25、P31~P35、P41~P45、P51~P55:像素
D1、D2、D3、D4、D5:数据线
S1、S2:开关单元
C0、C1、C2:电容
302、304、306、308、602、604、606、608:驱动电路
ST1、ST2:驱动信号
CK:时脉信号
XCK:时脉信号
GX(1)、GX(2)、GX(3)、GX(4)、GX(5)、GX(M)、GX(M-1)、GX(M+1)、GX(N)、GY(1)、GY(2)、GY(3)、GY(4)、GY(5):位移信号
T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13:时间
M1~M17、SW1、SW2、SW3、SW4:开关单元
V1、V2:电平电压
Q、N1:节点
3020、3040、3060、3080:下拉电路
VGL:电压
ST1_i、ST2_i、ST1_j、ST2_j:控制信号
ST2_y:信号
具体实施方式
下文举实施例配合所附图式作详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构运作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,皆为本发明所涵盖的范围。另外,图式仅以说明为目的,并未依照原尺寸作图。为使便于理解,下述说明中相同元件或相似元件将以相同的符号标示而言明。
在全篇说明书与申请专利范围所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此发明的内容中与特殊内容中的平常意义。
应当理解,当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到(或耦接到)”另一元件时,其可以直接在另一元件上或与另一元件连接(或耦接),或者中间元件可以也存在。相反,当元件被称为“直接在另一元件上“或”直接连接到(或耦接到)”另一元件时,不存在中间元件。如本文所使用的,“连接(或耦接)”可以指物理及/或电性连接(或电性耦接)。
关于本文中所使用的“第一”、“第二”、“第三”…等,并非特别指称次序或顺位的意思,亦非用以限定本发明,其仅仅是为了区别以相同技术用语描述的元件或操作而已。
请参考图1。图1是依照本发明一实施例所绘示的一种显示面板100的示意图。在一些实施例中,显示面板100包含至少一显示区块120以及栅极驱动装置140。
以图1示例而言,显示面板100包含多个显示区块120。栅极驱动装置140用以驱动该些显示区块120。在一些实施例中,显示面板100是采用区块驱动(block driving)技术。在此些实施例中,栅极驱动装置140可同步驱动该些显示区块120,以进行画面显示。
在一些实施例中,各个显示区块120包含N×N个像素。该些像素形成具有N行N列的矩阵。在一些实施例中,N为大于或等于3的正整数。
在一些实施例中,栅极驱动装置140可采用栅极驱动电路基板(gate on array;GOA)技术,显示面板100将具有窄边化的优点,但不限于此GOA技术。在一些实施例中,栅极驱动装置140包含多个栅极驱动电路140X以及多个栅极驱动电路140Y。该些栅极驱动电路140X以及该些栅极驱动电路140Y用以驱动该些显示区块120中的像素。
在一些实施例中,假若各个显示区块120包含5×5个像素,各个显示区块120则对应地更包含5条列定址线X1~X5以及5条行定址线Y1~Y5。列定址线X1~X5电性耦接显示区块120中的像素以及栅极驱动电路140X。行定址线Y1~Y5电性耦接显示区块120中的像素以及栅极驱动电路140Y。如此,栅极驱动电路140X以及栅极驱动电路140Y得以分别驱动列定址线X1~X5以及行定址线Y1~Y5,进而驱动显示区块120中的像素。
上述栅极驱动电路、显示区块、列定址线以及行定址线的数量仅用以示例的目的。栅极驱动电路、显示区块、列定址线以及行定址线的各种数量皆在本揭示内容的考量范围内。
请参考图2。图2是图1的显示面板100中区域A的详细示意图。为了易于理解的目的,图2中与图1中相似的元件将指定相同的标号。
在一些实施例中,显示面板100更包含至少一无线数据模块160以及多条数据线D1~D5。无线数据模块160电性耦接数据线D1~D5。数据线D1~D5电性耦接显示区块120中的像素。在一些实施例中,无线数据模块160通过无线传输的方式接收数据信号。无线数据模块160通过数据线D1~D5将接收到的数据信号传输至显示区块120中对应的像素,以使对应的像素显示出对应的灰阶值。在一些实施例中,无线数据模块160是以感应线圈实现,但不限于此。于其它实施例中,各种得以实现无线数据模块160的元件皆在本揭示内容的考量范围内。
以图2示举例而言,显示区块120包含5×5个像素。显示区块120可包含25个像素,即像素P11~P15、像素P21~P25、像素P31~P35、像素P41~P45以及像素P51~P55。在一些实施例中,列定址线X1~X5以及行定址线Y1~Y5以交错(interlace)方式(例如:垂直方式)设置,以形成N×N个节点。上述该些像素分别设置于该些节点上,以形成具有N行N列的显示矩阵。
为了易于理解的目的,图2仅绘示出像素P11的详细内部图。在一些实施例中,像素P11包含开关单元S1、开关单元S2以及电容C0。
上述该些开关单元分别具有一控制端以及两连接端。电容C0具有两连接端。在一些实施例中,上述该些开关单元是以薄膜晶体管TFT实现。在这些实施例中,任一开关单元的两连接端分别为源极端(source)以及漏极端(drain),且该开关单元的控制端则为栅极端(gate)。各种得以实现该些开关单元的元件皆在本揭示内容的考量范围内。
在一些实施例中,开关单元S1的第一连接端电性耦接数据线D1。开关单元S1的第二连接端电性耦接开关单元S2的第一连接端。开关单元S2的第二连接端则电性耦接电容C0的第一连接端。电容C0的第二连接端电性耦接至预定电位端(例如:地端)。列定址线X1电性耦接开关单元S1的控制端。如此,栅极驱动电路140X得以输出位移信号GX(1)至列定址线X1以导通开关单元S1。行定址线Y1电性耦接开关单元S2的控制端。如此,栅极驱动电路140Y得以输出位移信号GY(1)至行定址线Y1以导通开关单元S2。当像素P11中的开关单元S1以及开关单元S2皆导通时,代表像素P11被驱动。在这种情况下,无线数据模块160得以将对应的数据信号通过数据线D1传输至开关单元S1的第一连接端。数据信号接着经由开关单元S1以及开关单元S2传输至电容C0的第一连接端,以对电容C0进行充电。如此,像素P11得以依据数据信号显示出对应的灰阶值。
由于其余像素的元件以及驱动方式相似于像素P11,故于此不再赘述。
在一些实施例中,栅极驱动电路140X以及140Y依据一先后次序驱动显示区块120中的像素。在一些实施例中,此先后次序为“对角线次序”或者是“斜向次序”。举例而言,显示区块120中的像素的驱动次序为像素P11、像素P22、像素P33、像素P44、像素P55、像素P12、像素P23、像素P34、像素P45、像素P13、像素P24、像素P35、像素P14、像素P25、像素P15、像素P21、像素P32、像素P43、像素P54、像素P31、像素P42、像素P53、像素P41、像素P52、像素P51。
换个方式解释,栅极驱动电路140X以及140Y先驱动对角线上的像素(例如:P11、像素P22、像素P33、像素P44、像素P55)。接着,栅极驱动电路140X以及140Y驱动位于显示区块120右上方的像素(例如:像素P12、像素P23、像素P34、像素P45、像素P13、像素P24、像素P35、像素P14、像素P25、像素P15)。最后,栅极驱动电路140X以及140Y驱动位于显示区块120左下方的像素(例如:像素P21、像素P32、像素P43、像素P54、像素P31、像素P42、像素P53、像素P41、像素P52、像素P51)。于部份实施例中,先驱动对角线上的像素(如前所述的像素)之后,也可接着驱动位于显示区块120左下方的像素(如前所述的像素),最后,驱动位于显示区块120右上方的像素(如前所述的像素),但不限于此。
再换个方式解释,当栅极驱动电路140X以及140Y驱动位于第i行第j列的像素(例如:像素P11)后,栅极驱动电路140X以及140Y接着驱动位于第i+1行第j+1列的像素(例如:像素P22)。i以及j为1至(N-1)之间的正整数。当栅极驱动电路140X以及140Y驱动位于第i+1行第j+1的像素(例如:像素P22)后,栅极驱动电路140X以及140Y接着驱动位于第i+2行第j+2列的像素(例如:像素P33),以此类推。
当栅极驱动电路140X以及140Y依据上述的驱动顺序驱动到位于第K行第N列的像素(例如:像素P55)后,栅极驱动电路140X以及140Y接着驱动位于第1行第(N-K+2)列的像素(例如:像素P12)。K为2至N之间的正整数。接着,栅极驱动电路140X以及140Y驱动位于第1+1行第(N-K+2)+1列的像素(例如:像素P23),以此类推。
当栅极驱动电路140X以及140Y依据上述的驱动顺序驱动到位于第1行第N列的像素(例如:像素P15)后,栅极驱动电路140X以及140Y接着驱动位于第2行第1列的像素(例如:像素P21)。接着,栅极驱动装置140驱动位于第2+1行1+1列的像素(例如:像素P32),以此类推。
当栅极驱动电路140X以及140Y依据上述的驱动顺序驱动位于第N行第N-1列的像素(例如:像素P54)被驱动后,栅极驱动装置120接着驱动位于第3行第1列的像素(例如:像素P31),以此类推。
藉由上述的驱动顺序,显示区块120中的该些像素将以“对角线次序”或者是“斜向次序”被驱动。
为了易于了解,后述内容将该些像素的驱动区分为X方向以及Y方向。X方向是指栅极驱动电路140X如何通过列定址线X1~X5依照“对角线次序”驱动该些像素。Y方向是指栅极驱动电路140Y如何通过行定址线Y1~Y5依照“对角线次序”驱动该些像素。
以下内容将先针对X方向进行描述。
请参考图3A~图3D。图3A~图3D是依照本发明一实施例所绘示的图1的栅极驱动电路140X中不同级驱动电路的电路图。
在一些实施例中,栅极驱动电路140X包含N级驱动电路,N为大于或等于3的正整数。举例而言,当N等于3时,栅极驱动电路140X包含驱动电路302(第1级驱动电路)、驱动电路306(第2级驱动电路)以及驱动电路308(第3级驱动电路)。
在一些实施例中,栅极驱动电路140X包含N级驱动电路,N为大于或等于4的正整数。举例而言,当N等于4时,栅极驱动电路140X包含驱动电路302(第1级驱动电路)、驱动电路304(第2级驱动电路)、驱动电路306(第3级驱动电路)以及驱动电路308(第4级驱动电路)。再举例而言,当N等于5时,栅极驱动电路140X包含驱动电路302(第1级驱动电路)、两个驱动电路304(第2级驱动电路以及第3级驱动电路)、驱动电路306(第4级驱动电路)以及驱动电路308(第5级驱动电路)。换言之,驱动电路302用以实现第1级驱动电路,驱动电路304用以实现第2级至倒数第3级驱动电路,驱动电路306用以实现倒数第2级驱动电路,驱动电路308用以实现最后一级驱动电路。
在一些实施例中,不同级驱动电路分别用以输出位移信号以驱动对应的列定址线。举例而言,第1级驱动电路用以输出位移信号GX(1)以驱动列定址线X1。第2级驱动电路用以输出位移信号GX(2)以驱动列定址线X2。第3级驱动电路用以输出位移信号GX(3)以驱动列定址线X3。第4级驱动电路用以输出位移信号GX(4)以驱动列定址线X4。第5级驱动电路用以输出位移信号GX(5)以驱动列定址线X5。
请参考图4。图4是X方向于右上方驱动期间的时序图。图4中绘示了控制信号ST1_i、控制信号ST2_i、驱动信号ST1、驱动信号ST2、位移信号GX(1)~GX(5)、时脉信号CK以及时脉信号XCK(后述以反相时脉信号XCK称之)的时序图。以下请一并参考图3A~图3D以及图4。
在一些实施例中,图3A中的驱动电路302是N级驱动电路中的第1级驱动电路。驱动电路302用以依据驱动信号ST1以及驱动信号ST2输出位移信号GX(1),以驱动列定址线X1。
如图3A所示,驱动电路302包含第六开关单元M6、第七开关单元M7、第八开关单元M8、第一开关单元M1、下拉电路3020以及电容C1。第六开关单元M6具有一输入端以及一输出端。第七开关单元M7具有一输入端以及一输出端。第八开关单元M8具有一输入端以及一输出端。第六开关单元M6的输入端用以接收电平电压V1。在一些实施例中,电平电压V1具有高电平。第六开关单元M6依据驱动信号ST1导通,例如:第六开关单元M6的控制端接收驱动信号ST1,使得第六开关单元M6导通。第六开关单元M6的输出端电性耦接第七开关单元M7的输入端。第七开关单元M7依据驱动信号ST2导通,例如:第七开关单元M7的控制端接收驱动信号ST2,使得第七开关单元M7导通。第七开关单元M7的输出端与第八开关单元M8的输出端电性耦接于节点Q。第八开关单元M8的输入端用以接收电平电压V2。在一些实施例中,电平电压V2具有低电平。在一些实施例中,电平电压V2与电平电压V1为反相。第八开关单元M8依据位移信号GX(2)导通,例如:第八开关单元M8的控制端接收位移信号GX(2),使得第八开关单元M8导通。第一开关单元M1具有一输入端以及一输出端。第一开关单元M1的输入端用以接收时脉信号CK。第一开关单元M1依据位于节点Q的电压导通,例如:第一开关单元M1的控制端接收节点Q的电压,使得第一开关单元M1导通。第一开关单元M1的输出端用以输出位移信号GX(1)。
在一些实施例中,下拉电路3020包含电容C2、开关单元SW1、开关单元SW2、开关单元SW3以及开关单元SW4。电容C2的第一端用以接收时脉信号CK。开关单元SW1的第一端耦接电容C2的第二端。开关单元SW1的控制端耦接节点Q。开关单元SW1第二端用以接收电压VGL。开关单元SW2的第一端耦接节点Q。开关单元SW2的控制端耦接开关单元SW1的第一端。开关单元SW2的第二端用以接收电压VGL。开关单元SW3的第一端耦接第一开关单元M1的输出端。开关单元SW3的控制端耦接开关单元SW1的第一端。开关单元SW3的第二端用以接收电压VGL。开关单元SW4的第一端耦接第一开关单元M1的输出端。开关单元SW4的控制端用以接收时脉信号XCK。开关单元SW4的第二端用以接收电压VGL。
在一些实施例中,驱动电路302更包含第九开关单元M9以及第十开关单元M10。第九开关单元M9输入端用以接收电平电压V1,第九开关单元M9输出端电性耦接于第十开关单元M10输出端与第一开关单元M1的控制端。第十开关单元M10的输入端用以接收信号ST2_y。第九开关单元M9用以依据控制信号ST1_i,例如:第九开关单元M9的控制端用以接收控制信号ST1_i,将电平电压V1传输至第一开关单元M1的控制端(即:节点Q)。第十开关单元M10用以依据控制信号ST2_i,例如:第十开关单元M10的控制端用以接收控制信号ST2_i,将信号ST2_y传输至第一开关单元M1的控制端。
由于控制信号ST1_i以及ST2_i具有低电平,因此第九开关单元M9以及第十开关单元M10为截止。如此,电平电压V1以及信号ST2_y无法分别通过第九开关单元M9以及第十开关单元M10传输至节点Q。
在时间T1,驱动信号ST1具有高电平。第六开关单元M6依据驱动信号ST1导通,以将电平电压V1传输至第六开关单元M6的输出端。在时间T1,驱动信号ST2亦具有高电平。第七开关单元M7依据驱动信号ST2导通,以将电平电压V1传输至节点Q。电容C1将电平电压V1储存在节点Q。第一开关单元M1依据位于节点Q的电压导通。时脉信号CK将会通过第一开关单元M1传输至第一开关单元M1的输出端,以产生位移信号GX(1)。由于时脉信号CK在时间T2具有高电平,因此位移信号GX(1)在时间T2具有高电平。如此,列定址线X1将会被驱动。
由于位于节点Q的电压在时间T2具有高电平,因此开关单元SW1在时间T2会导通。电压VGL会通过开关单元SW1传输至开关单元SW2的控制端以及开关单元SW3的控制端。在一些实施例中,电压VGL具有低电平。开关单元SW2以及开关单元SW3依据电压VGL截止。在这种情况下,位于节点Q的电压以及位移信号GX(1)得以维持高电平。
在时间T3,位移信号GX(2)具有高电平,因此第八开关单元M8导通。电平电压V2通过第八开关单元M8传输至节点Q。由于电平电压V2具有低电平,因此第一开关单元M1截止。由于反相时脉信号XCK在时间T3具有高电平,因此开关单元SW4导通。位移信号GX(1)通过开关单元SW4被下拉至电压VGL。故,位移信号GX(1)在时间T3具有低电平。
在一些实施例中,图3B中的驱动电路304是N级驱动电路中的第M级驱动电路,M为介于2至(N-2)之间的正整数。若驱动电路304是第2级驱动电路,驱动电路304输出位移信号GX(2)以驱动列定址线X2。若驱动电路304是第3级驱动电路,驱动电路304输出位移信号GX(3)以驱动列定址线X3。以此类推。
在一些实施例中,驱动电路304依据前一级驱动电路所输出的位移信号GX(M-1)输出位移信号GX(M)。驱动电路304更依据下一级驱动电路所输出的位移信号GX(M+1)停止继续输出位移信号GX(M)。
如图3B所示,驱动电路304包含第十三开关单元M13、第十四开关单元M14、第十五开关单元M15、第十六开关单元M16、第一开关单元M1、下拉电路3040以及电容C1。在一些实施例中,驱动电路304是第2级驱动电路。第十三开关单元M13具有一输入端以及一输出端。第十四开关单元M14具有一输入端以及一输出端。第十三开关单元M13的输入端用以接收电平电压V1。第十四开关单元M14的输入端用以接收电平电压V2。第十四开关单元M14的输出端与第十三开关单元M13的输出端电性耦接于节点Q。第十三开关单元M13用以依据位移信号GX(M-1)将电平电压V1传输至节点Q。第十四开关单元M14用以依据位移信号GX(M+1)将电平电压V2传输至节点Q。
在一些实施例中,下拉电路3040包含电容C2、开关单元SW1、开关单元SW2、开关单元SW3以及开关单元SW4。电容C2的第一端用以接收时脉信号CK或反相时脉信号XCK。开关单元SW1的第一端耦接电容C2的第二端。开关单元SW1的控制端耦接节点Q。开关单元SW1第二端用以接收电压VGL。开关单元SW2的第一端耦接节点Q。开关单元SW2的控制端耦接开关单元SW1的第一端。开关单元SW2的第二端用以接收电压VGL。开关单元SW3的第一端耦接第一开关单元M1的输出端。开关单元SW3的控制端耦接开关单元SW1的第一端。开关单元SW3的第二端用以接收电压VGL。开关单元SW4的第一端耦接第一开关单元M1的输出端。开关单元SW4的控制端用以接收时脉信号CK或反相时脉信号XCK。开关单元SW4的第二端用以接收电压VGL。
在一些实施例中,驱动电路304更包含第十七开关单元M17。第十七开关单元M17用以依据控制信号ST2_i将电平电压V2传输至第一开关单元M1的控制端。由于控制信号ST2_i具有低电平,因此第十七开关单元M17为截止。
在时间T2,以第2级驱动电路为例,位移信号GX(1)具有高电平,因此第十三开关单元M13导通。电平电压V1通过第十三开关单元M13传输至节点Q。第一开关单元M1依据位于节点Q的电压导通。接着,反相时脉信号XCK将会通过第一开关单元M1传输至第一开关单元M1的输出端,以产生位移信号GX(2)。由于反相时脉信号XCK在时间T3具有高电平,因此位移信号GX(2)在时间T3具有高电平。如此,列定址线X2将会被驱动。
在时间T4,由于位移信号GX(3)具有高电平,因此第十四开关单元M14导通。电平电压V2通过第十四开关单元M14传输至节点Q。由于电平电压V2具有低电平,因此第一开关单元M1截止。时脉信号CK在时间T4具有高电平,因此开关单元SW4导通。位移信号GX(2)通过开关单元SW4被下拉至电压VGL。故,位移信号GX(2)在时间T4具有低电平。
在一些实施例中,若驱动电路304是第2级驱动电路,第一开关单元M1用以接收反相时脉信号XCK,开关单元SW4受时脉信号CK控制,电容C2用以接收反相时脉信号XCK。若驱动电路304是第3级驱动电路,第一开关单元M1用以接收时脉信号CK,开关单元SW4受反相时脉信号XCK控制,电容C2用以接收时脉信号CK。
换个方式解释,在偶数级的驱动电路中,第一开关单元M1用以接收反相时脉信号XCK,开关单元SW4受时脉信号CK控制,电容C2用以接收反相时脉信号XCK。在奇数级的驱动电路中,第一开关单元M1则用以接收时脉信号CK,开关单元SW4则受反相时脉信号XCK控制,电容C2则用以接收时脉信号CK。
再换个方式解释,相邻级的驱动电路中反相时脉信号XCK与时脉信号CK互换。
在一些实施例中,驱动电路304依据位移信号GX(M)及位移信号GX(N)接收驱动信号ST1,并依据驱动信号ST1的电位选择性再次输出位移信号GX(M)。
如图3B所示,第十五开关单元M15具有一输入端以及一输出端。第十六开关单元M16具有一输入端以及一输出端。第十五开关单元M15的输入端用以接收驱动信号ST1。第十五开关单元M15的输出端与第十六开关单元M16的输入端电性耦接于节点N1。第十五开关单元M15用以依据位移信号GX(M)将驱动信号ST1传输至节点N1。第十六开关单元M16的输出端电性耦接节点Q。第十六开关单元M16用以依据位移信号GX(N)导通,以将驱动信号ST1传输至节点Q。
举例来说,在驱动电路304为第2级驱动电路的情况下,当位移信号GX(2)具有高电平(例如:时间T3)时,具有高电平的驱动信号ST1会传输至节点N1。当最后一级的位移信号GX(5)具有高电平(例如:时间T6)时,位于节点N1的驱动信号ST1传输至节点Q。第一开关单元M1依据传输至节点Q的驱动信号ST1的高电平导通。反相时脉信号XCK通过第一开关单元M1传输至第一开关单元M1的输出端。由于反相时脉信号XCK在时间T7具有高电平,因此位移信号GX(2)在时间T7具有高电平。换句话说,具有高电平的位移信号GX(2)再次被输出。
若驱动电路304为第3级驱动电路,由于时脉信号CK在时间T8具有高电平,因此位移信号GX(3)在时间T8具有高电平。由于当驱动电路304是第3级驱动电路时,其具有相似于上述的操作,故于此不再赘述。
在一些实施例中,图3C中的驱动电路306是N级驱动电路中的第(N-1)级驱动电路。换个方式解释,驱动电路306是倒数第2级驱动电路。由于在图1的实施例中N等于5,驱动电路306是第4级驱动电路。驱动电路306用以输出位移信号GX(4)以驱动列定址线X4。
如图3C所示,驱动电路306包含第二开关单元M2、第三开关单元M3、第四开关单元M4、第一开关单元M1、下拉电路3060以及电容C1。关单元MS1具有一输入端以及一输出端。第三开关单元M3具有一输入端以及一输出端。第四开关单元M4具有一输入端以及一输出端。第二开关单元M2的输入端用以接收电平电压V1。第二开关单元M2用以依据位移信号GX(N-2)将电平电压V1传输至节点Q。第三开关单元M3的输出端电性耦接第二开关单元M2的输出端于节点Q。第三开关单元M3的输入端电性耦接第四开关单元M4的输出端。第四开关单元M4的输入端用以接收电平电压V2。第四开关单元M4用以依据驱动信号ST1将电平电压V2传输至第三开关单元M3的输入端。第三开关单元M3依据位移信号GX(N)导通以将电平电压V2传输至节点Q。第一开关单元M1依据位于节点Q的电压导通或截止。
在一些实施例中,下拉电路3060包含电容C2、开关单元SW1、开关单元SW2、开关单元SW3以及开关单元SW4。电容C2的第一端用以接收时脉信号CK或反相时脉信号XCK。开关单元SW1的第一端耦接电容C2的第二端。开关单元SW1的控制端耦接节点Q。开关单元SW1第二端用以接收电压VGL。开关单元SW2的第一端耦接节点Q。开关单元SW2的控制端耦接开关单元SW1的第一端。开关单元SW2的第二端用以接收电压VGL。开关单元SW3的第一端耦接第一开关单元M1的输出端。开关单元SW3的控制端耦接开关单元SW1的第一端。开关单元SW3的第二端用以接收电压VGL。开关单元SW4的第一端耦接第一开关单元M1的输出端。开关单元SW4的控制端用以接收时脉信号CK或反相时脉信号XCK。开关单元SW4的第二端用以接收电压VGL。
在一些实施例中,驱动电路306更包含第五开关单元M5。第五开关单元M5用以依据控制信号ST2_i将电平电压V2传输至第一开关单元M1的控制端。由于控制信号ST2_i具有低电平,因此第五开关单元M5为截止。
在时间T4,以第4级驱动电路为例(N=5),位移信号GX(3)具有高电平,因此第二开关单元M2导通。电平电压V1通过第二开关单元M2传输至节点Q。第一开关单元M1依据位于节点Q的电压导通。反相时脉信号XCK通过第一开关单元M1传输至第一开关单元M1的输出端,以产生位移信号GX(4)。由于反相时脉信号XCK在时间T5具有高电平,因此位移信号GX(4)在时间T5具有高电平。如此,列定址线X4将会被驱动。
在时间T6,驱动信号ST1以及位移信号GX(5)具有高电平。第四开关单元M4依据驱动信号ST1导通且第三开关单元M3依据位移信号GX(5)导通,以将电平电压V2传输至节点Q。由于电平电压V2具有低电平,因此第一开关单元M1截止。时脉信号CK在时间T6具有高电平,因此开关单元SW4导通。位移信号GX(4)通过开关单元SW4被下拉至电压VGL。故,位移信号GX(4)在时间T6具有低电平。
在一些实施例中,当驱动电路306依据位移信号GX(N-2)输出位移信号GX(N-1)后,驱动电路306依据驱动信号ST1的电位以及位移信号GX(N)选择性再次输出位移信号GX(N-1)。
举例而言,驱动电路306在时间T5输出具有高电平的位移信号GX(4)。在时间T6,由于驱动信号ST1以及位移信号GX(5)具有高电平,第三开关单元M3以及第四开关单元M4导通。电平电压V2通过第三开关单元M3以及第四开关单元M4传输至节点Q。第一开关单元M1依据位于节点Q的电位截止。位移信号GX(4)通过开关单元SW4被下拉至电压VGL。由于位移信号GX(3)、位移信号GX(5)以及驱动信号ST1在时间T7具有低电平,因此位移信号GX(4)在时间T7仍被下拉电路3060下拉至电压VGL。也就是说,驱动电路306停止输出具有高电平的位移信号GX(4)。
在时间T9,由于驱动信号ST1具有低电平,因此第四开关单元M4截止。第一开关单元M1依据位于节点Q的电压导通。反相时脉信号XCK通过第一开关单元M1传输至第一开关单元M1的输出端。由于反相时脉信号XCK在时间T10具有高电平,因此位移信号GX(4)在时间T10具有高电平。
在一些实施例中,图3D中的驱动电路308是N级驱动电路中的第N级驱动电路。换个方式解释,驱动电路308是最后1级驱动电路。由于在图1的实施例中N等于5,驱动电路308是第5级驱动电路。驱动电路308用以输出位移信号GX(5)以驱动列定址线X5。
如图3D所示,驱动电路308包含第十一开关单元M11、第十二开关单元M12、第一开关单元M1、下拉电路3080以及电容C1。第十一开关单元M11用以依据位移信号GX(N-1)将电平电压V1传输至节点Q。第十二开关单元M12用以依据驱动信号ST2将电平电压V2传输至节点Q。
在一些实施例中,下拉电路3080包含电容C2、开关单元SW1、开关单元SW2、开关单元SW3以及开关单元SW4。电容C2的第一端用以接收时脉信号CK或反相时脉信号XCK。开关单元SW1的第一端耦接电容C2的第二端。开关单元SW1的控制端耦接节点Q。开关单元SW1第二端用以接收电压VGL。开关单元SW2的第一端耦接节点Q。开关单元SW2的控制端耦接开关单元SW1的第一端。开关单元SW2的第二端用以接收电压VGL。开关单元SW3的第一端耦接第一开关单元M1的输出端。开关单元SW3的控制端耦接开关单元SW1的第一端。开关单元SW3的第二端用以接收电压VGL。开关单元SW4的第一端耦接第一开关单元M1的输出端。开关单元SW4的控制端用以接收时脉信号CK或反相时脉信号XCK。开关单元SW4的第二端用以接收电压VGL。
在一些实施例中,当驱动电路308输出位移信号GX(5)后,驱动电路308依据驱动信号ST2停止继续输出位移信号GX(5)。
在时间T5,位移信号GX(4)具有高电平,因此第十一开关单元M11导通。电平电压V1通过第十一开关单元M11传输至节点Q。第一开关单元M1依据位于节点Q的电压导通。时脉信号CK通过第一开关单元M1传输至第一开关单元M1的输出端,以产生位移信号GX(5)。由于时脉信号CK在时间T6具有高电平,因此位移信号GX(5)在时间T6具有高电平。如此,列定址线X5将会被驱动。
另外,在时间T7,驱动信号ST2具有高电平,因此第十二开关单元M12导通。电平电压V2通过第十二开关单元M12传输至节点Q。由于电平电压V2具有低电平,因此第一开关单元M1截止。位移信号GX(5)会通过开关单元SW4被下拉至电压VGL。故,位移信号GX(5)在时间T7具有低电平。换句话说,具有高电平的位移信号GX(5)在时间T7停止输出。
藉由相似的运作,列定址线X2在时间T7被驱动。接着,列定址线X3、列定址线X4、列定址线X5、列定址线X4、列定址线X5、列定址线X5将依序被驱动。如此,可完成X方向于右上方的驱动。
请参考图5。图5是X方向于左下方驱动期间的时序图。以下仅针对较特别的时间点进行说明,其余部分相似于前述的电路操作。
在时间T11,控制信号ST1_i具有高电平。因此,图3A中的第九开关单元M9导通。电平电压V1通过第九开关单元M9将第一开关单元M1导通,使得位移信号GX(1)基于时脉信号CK而于时间T12具有高电平。
在时间T13,控制信号ST2_i具有高电平。因此,图3C中的开关SW4导通。电平电压V2通过第五开关单元M5将第一开关单元M1截止。因此,位移信号GX(4)在时间T13具有低电平。
请参考图6A~图6D。图6A~图6D是依照本发明一实施例所绘示的图1的栅极驱动电路140Y中不同级驱动电路的电路图。
在一些实施例中,栅极驱动电路140Y包含N级驱动电路,N为大于或等于3的正整数。举例而言,当N等于3时,栅极驱动电路140Y包含驱动电路602、驱动电路606以及驱动电路608。在一些实施例中,栅极驱动电路140Y包含N级驱动电路,N为大于或等于4的正整数。举例而言,当N等于4时,栅极驱动电路140Y包含驱动电路602、驱动电路604、驱动电路606以及驱动电路608。
在一些实施例中,不同级驱动电路分别用以输出位移信号以驱动对应的行定址线。举例而言,第1级驱动电路用以输出位移信号GY(1)以驱动行定址线Y1。第2级驱动电路用以输出位移信号GY(2)以驱动行定址线Y2。第3级驱动电路用以输出位移信号GY(3)以驱动行定址线Y3。第4级驱动电路用以输出位移信号GY(4)以驱动行定址线Y4。第5级驱动电路用以输出位移信号GY(5)以驱动行定址线Y5。
在一些实施例中,图6A的驱动电路602的架构相似于图3A的驱动电路302的架构,且两者具有相似的操作。图6B的驱动电路604的架构相似于图3B的驱动电路304的架构,且两者具有相似的操作。图6C的驱动电路606的架构相似于图3C的驱动电路606的架构,且两者具有相似的操作。图6D的驱动电路608的架构相似于图3D的驱动电路308的架构,且两者具有相似的操作。
为了便于了解,相似的元件将指定相同标号。以下仅针对不同处进行叙述,其余部分相似于前述实施例的内容。图6A的第九开关单元M9是受控制信号ST1_j控制,第十开关单元M10是受控制信号ST2_j控制。图6B的第十七开关单元M17是受控制信号ST2_j控制。图6C的第五开关单元M5是受控制信号ST2_j控制。
请参考图7。图7是Y方向于左下方驱动期间的时序图。在一些实施例中,图2中显示区块120的Y方向于左下方驱动相似于X方向于右上方的驱动,因此图7相似于图4。请参考图8。图8是Y方向于右上方驱动期间的时序图。在一些实施例中,图2中显示区块120的Y方向于右上方驱动相似于X方向于左下方的驱动,因此图8相似于图5。
藉由上述配置,显示面板100于X方向的定址频率与Y方向的定址频率相同。在这种情况下,可避免增加稳压电容。
综上所述,显示面板采用特定次序驱动显示区块中的像素,使得X方向的定址频率与Y方向的定址频率相同。如此,可避免增加额外的稳压电容于显示面板中。虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何本领域具通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (12)
1.一种显示面板,其特征在于,包含:
至少一显示区块;
一第一栅极驱动电路,用以驱动该至少一显示区块的N条列定址线,其中N为大于或等于4的正整数,该第一栅极驱动电路包含:
N级驱动电路,各自用以输出一位移信号以驱动该些列定址线中对应的一者,
其中当该N级驱动电路中一第(N-1)级驱动电路依据前一级驱动电路输出的该位移信号以输出该第(N-1)级驱动电路的该位移信号后,该第(N-1)级驱动电路依据一第一驱动信号的电位及该N级驱动电路中一第N级驱动电路输出的该位移信号选择性再次输出该位移信号。
2.如权利要求1所述的显示面板,其特征在于,该N级驱动电路中一第1级驱动电路依据该第一驱动信号及一第二驱动信号驱动输出该第1级驱动电路的该位移信号。
3.如权利要求1所述的显示面板,其特征在于,当该第N级驱动电路输出该位移信号后,该第N级驱动电路依据一第二驱动信号停止继续输出该第N级驱动电路的该位移信号。
4.如权利要求1所述的显示面板,其特征在于,该N级驱动电路中一第M级驱动电路依据前一级驱动电路输出的该位移信号输出该第M级驱动电路的该位移信号,并依据下一级驱动电路输出的该位移信号停止继续输出该第M级驱动电路的该位移信号,该第M级驱动电路更依据该第M级驱动电路输出的该位移信号及该第N级驱动电路的该位移信号以接收该第一驱动信号,并依据接收的该第一驱动信号的电位以选择性再次输出该第M级驱动电路的该位移信号,其中M为介于2至(N-2)之间的正整数。
5.如权利要求1所述的显示面板,其特征在于,更包含:
一第二栅极驱动电路,用以驱动该至少一显示区块的N条行定址线,其中该些行定址线与该些列定址线垂直交错形成N×N个节点,该些节点上各自设有一像素,以形成N行N列的一矩阵,该第二栅极驱动装置包含:
N级驱动电路,各自用以输出一位移信号以驱动该些行定址线中对应的一者,
其中当该矩阵中第1行第N列的该像素被驱动后,依据该第一栅极驱动电路中该第N级驱动电路输出的该位移信号,该第二栅极驱动电路的该N级驱动电路中一第2级驱动电路输出该第二栅极驱动电路的该第2级驱动电路的该位移信号,以驱动该矩阵中第2行的一行定址线。
6.一种栅极驱动装置,其特征在于,用以驱动一显示面板的N条定址线,其中N为大于或等于4的正整数,该栅极驱动装置包含:
N级驱动电路,各自包含一节点及一第一开关单元,该第一开关单元依据该节点的电位以将一时脉信号传输至该第一开关单元的一输出端作为一位移信号以驱动该N条定址线中对应的一者,
其中该N级驱动电路中一第(N-1)级驱动电路包含:
一第二开关单元,用以依据该N级驱动电路中一第(N-2)级驱动电路输出的该位移信号以将一第一电平电压传输至该第(N-1)级驱动电路的该节点;
一第三开关单元,具有一输入端及一输出端并依据该N级驱动电路中一第N级驱动电路输出的该位移信号导通,其中该第三开关单元的该输出端连接该第(N-1)级驱动电路的该节点;以及
一第四开关单元,用以依据一第一驱动信号以将一第二电平电压传输至该第三开关单元的该输入端,
其中该第二电平电压与该第一电平电压反相,该第一开关单元依据该第一电平电压导通以及依据该第二电平电压截止。
7.如权利要求6所述的栅极驱动装置,其特征在于,该第(N-1)级驱动电路更包含:
一第五开关单元,用以依据一第二控制信号以将该第二电平电压传送至该第一开关单元的一控制端。
8.如权利要求6所述的栅极驱动装置,其特征在于,该N级驱动电路中一第1级驱动电路包含:
一第六开关单元,用以依据该第一驱动信号以将该第一电平电压传输至该第六开关单元的一输出端;
一第七开关单元,具有一输入端及一输出端并依据一第二驱动信号导通,其中该第七开关单元的该输入端连接该第六开关单元的该输出端,该第七开关单元的该输出端连接该第1级驱动电路的该节点;以及
一第八开关单元,用以依据该N级驱动电路中一第2级驱动电路输出的该位移信号以将该第二电平电压传输至该第1级驱动电路的该节点。
9.如权利要求8所述的栅极驱动装置,其特征在于,该第1级驱动电路更包含:
一第九开关单元,用以依据一第一控制信号以将该第一电平电压传送至该第一开关单元的一控制端;以及
一第十开关单元,用以依据一第二控制信号以将一第一信号传送至该第一开关单元的该控制端。
10.如权利要求8所述的栅极驱动装置,其特征在于,该N级驱动电路中该第N级驱动电路包含:
一第十一开关单元,用以依据该(N-1)级驱动电路输出的该位移信号以将该第一电平电压传输至该第N级驱动电路的该节点;以及
一第十二开关单元,用以依据该第二驱动信号以将该第二电平电压传输至该第N级驱动电路的该节点。
11.如权利要求10所述的栅极驱动装置,其特征在于,该N级驱动电路中一第M级驱动电路包含:
一第十三开关单元,用以依据该N级驱动电路中一第(M-1)级驱动电路输出的该位移信号以将该第一电平电压传输至该第M级驱动电路的该节点;
一第十四开关单元,用以依据该N级驱动电路中一第(M+1)级驱动电路输出的该位移信号以将该第二电平电压传输至该第M级驱动电路的该节点;
一第十五开关单元,用以依据该第M级驱动电路输出的该位移信号以将该第一驱动信号传输至该第十二开关单元的一输出端;以及
一第十六开关单元,具有一输入端及一输出端并依据该第N级驱动电路输出的该位移信号导通,其中该第十六开关单元的该输入端连接该第十五开关单元的该输出端,该第十六开关单元的该输出端连接该第M级驱动电路的该节点,
其中M为介于2至(N-2)之间的正整数。
12.如权利要求11所述的栅极驱动装置,其特征在于,该第M级驱动电路更包含:
一第十七开关单元,用以依据一第二控制信号以将该第二电平电压传送至该第一开关单元的一控制端。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106125599 | 2017-07-28 | ||
TW106125599A TWI649597B (zh) | 2017-07-28 | 2017-07-28 | 顯示面板以及閘極驅動裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107527586A CN107527586A (zh) | 2017-12-29 |
CN107527586B true CN107527586B (zh) | 2020-06-19 |
Family
ID=60737160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710879486.4A Active CN107527586B (zh) | 2017-07-28 | 2017-09-26 | 显示面板以及栅极驱动装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN107527586B (zh) |
TW (1) | TWI649597B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110208993A (zh) * | 2019-05-15 | 2019-09-06 | 深圳市华星光电技术有限公司 | 显示面板 |
TWI724817B (zh) * | 2020-03-12 | 2021-04-11 | 友達光電股份有限公司 | 發光二極體顯示器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1881474A (zh) * | 2005-06-13 | 2006-12-20 | 三星电子株式会社 | 移位寄存器和包括该移位寄存器的显示设备 |
CN101950544A (zh) * | 2010-09-14 | 2011-01-19 | 华映光电股份有限公司 | 液晶显示装置的驱动电路 |
TW201239842A (en) * | 2011-03-30 | 2012-10-01 | Novatek Microelectronics Corp | Gate diver for dual-gate display and frame control method thereof |
CN103632639A (zh) * | 2012-08-21 | 2014-03-12 | 群康科技(深圳)有限公司 | 栅极驱动电路结构及其显示装置 |
US8774346B2 (en) * | 2011-09-23 | 2014-07-08 | Hydis Technologies Co., Ltd. | Shift register and driving circuit using the same |
-
2017
- 2017-07-28 TW TW106125599A patent/TWI649597B/zh active
- 2017-09-26 CN CN201710879486.4A patent/CN107527586B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1881474A (zh) * | 2005-06-13 | 2006-12-20 | 三星电子株式会社 | 移位寄存器和包括该移位寄存器的显示设备 |
CN101950544A (zh) * | 2010-09-14 | 2011-01-19 | 华映光电股份有限公司 | 液晶显示装置的驱动电路 |
TW201239842A (en) * | 2011-03-30 | 2012-10-01 | Novatek Microelectronics Corp | Gate diver for dual-gate display and frame control method thereof |
US8774346B2 (en) * | 2011-09-23 | 2014-07-08 | Hydis Technologies Co., Ltd. | Shift register and driving circuit using the same |
CN103632639A (zh) * | 2012-08-21 | 2014-03-12 | 群康科技(深圳)有限公司 | 栅极驱动电路结构及其显示装置 |
Also Published As
Publication number | Publication date |
---|---|
TW201910874A (zh) | 2019-03-16 |
CN107527586A (zh) | 2017-12-29 |
TWI649597B (zh) | 2019-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108154835B (zh) | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 | |
CN108319385B (zh) | 移位寄存器及具有移位寄存器的触控显示装置 | |
CN107767806B (zh) | 双向移位寄存器及具有双向移位寄存器的显示驱动系统 | |
JP5110680B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
US10748499B2 (en) | GOA circuit | |
US8948336B2 (en) | Shift register and driving method thereof, gate driving apparatus and display apparatus | |
US8704748B2 (en) | Gate driving circuit having improved tolerance to gate voltage ripple and display device having the same | |
JP5229788B2 (ja) | 表示装置の駆動装置及びこれを含む表示装置 | |
EP3316236A1 (en) | Shift register unit, drive method therefor, gate drive circuit, and display device | |
CN106297624B (zh) | 移位寄存器和显示装置 | |
EP2722843B1 (en) | Shift register, method for driving the same, array substrate, and display apparatus | |
CN109461411B (zh) | 栅极驱动电路及显示面板 | |
US20170287388A1 (en) | Shift register, method for driving same, gate driving circuit | |
US20170025079A1 (en) | Shift register unit and driving method thereof, gate driving circuit and display device | |
US10217422B2 (en) | Array substrate, driving method thereof and electronic paper | |
CN108877720B (zh) | 栅极驱动电路、显示装置及驱动方法 | |
EP3929908A1 (en) | Shift register unit and driving method therefor, gate driving circuit and driving method therefor, and display device | |
JP2007034305A (ja) | 表示装置 | |
US10078993B2 (en) | Gate driver on array substrate and liquid crystal display adopting the same | |
US9401220B2 (en) | Multi-phase gate driver and display panel using the same | |
CN109920357B (zh) | 栅极驱动电路和方法、显示装置 | |
WO2018082268A1 (en) | Gate driving circuit and driving method thereof, display substrate, and display device | |
CN107527586B (zh) | 显示面板以及栅极驱动装置 | |
KR20140036729A (ko) | 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치 | |
CN107633829B (zh) | 一种复位电路、移位寄存器及其驱动方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |