CN1581475B - 互连结构的制造方法 - Google Patents

互连结构的制造方法 Download PDF

Info

Publication number
CN1581475B
CN1581475B CN2004100485795A CN200410048579A CN1581475B CN 1581475 B CN1581475 B CN 1581475B CN 2004100485795 A CN2004100485795 A CN 2004100485795A CN 200410048579 A CN200410048579 A CN 200410048579A CN 1581475 B CN1581475 B CN 1581475B
Authority
CN
China
Prior art keywords
film
path
illusory
wiring
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100485795A
Other languages
English (en)
Other versions
CN1581475A (zh
Inventor
富田和朗
桥本圭司
西冈康隆
松本晋
关口满
岩崎晃久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Publication of CN1581475A publication Critical patent/CN1581475A/zh
Application granted granted Critical
Publication of CN1581475B publication Critical patent/CN1581475B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的课题是在低介电常数膜内形成孤立通路时抑制抗蚀剂中毒的发生。在形成于衬底1上的p-SiOC膜12内形成第1布线15和第1虚设布线15a。接着，形成p-SiOC膜22，在p-SiOC膜22上形成覆盖膜23。在覆盖膜23和p-SiOC膜22内形成由与第1布线15连接的通路28和第2布线29构成的双镶嵌布线，同时在孤立的通路28的周边形成虚设通路28a。

Description

互连结构的制造方法
技术领域
本发明涉及布线结构，特别是涉及以形成了虚设通路的半导体器件为代表的电子器件的布线结构.
背景技术
图12是说明现有半导体器件的布线结构的概略俯视图.图13是图12所示的布线结构，是用双镶嵌法制造的布线结构的F-F’剖面图.
如图12和图13所示，在层间绝缘膜30内形成由与第1布线(M1)15连接的通路28和与该通路28连接的第2布线(M2)29构成的双镶嵌布线.另外，为了消除布线图形之间的疏密差异，在第1布线15的周边形成了第1虚设布线15a，在第2布线29的周边形成了第2虚设布线29a.
但是，近年来，随着半导体器件的微细化，布线信号延迟成了问题。为解决此问题，对布线材料使用了铜(Cu)，对层间绝缘膜使用了介电常数低的低介电常数膜(例如，参照非专利文献1).
但是，当通路的尺寸减小时，由于邻近效应，孤立通路与密集通路之间的疏密差异增大。另外，当使用低介电常数膜作为层间绝缘膜，并且用KrF抗蚀剂、ArF抗蚀剂之类的化学增强型抗蚀剂作为掩模来形成通路时，特别是在孤立通路的形成区，在化学增强型抗蚀剂的酸的影响下，存在通路的电阻增大及发生断线的问题.即，存在在通路中，特别是在孤立的通路中发生所谓的“抗蚀剂中毒”的问题.当为了防止低介电常数膜的灰化损伤而在低介电常数膜上形成由不同种类的绝缘膜构成的覆盖膜时容易发生这一问题.
另外，例如在尖端的逻辑电路制品这样的电子器件中，为降低功耗而降低了电源电压.因此，存在因来自外部的噪声而容易引起误动作的问题。
非专利文献1
K.Higashi等，Proceedings of the 2002 InternationalInterconnect Technology Conference，pp.15-17
发明内容
本发明是为解决上述现有课题而进行的，其目的在于抑制在低介电常数膜内形成通路时抗蚀剂中毒的发生.
另外，本发明的目的在于提供对外部噪声具有高容限的布线结构。
本发明的布线结构的特征在于，具备：
在衬底上形成的第1布线；
在上述第1布线上形成的、具有3以下的介电常数的低介电常数膜；
在上述低介电常数膜内形成的、与上述第1布线连接的通路；
在上述通路上形成的、与该通路连接的第2布线；以及
在孤立的上述通路的周边形成的虚设通路.
发明的效果
按照本发明，可以抑制在低介电常数膜内形成孤立通路时的抗蚀剂中毒的发生.
附图说明
图1是说明本发明实施例1的半导体器件中的布线结构的概略俯视图.
图2是图1所示的布线结构，是用双镶嵌法制造的布线结构的A-A’剖面图.
图3是说明图2所示的布线结构的制造方法的工序剖面图。
图4是说明本发明实施例2的半导体器件中的布线结构的概略俯视图.
图5是图4所示的布线结构，是用双镶嵌法制造的布线结构的B-B’剖面图.
图6是说明本发明实施例3的半导体器件中的布线结构的概略俯视图.
图7是图6所示的布线结构，是用双镶嵌法制造的布线结构的C-C’剖面图。
图8是说明本发明实施例4的半导体器件中的布线结构的概略俯视图.
图9是图8所示的布线结构，是用双镶嵌法制造的布线结构的D-D’剖面图.
图10是说明本发明实施例5的半导体器件中的布线结构的概略俯视图.
图11是图10所示的布线结构，是用双镶嵌法制造的布线结构的E-E’剖面图.
图12是说明现有半导体器件中的布线结构的概略俯视图.
图13是图12所示的布线结构，是用双镶嵌法制造的布线结构的F-F’剖面图.
具体实施方式
以下参照附图说明本发明的实施例.在图中，对相同或相当的部分标以相同的符号而往往简化甚至省略其说明.
实施例1
首先，说明布线结构.
图1是说明本发明实施例1的半导体器件中的布线结构的概略俯视图.图2是图1所示的布线结构，是用双镶嵌法制造的布线结构的A-A’剖面图.
其次，参照图1和图2(a)说明布线结构.
在衬底1上形成作为层间绝缘膜2的HDP氧化膜.这里，衬底1例如是具有10Ω·cm的电阻率的P型硅晶片.在HDP氧化膜2上形成作为终止膜11的p-SiC膜，在该p-SiC膜11上形成作为低介电常数膜12的p-SiOC膜.在p-SiC膜11和p-SiOC膜12内形成第1布线(M1)15，在该第1布线15的周边形成第1虚设布线(M1_D)15a。该第1虚设布线15a例如具有1μm×1μm的尺寸，以2μm的间距形成。
在p-SiOC膜12、第1布线15和第1虚设布线15a上形成作为终止膜21的p-SiC膜，在该p-SiC膜21上形成作为低介电常数膜22的p-SiOC膜.如图2(a)所示，在p-SiOC膜22上形成覆盖膜23.覆盖膜23的形成是为了防止低介电常数膜22的灰化损伤，它是与低介电常数膜22不同种类的绝缘膜.另外，虽然后面要叙述详细情况，但如图2(b)所示，覆盖膜23最终可以用CMP法除掉.
在覆盖膜23、p-SiOC膜22和p-SiC膜21内形成由与第1布线15连接的通路28和与该通路28连接的第2布线29构成的双镶嵌布线28、29.
在孤立的双镶嵌布线28、29的周边形成不与任何布线连接的虚设通路28a和第2虚设布线29a。该虚设通路28a例如尺寸为0.15μm，以0.5μm的间距形成.另外，第2虚设布线29a例如具有1μm×1μm的尺寸，以2μm的间距形成.
接着说明使用双镶嵌法的上述布线结构的制造方法.
图3是说明图2(a)所示的布线结构的制造方法的工序剖面图.
首先，虽未图示，但用STI(浅沟槽隔离)法在衬底1内形成深度例如为300nm的沟槽.
接着，用HDP-CVD法在衬底1上形成例如膜厚为1000nm的氧化膜(以下称“HDP氧化膜”)2，用CMP法将HDP氧化膜2研磨掉约300nm.接着，用CVD法在HDP膜2上形成例如膜厚为50nm的p-SiC膜11.然后，用CVD法在其上形成例如膜厚为400nm的p-SiOC膜12，用CMP法将p-SiOC膜12研磨掉150nm.进而在p-SiOC膜12上形成第1布线/第1虚设布线形成用化学增强型抗蚀剂图形(以下称“抗蚀剂图形”)13.由此，得到如图3(a)所示的结构.
接着，如图3(b)所示，用镶嵌法在p-SiOC膜12和p-SiC膜11内形成第1布线15和第1虚设布线15a.详细地说，以抗蚀剂图形13作为掩模进行干法刻蚀，在p-SiOC膜12和p-SiC膜11内形成开口14、14a.然后，在该开口14、14a内形成膜厚分别为10nm/10nm的例如Ta/TaN膜作为阻挡层金属，用溅射法在该阻挡层金属上淀积例如膜厚为100nm的Cu籽层，用电镀法淀积500nm的Cu.其后，用CMP法除掉不需要的Cu和阻挡层金属.
接着，如图3(c)所示，用CVD法形成例如膜厚为50nm的p-SiC膜21，用CVD法在其上形成例如膜厚为600nm的p-SiOC膜22，用CMP法将p-SiOC膜22研磨掉200nm.然后，用CVD法在p-SiOC膜22上形成例如膜厚为50-200nm的覆盖膜23.再在覆盖膜23上形成通路/虚设通路用抗蚀剂图形24.
接着，如图3(d)所示，以抗蚀剂图形24作为掩模进行干法刻蚀，在覆盖膜23和p-SiOC膜22内形成抵达终止膜21表面的通路孔(连接孔)25，同时在孤立的通路孔25的周边形成虚设的通路孔25a.
接着，如图3(e)所示，通过对终止膜21进行干法刻蚀，将通路孔25延长，使之与第1布线15连接.接着，在包含虚设通路孔25a内部的覆盖膜23上形成抗蚀剂图形26.据此，形成在虚设通路孔25a内埋入了抗蚀剂的抗蚀剂通路.
接着，利用以该抗蚀剂图形26作为掩模的干法刻蚀，在覆盖膜23和p-SiOC膜22内形成开口(布线槽)27、27a.然后，在该开口27、27a内形成阻挡层金属(Ta/TaN＝10nm/10nm)，用溅射法在该阻挡层金属上淀积100nm的Cu籽层，用电镀法淀积500nm的Cu.其后，用CMP法除掉不需要的Cu和阻挡层金属.由此得到如图3(f)所示那样的结构.即，形成由与第1布线15连接的通路28和与该通路28连接的第2布线29构成的双镶嵌布线28、29.另外，在孤立通路28的周边形成虚设通路28a，在第2布线29的周边形成第2虚设布线29a.
另外，在对Cu和阻挡层金属进行CMP时，也可以进而除掉覆盖膜23.即，如图2(b)所示，在最终的布线结构中，覆盖膜23可以存在，也可以不存在(在后述的实施例2～5中也是一样).即使是除掉覆盖膜23的情况，也能得到与保留覆盖膜23(图2(a))的情况相同的器件特性.
如以上所述，在本实施例1中，在低介电常数膜p-SiOC膜22内的孤立通路28的周边形成了虚设通路28a.据此，本发明者发现，在低介电常数膜22内形成孤立通路28时能够抑制抗蚀剂中毒的发生.
另外，由于抑制了邻近效应引起的孤立通路与密集通路之间的疏密差异，所以提高了通路28的尺寸可控性.
另外，在本实施例1中，由于提高了通路开口率，所以在利用刻蚀形成通路孔25、25a时，可以稳定地进行终点检查.据此，可以防止通路孔穿透基底膜和开口不良，能够确保宽的工艺容限.
另外，由于通过形成虚设通路使得通路的图形占有率一致，所以可以防止在研磨通路(栓)时发生腐蚀和凹陷.
另外，在本实施例1中，虽然对虚设通路28a的尺寸为0.15μm的情形进行了说明，但是只要是通路28的最小尺寸的1～10倍，都能得到上述效果.另外，虚设通路的间距不限于0.5μm，只要通路的图形占有率在0.5％～30％的范围内为恒定值，虚设通路的间距就可以是任意的.另外，虚设通路不限于具有图1所示的正方形的开口剖面的形状，即使是圆筒形状、具有长方形开口剖面的狭缝形状，也能得到上述效果(对后述的实施例2～5也是一样).
另外，虽然使用了p-SiOC膜作为低介电常数膜12、22，但不限于此，只要是介电常数在3以下的低介电常数膜，都可以应用.还有，也可以使用多孔膜那样的超低介电常数膜。另外，虽然使用了p-SiC膜作为终止膜11、21，但也可以使用p-SiN膜，也可以使用p-SiC膜与p-SiN膜的叠层膜.另外，只要能对基底膜确保充分的刻蚀选择比，也不一定需要终止膜.另外，作为栓材料虽然使用了W或Cu，但除此以外，也可以使用TaN、TiN、Ta、Ti等导电材料或将它们层叠的结构(对后述的实施例2～5也是一样).
实施例2
图4是说明本发明实施例2的半导体器件中的布线结构的概略俯视图。图5是图4所示的布线结构，是用双镶嵌法制造的布线结构的B-B’剖面图.
在上述实施例1中，在孤立通路28的周边配置了与第1和第2布线15、29连接的虚设通路28a，而在本实施例2的布线结构中，却是在孤立通路28的周边配置了与第1布线15连接的虚设通路28b.
因此，按照本实施例2，可以得到与在实施例1中得到的效果相同的效果.
还有，在本实施例2中，可以利用双镶嵌法减少具有宽的布线宽度的第1和第2布线15、29的应力迁移.
另外，虽然在本实施例2中虚设通路28b只与第1布线15连接，但虚设通路也可以只与第2布线29连接，也可以是这些虚设通路混合存在于孤立通路28的周边.
实施例3
图6是说明本发明实施例3的半导体器件中的布线结构的概略俯视图.图7是图6所示的布线结构，是用双镶嵌法制造的布线结构的C-C’剖面图.
在上述实施例1中，在孤立通路28的周边配置了与第1和第2布线15、29连接的虚设通路28a，而在本实施例3的布线结构中，却是在孤立通路28的周边配置了与第1虚设布线15a和第2虚设布线29a连接的虚设通路28c.
因此，按照本实施例3，可以得到与在实施例1中得到的效果相同的效果.
另外，可以几乎不增加电路的电容而抑制由应力迁移引起的通路电阻增大和断线这样的不良状况.
另外，在本实施例3中，可以利用双镶嵌法减少具有宽的布线宽度的第1和第2布线15、29的应力迁移.
实施例4
图8是说明本发明实施例4的半导体器件中的布线结构的概略俯视图.图9是图8所示的布线结构，是用双镶嵌法制造的布线结构的D-D’剖面图.
如图8和图9所示，在本实施例4的布线结构中，在孤立通路28的周边配置了不与第1和第2布线15、29的任何一条连接的虚设通路28a；与第1布线15连接的虚设通路28b；以及与第1和第2虚设布线15a、29a连接的虚设通路28c.即，本实施例4全部应用了实施例1～3的虚设通路28a、28b、28c。
因此，按照本实施例4，可以得到与在实施例1～3中得到的效果相同的效果.另外，本实施例4特别适合于在形成线宽较宽的布线15、29时的应力迁移的减少.
实施例5
图10是说明本发明实施例5的半导体器件中的布线结构的概略俯视图.图11是图10所示的布线结构，是用双镶嵌法制造的布线结构的E-E’剖面图.
在上述实施例3中，在第1和第2布线15、29的周边形成了具有1μm×1μm尺寸的第1和第2虚设布线15a、29a，利用虚设通路28c将它们进行了连接.
在本实施例5中，如图10和图11所示，在第1布线15的周边，以2μm的间距形成了由线宽0.5μm的线图形构成的第1虚设布线15b。另外，在第2布线29的周边以2μm的间距形成了由线宽0.5μm的线图形构成的、与第1虚设布线15b正交的第2虚设布线29b.另外，在第1虚设布线15b与第2虚设布线29b的交点配置了虚设通路28d.据此，使得由第1和第2虚设布线15b、29b以及虚设通路28d构成的虚设图形为相同的电位.另外，将第1和第2虚设布线15b、29b以及虚设通路28d之中的至少一方与地电位连接.
在以上说明的本实施例5中，将第1虚设布线15b和第2虚设布线29b配置成网格状，在其交点配置了虚设通路28d.按照本实施例5，由于在孤立通路28的周边配置了虚设通路28d，所以可以得到与在实施例1中得到的效果相同的效果.
另外，在本实施例5中，通过虚设通路28b而成为相同电位的虚设图形15b、28d、29b可以在任何部位与地电位连接.由于电路图形15、28、29被这些虚设图形屏蔽，所以能够抑制由来自外部的噪声引起的电路图形的误动作.因此，可以得到对外部噪声具有高容限的布线结构及其制造方法.

Claims (4)

1.一种互连结构的制造方法，其特征在于，所述方法包括下列步骤：
形成包括第一金属布线(15)和第一p-SiOC膜(12)的第一层；
在所述第一层上形成刻蚀终止膜(21)；
在所述刻蚀终止膜(21)上形成第二p-SiOC膜(22)；
在所述第二p-SiOC膜(22)上形成孤立通路孔(25)和位于该孤立通路孔(25)周边的虚设通路孔(25a)，其中所述孤立通路孔(25)到达所述刻蚀终止膜(21)的第一上表面，且其中所述虚设通路孔(25a)到达所述刻蚀终止膜(21)的第二上表面，且其中所述第二上表面刚好位于所述第一层的所述第一p-SiOC膜(12)上方；
在所述第二p-SiOC膜上形成抗蚀剂图形(26)，以便在所述虚设通路孔中填充抗蚀剂；
通过利用所述抗蚀剂图形(26)作为掩膜，蚀刻所述第二p-SiOC膜的上部，在所述孤立通路孔(25)形成将作为第二金属布线(29)的沟槽；并
通过在所述沟槽和所述孤立通路孔(25)嵌入金属形成第二金属布线(29)和孤立通路(28)，在所述孤立通路(28)的周边形成虚设通路(28a)。
2.如权利要求1所述的一种互连结构的制造方法，其特征在于，所述抗蚀剂图形(26)包括化学增强型抗蚀剂。
3.如权利要求1所述的一种互连结构的制造方法，其特征在于，还包括：在形成所述第二p-SiOC膜(22)之后，在所述第二p-SiOC膜(22)上形成覆盖膜(23)，其中在所述覆盖膜(23)和所述第二p-SiOC膜(22)中形成所述孤立通路孔(25)和虚设通路孔(25a)。
4.如权利要求1所述的一种互连结构的制造方法，其特征在于，所述第一金属布线(15)、所述孤立通路(28)和所述第二金属布线(29)包括金属铜。
CN2004100485795A 2003-08-12 2004-06-14 互连结构的制造方法 Expired - Fee Related CN1581475B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP292166/2003 2003-08-12
JP292166/03 2003-08-12
JP2003292166A JP2005064226A (ja) 2003-08-12 2003-08-12 配線構造

Publications (2)

Publication Number Publication Date
CN1581475A CN1581475A (zh) 2005-02-16
CN1581475B true CN1581475B (zh) 2010-05-26

Family

ID=34131700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100485795A Expired - Fee Related CN1581475B (zh) 2003-08-12 2004-06-14 互连结构的制造方法

Country Status (6)

Country Link
US (2) US20050035457A1 (zh)
JP (1) JP2005064226A (zh)
KR (2) KR20050018585A (zh)
CN (1) CN1581475B (zh)
DE (1) DE102004028925A1 (zh)
TW (1) TWI315542B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183567A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法、ヴィアホール形成用共用マスクおよび半導体集積回路
US7420277B2 (en) * 2004-03-16 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd System for heat dissipation in semiconductor devices
JP4794135B2 (ja) * 2004-04-16 2011-10-19 富士通株式会社 半導体装置の製造方法
JP4703129B2 (ja) * 2004-05-06 2011-06-15 富士通セミコンダクター株式会社 半導体装置およびその製造方法、設計方法
JPWO2006061871A1 (ja) * 2004-12-06 2008-06-05 富士通株式会社 半導体装置
US7545045B2 (en) * 2005-03-24 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy via for reducing proximity effect and method of using the same
JP5230061B2 (ja) * 2005-07-25 2013-07-10 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
CN1988146A (zh) * 2005-12-22 2007-06-27 中芯国际集成电路制造(上海)有限公司 哑元图案和机械增强低k介电材料的制造方法
US20070287279A1 (en) * 2006-06-08 2007-12-13 Daubenspeck Timothy H Methods of forming solder connections and structure thereof
JP4825060B2 (ja) * 2006-06-14 2011-11-30 富士通セミコンダクター株式会社 露光方法
JP2008016638A (ja) * 2006-07-06 2008-01-24 Sony Corp 半導体装置
JP2008124070A (ja) * 2006-11-08 2008-05-29 Rohm Co Ltd 半導体装置
US7948094B2 (en) * 2007-10-22 2011-05-24 Rohm Co., Ltd. Semiconductor device
US8669597B2 (en) 2008-05-06 2014-03-11 Spansion Llc Memory device interconnects and method of manufacturing
US7951704B2 (en) * 2008-05-06 2011-05-31 Spansion Llc Memory device peripheral interconnects and method of manufacturing
US8624398B2 (en) 2009-08-26 2014-01-07 United Microelectronics Corp. Semiconductor circuit structure
JP2012148428A (ja) * 2011-01-17 2012-08-09 Toshiba Tec Corp インクジェットヘッドの製造方法
US8847393B2 (en) 2011-02-28 2014-09-30 Freescale Semiconductor, Inc. Vias between conductive layers to improve reliability
CN102437105B (zh) * 2011-11-28 2014-08-13 上海华力微电子有限公司 具有部分冗余通孔的集成电路制作方法及集成电路
US20130155636A1 (en) * 2011-12-16 2013-06-20 Changyok Park Dummy through-silicon via capacitor
US8883638B2 (en) * 2012-01-18 2014-11-11 United Microelectronics Corp. Method for manufacturing damascene structure involving dummy via holes
US8629559B2 (en) * 2012-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus with an inverted cup-shaped layer
US9343411B2 (en) 2013-01-29 2016-05-17 Intel Corporation Techniques for enhancing fracture resistance of interconnects
FR3003962B1 (fr) 2013-03-29 2016-07-22 St Microelectronics Rousset Procede d'elaboration d'un masque de photolitographie destine a la formation de contacts, masque et circuit integre correspondants
CN105378897B (zh) * 2013-08-21 2019-11-05 英特尔公司 用引导过孔来接触紧密间距的导电层的方法和结构
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
KR102326120B1 (ko) * 2015-06-29 2021-11-15 삼성전자주식회사 배선 구조물 및 그 형성 방법, 및 상기 배선 구조물을 갖는 반도체 장치
KR102382826B1 (ko) 2015-09-08 2022-04-04 삼성전자주식회사 반도체 장치의 제조 방법
KR102521554B1 (ko) * 2015-12-07 2023-04-13 삼성전자주식회사 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
US20190109090A1 (en) * 2017-08-15 2019-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure lined by isolation layer
US11705395B2 (en) * 2018-06-25 2023-07-18 Intel Corporation Core fill to reduce dishing and metal pillar fill to increase metal density of interconnects
KR20220003359A (ko) 2020-07-01 2022-01-10 삼성전자주식회사 3차원 반도체 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US6468894B1 (en) * 2001-03-21 2002-10-22 Advanced Micro Devices, Inc. Metal interconnection structure with dummy vias
US6492259B2 (en) * 1999-05-12 2002-12-10 International Business Machines Corporation Process for making a planar integrated circuit interconnect

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
TW353775B (en) * 1996-11-27 1999-03-01 Tokyo Electron Ltd Production of semiconductor device
JPH10199882A (ja) 1997-01-13 1998-07-31 Nec Corp 半導体装置
JP3442630B2 (ja) 1997-11-20 2003-09-02 株式会社日立製作所 半導体装置
TW368741B (en) * 1998-02-26 1999-09-01 United Microelectronics Corp Manufacturing method for dual damascene
JPH11297817A (ja) 1998-04-09 1999-10-29 Hitachi Ltd 半導体装置の製造方法およびその設計方法ならびに半導体装置
TW396524B (en) * 1998-06-26 2000-07-01 United Microelectronics Corp A method for fabricating dual damascene
US6225207B1 (en) * 1998-10-01 2001-05-01 Applied Materials, Inc. Techniques for triple and quadruple damascene fabrication
US6150272A (en) * 1998-11-16 2000-11-21 Taiwan Semiconductor Manufacturing Company Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage
JP3700460B2 (ja) * 1999-04-05 2005-09-28 セイコーエプソン株式会社 半導体装置およびその製造方法
US6329280B1 (en) * 1999-05-13 2001-12-11 International Business Machines Corporation Interim oxidation of silsesquioxane dielectric for dual damascene process
JP2001053143A (ja) 1999-08-09 2001-02-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法と半導体装置
JP2001077543A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 多層配線基板
US6365504B1 (en) * 1999-10-15 2002-04-02 Tsmc-Acer Semiconductor Manufacturing Corporation Self aligned dual damascene method
JP2001168093A (ja) * 1999-12-09 2001-06-22 Sharp Corp 半導体装置
JP4251739B2 (ja) * 1999-12-27 2009-04-08 株式会社ルネサステクノロジ 半導体記憶装置
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
JP2001196372A (ja) * 2000-01-13 2001-07-19 Mitsubishi Electric Corp 半導体装置
US6295222B2 (en) * 2000-01-28 2001-09-25 Mitsubishi Kabushiki Kaisha Semiconductor memory device with two layers of bit lines
US6812130B1 (en) * 2000-02-09 2004-11-02 Infineon Technologies Ag Self-aligned dual damascene etch using a polymer
JP2001230250A (ja) 2000-02-14 2001-08-24 Hitachi Ltd 半導体装置およびその製造方法並びにマスクパターンの生成方法
JP2001298081A (ja) 2000-04-12 2001-10-26 Nec Corp 半導体装置及びその製造方法
JP3818828B2 (ja) * 2000-06-05 2006-09-06 シャープ株式会社 半導体装置の製造方法
US6319809B1 (en) * 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
JP2002118235A (ja) * 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置、半導体製造方法、および半導体製造用マスク
JP4545973B2 (ja) 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP2002289687A (ja) * 2001-03-27 2002-10-04 Sony Corp 半導体装置、及び、半導体装置における配線形成方法
JP2002313908A (ja) 2001-04-12 2002-10-25 Mitsubishi Electric Corp 微細パターンの形成方法及び半導体装置の製造方法並びに半導体装置
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP4198906B2 (ja) 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6582974B2 (en) * 2001-11-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer
US6740940B2 (en) * 2001-11-27 2004-05-25 Samsung Electronics Co., Ltd. Semiconductor memory devices having dummy active regions
US6798073B2 (en) * 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
JP3790469B2 (ja) 2001-12-21 2006-06-28 富士通株式会社 半導体装置
US6818570B2 (en) * 2002-03-04 2004-11-16 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and high mechanical strength
US6593232B1 (en) * 2002-07-05 2003-07-15 Taiwan Semiconductor Manufacturing Co., Ltd Plasma etch method with enhanced endpoint detection
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5675187A (en) * 1994-07-15 1997-10-07 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US6492259B2 (en) * 1999-05-12 2002-12-10 International Business Machines Corporation Process for making a planar integrated circuit interconnect
US6468894B1 (en) * 2001-03-21 2002-10-22 Advanced Micro Devices, Inc. Metal interconnection structure with dummy vias

Also Published As

Publication number Publication date
TW200507010A (en) 2005-02-16
CN1581475A (zh) 2005-02-16
KR100770486B1 (ko) 2007-10-25
DE102004028925A1 (de) 2005-04-28
KR20050018585A (ko) 2005-02-23
US20070007658A1 (en) 2007-01-11
US20050035457A1 (en) 2005-02-17
US7605085B2 (en) 2009-10-20
JP2005064226A (ja) 2005-03-10
TWI315542B (en) 2009-10-01
KR20060108601A (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
CN1581475B (zh) 互连结构的制造方法
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
EP2264758B1 (en) Interconnection structure in semiconductor device
US7867895B2 (en) Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
US7586175B2 (en) Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
US7605072B2 (en) Interconnect structure with a barrier-redundancy feature
US20050221604A1 (en) Interconnect structure for an integrated circuit and method of fabrication
CN100403517C (zh) 双镶嵌结构、内连结构及其制造方法
US7585758B2 (en) Interconnect layers without electromigration
US20020048944A1 (en) Multi-level circuit structure
CN110739269B (zh) 半导体器件及其形成方法
US6943393B2 (en) Memory cell arrangement and method of fabricating it
US7186637B2 (en) Method of bonding semiconductor devices
KR20010092679A (ko) 반도체 디바이스 및 그 제조 방법
US20020106895A1 (en) Method for forming copper interconnect and enhancing electromigration resistance
US7148571B1 (en) Semiconductor device and method of manufacturing the same
US6509257B1 (en) Semiconductor device and process for making the same
JP2004247337A (ja) 半導体装置及びその製造方法
JP4850891B2 (ja) 配線構造の製造方法
US6297144B1 (en) Damascene local interconnect process
KR100779793B1 (ko) 반도체 장치
US20060180934A1 (en) Wiring structures for semiconductor devices
JP2008021865A (ja) 配線構造、半導体装置、配線の製造方法および半導体装置の製造方法
JPS6153744A (ja) 多層配線半導体装置
JP2009099833A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100920

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KAWASAKI CITY, KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100920

Address after: Kawasaki, Kanagawa, Japan

Co-patentee after: Matsushita Electric Industrial Co., Ltd.

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Co-patentee before: Matsushita Electric Industrial Co., Ltd.

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20130614