CN1430282A - 应用于可变容量电容器和放大器的半导体器件 - Google Patents

应用于可变容量电容器和放大器的半导体器件 Download PDF

Info

Publication number
CN1430282A
CN1430282A CN02160841A CN02160841A CN1430282A CN 1430282 A CN1430282 A CN 1430282A CN 02160841 A CN02160841 A CN 02160841A CN 02160841 A CN02160841 A CN 02160841A CN 1430282 A CN1430282 A CN 1430282A
Authority
CN
China
Prior art keywords
mentioned
well region
region
resistance
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02160841A
Other languages
English (en)
Other versions
CN1274022C (zh
Inventor
大黑達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1430282A publication Critical patent/CN1430282A/zh
Application granted granted Critical
Publication of CN1274022C publication Critical patent/CN1274022C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Abstract

在半导体衬底内形成了第1导电型的阱区。在被元件隔离区隔离的阱区的第1区域内形成了第2导电型的半导体层。在阱区的底部设置了第1导电型的低电阻区。

Description

应用于可变容量电容器和放大器的半导体器件
(一)技术领域
本发明涉及例如应用于模拟电路中使用的可变容量电容器和放大器的半导体器件。
(二)背景技术
电压控制振荡器例如包含可变容量电容器，通过使该可变容量电容器的电容变化，可实现所需频率信号的振荡。在电压控制振荡器中，为了减少相噪声(phase noise)，要求高的Q值。为了实现高的Q值，对于可变容量电容器的特性要求低的寄生电容和低的寄生电阻。
一般来说，使用N型阱区内形成的P+型半导体层的结部分或P型阱区内形成的N+型结部分来构成该可变容量电容器。
图17中示出了使用N型阱区的可变容量电容器的一例。例如在P型半导体衬底100的表面区域中形成了N型阱区101。在该N型阱区101内形成了P+型的半导体层102和N+型的半导体层103，使用P+型的半导体层102与N型阱区101的结部分构成了可变容量电容器104。在各半导体层102、103上连接了布线105。在该可变容量电容器104中，作为寄生电容，布线105间的电容106占支配地位，作为寄生电阻，布线电阻(未图示)、阱区的电阻(以下，也称为阱电阻)107占支配地位。
伴随器件设计规则的进步，可减小P+型的半导体层102与N+型的半导体层103之间的空间。由此，可减少阱区101的寄生电阻。但是，在减小了P+型的半导体层102与N+型的半导体层103之间空间的情况下，布线105间的距离也变窄。其结果，作为寄生电容的布线间电容106增大。
图18中示出了在P+型的半导体层102与N+型的半导体层103之间施加的偏置电压与电容变化的状况。如图18中所示，如果寄生电容增大，则与偏置电压对应的电容的可变范围减少了。因而，为了减少布线间电容，必须扩展P+型的半导体层102与N+型的半导体层103之间的空间来形成可变容量电容器。这意味着不能减少阱电阻。
另一方面，寄生电阻成为与电阻值成比例的热噪声的发生源。该热噪声的发生源例如在电压控制振荡器中使Q值下降，引起相噪声的恶化。
此外，如图19中所示，构成放大器的MOS晶体管(以下，称为MOSFET)在P型阱区110的电阻大的情况下，产生功率损耗，难以构成高增益的放大器。一般来说，这种放大器与数字电路混合装载。但是，在目前的数字电路中使用的阱的电阻降低了放大器的增益。
图20示出了阱电阻与增益的关系。在目前的模拟/数字混合装载的半导体器件中，在数字电路部中使用的阱的电阻值例如为50Ω。在该阱电阻的情况下，难以得到高的增益。如从该图可明白的那样，为了提高增益，必须提高阱电阻，或降低阱电阻。为了提高阱电阻，可考虑使用高电阻衬底。但是，高电阻衬底存在在阱内产生滑移(slip)等的问题。此外，为了降低阱电阻，可考虑使用低电阻衬底。
图21中示出了使用低电阻衬底的模拟/数字混合装载的半导体器件的一例。在作为低电阻衬底的P+衬底120内形成了阱区121、122，在该阱区121、122内形成了模拟电路和数字电路。这样，在使用了低电阻衬底的情况下，可降低阱电阻。但是，在降低了阱电阻的情况下，噪声从数字电路侵入到模拟电路中，对模拟电路的特性有不良影响。
图22中示出了阱电阻与侵入噪声量的关系。这样，阱电阻越低，侵入噪声量越多。因此，在模拟/数字混合装载的半导体器件中，不能采用低电阻衬底。
(三)发明内容
因而，希望有能通过根据电路元件的种类来设定阱的电阻值以提高电路元件特性的半导体器件。
按照本发明的一个方面，提供这样一种半导体器件，它包括：半导体衬底；第1导电型的阱区，在上述半导体衬底的表面区域内形成；多个元件隔离区，在上述阱区内形成；第2导电型的半导体层，在被上述元件隔离区隔离的上述阱区的第1区域内形成，上述半导体层是电容器的第1电极；以及第1导电型的低电阻区，设置在上述阱区的底部，上述低电阻区的电阻值比上述阱区的电阻值低。
(四)附图说明
图1是示出本发明的第1实施例的可变容量电容器的剖面图。
图2是示出图1中示出的器件的制造方法的剖面图。
图3是示出与图2相接的制造工序的剖面图。
图4是示出图1的主要部分的杂质浓度的图。
图5是示出本发明的第2实施例的可变容量电容器的剖面图。
图6是示出本发明的第3实施例的可变容量电容器的剖面图。
图7是示出图6中示出的器件的制造方法的剖面图。
图8是示出本发明的第4实施例的可变容量电容器的剖面图。
图9是示出图8中示出的器件的制造方法的剖面图。
图10是示出与图9相接的制造工序的剖面图。
图11是示出本发明的第5实施例的放大器的剖面图。
图12是示出图11中示出的器件的等效电路图。
图13是示出本发明的第6实施例的电压控制振荡器的一例的电路图。
图14是示出图13的主要部分的剖面图。
图15是示出本发明的第7实施例的双极型晶体管的一例的剖面图。
图16是示出本发明的第8实施例的模拟/数字混合装载的半导体器件的一例的剖面图。
图17是示出一般的可变容量电容器的剖面图。
图18是示出图17中示出的可变容量电容器的特性的图。
图19是示出一般的放大器的一例的剖面图。
图20是示出图19中示出的放大器的特性的图。
图21是示出一般的模拟/数字混合装载的半导体器件的一例的剖面图。
图22是示出图21中示出的模拟/数字混合装载的半导体器件的特性的图。
(五)具体实施方式
以下，参照附图，说明本发明的实施例。
(第1实施例)
图1中示出了本发明的第1实施例的可变容量电容器。该可变容量电容器10例如使用了N型阱区13与P+型的半导体层15的结部分。
例如P型半导体衬底11具有5Ω的电阻。在该衬底11的表面区域内形成了例如由STI(浅槽隔离)区构成的多个元件隔离区12。在形成了该元件隔离区12的半导体衬底11的表面区域内形成了阱区13。在被元件隔离区12隔离的阱区13的第1区域内形成了P+型的半导体层15。在位于该半导体层15的周围的第2区域中形成了N+型的半导体层14。P+型的半导体层15构成可变容量电容器的第1电极，N+型的半导体层14构成第2电极。
此外，在上述阱区13的底部，形成了例如N型的低电阻区16。将该低电阻区16的杂质浓度设定得比阱区13的杂质浓度高，将该低电阻区16的电阻值设定得比阱区13的电阻值低。具体地说，例如将低电阻区16的杂质浓度设定为阱区13的杂质浓度的2倍以上，或者设定为1×1018cm-3以上。该低电阻区16不与例如P+型的半导体层15与阱区的结部分的耗尽层DL接触、而与各元件隔离区12的底部接触。
其次，说明上述可变容量电容器的制造方法。
如图2中所示，例如在P型半导体衬底11的表面区域中形成由STI构成的多个元件隔离区12。利用众所周知的工艺来制造该元件隔离区12。即，首先在衬底11的表面上形成槽。其次，在衬底11的整个面上例如利用CVD(化学汽相淀积)法淀积氧化硅膜，利用氧化硅膜来填埋槽。其次，例如利用CMP(化学机械抛光)除去衬底11上的氧化硅膜。
其后，在半导体衬底11的表面区域中注入N型杂质离子，例如注入磷离子，形成N型阱区13。将该阱区13的深度设定得比元件隔离区12的深度深。
其次，如图3中所示，在阱区的整个面上注入N型杂质离子，例如注入磷离子，形成低电阻区16。离子注入的条件为，例如加速电压为1000～2000KeV，剂量为1×1013～1×1014cm-2。该离子注入的条件仅为一例，如图1中所示，低电阻区16的深度只要是不与P+型的半导体层1的耗尽层接触、而与元件隔离区12的底部接触的深度即可。这样，可提高阱区13底部的杂质浓度。
其后，如图1中所示，在阱区13的第1区域中注入P型杂质离子，例如注入硼离子，形成P+型的半导体层15。其次，在阱区13的第2区域中注入N型杂质离子，例如注入磷离子，形成N+型的半导体层14。
图4中概略地示出了阱区13内各部分的杂质浓度和深度，对与图1至图3为同一的部分附以同一符号。
按照上述的第1实施例，通过在形成了可变容量电容器10的阱区13的底部形成低电阻区16，减少了阱电阻。因此，即使在为了减少布线间电容而扩展了P+型的半导体层15与N+型的半导体层14之间的空间的情况下，也可将阱电阻保持得较低。因而，可抑制热噪声。
此外，由于该可变容量电容器的热噪声少，故在将该可变容量电容器应用于电压控制振荡器的情况下，可提高电压控制振荡器的Q值，可减少相噪声。
(第2实施例)
图5中示出了本发明的第2实施例。第2实施例是对第1实施例进行了变形的例子，对与第1实施例为同一的部分附以同一符号。
图5中示出的可变容量电容器10例如使用了P型阱区17与N+型的半导体层14的结部分。即，例如在P型半导体衬底11内形成了例如P型阱区17。在阱区17的中央部内形成了N+型的半导体层14，在该半导体层14的周围形成了P+型的半导体层15。
再者，在阱区17的底部形成了低电阻区18。该低电阻区18不与例如N+型的半导体层14与阱区17的结部分的耗尽层接触、而与各元件隔离区12的底部接触。具体地说，将低电阻区18的杂质浓度设定为阱区17的杂质浓度的例如2倍以上，或者设定为1×1018cm-3以上。
上述结构的可变容量电容器的制造方法与第1实施例相同。形成低电阻区18用的离子注入的条件，例如离子种类为硼离子，加速电压为1000～2000KeV，剂量为1×1013～1×1014cm-2。
根据上述第2实施例，也可得到与第1实施例同样的效果。
(第3实施例)
图6中示出了本发明的第3实施例的由可变容量电容器和MOSFET构成的放大器。由于可变容量电容器10的结构与图5相同，故对同一部分附以同一符号，省略其说明。第3实施例示出了由P型阱区17与N+型的半导体层14构成的可变容量电容器10和N沟道MOSFET20。但是，电容器和晶体管的导电型不限定于此。
在图6中，在P型阱区21中形成了MOSFET20。即，被元件隔离区12隔离的阱区21的第1区域上形成了栅氧化膜22。在该栅氧化膜22上例如形成了由多晶硅构成的栅电极23。在位于该栅电极23两侧的阱区21内形成了源/漏区25。
此外，在被元件隔离区12隔离的阱区21的第2区域中形成了P+型的半导体层24。该半导体层24起到对阱区21供给电压用的电压供给节点的功能。
再者，在阱区21的底部形成了低电阻区26。形成该低电阻区26的深度与低电阻区18的深度相同。即，该低电阻区26不与MOSFET20的源/漏区的耗尽层接触、而与各元件隔离区12的底部接触。将低电阻区26的杂质浓度设定得比阱区21的杂质浓度高。具体地说，将低电阻区26的杂质浓度设定为阱区21的杂质浓度的例如2倍以上，或者设定为1×1018cm-3以上。
其次，说明上述半导体器件的制造方法。
在第3实施例中，同时形成可变容量电容器10和MOSFET20。
如图7中所示，首先，例如在P型半导体衬底11的表面区域中形成多个元件隔离区12。其后，分别在可变容量电容器的形成区域和MOSFET20的形成区域中形成P型阱区17、21。
其次，在衬底11的整个面上注入例如硼离子作为P型杂质，可提高阱区17、21的底部的杂质浓度。形成低电阻区18用的离子注入的条件为，例如加速电压为1000～2000KeV，剂量为1×1013～1×1014cm-2。这样，在阱区17、21的底部形成低电阻区18、26。
其后，如图6中所示，在MOSFET20的形成区域中，在阱区21上形成栅氧化膜22，在该栅氧化膜22上形成栅电极23。
其次，与可变容量电容器10中的N+半导体层14的形成同时，形成源/漏区25。再者，在与可变容量电容器10中的P+半导体层15形成的同时，形成作为电源供给节点的P+半导体层24。
此外，也可先形成P+半导体层15和24，其后形成N+半导体层14和源/漏区25。
此外，也可在形成了可变容量电容器10、MOSFET20后形成低电阻区18、26。
按照第3实施例，在形成放大器20的阱区21的底部形成了低电阻区26。因此，可减少阱区21的寄生电阻。因而，可构成高增益的放大器20。
(第4实施例)
图8中示出了本发明的第4实施例。第4实施例是对第3实施例的进行了变形的例子。
在图8中，MOSFET20与第3实施例相同，可变容量电容器10与第1实施例相同，例如使用N型阱区13与P+型的半导体层15的结部分形成了可变容量电容器。在可变容量电容器10的阱区13中形成了N型低电阻区16，在MOSFET20的阱区27中形成了P型低电阻区26。这样，以下说明不同导电型的低电阻区的形成方法。
如图9中所示，首先，例如在P型半导体衬底11的表面区域中形成多个元件隔离区12。其后，在可变容量电容器的形成区域中形成N型阱区13，在MOSFET的形成区域中形成P型阱区21。即，例如，利用抗蚀剂膜41覆盖在MOSFET20的形成区域上。以该抗蚀剂膜41为掩摸，在衬底内注入N型杂质离子、例如磷离子，在阱区13的底部形成N型低电阻区16。
其次，如图10中所示，在除去了抗蚀剂膜41后，利用抗蚀剂膜42覆盖在可变容量电容器的形成区域上。以该抗蚀剂膜42为掩摸，在衬底内注入P型杂质离子、例如硼离子，在阱区21的底部形成N型低电阻区26。离子注入的条件与第2、第3实施例相同。
如上所述，在形成了低电阻区16、26后，利用上述的工序，形成可变容量电容器和MOSFET。
利用第4实施例也可得到与第3实施例同样的效果。
(第5实施例)
图11、图12中示出了本发明的第5实施例。图11示出了将本发明应用于功率放大器的例子，图12示出了图11的等效电路图。图11中示出的放大器的结构基本上与图6中示出的放大器相同。即，在形成MOSFET20的阱区21中形成低电阻区26。该低电阻区26在图12中示出的等效电路中用电阻51来表示。此外，负载电阻52经例如铝布线53连接到MOSFET20的电流通路的一个端部上。该负载电阻52例如与栅电极23同时形成，进而注入杂质，设定了电阻值。
按照第5实施例，在形成有MOSFET20的阱区21的底部形成了低电阻区26。因此，可减少功率损耗，可构成高增益的功率放大器。
(第6实施例)
图13、图14中示出了本发明的第6实施例。图13示出了使用了可变容量二极管作为可变容量电容器的电压控制振荡器的一例，图14示出了与图13的A部对应的可变容量电容器61和MOSFET20的剖面图。
图14中示出的剖面图基本上与图8中示出的结构相同。在图14中，可变容量电容器的P+型的半导体层15与MOSFET62的源经铝布线63来连接。
按照第6实施例，可变容量电容器61的寄生电阻小，电容的可变范围宽，MOSFET62可得到高增益。因此，通过使用该可变容量电容器61和MOSFET62，可减少相噪声，可构成高性能的电压控制振荡器。
(第7实施例)
图15中示出了本发明的第7实施例。第7实施例示出了将本发明应用于使用了双极型晶体管的电压控制振荡器的情况。在图15中，由于可变容量电容器10的结构例如与第1实施例相同，故省略其说明。
在双极型晶体管70中，在衬底11内例如形成了N型阱区71。该N型阱区71起到集电极层的功能。在被元件隔离区12隔离的阱区71的第1区域上形成了P型基极层72。在该基极层72上形成了N型发射极层73。此外，在被元件隔离区12隔离的阱区71的第2区域上形成了N+型的半导体层74。该半导体层74起到集电极连接节点的功能。
另一方面，在阱区71的底部形成了N型低电阻区75。该低电阻区75与可变容量电容器10的低电阻区13一起形成。低电阻区75的杂质浓度与MOSFET的情况相同。在不与集电极、基极间的耗尽层相接、而与元件隔离区12的底部相接的形成位置上形成低电阻区75。
按照第7实施例，在形成双极型晶体管的阱区71的底部形成了低电阻区75。因此，由于可降低阱电阻，故可抑制功率损耗，可构成高增益的放大器。
此外，图15示出了NPN型的双极型晶体管，但不限于此，也可将本实施例应用于PNP型的双极型晶体管。
(第8实施例)
图16中示出了本发明的第8实施例。第8实施例示出了将本发明应用于模拟/数字混合装载的半导体器件的情况。
在图16中，例如P型半导体衬底81是电阻值例如为30～500Ω的电阻较高的衬底。在该衬底81的表面区域内形成了多个元件隔离区12。在被这些元件隔离区12隔离的第1区域中例如形成了P型的阱区82，在第2区域中例如形成了P型的阱区83。将这些阱区82的杂质浓度设定得例如比阱区83的杂质浓度高。在阱区82内形成了例如构成模拟电路85的MOSFET，在阱区83内形成了例如构成数字电路86的MOSFET。在形成上述模拟电路85的阱区82的底部形成了例如P型的低电阻区84。该低电阻区84的形成位置和杂质浓度例如与第4、第5实施例相同。即，使低电阻区84的杂质浓度为形成有模拟电路85的阱区82的杂质浓度的2倍以上，或者被设定为1 ×1018cm-3以上。因而，将形成有模拟电路85的阱区82的阱电阻设定得比形成有数字电路86的阱区83的阱电阻低。
按照第8实施例，在高电阻的衬底81内形成了模拟电路85和数字电路86。因此，可防止噪声从数字电路86侵入到模拟电路85中。而且，在形成了模拟电路85的阱区82的底部形成了低电阻区84。因此，可防止构成模拟电路85的放大器的增益的下降。此外，在模拟电路例如是可变容量电容器的情况下，可扩展电容的可变范围。
对于本领域的专业人员来说，可容易地实现本发明附加的优点和变型。因而，本发明在其更宽的方面不限于在这里示出的和描述的特定的细节和代表性的实施例。因此，在不偏离由后附的权利要求及其等效内容所限定的本发明的普遍性的概念的精神和范围的情况下，可作各种各样的修正。

Claims (19)

1.一种半导体器件，其特征在于，包括：
半导体衬底；
第1导电型的阱区，在上述半导体衬底的表面区域内形成；
多个元件隔离区，在上述阱区内形成；
第2导电型的半导体层，在被上述元件隔离区隔离的上述阱区的第1区域内形成，上述半导体层是电容器的第1电极；以及
第1导电型的低电阻区，设置在上述阱区的底部，上述低电阻区的电阻值比上述阱区的电阻值低。
2.如权利要求1中所述的半导体器件，其特征在于：
还包括在被上述元件隔离区隔离的上述阱区的第2区域内形成的第1导电型的半导体层，上述第1导电型的半导体层是电容器的第2电极。
3.如权利要求1中所述的半导体器件，其特征在于：
上述低电阻区不与上述半导体层与上述阱区的结部分的耗尽层接触，而与上述元件隔离区接触。
4.如权利要求2中所述的半导体器件，其特征在于：
在上述阱区的底部，从上述第1导电型的半导体层到第2导电型的半导体层的范围内配置了上述低电阻区。
5.如权利要求1中所述的半导体器件，其特征在于：
将上述低电阻区的杂质浓度设定为上述阱区的杂质浓度的2倍以上。
6.如权利要求5中所述的半导体器件，其特征在于：
将上述低电阻区的杂质浓度设定为1×1018cm-3以上。
7.一种半导体器件，其特征在于，包括：
半导体衬底；
第1导电型的阱区，在上述半导体衬底的表面区域内形成；
多个元件隔离区，在上述阱区内形成；
MOS晶体管，在被上述元件隔离区隔离的上述阱区的第1区域内形成；以及
第1导电型的低电阻区，设置在上述阱区的底部，上述低电阻区的电阻值比上述阱区的电阻值低。
8.如权利要求7中所述的半导体器件，其特征在于：
还包括在被上述元件隔离区隔离的上述阱区的第2区域内形成的第1导电型的半导体层。
9.如权利要求7中所述的半导体器件，其特征在于：
上述低电阻区不与上述MOS晶体管的源/漏区和上述阱区之间的结部分的耗尽层接触，而与上述元件隔离区接触。
10.如权利要求8中所述的半导体器件，其特征在于：
在上述阱区的底部，从上述第1导电型的半导体层到第2导电型的半导体层的范围内配置了上述低电阻区。
11.如权利要求7中所述的半导体器件，其特征在于：
将上述低电阻区的杂质浓度设定为上述阱区的杂质浓度的2倍以上。
12.如权利要求11中所述的半导体器件，其特征在于：
将上述低电阻区的杂质浓度设定为1×1018cm-3以上。
13.一种半导体器件，其特征在于，包括：
半导体衬底；
第1导电型的阱区，在上述半导体衬底的表面区域内形成；
多个元件隔离区，在上述阱区内形成；
第2导电型的基极层，在被上述元件隔离区隔离的上述阱区上形成，上述阱区是双极型晶体管的第1电极；
第1导电型的第2电极，在上述基极层上形成；以及
第1导电型的低电阻区，设置在上述阱区的底部，上述低电阻区的电阻值比上述阱区的电阻值低。
14.如权利要求13中所述的半导体器件，其特征在于：
上述低电阻区不与上述双极型晶体管的结部分的耗尽层接触，而与上述元件隔离区接触。
15.如权利要求13中所述的半导体器件，其特征在于：
还包括在被上述元件隔离区隔离的上述阱区的第2区域内形成的第1导电型的半导体层，
在上述阱区的底部，从上述第1导电型的半导体层到第2导电型的半导体层的范围内配置了上述低电阻区。
16.一种半导体器件，其特征在于，包括：
半导体衬底；
第1阱区，在上述半导体衬底的表面区域内形成；
第2阱区，在上述半导体衬底的表面区域内形成；
模拟电路，在上述第1阱区内形成；
数字电路，在上述第2阱区内形成；以及
第1导电型的低电阻区，设置在上述第1阱区的底部，上述第1导电型的低电阻区的电阻值比上述第1阱区的电阻值低。
17.如权利要求16中所述的半导体器件，其特征在于：
将上述低电阻区的杂质浓度设定为上述阱区的杂质浓度的2倍以上。
18.如权利要求16中所述的半导体器件，其特征在于：
将上述低电阻区的杂质浓度设定为1×1018cm-3以上。
19.如权利要求17中所述的半导体器件，其特征在于：
将设置有上述模拟电路的第1阱区的杂质浓度设定得比设置有上述数字电路的第2阱区的杂质浓度高。
CNB021608415A 2001-12-27 2002-12-27 应用于可变容量电容器和放大器的半导体器件 Expired - Fee Related CN1274022C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP398386/2001 2001-12-27
JP2001398386A JP3631464B2 (ja) 2001-12-27 2001-12-27 半導体装置

Publications (2)

Publication Number Publication Date
CN1430282A true CN1430282A (zh) 2003-07-16
CN1274022C CN1274022C (zh) 2006-09-06

Family

ID=19189343

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021608415A Expired - Fee Related CN1274022C (zh) 2001-12-27 2002-12-27 应用于可变容量电容器和放大器的半导体器件

Country Status (5)

Country Link
US (1) US6987309B2 (zh)
JP (1) JP3631464B2 (zh)
KR (1) KR100511024B1 (zh)
CN (1) CN1274022C (zh)
TW (1) TWI270974B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353568C (zh) * 2004-04-07 2007-12-05 联华电子股份有限公司 可变电容器与差动式可变电容器
CN100429776C (zh) * 2003-11-25 2008-10-29 夏普株式会社 微调阻抗元件、半导体器件和微调方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936898B2 (en) 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
JP3781736B2 (ja) * 2003-05-09 2006-05-31 ローム株式会社 半導体装置及びこれを用いたオーディオ機器
JP4857531B2 (ja) * 2004-07-08 2012-01-18 三菱電機株式会社 半導体装置
KR101099563B1 (ko) * 2004-07-21 2011-12-28 매그나칩 반도체 유한회사 바이폴라 접합 트랜지스터 및 그의 제조방법
US7884440B2 (en) 2006-04-26 2011-02-08 Magnachip Semiconductor, Ltd. Semiconductor integrated circuit
KR100854440B1 (ko) * 2006-04-26 2008-08-26 매그나칩 반도체 유한회사 반도체 집적회로
JP5081030B2 (ja) * 2008-03-26 2012-11-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7919382B2 (en) * 2008-09-09 2011-04-05 Freescale Semicondcutor, Inc. Methods for forming varactor diodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127147A (ja) 1984-11-26 1986-06-14 Hitachi Ltd 半導体装置
JPH073811B2 (ja) 1985-04-12 1995-01-18 株式会社日立製作所 半導体記憶装置
JPS63207173A (ja) 1987-02-24 1988-08-26 Toshiba Corp 半導体装置の製造方法
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US5057443A (en) * 1988-06-29 1991-10-15 Texas Instruments Incorporated Method for fabricating a trench bipolar transistor
JPH02184081A (ja) 1989-01-10 1990-07-18 Nec Corp 半導体集積回路
JPH03147375A (ja) 1989-11-02 1991-06-24 Nissan Motor Co Ltd 可変容量素子
JP2705344B2 (ja) 1990-04-13 1998-01-28 日本電気株式会社 半導体装置及びその製造方法
JPH05243490A (ja) 1992-03-02 1993-09-21 Fuji Electric Co Ltd 半導体装置
JPH05315545A (ja) 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd 半導体装置における電源パッドの構造
JPH06151896A (ja) * 1992-11-10 1994-05-31 Nec Corp 半導体装置の製造方法
JP2755135B2 (ja) 1993-11-25 1998-05-20 日本電気株式会社 可変容量装置および該可変容量装置を有する半導体集積回路装置
US5627097A (en) * 1995-07-03 1997-05-06 Motorola, Inc. Method for making CMOS device having reduced parasitic capacitance
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5965912A (en) 1997-09-03 1999-10-12 Motorola, Inc. Variable capacitor and method for fabricating the same
US6191451B1 (en) * 1998-01-30 2001-02-20 International Business Machines Corporation Semiconductor device with decoupling capacitance
JP3408762B2 (ja) 1998-12-03 2003-05-19 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
TW409353B (en) 1998-12-31 2000-10-21 Anpec Electronics Corp Process for lowering metal contact resistance and the transistor metal contact formed by the said method
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100429776C (zh) * 2003-11-25 2008-10-29 夏普株式会社 微调阻抗元件、半导体器件和微调方法
CN100353568C (zh) * 2004-04-07 2007-12-05 联华电子股份有限公司 可变电容器与差动式可变电容器

Also Published As

Publication number Publication date
US6987309B2 (en) 2006-01-17
CN1274022C (zh) 2006-09-06
US20030122155A1 (en) 2003-07-03
TWI270974B (en) 2007-01-11
JP3631464B2 (ja) 2005-03-23
KR100511024B1 (ko) 2005-08-31
JP2003197759A (ja) 2003-07-11
KR20030057391A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
CN1205674C (zh) 异质结场效应晶体管
CN1317772C (zh) 半导体器件及其制造方法
CN1271720C (zh) 耐高压的绝缘体上的硅型半导体器件
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1181548C (zh) 半导体集成电路
CN1280914C (zh) 半导体器件及其制造方法
CN1159768C (zh) 横型异质结双极三极管及其制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1297011C (zh) 半导体装置及其制造方法
CN1677687A (zh) 半导体装置及其制造方法
CN1694265A (zh) 半导体器件及其制造方法
CN1838431A (zh) 双极性装置
CN1246906C (zh) 半导体器件及其制造方法
CN1274022C (zh) 应用于可变容量电容器和放大器的半导体器件
CN1638144A (zh) 半导体器件及其制造方法
CN101064305A (zh) 半导体装置及其制造方法
CN1348219A (zh) 参考电压半导体
CN1118872C (zh) 半导体器件及其制造方法
CN1767196A (zh) 半导体器件
CN1223007C (zh) 半导体装置及其制造方法
CN1717793A (zh) 用于生产双极晶体管的方法
CN1855395A (zh) 用于制造能够改善击穿电压特性的半导体器件的方法
CN1176494A (zh) 半导体器件及其制作方法
CN1540742A (zh) 半导体装置及其制造方法
CN1292478C (zh) 半导体集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060906

Termination date: 20121227