TWI270974B - Semiconductor device for variable condenser and amplifier - Google Patents

Semiconductor device for variable condenser and amplifier Download PDF

Info

Publication number
TWI270974B
TWI270974B TW091125094A TW91125094A TWI270974B TW I270974 B TWI270974 B TW I270974B TW 091125094 A TW091125094 A TW 091125094A TW 91125094 A TW91125094 A TW 91125094A TW I270974 B TWI270974 B TW I270974B
Authority
TW
Taiwan
Prior art keywords
region
resistance
well region
well
low
Prior art date
Application number
TW091125094A
Other languages
English (en)
Inventor
Tatsuya Daikoku
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TWI270974B publication Critical patent/TWI270974B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1270974 --<案號91125094 年3月>4*"日 修正
五、發明說明（G 1U所I之技術領媸 本發明係有關於一種被使用於例如類比電路之適用於 可變容量電容器及放大器的半導體裝置。 、 先前技避 例如電壓控制振盪器，係包含有可變容量電容器，並 可藉=變化上述可變容量電容器之容量，而振盪出所需頻 率之信號。電壓控制振盪器，為了降低相位雜訊 n〇1 se〜），故被要求需具有高的Q值。為了實現上述目標， 可變容量電容器之特性乃被要求須具備低寄生電容及^寄 生電阻。 - 一般而言，上述之可變容量電容器，係利型井區 區域内所形成的P型半導體層之接合部分、或者是{)型井區 區域内所形成的N+之接合部分來構成。 第17圖係表示使用N型井區區域之可變容量電容器之 一例。例如在P型的半導體基板1〇〇之表面區域形成1^型之 井區區域1G1。在上述N型之井區區域1()1内，係形成有p+型 之半導體層102、N+型之半導體層1〇3，並利用p+型之半導
體層102及N型之井區區域101的接合部分來構成可變容量 電容器104。在各半導體層102、1〇3處係以配線1〇5來連接 之。在上述可變容量電容器104中，就寄生電容而言為配 線105間之電容1G6，就寄生電阻而言則為配線電阻（未圖 不）’井區區域的電阻（以下亦稱為井區電阻” 〇7乃為 可支配的。
1270974
半導體層1 03間的間隙（space )已變得可愈來愈縮小。藉 此，即可降低井區區域丨〇 1之寄生電阻。然而，當p型之半 導體層102及N+之半導體層103間的間隙變小時，配線1〇5間 之距離亦變窄。其結果就是導致作為寄生電容之配線間電 容1 0 7增大。 第18圖係表示於p型之半導體層1〇2及N+之半導體層 3間所施加的偏壓電壓及電容之變化情況。如第丨8圖所 不般’寄生電容一增大，對應於偏壓電壓的電容之可變範 圍就會降低。因此，為了降低配線間電容，就必須令p+型 ，半導體層102及N+之半導體層1〇3間的間隙變寬來形成可 灸谷：E電容器。此即代表了井區電阻無法降低。 ^ 另一方面，寄生電阻亦會跟電阻值成比例而成為熱雜 訊的產生源。例如在電壓控制振盪器中若使Q值降低，就 會引發相位雜訊之劣化。 又，如第19圖所示般，構成放大器之金屬氧化半導體 ^os)電晶體（以下稱為M0SFET )，當在p型之井區區域 10的電阻很大的情況下，就會產生電力損失，而报難 成雨增益的放大器。一般來說，此種之放大器，备、
位電路。然而，當前使用數位電路之井區電阻，^ =人 大器之增益降低。 ” I 第20圖係表示井區電阻及增益之關係。在目前 /數位混載半導體裝置中，於數位部所使用的井區電阻之 ，阻值係為例如5 〇 Q。當在此井區電阻下時，乃 a m。由同一圖可明白得知…提昇增▲，就必 问〆降低井區阻抗。而為了提高井區電阻，故考
1270974 案號 91125094 五、發明說明（3) 電阻基板。然而，高電阻基板會有在井區内產生滑移 (slip)等之問題。又，為了降低井區電阻，故考量使用 低電阻基板。 第21圖係表示使用低電阻基板之類比/數位混載半導 修正 體裝置之一例 為低電阻基板 路及數位電路 區電阻。然而 侵入類比電路 在P+基板120内形成井區區域121、122以作 在上述井區區域121、122内形成有類比電 如此，當使用低電阻基板時，就可降低井 田井區電阻降低時，雜訊就會由數位電路 而對類比電路之特性造成不良影響。 第22圖係表示井區電阻及侵入雜訊量之關係、。在此， 侵入雜訊量係當井區電阻愈低時越多。故而 位混載半導體裝置中，不能採用低電阻基板。1比’數 因^，能藉由對應電路元件之種類來設定井區之電阻 值，以提兩電路元件之特性的半導體裝置乃為眾所期^。 發明内岑 本，明之目的係提供—種半導體裝置，包括：半 二之并ρίί半導體基板之表面區域内所形成的第1導電- 卩衿· ^ —丄, 开£區域内所形成的複數元件分陪 &域，在猎由上述元件分眩/ 01〒刀隔 夕筮隔區域所分隔開的上述井區砝 之弟1&域内所形成的第2 域 電型之半導體層係電容器 +導體曰上述第2導 域之底部所設置的第1導電型 亟，以3上述井區區 區域之電阻值係低於上述之低電阻區域，上述低電阻 I井區區域之電阻值。
1270974 年3月Μ-曰 案號 91125094 五、發明說明（4) 實施方式 以下，就本發明之實施例參照圖式來進行說明。 (第1實施例） ° 第1圖係表示本發明第1實施例之可變容量電容器。此 可變容量電容器1 0，係利用例如Ν型的井區區域丨3及俨型的 半導體層1 5之接合部分。 一 例如，Ρ型的半導體基板11，係具有例如5 〇的電阻。 在此基板11之表面區域内，係形成有例如：由sTI (淺溝 渠隔離層）所構成之複數元件分隔區域丨2。在形成有上述 等元件分隔區域12的半導體基板U之表面區域内，係形成 有井區區域13。在藉由元件分隔區域12所分隔開的井區區 域13之第1區域内，係形成有p型的半導體層15。位於上述 半導體層15周圍之第2區域内，係形成有N+型的半導體層 14 °P+型的半導體層15係用來構成可變容量電容器之第工電 極，N+型的半導體層丨4係用來構成第2電極。 又，在上述井區區域1 3之底部，係形成有例如：N型 低電阻區域16。上述低電阻區域16，其換質濃度係設定成 較井區區域13為高，電阻值則設定成較井區區域13為高為 低。具體而言，低電阻區域16之摻質濃度，係設定成井區 區域13之摻質濃度的例如2倍以上、或1χ l〇i8cm_3以上。上 述低電阻區域1 6，係未跟例如P+型的半導體層丨5及井區區 域的接s。卩为之空乏層DL接觸、而接觸於各元件分隔區 1 2的底部。 其次，就上述可變容量電容器之製造方法來進行說 明。 第7頁 10315 pifl.ptc 1270974 修正 91125ΠΑ4 五、發明說明（5) ,、如第2圖所示般，在例如ρ型半導體基板η之表面區域 =成由st I所構成的複數元件分隔區域〗2。上述元件分隔 區域1 2係利用眾所周知的步驟而製造。亦^，先在基板1 j ，表面形成溝渠。其:欠，於基板"的全面利用例如 ^ ^學氣相沉積）法沉積矽氧化膜，以藉由矽氧化膜包埋 溝渠。接著，利用例如CMP (化學機械研磨）法去除基板 11上之矽氧化膜。 之後’在基板11的表面區域形成離子植入有N型摻 質、例如磷之N型井區區域13。此井區區域13之深度，係 設定成較元件分隔區域12之深度更深。 车姑其如第3圖所示般’於井區區域13之全面形成離 入 型摻質、例如磷之低電阻區域1 6。離子植入之 條件，可舉例如：加速電壓為1〇〇〇 : 2_ _ x H ixH)%-2。上述離子注入條件之一例，其低電阻 ”糸如第1圖所示般’以成為未跟卩半導體層15之空乏 :DL :觸二而接觸於元件分隔區賴的底部之深度的條件 <、、、車乂 4 。猎此，井區區域1 3底部之摻質濃度即被提高。
之後，如第1圖所示般，於井區區域13之第is =植入有p型掺質、例如硼之P+型半導體層15。接著= 井區區域13之第2區域形成離子植人有N N+型半導體層14。 貝例如&之 第4圖係概略地表示井區區域13内各部分之摻質 J深度’其中跟扪圖至第3圖相同的部分乃標示以同二符 _ ^據上述第1實施例’藉由在形成可變容量電容器1()
10315 pifl.ptc 第8頁 1270974 案號 91125094 五、發明說明（6) 的井區區域1 3之底部形忐柄带时广、 心成低電阻區域1 6，即可降低井區電 阻。因此，即使是為i γ收 电 _ 身 為了降低配線間電容量而擴大Ρ型半 ‘體層15及Ν+半導體層14間之^ 女叮 把从斗广兩 日a间之空間（space )時，亦可維持 低的井區電阻。故而’能抑制熱雜訊。 述可變容量電容器熱雜訊低，故當將上述 …’谷里電谷窃應用於電壓控制振盪器時，電壓控制振盪 器之Q值就可向上提高，並降低相位雜訊。 (第2實施例） 第▲ 0係表示本發明之第2實施例。第2實施例為第1實 加例之1幵y其中跟第1實施例相同的部分乃標示以同一 符號。 第5圖所不之可變容量電容器1 0，係利用例如P型的井 區區域17及N型的半導體層14之接合部分。，亦即，在例如p 型的半導體基板11内形成例如p型的井區區域17。在井區 區域1 7之中央部内，係形成N+型的半導體層1 4，而在此半 導體層14之周圍係形成p型的半導體層15。 、更進一步’在井區區域17之底部，係形成有低電阻區 域1 8 :此低電阻區域丨8，係例如未跟N+型的半導體層丨4及 1區區域17的接合部分之空乏層接觸、而接觸於各元件分 隔區域1 $之底部。上述低電阻區域1 8，其摻質濃度係設定 成例如較P型時之井區區域丨7為高。具體而言，低電阻區 域1 8之換質濃度，係設定成井區區域1 7之摻質濃度的例如 2倍以上、或1 X 1 Q18 Cffl-3以上。 以上結構之可變容量電容器的製造方法係跟第1實施 例相同。用以形成低電阻區域1 8之離子植入條件，可舉例
第9頁 10315 pifl.ptc 1270974 -—__案號 91125094_，：？年 j 月 乂 曰_修正____ 五、發明說明（7) 如：離子種類為硼，加速電壓為丨〇〇〇 : 2000 KeV，劑量為 1 X 1013 : 1 X l〇i4cm-2。 依據上述第2實施例，可得到跟第1實施例相同的效 果° (第3貫施例） 第6圖係表示本發明之第3實施例，由可變容量電容器 及MOSFET所構成之放大器。由於可變容量電容器1〇之結構 係跟第5圖相同，故相同部分乃標示以同一符號，並省略 其說明。第3實施例，係揭示由p型井區區域1 7及N+型半導 體層14所構成的可變容量電容器10，以及N通道m〇sfet 2 〇。然而，其並非用以限定電容器及電晶體之導電型。 又，在第6圖中，MOSFET20係形成於p型井區區域 21。亦即，於藉由元件分隔區域12所分隔開的井區區域2】 之第1區域上，係形成有閘極氧化膜22。在上述閘極氧化 膜22之上，係形成有例如由多晶矽所構成的閘極電極23。 在位於此閘極電極2 3兩側位置之井區區域2 1内，係形成有 源極/汲極區域25。 又’於藉由元件分隔區域12所分隔開的井區區域21之 第2區域，係形成有P+型的半導體層24。上述半導體層24， 其功能，是當作用以將電壓供給於井區區域2丨之電壓供給節 點（η 〇 d e ) 〇 再者’於井區區域21之底部，係形成有低電阻區域 2 6 °上述低電阻區域2 6之形成深度，係大抵跟低電阻區域 1 8相同。亦即，未跟MOSFET 20的源極/沒極區域之空乏層 接觸、而接觸於各元件分隔區域12之底部。上述低電阻二
10315 pifl.ptc 第10頁 1270974
域26，其摻質濃度係設定成例如較p型時之井區區域2i為 高。具體而言，低電阻區域26之摻質濃度，係設定成井區 區域17之摻質濃度的例如2倍以上、或1χ 1〇18cm·3以上。 其，，就上述半導體裝置之製造方法來進行說明。 在第3實施例中，可變容量電容器1〇及肋”以2 時形成。 Ν 、、如第7圖所示般，首先，在例如p型半導體基板丨丨内形 成複數元件分隔區域12。之後，於可變容量電容器1〇之形 成區域及M0SFET 20之形成區域分別形成p型之井區區域 1 7、2 1。 其次，於基板1 1之全面離子植入例如硼以作為P型摻 質，而提高井區區域17、21底部的摻質濃度。離子植入之 條件，可舉例如：加速電壓為1 000 : 2〇〇〇 KeV，劑量為1 X 1〇13 : 1 X i〇i4cm-2。藉此，就可在井區區域17、21的底部 形成低電阻區域18、26。 一 之後，如第6圖所示般，在M0SFET 20之形成區域中， 於井區區域21上形成閘極氧化膜22，再於此閘極氧化膜22 之上形成閘極電極23。 士 其次，於可變容量電容器10之N+半導體層14形成的同 日守，形成源極/沒極區域25。再者，於可變容量電容器1〇 之P+半導體層1 5形成的同時，形成作為電源供給節點之p+ 半導體層24。 另外，亦可先形成P+半導體層15及24，之後，再形成 N+半導體層14及源極/汲極區域25。 又，低電阻區域18、26，也可在可變容量電容器1〇、
10315 piΠ.ptc 第11頁 1270974 —_案號91125094 年3月日 铬屯___ 五、發明說明（9) MOSFET 20形成之後再形成。 依據第3實施例，係於形成放大器2 0之井區區域21的 底部形成低電阻區域26。藉此，可降低井區區域21的寄生 電阻。故而，能得到可減少電力損耗、且高增益之放大器 20 〇 (第4實施例） 第8圖係表示本發明之第4實施例。第4實施例為第3實 施例之變形例。 在第8圖中，MOSFET 20係跟第3實施例相同，而可變 谷ϊ電谷器1 0則跟第1實施例相同’皆為利用例如N型之井$ 區區域13及P+型之半導體層15的接合部分來形成可變容量 電容器。於可變容量電容器10之井區區域13中係形成有N 型之低電阻區域16，而在MOSFET 20之井區區域27中係形 成有P型之低電阻區域26。承上所述，以下就相異導電型 之低電阻區域的形成方法來進行說明。 如苐9圖所示般，首先，在例如p型之半導體基板η内 形成複數元件分隔區域12。之後，於可變容量電容器之形 成區域形成N型之井區區域13，並於MOSFET之形成區°域形 成P型之井區區域21。亦即，例如藉由光阻膜41 於 MOSFET 20之形成區域上1上述光阻膜41作為罩幕而於彳I 基板内離子植入N型摻質、例如磷，以於井區區 . 部形成N型之低電阻區域16。 一 其次，如第10圖所示般，去除光阻膜41之
可變容量電容器之形成區域上1上述光阻 _、作為罩幕而於基板内離子植入ρ型摻質、例如硼，以
10315 pifl.ptc
1270974
修正 於井區區域21之底部形成p型之低電阻區域26。離子植入 之條件，係跟第2、第3實施例相同。 如上所述般’形成低電阻區域1 6、2 6之後，再利用上 述步驟形成可變容量電容器AM〇SFET。 依據第4實施例，亦可得到跟第3實施例同樣的效果。 (第5實施例） 第11圖、第1 2圖係表示本發明之第5實施例。第11圖 係表示將本發明應用於電力放大器之例，第丨2圖係表示第 11圖之等效電路。第11圖所示之放大器的結構基本上係跟 圖所不之放大器相同。亦即，於形成⑽“以2〇之井區+ 區域21處’係形成有低電阻區域26。上述低電阻區域26， 係在第12圖所示之等效電路中，以電阻51表示之。又，在 M0SFET 20之電流通路之一端部處，係介由例如鋁配線53 而連接於負荷電阻5 2。上述負荷電阻5 2係跟例如閘極電極 2 3同時形成，並進一步植入摻質來設定電阻值。 依據第5貫施例，在形成⑽”以2〇之井區區域21的底 部係形成有低電阻區域26。因此，可構成能減少電力損 耗、且高增益之電力放大器。 (第6實施例） 乂第1 3圖、第1 4圖係表示本發明之第6實施例。第1 3圖 係表示使用當作可變容量電容器之可變容量二極管的電壓 控制振盪器之一例，第14圖係表示對應於第13圖之a部的 可變容量電容器61及M0SFET62之剖面圖。 第1 4圖所示之剖面圖，基本上係跟第8圖所示之結構 相同。在第14圖中，可變容量電容器之p+
1270974 - 案號91125094 Tj年j月>^日 修正_____ 五、發明說明（11) Μ 0 S F E T 6 2之源極係介由铭配線6 3而連接。 依據第6實施例，就可使得可變容量電容器61寄生電 阻減少、容量之可變範圍變廣，且MOSFET62可得到高增 益。因此，藉由使用上述可變容量電容器61及M0SFET62， 就可降低相位雜訊、並能構成高性能之電壓控制振盪器。 (第7實施例） 第1 5圖係表示本發明之第7實施例。第7實施例，係揭 示將本發明應用於使用雙極性電晶體之電壓控制振盪器的 情形。在第1 5圖中，由於可變容量電容器1 〇之結構，係跟 例如第1實施例相同，故省略其說明。 在雙極性電晶體70中，係於基板11内形成例如ν型之 井區區域71。此Ν型之井區區域71其功能係用來作為集極 層。在藉由元件分隔區域12所分隔開的井區區域71之第j 區域上，係形成有Ρ型之基極層72。上述基極層72之上係 形成有Ν型之射極層73。又，在藉由元件分隔區域12所分 隔開的井區區域71之第2區域上，係形成有型之半導體層 74。此半導體層74，其功能係用來作為集極連接節點。 另一方面，在井區區域71之底部，係形成有Ν型之低 電阻區域75。上述低電阻區域75，係跟可變容量電容器 1 〇之低電阻區域13同時形成。低電阻區域75換質農+ 跟在贿Τ的情況下相同。低電阻區域75，係 集極·基極間之空乏層接觸、而接觸於元件分隔區域12底 部之形成位置。 依據第7實施例，係在形成雙極性電晶體之井區區域 _ 71的底部形成低電阻區域75。藉此，因為可降低井區電
10315 pifl.ptc 第14頁 1270974
阻’故能抑制電力損失，並可構成高增益之放大器。 另外’第1 5圖雖係表示n P N型之雙極性電晶體，然其 並非用以限定本發明，上述實施例亦可應用於pNp型之雙 極性電晶體上。 (第8實施例） 第1 6圖係表示本發明之第8實施例。第8實施例，係揭 示將本發明應用於類比/數位混載半導體裝置的情形。 在第1 6圖中，例如p型之半導體基板8丨，乃電阻值為 例如30 :500Ω之較高電阻的基板。在上述基板81之表面 區域内係形成有複數元件分隔區域12。在藉由上述等之元 件分隔區域1 2所分隔開的第】區域係形成有例如ρ型之井區 區域82、而在第2區域係形成有例如p型之井區區域83。上 述井區區域8 2之摻質濃度係設定成例如比井區區域μ之摻 質濃度為高。在井區區域82内係形成有構成類比電路85之 例如M0SFET，而在井區區域83内係形成有構成數位電路86 之例如M0SFET。在形成上述類比電路85之井區區域82的底 部係形成有例如Ρ型之低電阻區域84。上述低電阻區域84 之形成位置及摻質濃度’係例如跟第4、第5實施例相同。 亦即’低電阻區域84之摻質濃度，係設定為形成有類比電 路85之井區區域82的摻質濃度的例如2倍以上、或1 χ丨〇ΐ8 cnr3以上。因此，形成有類比電路85之井區區域82的井區 電阻’係設定成比形成有數位電路86之井區區域83的井區 電阻為高。 依據第8貫加例’係在面電阻的基板§ 1内形成類比電 ^85 &數位電路86。因此，可防止雜訊由數位電路86往類
10315 pifl.ptc 第15頁 1270974
-一 案號 91125094 五、發明說明（13) 比電路85侵入。並且，在形成有類比電 的底部係形成有低電阻區域84。因而，槎之井區區域82 可防止放大器之增益降低。又，當類比電路=比電路85。 里電容器時，能擴大容量之可變範圍。 〜例如可變谷 雖然本發明已以較佳實施例揭露如上，然其並 、 限^本發明，任何熟習此技藝者，在不脫離本發明^ 2 ^範圍内，當可作各種之更動與潤飾，因此本發明1 fe圍當視後附之申請專利範圍所界定者為準。 ’、羡
1270974 修正 _案號 91125094 圖式簡單說明 圖式簡單說明 第1圖係表示本發明第1實施例之可變容量電容器的剖面 圖。 第2圖係表示第1圖所示裝置之製造方法的剖面圖。 第3圖係表示接續第2圖之製造步驟的剖面圖。 第4圖係表示第1圖重要部分之摻質濃度圖。 第5圖係表示本發明第2實施例之可變容量電容器的剖面 圖 圖 第6圖係表示本發明第3實施例之可變容量電容器的剖面
第7圖係表示第6圖所示裝置之製造方法的剖面圖。 第8圖係表示本發明第4實施例之可變容量電容器的剖面 圖0 第9圖係表示第8圖所示裝置之製造方法的剖面圖。 第1 0圖係表示接續第9圖之製造步驟的剖面圖。 第11圖係表示本發明第5實施例之放大器的剖面圖。 第12圖係第11圖所示裝置之等效電路圖。 第1 3圖係表示本發明第6實施例之電壓控制振盪器之一 例的電路圖。 第1 4圖係表示第1 3圖重要部分的剖面圖。 第1 5圖係表示本發明第7實施例之雙極性電晶體之一例 的剖面圖。 第1 6圖係表示本發明第7實施例之類比/數位混載半導體 裝置之一例的剖面圖。
10315 pifl.ptc 第17頁 1270974 修正 _案號 91125094 圖式簡單說明 第1 7圖係表示一般的可變容量電容器之一例的剖面圖。 第18圖係表示第17圖所示之可變容量電容器之特性圖。 第1 9圖係表示一般的放大器之一例的剖面圖。 第2 0圖係表示第1 9圖所示之放大器之特性圖。 第2 1圖係表示一般的類比/數位混載半導體裝置之一例 的剖面圖。 第22圖係表示第21圖所示之類比/數位混載半導體裝置 之特性圖。 圖式標示說明： I 0 :可變容量電容器 II : Ρ型半導體基板 12 :元件分隔區域 1 3 : Ν型井區區域 1 4 : Ν+型半導體層 15、24 : Ρ+型半導體層 1 6 · Ν型低電阻區域 17 : Ρ型井區區域 18 ·低電阻區域 20 :金屬氧化半導體電晶體（M0SFET) 21 :井區區域 2 2 :閘極氧化膜 2 3 :閘極電極 25 :源極/汲極區域
10315 pifl.ptc 第18頁 1270974 修正 _案號 91125094 圖式簡單說明 2 6 : P型低電阻區域 41 、42 : 光 阻 膜 51 電 阻 52 負 荷 電 阻 53 鋁 配 線 70 雙 極 性 電 晶體 71 集 極 層 72 基 極 層 73 射 極 層 85 類 比 電 路 86 數 位 電 路
10315 pifl.ptc 第19頁

Claims (1)

1270974 J；多正 -案號 91125094 六、申請專利範圍 包括··種適用於可變容量電容器及放大器的半導體裝置， 半導體基板； 導電型之井區區域，形成於上述半導體其, 區域内； 等體基板之表面 複數元件分隔區域，形成於上 第2導電型之半導體層，形成：藉井由域内； 所分隔開的上述井區區域之第1區域内，上分隔區域 容器之第1電極；以及 达+導體層係電 第1導電型之低電阻區域， 部，上述低電阻y 、上迷井區區域之底讀 值。……電阻值係低於上述井區區域之之電底阻 2·如申請專利範圍 及放，器的半導體裝置，其中m適用於可變容量電容器 第1導電型之半導體層，形成於藉由 戶隔開的上述井區區域之第2區域内，上件:刀隔區域 導體層係電容器之第2電極。 上述第1導電型之半 3·如申請專利範圍第丨項所述之 及放大器的半導體裝置，其中 、用於可變谷ϊ電容器 上述低電阻區域，係^述半 ^ 4 接觸、而接觸於上述元件分隔區域。 及放大器的半導體裝置，其中 於了變谷里電谷益 上述低電阻區域係於…區區域之底部中，由上述第
10315 pifl.ptc 第20頁 1270974 案號 91125094 六 k申請專利範圍 導電型之半導體層延伸至第2導電型之半導體層來配置 5 ·如申請專利範圍第1項所述之適用於可變容量電 及放大器的半導體裝置，其中 、夺器 上述低電阻區域之摻質濃度，係設定為上述井區 、 摻質濃度的2倍以上。 &域之 6 ·如申請專利範圍第5項所述之適用於可變容量電&时 及放大器的半導體裝置，其中 ”奋裔 上述低電阻區域之摻質濃度，係設定為1 X 1〇1 。 上。 以 7· —種適用於可變容量電容器及放大器的半導體裝置，· 包括. 半導體基板； 導電型之井區區域’形成於上述半導體基板 跑域i内； 複數元件分隔區域，形成於上述井區區域内； 、M〇S電晶體，形成於藉由上述元件分隔區所八 上述井區區域之第1區域内；以及 一刀 汗、 第1導電型之低電阻區域，設置於上述 部，並比上述井區區域之電阻值為低。 °°區域之底 8·如申請專利範圍第7項所述之適用 及放大器的半導體褒置，其中更包括：了變谷量電容器 第1導電型之半導體層，形成於藉由上述 所分隔開的上述井區區域之第2區域内。疋件刀隔區域 9.如申請專利範圍第7項所述之適用於可變容量電容器 1270974 日 六、申請專利範圍 及放大器的半導體裝置，其中 上，低電阻區域，係未跟上述M0S電晶體的源極/汲極區 域及上述井區區域的接合部分之空乏層接觸、而接觸於上 件为隔區域。 I 0 ·如申請專利範圍第8項所述之適用於可六 及放大器的半導體裝置，其中 欠谷里電夺為 、上述低電阻區域係於上述井區區域之底部中， 1導電型之半導體層延伸至第2導電型之半導體層來配置:L II ·如申凊專利範圍第7項所述之適用於 及放大器的半導體裝置，其中·· 夂谷里電谷^ 亡述低電阻區域之摻質濃度，係設 J 摻質濃度的2倍以上。 工延开£ E域之 ⑶Λ2·Λ申請專利範圍第11項戶斤述之適用於可變容量電交 裔及放大器的半導體裝置，苴中 笺谷里電谷 上。上述低電阻區域之摻質濃度，係設定為lxim一 置 1包3 ·括一種適用於可變容量電容器及放大器的半導體褒 半導體基板； 區』1導電型之井區區域’形成於上述半導體基板之表面 ^2數:電件型W區底V形成於上述井區區域内； 分隔開的上述井“底域層上，，形上^ 上述井區區域係雙極性電晶體之 10315 pifl.ptc 第22頁 案號 91125094 1270974
六、申請專利範圍 第1電極； 第1導電型之第2電極，形成於上述基底層之上；以及 第1導電型之低電阻區域，設置於上述井區區域之底 部，上述低電阻區域之電阻值係低於上述井區區域之電阻 值° 1 4 ·如申請專利範圍第丨3項所述之適用於可變容量電容 器及放大器的半導體裝置，其中 上述低電阻區域，係未跟上述雙極性電晶體的接合部分 之空乏層接觸、而接觸於上述元件分隔區域。 15·如申請專利範圍第13項所述之適用於可變容量電容< 器及放大器的半導體裝置，其中更包括·· 第1導電型之半導體層，形成於藉由上述元件分隔區域 所分隔開的上述井區區域之第2區域内，且 上述低電阻區域係於上述井區區域之底部中，由上述第 1導電型之半導體層延伸至第2導電型之半導體層來配置。 置 16· —種適用於可變容量電容器及放大器的半導體裝 包括： 半導體基板； 第1井區區域，形成於上述半導體基板之表面區域内； 第2井區區域，形成於上述半導體基板之表面區域内； 類比電路，形成於上述第1井區區域内； 數位電路，形成於上述第2井區區域内； 部 第1導電型之低電阻區域，設置於上述第丨井區區域之底 上述第1導電型之低電阻區域之電阻值係低於上述第1井 10315 pifl.ptc 第23頁
區區域之電阻值。 適用於玎變容f屯 1 7 ·如申請專利範圍第1 6項所述之 ， 器及放大器的半導體裝置，其中 十备上述井區區域之 上述低電阻區域之摻質濃度，係設疋”、、 摻質濃度的2 =以上。、 ，㊆用於可變容量電容 1 8 ·如申請專利範圍第1 6項所述之U 、 器及放大器的半導體裝置，其中 、 上述低電阻區域之摻質濃度，係設定為1 X 1 〇 18 c in 3、 上。 … 19·如申請專利範圍第17項所述之適用於可變容量電容 裔及放大器的半導體裝置，其中 定為電路的第1井區區域之掺質濃度，係設 述數位電路的第2井區區域之摻質濃度。
10315 pifl.ptc 第24頁
TW091125094A 2001-12-27 2002-10-25 Semiconductor device for variable condenser and amplifier TWI270974B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001398386A JP3631464B2 (ja) 2001-12-27 2001-12-27 半導体装置

Publications (1)

Publication Number Publication Date
TWI270974B true TWI270974B (en) 2007-01-11

Family

ID=19189343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091125094A TWI270974B (en) 2001-12-27 2002-10-25 Semiconductor device for variable condenser and amplifier

Country Status (5)

Country Link
US (1) US6987309B2 (zh)
JP (1) JP3631464B2 (zh)
KR (1) KR100511024B1 (zh)
CN (1) CN1274022C (zh)
TW (1) TWI270974B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936898B2 (en) 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
JP3781736B2 (ja) * 2003-05-09 2006-05-31 ローム株式会社 半導体装置及びこれを用いたオーディオ機器
JP2005158936A (ja) * 2003-11-25 2005-06-16 Sharp Corp 調整インピーダンス素子、半導体装置及びトリミング方法
CN100353568C (zh) * 2004-04-07 2007-12-05 联华电子股份有限公司 可变电容器与差动式可变电容器
JP4857531B2 (ja) * 2004-07-08 2012-01-18 三菱電機株式会社 半導体装置
KR101099563B1 (ko) * 2004-07-21 2011-12-28 매그나칩 반도체 유한회사 바이폴라 접합 트랜지스터 및 그의 제조방법
US7884440B2 (en) 2006-04-26 2011-02-08 Magnachip Semiconductor, Ltd. Semiconductor integrated circuit
KR100854440B1 (ko) * 2006-04-26 2008-08-26 매그나칩 반도체 유한회사 반도체 집적회로
JP5081030B2 (ja) * 2008-03-26 2012-11-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7919382B2 (en) * 2008-09-09 2011-04-05 Freescale Semicondcutor, Inc. Methods for forming varactor diodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127147A (ja) 1984-11-26 1986-06-14 Hitachi Ltd 半導体装置
JPH073811B2 (ja) 1985-04-12 1995-01-18 株式会社日立製作所 半導体記憶装置
JPS63207173A (ja) 1987-02-24 1988-08-26 Toshiba Corp 半導体装置の製造方法
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US5057443A (en) * 1988-06-29 1991-10-15 Texas Instruments Incorporated Method for fabricating a trench bipolar transistor
JPH02184081A (ja) 1989-01-10 1990-07-18 Nec Corp 半導体集積回路
JPH03147375A (ja) 1989-11-02 1991-06-24 Nissan Motor Co Ltd 可変容量素子
JP2705344B2 (ja) 1990-04-13 1998-01-28 日本電気株式会社 半導体装置及びその製造方法
JPH05243490A (ja) 1992-03-02 1993-09-21 Fuji Electric Co Ltd 半導体装置
JPH05315545A (ja) 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd 半導体装置における電源パッドの構造
JPH06151896A (ja) * 1992-11-10 1994-05-31 Nec Corp 半導体装置の製造方法
JP2755135B2 (ja) 1993-11-25 1998-05-20 日本電気株式会社 可変容量装置および該可変容量装置を有する半導体集積回路装置
US5627097A (en) * 1995-07-03 1997-05-06 Motorola, Inc. Method for making CMOS device having reduced parasitic capacitance
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5965912A (en) 1997-09-03 1999-10-12 Motorola, Inc. Variable capacitor and method for fabricating the same
US6191451B1 (en) * 1998-01-30 2001-02-20 International Business Machines Corporation Semiconductor device with decoupling capacitance
JP3408762B2 (ja) 1998-12-03 2003-05-19 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
TW409353B (en) 1998-12-31 2000-10-21 Anpec Electronics Corp Process for lowering metal contact resistance and the transistor metal contact formed by the said method
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure

Also Published As

Publication number Publication date
US6987309B2 (en) 2006-01-17
CN1274022C (zh) 2006-09-06
US20030122155A1 (en) 2003-07-03
JP3631464B2 (ja) 2005-03-23
CN1430282A (zh) 2003-07-16
KR100511024B1 (ko) 2005-08-31
JP2003197759A (ja) 2003-07-11
KR20030057391A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
JP5168974B2 (ja) 半導体可変容量素子及びその製造方法
TW405229B (en) Reliable diffusion resistor and diffusion capacitor
KR101026339B1 (ko) 평행 플레이트 트렌치 캐패시터를 가진 반도체 디바이스
TWI353654B (en) Mos varactor using isolation well
US5965912A (en) Variable capacitor and method for fabricating the same
US6337253B1 (en) Process of making buried capacitor for silicon-on-insulator structure
US6867475B2 (en) Semiconductor device with an inductive element
TW201011893A (en) Method of forming an integrated semiconductor device and structure therefor
TWI270974B (en) Semiconductor device for variable condenser and amplifier
EP1839340A2 (en) Method for forming a one mask hyperabrupt junction varactor using a compensated cathode contact
US20060273395A1 (en) Semiconductor device comprising an integrated circuit
GB2451116A (en) Polysilicon devices
KR20030025189A (ko) 반도체장치
TW200401433A (en) Semiconductor integrated circuit apparatus and fabrication method thereof
JP2005129947A (ja) 薄膜抵抗器を含むモノリシック集積回路およびその製造方法
US6285052B1 (en) Integrated capacitor
JP2004214408A (ja) 電圧制御可変容量素子
JPH1093018A (ja) Ｍｏｓ容量を含む半導体装置およびその製造方法
WO2003054972A1 (fr) Condensateur variable et son procede de fabrication
JPS59207652A (ja) 半導体集積回路装置およびその製造方法
US7714390B2 (en) Integrated circuit comprising a substrate and a resistor
JPS6131633B2 (zh)
US7821103B2 (en) Counter-doped varactor structure and method
JP3939688B2 (ja) バリキャップの製造方法
TWI228835B (en) Junction varactor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees