JPH03147375A

JPH03147375A - 可変容量素子

Info

Publication number: JPH03147375A
Application number: JP28494889A
Authority: JP
Inventors: Hidetomo Nojiri; 秀智野尻
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-11-02
Filing date: 1989-11-02
Publication date: 1991-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、バイアス電圧に応じて半導体内に拡がる空
乏層幅を可変容量として利用する可変容量素子に関する
。

（従来の技術）可変容量素子の第１の従来例としては第１０図に示すよ
うな可変容量ダイオードがある（特開昭５６−２６４７
７号公報）。この従来例は、高濃度Ｎ型層４１の上にＩ
　Ｘ　１０”　／ｃｍ３程度の低濃度エピタキシャル層
４２を有する半導体基板４３が準備され、その半導体基
板４３の主面に、まずＰ型の不純物が選択的に多量にド
ープされて、所要面積で且つ比較的浅いＰ＋領域４４が
形成されている（同図Ｑ））。Ｐ＋領域４４中には、領
域を狭めて例えばリンイオンをイオン注入することによ
り、Ｐ＋領域４４よりも深いＮ型拡散層４５が形成され
ている（同図（ｂ））。次いで、Ｎ型拡散層４５よりも
領域を狭めて同様にリンイオンをイオン注入することに
より、そのＮ型拡散層４５よりもさらに深いＮ型拡散層
４６が形成されている。

さらに、Ｎ型拡散層４６よりも領域を狭めてリンイオン
をイオン注入することにより、Ｎ型拡散層４６よりも深
いＮ型拡散層４７が形成されている。

以上のような処理が順次繰返されて同図（Ｃ）に示すよ
うな拡散層断面を有する構造が造られている。

最後に、酸化膜４８、電極４９．５０及び表面保護膜５
１が形成されて可変容量ダイオードが完成されている（
同図（ｄ））。

このような構造に形成された可変容量ダイオードは、Ｐ
４′領域４４とＮ型拡散層４５との高い濃度差を持つＰ
Ｎ接合面は大きく、Ｎ型拡散層４６．４７が深くなるに
従いＰＮ接合面は低濃度差となり、且つ小面積となって
いる。従って、可変容量ダイオードに低い逆バイアス電
圧を印加したときは、ＰＮ接合面が大きく且つＮ型拡散
層４５は、他のＮ型拡散層４６．４７に比べて濃度が高
いため、空乏層が拡がらず高い容量値が得られる。また
、高い逆バイアス電圧を印加したときは、ＰＮ接合面が
小さく且つＮ型不純物濃度が低いため、空乏層が大きく
拡がり、容ｊｌ値は非常に小さくなる。

以上のことから、この可変容量ダイオードのＣ−Ｖ特性
は、第１１図に示すように、直線状の急激な容量変化比
を持つ特性を示すことになる。

しかし、第１の従来例の可変容量ダイオードは、所望の
拡散層断面形状を得るために複数回の拡散工程を必要と
するため、製造プロセスが非常に複雑となり、製造コス
トが上り、また歩留り低下を引起して現実性に乏しい。

これに対し、第２の従来例として第１２図に示すような
プレーナ構造の可変容量ダイオードがある。高濃度のＮ
″″層５２の上に、エピタキシャル成長により低濃度の
Ｎ−層５３が形成されて半導体基板５４が構成されてい
る。Ｎ−層５３にはそれよりも高濃度のＮ型層５５が拡
散により形成され、さらにＮ型層５５内に高濃度の２１
層５６が拡散により形成されている。Ｐ＋層５６の上に
は金属電極５７が形成されている。５８は保護膜である
。

この可変容量ダイオードの逆バイアス時の耐圧は、Ｎ型
層５５とＰ＋層５６により形成されるＰ”　Ｎ接合で決
まる。Ｎ型層５５は拡散により形成されているので、半
導体基板５４の表面近くでは濃度が高いが深くなるに従
い低濃度になる。従ってＰ”　Ｎ接合の周辺部ａではＰ
”Ｎ＋接合になってしまう。そして周辺部ａでは接合の
中央部すに比べて電界が強くなるため、ダイオードの耐
圧は周辺部で決められ、十分な耐圧がとれなくなってし
まう。

これに対処するようにした第３の従来例として、第１３
図に示すような可変容量ダイオードがある。

この従来例では、Ｐ”層５９が、拡散によりＮ型層６０
よりも広い面積に形成され、その周辺部ＣがＮ−層５３
に形成されるようになっている。この場合には、接合の
周辺部ＣはＰ”Ｎ−接合となり、耐圧は中央部すのＰ”
Ｎ接合で決まるようになる。このような構造のダイオー
ドに逆バイアス電圧を印加すると、中央部のＰ″′Ｎ′
Ｎ接合層ｄは主としてＮ型層６０側に形成され、Ｐ’Ｎ
−接合の空乏層ｅは主としてＮ″′層５層側３側成され
るようになる。このとき、本来のＰ”Ｎ接合による空乏
層ｄだけが容量に寄与するのではなく、周辺部のＰ”　
Ｎ−接合による空乏層ｅも容量に影響を与える。このた
め、十分な容量変化幅がとれなくなるという問題が生じ
る。また、Ｎ−層５３は不純物濃度が低いため、周辺部
の空乏層ｅはＮ型層６０の空乏層ｄよりも拡がりが大き
く、先にＮ＋層５２に到達してしまう。これは容量変化
比を悪くするだけでなく、耐圧も低下させてしまう。

そして、これを防止するため、Ｎ−層５３の厚みを増す
と、直列抵抗が増大して可変容量ダイオードのＱを低下
させてしまうことになる。

さらに、第１４図は、可変容量ダイオードをメサ型のダ
イオード構造とした第４の従来例を示している。この従
来例では、Ｎ型層７１とＰ＋層７２によるＰ”　Ｎ接合
の周辺部を除去することによって、周辺部に起因する耐
圧低下及び容量変化幅の低下を防止するようにしている
。しかし、メサ型に加工したのち、その周辺のメサ面の
保護と素子の信頼性向上のため、保護膜７３を形成しな
ければならない。可変容量ダイオードでは空乏層の拡が
りが不純物濃度に大きく依存するため、特に２１層７２
の拡散を細かく制御している。従って、保護膜７３は熱
酸化法等の高温処理にて形成すると、拡散プロファイル
が変化するため、採用できず素子の信頼性を高める上で
の問題がある。

以上の問題を解決するようにした第５の従来例と１．て
第１５図に示すようなものがある（特開昭６３−１５４
７６号公報）。この従来例では、Ｎ′″１層７４上にＮ
′″層７５、Ｎ層７６、Ｐ”層７７が順に形成された半
導体基板７８中に、反応性イオンエツチング等により、
複数の溝７９．８０がＮ４′１層７４に至る深さに形成
されこの満７９．８０の内面に酸化膜８１が形成されて
、空乏層の横方向への拡がりが防止されている。しかし
、この従来例では、素子の特性や素子間のばらつきは、
溝７９．８０の加工精度で決まり、一般にこのような溝
７９．８０は反応性イオンエツチングで形成されるが、
寸法シフト量や溝７９．８０の垂直性精度等が溝７９．
８０が深くなるに従い十分制御することが困難となるた
め、特性のそろった素子を製造することが困難であると
いう問題があった。従って、製造後に選別を十分に行う
必要があり、それに伴いコスト高になっていた。

（発明が解決しようとする課題）第１の従来例は、所望の拡散層断面形状を得るために複
数回の拡散工程を必要とするため、製造プロセスが非常
に複雑となり、製造コストが止り、また歩留り低下を引
起して現実性に乏しいという問題があった。

第２の従来例では、ダイオードを構成するＰ＋Ｎ接合の
周辺部がＰ”Ｎ＋接合となって十分な耐圧がとれないと
いう問題があった。

この耐圧の問題を解決するようにした第３の従来例では
、周辺部のＰ”Ｎ−接合にょる空乏層が容量に影響して
十分な容量変化幅がとれないという問題があった。

耐圧低下及び容量変化幅の低下を防止するようにしたメ
サ型構造の第４の従来例では、保護膜を熱酸化法等の高
温処理で形成すると、特に２１層の拡散プロファイルが
変化するため、これを採用することができず、素子の信
頼性を高める上で問題があった。

また、反応性イオンエツチングにより複数の溝を形成し
て空乏層の横方向への拡がりを防止するようにした第５
の従来例では、溝の加工精度を十分制御することが困難
となるため、特性のばらっきが大きくなり、歩留りが低
下してコスト高になるという問題があった。

そこで、この発明は、十分な耐圧を確保することができ
るとともに小さなバイアス電圧範囲で大きな容量変化幅
を得ることができ、また高い加工精度を得ることができ
て特性のばらつきが小さく、さらに信頼性を向上させる
ことのできる可変容量素子を提供することを目的とする
。

［発明の構成］（課題を解決するための手段）この発明は上記課題を解決するために、半導体基板に、
結晶面選択エツチングを含むエツチングにより形成され
た断面逆三角形の領域における傾斜状側面部が絶縁され
た島状領域を形成し、バイアス電圧に応じて前記半導体
基板の深さ方向に拡がる空乏層を可変容量として利用す
る可変容量部を前記島状領域内に形成してなることを要
旨とする。

（作用）可変容量部が、断面逆三角形で傾斜状側面部が絶縁され
た島状領域内に形成されているので、空乏層の横方向の
拡がりがなくなって十分な耐圧が確保される。また、高
逆バイアス電圧になるに従い空乏層はより大きく縦方向
に拡がって小さなバイアス電圧範囲で大きな容量変化幅
が得られ、且つＣ−■特性がより一層直線に近づく。結
晶面選択エツチングは高い加工精度を得ることができる
ので、島状領域内に作り込まれた可変容量部の特性が設
計値に対して極めて良好に一致し、且つばらつきが小さ
くなる。さらに、島状領域の絶縁処理は、可変容量部を
作り込む前に熱酸化等の高温処理で行うことができるの
で、高いプロセス精度が得られるとともに素子の信頼性
が向上する。

（実施例）以下、この発明の実施例を図面に基づいて説明する。

第１図ないし第３図は、この発明の第１実施例を示す図
である。

まず、第１図を用いて、可変容量素子の構成を説明する
と、Ｎ“基板１の上にエピタキシャル成長により低不純
物濃度のＮ″′′層２成されて半導体基板３が構成され
ている。半導体基板３の主面には、断面が菱形状の溝４
．５が所要間隔をおいて形成され、この両溝４．５によ
り、断面逆三角形の島状領域６が形成されている。溝４
．５の内面には酸化シリコン膜７が形成され、さらにそ
の内部には、多結晶シリコン８が埋込まれている。

上記の酸化シリコン膜７により、島状領域６の傾斜状側
面部は他の領域から絶縁されている。

そして、島状領域６の表面部に高不純物濃度のＰ１拡散
層９が形成され、このＰ４′拡散層９とＮ−層２とのＰ
”Ｎ−接合により、可変容量部が形成されている。Ｐ”
拡散層９の表面部及びＮ”基板１の裏面部には、それぞ
れ電極１〕、１２が形成されている。１３は酸化シリコ
ン膜、１４は表面保護用のＰＳＧ膜である。

次いで、第２図を用いて、製造方法の一例を説明するこ
とにより、その構成をさらに詳述する。

なお、以下の説明において、（ａ）〜（ｆ）の各項目記
号は、第２図の（ａ）〜（ｆ）のそれぞれに対応する。

（ａ）　　（１００）面のシリコンＮ＋基板１を準備し
、その上に低い不純物濃度で約８μｍ厚さのＮ″′′層
２常のエピタキシャル成長により形成して半導体基板３
とし、その主面に熱酸化法により約１μｍ厚さの酸化シ
リコン膜】５を形成する。

（υ　フォトリソグラフィにより酸化シリコン膜１５を
バターニングし、これをマスクにして反応性イオンエツ
チングにより、例えば幅３μｍ１深さ１６μｍの２つの
垂直の溝１６．１７を、互いの端部間の距離が１４μｍ
となるように形成する。

（Ｃ）ｔ＃１６．１７の内面をＫＯＨ水溶液の工、ツチ
ング液を用いて結晶面選択エツチングを行う。

シリコンに結晶面選択エツチングを施すと、（１１１）
面で著しくエッチレートが遅くなるので、（１１１）面
で囲まれた断面菱形状の溝４．５が形成される。このと
き、半導体基板３の表面に対する溝４．５内面の傾斜角
は５４゜７″である。

この両溝４．５により、断面逆三角形の島状領域６が形
成される。

（ｄ）　　熱酸化により満４．５の内面に、酸化シリコ
ン膜７を約５０００人の厚さに形成する。次いで減圧Ｃ
ＶＤにより、多結晶シリコン８を２μｍ以上堆積するこ
とによって溝４．５の少なくとも上部を埋込む。

（ｅ）　　飽水ヒドラジンをエツチング液とするシリコ
ンエツチングにより多結晶シリコン８をエッチバックし
表面を平坦化する。次いで、表面を酸化して約５００Ｏ
Ａの酸化シリコン膜１３を形成し、さらにフォトリソグ
ラフィにて酸化シリコン膜１３をバターニングしてから
、例えばボロンを不純物とする不純物拡散法及び熱処理
によって島状領域６の表面部に深さ３μｍの高不純物濃
度のＰ４拡散層９を形成する。

（ｆ）　　酸化した後、配線コンタクト用の孔開けを行
い、真空蒸着により、Ａ　ｆｆ−を形成し、バターニン
グを行うことによって、Ｐ“拡散層９の上に電極（配ｖ
ａ層）ゴ１を形成する。また、Ｎ＋基板１の裏面には、
Ａ吏、Ｎｔ、、Ａｇを順に蒸着して電極１２を形成する
。さらに、表面部には、ＣＶＤ法により、表面保護用の
ＰＳＧ膜１４を約１μｍの厚さに形成し、最後に外部配
線引出し用のバッド１８の開口を行う。

なお、この実施例では（１００）面の半導体基板を用い
でいるので、前述したように、溝４．５内面の傾斜角は
５４．７”になるが、必要に応じて他の結晶方位の半導
体基板、例えば（１１０）面等の半導体基板を用いるこ
とも可能である。このときの満４．５内面の傾斜角は３
６．２６°となる。

次に作用を説明する。

前述したように、例えば前記第１２図に示したような一
般的なプレーナ構造のＰ”　Ｎダイオードでは、逆バイ
アス電圧時の空乏層はＰ”Ｎ接合直下のみならず横方向
にも拡がり、これによって逆バイアス電圧が高いほど空
乏層端のＮ型基板との接合面積は増大する。このため、
高逆バイアス時には容量変化が緩慢になってしまう。ダ
イオードの直列抵抗を低く且つ耐圧を高く保ち、容量変
化幅を大きくとるためには、空乏層の横方向への拡がり
を防止する必要がある。また、Ｃ−■特性を直線に近づ
けるためには空乏層の拡がりが表面から深くなる程先細
り形状となるように拡散層の断面形状や濃度勾配を選択
する必要がある。

これに対し、この実施例では、反応性イオンエツチング
と結晶面選択エツチングによって高精度に形成される断
面菱形状の満４．５により絶縁分離を施すことによって
空乏層の横方向への拡がりを抑えている。また、可変容
量部が形成された島状領域６は表面から深くなるに従い
幅が狭くなる逆三角形の断面形状が実現されているため
、逆バイアス電圧が高い程空乏層は横から制限を受け、
深さ方向に大きく拡がる。同時に空乏層端の面積も減少
するため、容量値は大きく変化する。

第３図は、Ｃ−■特性を比較例とともに示している。同
図中、Ａ特性線はこの実施例のもの、Ｂ特性線は比較例
としての従来のブレーナ型の可変容量ダイオード特性で
ある。この実施例のものは、高逆バイアス時の容量変化
が、ブ１ノーナ型のものに比べてかなり直線に近づき、
且つ小さな電圧変化幅で大きな容量変化幅が得られてい
る。

次いで、第４図には、この発明の第２実施例を示す。な
お、第４図及び後述の各実施例を示す図において、前記
第１図及び第２図における部材及び部位等と同一ないし
均等のものは、前記と同一・符号を以って示し、重複し
た説明を省略する。

この実施例は、可変容量部にＭＯ３型構造が用いられて
いる。島状領域６の表面にゲート酸化膜２１を介してゲ
ート電極２２が形成され、このゲート酸化膜２１及びゲ
ート電極２２によりＭＯ３型構造が構成されている。ゲ
ート酸化膜２１は、熱酸化法により厚み約１０００人に
形成されている。

この実施例の可変容量素子は上述のように構成されてい
るので、ゲート電極２２に負の電圧が加わるように、画
電極１２．２２間に直流電圧を印加すると、ゲート電極
２２直下のＮ−層中に空乏層が形成され電圧が高くなる
に従って深さ方向に拡がる。そして、前記第１実施例の
場合と同様に、空乏層の拡がりは断面菱形状の分離溝４
．５により制限を受けるため、高電圧印加時においても
容量変化は大きくなる。

第５図ないし第７図には、この発明の第３実施例を示す
。

この実施例は、第５図に示すように、断面菱形状の溝が
形成されたとき、逆三角形の島状領域６１、の直下に同
時に形成される三角形の島状領域６２にもＰ”Ｎダイオ
ードを形成し、可変容量部を２つのＰ”Ｎダイオードを
対向接続した３端子型と１．て、可変容量ダイオードを
構成したものである。このような構造とすることにより
、容量可変範囲を大きくとることができ、且つ受信機の
チューニング機構等高周波用途に使用（また場合、相互
変調等の高周波信号特性の改善が得られる。

次いで、第６図を用いて、その製造方法の一例を説明す
る。

（１，００）而のＰ３基板２３を準備し、これに約５１
ｔ　ｍ　Ｆ／さのＮ型層２４をエピタキシャル成長させ
る。引き続いて約４μｍ厚さのＮ”層２５、約’７７７
　ＩｌｌのＮ型層２６を順次エピタキシャル成長させて
半導体基板２７を構成する（同図（ａ））。

反応性イオンエツチングにより、深さ１．６　ｉｔ　ｍ
　％溝間隔１４μｍの２つの垂直の溝を形成した後、Ｋ
ＯＨ水溶液等を用いた結晶面選択エツチングにより、上
記垂直の溝を断面菱形状の満２８．２９．３１に整形す
る。これらの溝２８．２９．３１により島状領域６１．
６２が形成される。次いで、反応性イオンエツチング法
により、約７μｍの深さの縦溝３２を形成する。酸化処
理を施すことによって、合溝２８．２９．３１．３２の
内面に酸化シリコン膜７を形成して、その内面部を絶縁
オる（同図（ｂ））。

反応性イオンエツチングにより、溝３２の底部の酸化シ
リコン膜７を除去し、続いて減圧ＣＶＤ法によるモノシ
ランの熱分解により、合溝２８．２９．３１．３２を多
結晶シリコン８で埋込む。

さらに表面上の多結晶シリコン８を除去し平坦化したの
ち、島状領域６１の表面部に不純物熱拡散法によりＰ＋
拡散層９を形成する（同図（Ｃ））、、熱酸化法とフォ
トエツチングにより酸化シリコン膜１３を表面に形成１
７、真空蒸着法により、金属膜を半導体基板２７の表裏
に形成する。表面の金属膜をバターニングして′ｒｓ極
（配創１１］、３３を形成した後、ＣＶＤ法により表面
保護用のＰＳＧ膜１４を堆積し、これをバターニングし
て外部配線引出し用の窓を形成して製造工程を終る（同
図（ｄ））。

製造工程を終えた半導体基板２７中には、第７図に示す
ような等価回路が形成され、端子りに正の電圧を印加す
ることによって空乏層は半導体基板２７の表裏から内部
に向って対称的に拡がる。

このため、Ｄ−Ｅ間、Ｄ−Ｆ間のＣ−Ｖ特性は対称性に
優れ、従ってＥ−Ｆ間には容量変化幅の大きなＣ−Ｖ特
性が得られる。

また、デバイス形状を決定する断面菱形状の溝２８．２
９．３１は、結晶面選択性の非常に優れたアルカリエツ
チング液を用いて高精度に形成することができるため、
半導体基板２７内に形成される２つのＰ”　Ｎダイオー
ドの特性は極めて良好に一致する。

さらに、Ｎ′″層２５、即ち両ダイオードのカソード電
極にバイアスを印加する際のバイアス抵抗は溝３２に埋
込まれた高抵抗多結晶シリコン８をそのまま使用できる
ので新たに抵抗を作り込む必要がない。

そして、さらに、２つのダイオードは半導体基板２７内
に縦方向に構成されているので、半導体基板２７表面の
面積利用効率が非常に高い。即ち、１個分のダイオード
面積で２個のダイオードを形成することができ、集積度
の向上を図ることができる。

第８図には、この発明の第４実施例を示す。

この実施例は、前記第１実施例（第１図）において、酸
化シリコン膜７の厚みを必要に応じて厚くしたものであ
る。同図中、７ａは酸化シリコン膜が薄い場合、７ｂは
酸化シリコン膜が厚い場合を示している。

酸化シリコン膜７の厚みが増すにしたがって同図中に示
すように、島状領域内下辺ｆの厚みが増加し、空乏層領
域３４の形状は、その幅Ｗと深さｄの関係が次第にＷｂ　ｌ／ｄ’　　　　　　　　　　　　　　　　　　
　・・・（１）となる。ここに、Ｋは空乏層領域３４の
形状で決る値である。通常、空乏層容量Ｃは、Ｃｂ　ｐ、　、　ｙ＋Ａ　　　　　　　　　　　　　　
・・・（２）と表わされる。ここに、Ａは接合面積、■
は印加バイアス電圧、ｎは接合の濃度勾配で決る値であ
る。したがって、上記（１）、（２）式におけるＫとｎ
を適当に選ぶことにより、Ｃ−■特性をさらに直線に近
付けることが可能となる。

第９図には、この発明の第５実施例を示す。まず、同図
（ａ）は、前記第３実施例の２つのＰ”Ｎダイオードを
対向接続した３端子型の可変容量ダイオードを、半導体
基板２７中にさらに多数個並設して可変容量ダイオード
素子アレイとしたものである。同図（ａＪ中、６１〜６
６は、断面菱形状の溝を半導体基板２７中に多数個形成
することにより構成された逆三角形の島状領域及び三角
形の島状領域である。また、３５は可変容量ダイオード
素子アレイの共通端子である。

前述したように、各島状領域６１〜６６は、加工精度の
高い結晶面選択エツチングにより形成されるため、各島
状領域６１〜６６に形成されたダイオード素子の特性ば
らつきが非常に小さくなる。

従って多段構成の帯域可変フィルタや多数のチュニング
セクションを有するフロントエンド等を製作する際のト
ラッキングエラーを極めて小さくできるため、トラッキ
ング調整を簡素化することができる。

第９図（ｂ）は、断面逆三角形の島状領域６７を酸化シ
リコン膜７により他の領域から完全に分離するようにし
たものである。従って周囲の半導体基板領域と島状領域
６７、或いは島状領域６７同士が電気的に絶縁分離され
るため、分離特性、特に高周波における寄生容量を十分
低くすることができ、また、複数の素子を集積する上で
有利な構造となる。

［発明の効果］以上説明したように、この発明によれば、その構成を、
半導体基板に、結晶面選択エツチングを含むエツチング
により形成された断面逆三角形の領域における傾斜状側
面部が絶縁された島状領域を形成（７、バイアス電圧に
応じて前記半導体基板の深さ方向に拡がる空乏層を可変
容量として利用する可変容量部を前記島状領域内に形成
（、たため、次のような諸効果が得られる。

即ち、空乏層の横方向の拡がりがなくなって十分な耐圧
を確保することができる。また高逆バイアス電圧になる
に従い空乏層はより大きく縦方向に拡がって小さなバイ
アス電圧範囲で大きな容量変化幅を得ることができ、且
つＣ−■特性をより−ｒｖＩ直線に近づけることができ
る。結晶面選択エツチングは高い加工精度を得ることが
できるので、島状閉域内に作り込まれた可変容量部の特
性が設計値に対し、て極めて良好に一致【１２、特性の
ばらつきを小さくすることができる。島状領域の絶縁処
理は、可変容量部を作り込む前に熱酸化等の高温処理で
行うことができるので、高いプロセス精度が得られると
ともに素子の信頼性を向上させることができる。さらに
、島状領域を他の領域から完全に絶縁分離するようにし
たときは、分離特性、特に高周波における寄生容量を十
分に低くすることができ、またこれと同時に複数の素子
を集積化する上で有利となる。

【図面の簡単な説明】

第１図ないし第３図はこの発明に係る可変容量素子の第
１実施例を示す図で、第１図は縦…１面図、第２図は製
造方法の一例を示す工程図、第３図はＣ−Ｖ特性を比較
例とともに示す特性図、第４図はこの発明の第２実施例
を示す縦断面図、第５図はこの発明の第３実施例を示す
要部斜視図、第６図は上記第３実施例の製造方法の一例
を示す工程図、第７図は上記第３実施例の等価回路を説
明するための図、第８図はこの発明の第４実施例を示す
要部縦断面図、第９図はこの発明の第５実施例を示す図
、第１０図は可変容量素子の第１の従来例を示す図、第
１１図は」二記第１の従来例のＣＶ特性を示す特性図、
第１２図は第２の従来例を示す縦断面図、第１３図は第
３の従来例を示す縦断面図、第１４図は第４の従来例を
示す縦断面図、第１５図は第５の従来例を示す縦断面図
である。３．２７：半導体基板、６．６１．６２．６３．６４．６５．６６：島状領域、７二酸化シリコン膜（絶縁膜）、９：可変容量部としてのＰ″′Ｎ−接合を形成するＰ１
拡散層、２１：ゲート酸化膜、２２：ゲート酸化膜とともに可変容量部としてのＭ　Ｏ
Ｓ型構造を構成するゲート電極。

Claims

【特許請求の範囲】

　半導体基板に、結晶面選択エッチングを含むエッチン
グにより形成された断面逆三角形の領域における傾斜状
側面部が絶縁された島状領域を形成し、バイアス電圧に
応じて前記半導体基板の深さ方向に拡がる空乏層を可変
容量として利用する可変容量部を前記島状領域内に形成
してなることを特徴とする可変容量素子。