JPS59105362A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59105362A JPS59105362A JP21402482A JP21402482A JPS59105362A JP S59105362 A JPS59105362 A JP S59105362A JP 21402482 A JP21402482 A JP 21402482A JP 21402482 A JP21402482 A JP 21402482A JP S59105362 A JPS59105362 A JP S59105362A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- film
- type
- base
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 101000599449 Homo sapiens Importin-8 Proteins 0.000 description 2
- 102100037966 Importin-8 Human genes 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 101000967135 Homo sapiens N6-adenosine-methyltransferase catalytic subunit Proteins 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 102100040619 N6-adenosine-methyltransferase catalytic subunit Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高周波電力用の半導体装置に関し、特に、プ
レーナ型の高周波用トランジスタに関するものである。
レーナ型の高周波用トランジスタに関するものである。
（従来例の構成とその問題点）
従来の半導体装置において、一般にトランジスタでは、
ＩＧＨｚ帯以上に高周波型化を図ろうとするとＡその耐
圧は低くなシ、逆に、１００Ｖ以上に高耐圧化を図ろう
とすると、その高周波型化は１００ ＭＨｚ程度となっ
ていた。これは、この種の高周波用トランジスタを製造
する際に、微細加工および極めて浅いエミッタ拡散技術
と、プレーナ高耐圧化用パンシベーション膜形成技術と
を結合き４せることか非常に困難であったためである。
ＩＧＨｚ帯以上に高周波型化を図ろうとするとＡその耐
圧は低くなシ、逆に、１００Ｖ以上に高耐圧化を図ろう
とすると、その高周波型化は１００ ＭＨｚ程度となっ
ていた。これは、この種の高周波用トランジスタを製造
する際に、微細加工および極めて浅いエミッタ拡散技術
と、プレーナ高耐圧化用パンシベーション膜形成技術と
を結合き４せることか非常に困難であったためである。
このような半導体装置として、従来、第１図に示す↓う
な高周波用ＮＰＮ トランジス２Ｚが提案されていた。
な高周波用ＮＰＮ トランジス２Ｚが提案されていた。
第１図において、１は面方位（１１１，）の層形シリコ
ン単結晶基板で、その−主面に比抵抗２Ω・酬、厚さ７
μｍ程のｎ形エピタキンヤル層２が形成されてウェノ・
−が構成されている。３はシリコン酸化膜、４は深さ２
μｍ程のｐ 形リング拡散層、５は深さ０，３μｍ程の
ｐ形ベース拡散層である。６はイオン注入を利用して砒
素などでｎ″−形にドープした低抵抗ポリシリコン庖で
、この拡散源から０．１μｍの極めて浅い層形エミッタ
拡散層７が形成されていて、低抵抗ポリシリコン層６は
結果的にバラスト抵抗となっている。８はｎ型またけｐ
形のチャンネルストッパー拡散層、９はアルミニウム電
極である。また、同図において、Ｂ、ＣおよびＥはそれ
ぞれベース、コレクタおよびエミッタを示していて、ウ
ェハー表面のべ〜スおよびエミッタの各々のアルミニウ
ム電極９のパターンは、クシ形にされてエミッタ周辺長
ＬＥが一定のチンプザイズに対して可能な限り長くされ
ている。従って、エミッタ十ベースの繰シ返しピッチは
５μｍ程度であり、低抵抗ポリシリコン層６の幅は０．
７μｍと極めて狭い。
ン単結晶基板で、その−主面に比抵抗２Ω・酬、厚さ７
μｍ程のｎ形エピタキンヤル層２が形成されてウェノ・
−が構成されている。３はシリコン酸化膜、４は深さ２
μｍ程のｐ 形リング拡散層、５は深さ０，３μｍ程の
ｐ形ベース拡散層である。６はイオン注入を利用して砒
素などでｎ″−形にドープした低抵抗ポリシリコン庖で
、この拡散源から０．１μｍの極めて浅い層形エミッタ
拡散層７が形成されていて、低抵抗ポリシリコン層６は
結果的にバラスト抵抗となっている。８はｎ型またけｐ
形のチャンネルストッパー拡散層、９はアルミニウム電
極である。また、同図において、Ｂ、ＣおよびＥはそれ
ぞれベース、コレクタおよびエミッタを示していて、ウ
ェハー表面のべ〜スおよびエミッタの各々のアルミニウ
ム電極９のパターンは、クシ形にされてエミッタ周辺長
ＬＥが一定のチンプザイズに対して可能な限り長くされ
ている。従って、エミッタ十ベースの繰シ返しピッチは
５μｍ程度であり、低抵抗ポリシリコン層６の幅は０．
７μｍと極めて狭い。
上記のような極めて浅い拡散層と微細パターンとを有す
る従来の高周波用ＮＰＮ ）ランリスタでは、ｌ ＧＨ
ｚ帯における雑音および電力利得などの高周波特性は優
れているが、コレクターベース問およびコレクターエミ
ッタ間の耐圧が５０Ｖ以下しかなく、ＩＧＨｚ帯におけ
る電力用トランジスタとしては必ずしも十分な耐圧特性
ではなかった。
る従来の高周波用ＮＰＮ ）ランリスタでは、ｌ ＧＨ
ｚ帯における雑音および電力利得などの高周波特性は優
れているが、コレクターベース問およびコレクターエミ
ッタ間の耐圧が５０Ｖ以下しかなく、ＩＧＨｚ帯におけ
る電力用トランジスタとしては必ずしも十分な耐圧特性
ではなかった。
（発明の目的）
本発明は、上記従来例の欠点に鑑みてなされたもので、
優れた高周波特性と高い耐圧特性との両者を具えた半導
体装置を提供するものである。
優れた高周波特性と高い耐圧特性との両者を具えた半導
体装置を提供するものである。
（発明の構成）
上記目的を達成するだめに、本発明は、プレーナトラン
ジスタのコレクタ・ベース接合部を含むコレクタ領域の
表面に、酸素あるいは窒素を含んだ半絶縁性多結晶シリ
コン膜を設けるとともに、エミッタ電極コンタクト窓部
に半絶縁性多結晶ンリコン膜にエミッタと同じ導電型不
純物をドープした薄膜を設けたものである。
ジスタのコレクタ・ベース接合部を含むコレクタ領域の
表面に、酸素あるいは窒素を含んだ半絶縁性多結晶シリ
コン膜を設けるとともに、エミッタ電極コンタクト窓部
に半絶縁性多結晶ンリコン膜にエミッタと同じ導電型不
純物をドープした薄膜を設けたものである。
（実施例の説明）
以下、図面により本発明の実施例を詳細に説明する。第
２図は、本発明の一実施例の構成を示す図で、第１図と
同一符号のものは同一のものを示している。捷だ、２′
は比抵抗５Ω・口、厚さ１０μｍのｎ形エピタキンヤル
層で、ｎ形ンリコン単結晶基板１の一生面に形成されて
ウェハーが構成さ１している。１０はｐ形すングベース
拡散層、１】はｐ形ガードリング拡散層、１２は層形チ
ャンネルストッパー拡散層、１３は酸素を含んだ半絶縁
性多結晶シリコン膜（以下、Ｓ■ＰＯ８膜と呼ぶ。）、
■４は化学蒸着法（以１、ＣＶＤ法と呼ぶ。）により形
成されたシリコン酸化膜、１５はエミッタ電極コンタク
ト窓部の５ｒｐｏｓ膜１３にエミッタと同じ導電型不純
物をドープして形成され、バラスト抵抗となる低抵抗５
ＩＰＯ８膜である。
２図は、本発明の一実施例の構成を示す図で、第１図と
同一符号のものは同一のものを示している。捷だ、２′
は比抵抗５Ω・口、厚さ１０μｍのｎ形エピタキンヤル
層で、ｎ形ンリコン単結晶基板１の一生面に形成されて
ウェハーが構成さ１している。１０はｐ形すングベース
拡散層、１】はｐ形ガードリング拡散層、１２は層形チ
ャンネルストッパー拡散層、１３は酸素を含んだ半絶縁
性多結晶シリコン膜（以下、Ｓ■ＰＯ８膜と呼ぶ。）、
■４は化学蒸着法（以１、ＣＶＤ法と呼ぶ。）により形
成されたシリコン酸化膜、１５はエミッタ電極コンタク
ト窓部の５ｒｐｏｓ膜１３にエミッタと同じ導電型不純
物をドープして形成され、バラスト抵抗となる低抵抗５
ＩＰＯ８膜である。
次に、本実施例の製造工程を説明する。捷す、ｎ形エビ
タキ／ヤル層２′の表面に熱酸化によるシリコン酸化膜
３を形成した後、所望の窓を形成し、深さ７Ａｍ程のｐ
形すングベース拡散層１０およびｐ形ガードリング拡散
層１１を形成する。そして、再び窓を形成して深さ０．
３μｍ程のｐ形へ一ス拡散層５を形成した後、窓を形成
して２５原子比係の酸素を含むＳ Ｉ Ｘ Ｏｙ組成の
５ｒｐｏｓ膜１３を、減圧ＣＶＤ法により６５０℃で厚
さ０，５μｍだけ蒸着する。
タキ／ヤル層２′の表面に熱酸化によるシリコン酸化膜
３を形成した後、所望の窓を形成し、深さ７Ａｍ程のｐ
形すングベース拡散層１０およびｐ形ガードリング拡散
層１１を形成する。そして、再び窓を形成して深さ０．
３μｍ程のｐ形へ一ス拡散層５を形成した後、窓を形成
して２５原子比係の酸素を含むＳ Ｉ Ｘ Ｏｙ組成の
５ｒｐｏｓ膜１３を、減圧ＣＶＤ法により６５０℃で厚
さ０，５μｍだけ蒸着する。
その後、５ＩＰＯ８膜１３の上に３８０℃程でＣＶＤ法
によｐシリコン酸化膜１４を蒸着し、このシリコン酸化
膜１４にエミッタコンタクト窓を形成する。
によｐシリコン酸化膜１４を蒸着し、このシリコン酸化
膜１４にエミッタコンタクト窓を形成する。
この時、シリコン酸化膜１４をウェットエッチした後、
７００Ａの５ＩＰＯ３膜１３がその窓の部分に残るよう
にプラズマエッチを行なう。このプラズマエッチは、モ
ニター用ウニノー−を準備することによシそのエッチ終
点を確認しながら行なう。こうして形成した窓に、砒素
をドープ量４ Ｘ ＩＱ Ｃａｎ 、加速電圧８０ ｋ
Ｖでイオン注入し、そして窒素ガス中９５０℃でエミッ
タ拡散して、低抵抗Ｓ Ｉ ＰＯ８膜１５、深さ０．１
μｍのｐ形エミッタ拡散層７およびｐ形チャンネルスト
ッパー拡散層１２をそれぞれ形成する。その後、ベース
コンタクト窓を形成し、アルミニウムを真空蒸着してベ
ースおよびエミッタの各々のアルミニウム電極９のくし
形の微細パターンを形成する。そして、ウェハー表口の
ｎ形ンリコン単結晶基板ＩＫ金を真空蒸着した後、各ダ
イスに分離して、所望のパッケージに組立てる。
７００Ａの５ＩＰＯ３膜１３がその窓の部分に残るよう
にプラズマエッチを行なう。このプラズマエッチは、モ
ニター用ウニノー−を準備することによシそのエッチ終
点を確認しながら行なう。こうして形成した窓に、砒素
をドープ量４ Ｘ ＩＱ Ｃａｎ 、加速電圧８０ ｋ
Ｖでイオン注入し、そして窒素ガス中９５０℃でエミッ
タ拡散して、低抵抗Ｓ Ｉ ＰＯ８膜１５、深さ０．１
μｍのｐ形エミッタ拡散層７およびｐ形チャンネルスト
ッパー拡散層１２をそれぞれ形成する。その後、ベース
コンタクト窓を形成し、アルミニウムを真空蒸着してベ
ースおよびエミッタの各々のアルミニウム電極９のくし
形の微細パターンを形成する。そして、ウェハー表口の
ｎ形ンリコン単結晶基板ＩＫ金を真空蒸着した後、各ダ
イスに分離して、所望のパッケージに組立てる。
上記の如く構成された本実施例は、その性能を評価した
ところ、コレクターベース問およびコレクターエミッタ
間の耐圧がそれぞれ２５．ＯＶおよび１５０ｖ以上、Ｉ
ＧＨｚにおける雑音−１ｆｉ１．５ｄＢ、電力利得が１
４ ｄＢ ％遮断周波数が７ＧＨｚ等の性能を有する。
ところ、コレクターベース問およびコレクターエミッタ
間の耐圧がそれぞれ２５．ＯＶおよび１５０ｖ以上、Ｉ
ＧＨｚにおける雑音−１ｆｉ１．５ｄＢ、電力利得が１
４ ｄＢ ％遮断周波数が７ＧＨｚ等の性能を有する。
ここで、ＩＧＨｚという高周波において１５０ｖ以上と
いう従来の３〜４倍の優れた耐圧値が得られたのは、５
ＩＰＯ８膜１３を形成したことと、ｐ形すング・〜−ス
拡散層１０とｐ形ガードリング拡散層１１およびｐ形ガ
ードリング拡散層１１とｎ 形チャンネルストッパー拡
散層１２との各間の距離をそれぞれ最適に設計したこと
等によるものである。またミ良好な高周波低雑音特性が
得られたのは、エミッタおよびベースの各々のアルミニ
ウム電極９の微細／くターンと、極めて浅いｎ形エミッ
タ拡散層７とによるものである。
いう従来の３〜４倍の優れた耐圧値が得られたのは、５
ＩＰＯ８膜１３を形成したことと、ｐ形すング・〜−ス
拡散層１０とｐ形ガードリング拡散層１１およびｐ形ガ
ードリング拡散層１１とｎ 形チャンネルストッパー拡
散層１２との各間の距離をそれぞれ最適に設計したこと
等によるものである。またミ良好な高周波低雑音特性が
得られたのは、エミッタおよびベースの各々のアルミニ
ウム電極９の微細／くターンと、極めて浅いｎ形エミッ
タ拡散層７とによるものである。
さらに、本発明では、バラスト抵抗として低抵抗５ｒｐ
ｏｓ膜１５を形成したことにより、素子の破壊耐量は５
００Ｖ以上のサージ耐圧値が得られる。
ｏｓ膜１５を形成したことにより、素子の破壊耐量は５
００Ｖ以上のサージ耐圧値が得られる。
また、５ＩＰＯ８Ｍ １３を設けたことにより、従来の
熱酸化膜のみを用いた場合に比べて、エピタキシャル層
の比抵抗値をより低く設計することができる。即ち、従
来の半導体装置においてコレクターベース間の耐圧が２
５０Ｖのものを構成する場合、そのエピタキシャル層の
比抵抗は１０Ω・傭必要としていたのに対し、本実施例
のｎ形エピタキシャル層２′の比抵抗は５Ω・６′Ｉｎ
と低くすることができ、る。
熱酸化膜のみを用いた場合に比べて、エピタキシャル層
の比抵抗値をより低く設計することができる。即ち、従
来の半導体装置においてコレクターベース間の耐圧が２
５０Ｖのものを構成する場合、そのエピタキシャル層の
比抵抗は１０Ω・傭必要としていたのに対し、本実施例
のｎ形エピタキシャル層２′の比抵抗は５Ω・６′Ｉｎ
と低くすることができ、る。
なお、素子の容量については、５ＩＰＯ８膜１３を用い
たことにより、コレクターベース接合部において、バイ
アス逆印加時に空乏層が十分に伸びるため、その接合容
量を従来如比べて低減することができる。
たことにより、コレクターベース接合部において、バイ
アス逆印加時に空乏層が十分に伸びるため、その接合容
量を従来如比べて低減することができる。
（発明の効果）
以上説明したように、本発明は、優れた高周波低雑音特
性と高い高耐圧特性との両者を具えることができ、動作
性能の大幅な向上を可能にする等の効果を有するもので
ある。
性と高い高耐圧特性との両者を具えることができ、動作
性能の大幅な向上を可能にする等の効果を有するもので
ある。
第１図は、従来の高周波用プレーナＮｐＮ トランジス
タの断面図、第２図は、本発明の一実施例の断面図であ
る。 １ ・・・・・ 計形／リコン単結晶基板、 ３・・・
・・・・・ンリコン酸化膜、 ５・・・・・・・・・ｐ
形ベース拡散層、７・・・・・・・・・ ｎ 彫工ｓ
ツタ拡散層、 ９・・曲・・・アルミニウム電極、１３
・・・・・・中５ｒｐｏｓ膜、１５ ・・・ 低抵抗
５ＩＰＯ８膜。 第１図
タの断面図、第２図は、本発明の一実施例の断面図であ
る。 １ ・・・・・ 計形／リコン単結晶基板、 ３・・・
・・・・・ンリコン酸化膜、 ５・・・・・・・・・ｐ
形ベース拡散層、７・・・・・・・・・ ｎ 彫工ｓ
ツタ拡散層、 ９・・曲・・・アルミニウム電極、１３
・・・・・・中５ｒｐｏｓ膜、１５ ・・・ 低抵抗
５ＩＰＯ８膜。 第１図
Claims (1)
- 半導体基板の一主面に設けられたコレクタ・ベース接合
部を含むコレクタ領域の表面に、酸素あるいは窒素を含
んだ半絶縁性多結晶ンリコン膜を形成するとともに、エ
ミッタ領域の表面に接したエミンタ電極コンタクト窓部
に、前記半絶縁性多結晶／リコン膜を薄く且つエミッタ
と同じ導電型不純物をドープして設けたことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21402482A JPS59105362A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21402482A JPS59105362A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105362A true JPS59105362A (ja) | 1984-06-18 |
Family
ID=16649007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21402482A Pending JPS59105362A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105362A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276673A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 高耐圧半導体装置 |
| JPS63136668A (ja) * | 1986-11-28 | 1988-06-08 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH02153529A (ja) * | 1987-10-19 | 1990-06-13 | American Teleph & Telegr Co <Att> | 高電圧デバイス用抵抗性電界シールド |
| US6221760B1 (en) * | 1997-10-20 | 2001-04-24 | Nec Corporation | Semiconductor device having a silicide structure |
| KR100297703B1 (ko) * | 1998-02-24 | 2001-08-07 | 김덕중 | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 |
-
1982
- 1982-12-08 JP JP21402482A patent/JPS59105362A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276673A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 高耐圧半導体装置 |
| JPH0350414B2 (ja) * | 1985-09-30 | 1991-08-01 | Tokyo Shibaura Electric Co | |
| JPS63136668A (ja) * | 1986-11-28 | 1988-06-08 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JPH02153529A (ja) * | 1987-10-19 | 1990-06-13 | American Teleph & Telegr Co <Att> | 高電圧デバイス用抵抗性電界シールド |
| US6221760B1 (en) * | 1997-10-20 | 2001-04-24 | Nec Corporation | Semiconductor device having a silicide structure |
| KR100297703B1 (ko) * | 1998-02-24 | 2001-08-07 | 김덕중 | 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법 |
| US6281548B1 (en) | 1998-02-24 | 2001-08-28 | Fairchild Korea Semiconductor Ltd. | Power semiconductor device using semi-insulating polycrystalline silicon |
| US6346444B1 (en) | 1998-02-24 | 2002-02-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using semi-insulating polycrystalline silicon and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH07183522A (ja) | 横型ｓｏｉ装置 | |
| KR100275544B1 (ko) | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 | |
| US4561168A (en) | Method of making shadow isolated metal DMOS FET device | |
| US20010023947A1 (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| US5612547A (en) | Silicon carbide static induction transistor | |
| US4545113A (en) | Process for fabricating a lateral transistor having self-aligned base and base contact | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| EP0052038A2 (en) | Method of fabricating integrated circuit structure | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| JPS59105362A (ja) | 半導体装置 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPH06163563A (ja) | 半導体装置 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| CN110828538B (zh) | 双极晶体管及其制备方法 | |
| KR920003320B1 (ko) | 매우 작은 소오스 영역을 갖는 자기 정렬된 수직 이중 확산형 전력 mosfet의 제조방법 | |
| JPS6055995B2 (ja) | 接合型電界効果トランジスタ | |
| KR100216521B1 (ko) | 이종 접합 바이폴라 트랜지스터의 제조방법 | |
| JPH04207038A (ja) | 半導体装置およびその製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| US3506890A (en) | Field effect semiconductor device having channel stopping means | |
| JPS63124462A (ja) | 半導体装置 | |
| JP3013438B2 (ja) | 半導体集積回路装置 | |
| KR20030017747A (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 |